KR20130072526A - Circuit for preventing mal-function of power factor circuit - Google Patents

Circuit for preventing mal-function of power factor circuit Download PDF

Info

Publication number
KR20130072526A
KR20130072526A KR1020110139992A KR20110139992A KR20130072526A KR 20130072526 A KR20130072526 A KR 20130072526A KR 1020110139992 A KR1020110139992 A KR 1020110139992A KR 20110139992 A KR20110139992 A KR 20110139992A KR 20130072526 A KR20130072526 A KR 20130072526A
Authority
KR
South Korea
Prior art keywords
current
offset
power factor
circuit
switching element
Prior art date
Application number
KR1020110139992A
Other languages
Korean (ko)
Inventor
김태성
이성욱
이주호
신윤섭
박준규
유승완
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110139992A priority Critical patent/KR20130072526A/en
Publication of KR20130072526A publication Critical patent/KR20130072526A/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0043—Converters switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE: An anti-malfunction circuit for a power factor correction circuit is provided to offset an inductor current flowing through a boost convertor to a certain degree, thereby preventing an interleaving power factor correction circuit from malfunctioning. CONSTITUTION: A boost convertor module is connected to a first convertor and a second convertor in parallel. A first sensing unit (CT1) senses a first current that flows in the first convertor. A second sensing unit (CT2) senses a second current that flows in the second convertor. A first hysteresis comparison unit (C1) compares the first current and a preset critical value and outputs the result. A second hysteresis comparison unit (C1) compares the second current and a preset critical value and outputs the result. While implementing an offset of the first current and the second current, a control module (200) controls a first switching element and a second switching element in an interleaving manner based on the outputted comparison results of the first hysteresis comparison unit and the second hysteresis comparison unit. [Reference numerals] (201) Electromagnetic interference filter

Description

역률 개선 회로의 오동작 방지 회로{CIRCUIT FOR PREVENTING MAL-FUNCTION OF POWER FACTOR CIRCUIT}Malfunction prevention circuit of power factor improvement circuit {CIRCUIT FOR PREVENTING MAL-FUNCTION OF POWER FACTOR CIRCUIT}

본 발명은 인터리브 방식의 역률 개선 회로에서 오동작을 방지하기 위한 회로에 관한 것이다.
The present invention relates to a circuit for preventing a malfunction in an interleaved power factor correction circuit.

최근 역률 개선을 위해 인터리브(interleave) 방식이 개발되었다. 인터리브 방식이란 2개의 컨버터를 병렬 연결하고, 각 컨버터에 포함된 스위칭 소자를 180도 위상차를 두어 제어하는 방식을 말한다. 이와 같은 인터리브 방식을 사용함으로써, 각 컨버터의 출력 인덕터에 흐르는 전류의 리플을 줄여 역률을 개선할 수 있음과 동시에 출력 커패시터의 크기를 줄일 수 있어 최근 이슈가 되고 있다.
Recently, an interleave method has been developed to improve power factor. The interleaved method refers to a method in which two converters are connected in parallel and the switching elements included in each converter are controlled with a 180 degree phase difference. By using such an interleave method, it is possible to improve the power factor by reducing the ripple of the current flowing through the output inductor of each converter, and to reduce the size of the output capacitor.

하지만, 상술한 인터리브 방식을 부스트 컨버터에 적용함에 있어서 도 1에 도시된 바와 같은 문제점이 있다.However, there is a problem as shown in FIG. 1 in applying the above-described interleaved method to the boost converter.

즉, 입력 전압(102)의 크기가 출력 전압(101)의 크기에 가까워지거나 그 이상이 되는 경우 검출되는 인덕터 전류가 낮아지며, 이로 인해 도면부호 120에 도시된 바와 같이, 스위칭 소자에 대한 구동 신호(120)가 일시적으로 끊어지거나, 도면부호 110에 도시된 바와 같이, 입력 전압(102)의 파형이 깨지는 등 역률 개선 회로의 오동작이 발생되는 문제점이 있다.
That is, when the magnitude of the input voltage 102 approaches or exceeds the magnitude of the output voltage 101, the detected inductor current is lowered, and as a result, as shown by reference numeral 120, the driving signal for the switching element ( There is a problem that a malfunction of the power factor correction circuit occurs, such as when 120 is temporarily cut off or as shown at 110, the waveform of the input voltage 102 is broken.

본 발명의 일 실시 형태에 의하면, 인터리브 방식의 역률 개선 회로의 오동작을 방지할 수 있는 오동작 방지 회로를 제공한다.
According to one embodiment of the present invention, a malfunction prevention circuit that can prevent a malfunction of an interleaved power factor correction circuit is provided.

본 발명의 실시 형태에 의하면,According to an embodiment of the present invention,

제1 스위칭 소자와 제1 인덕터를 포함하는 제1 컨버터 및 제2 스위칭 소자와 제2 인덕터를 포함하는 제2 컨버터가 병렬 연결된 컨버터 모듈;A converter module in which a first converter including a first switching element and a first inductor and a second converter including a second switching element and a second inductor are connected in parallel;

상기 제1 인덕터에 흐르는 제1 전류를 검출하는 제1 검출부 및 상기 제2 인덕터에 흐르는 제2 전류를 검출하는 제2 검출부를 포함하는 전류 검출 모듈;A current detection module including a first detector for detecting a first current flowing in the first inductor and a second detector for detecting a second current flowing in the second inductor;

상기 제1 검출부에 의해 검출된 제1 전류와 미리 설정된 임계값과의 비교 결과를 출력하는 제1 히스테리시스 비교부 및 상기 제2 검출부에 의해 검출된 제2 전류와 상기 미리 설정된 임계값과의 비교 결과를 출력하는 제2 히스테리시스 비교부를 포함하는 히스테리시스 비교 모듈;A comparison result between the first hysteresis comparison unit outputting a comparison result between the first current detected by the first detection unit and a preset threshold value and the second current detected by the second detection unit and the preset threshold value; A hysteresis comparison module comprising a second hysteresis comparison unit outputting the hysteresis comparison unit;

상기 제1 검출부에 의해 검출된 제1 전류 및 상기 제2 검출부에 의해 검출된 제2 전류에 오프셋을 인가하며, 상기 제1 히스테리시스 비교부의 비교 결과 및 상기 제2 히스테리시스 비교부의 비교 결과에 기초하여 상기 제1 스위칭 소자와 상기 제2 스위칭 소자를 인터리브 방식으로 제어하는 제어 모듈Apply an offset to a first current detected by the first detector and a second current detected by the second detector, and based on a comparison result of the first hysteresis comparison unit and a comparison result of the second hysteresis comparison unit; Control module for controlling the first switching element and the second switching element in an interleaved manner

을 포함하는 역률 개선 회로의 오동작 방지 회로를 제공한다.
It provides a malfunction prevention circuit of the power factor correction circuit comprising a.

본 발명의 실시 형태에 의하면, 상기 오프셋은 상한 임계값 및 하한 임계값을 포함하며, 상기 오프셋 전압은, 상기 하한 임계값일 수 있다.
According to an embodiment of the present invention, the offset may include an upper limit threshold and a lower limit threshold, and the offset voltage may be the lower limit threshold.

본 발명의 실시 형태에 의하면, 상기 제어 모듈은,According to an embodiment of the invention, the control module,

상기 오프셋된 제1 전류가 상기 하한 임계값 이하인 경우 상기 제1 스위칭 소자를 턴온시키며,When the offset first current is less than or equal to the lower limit threshold, the first switching device is turned on;

상기 오프셋된 제2 전류가 상기 하한 임계값 이하인 경우 상기 제2 스위칭 소자를 턴온시킬 수 있다.
When the offset second current is less than or equal to the lower limit threshold, the second switching device may be turned on.

본 발명의 실시 형태에 의하면, 상기 제어 모듈은,According to an embodiment of the invention, the control module,

상기 오프셋된 제1 전류가 상기 상한 임계값 이상인 경우 상기 부스트 컨버터 모듈의 출력 전압에 기초하여 상기 제1 스위칭 소자를 턴 오프시키며,When the offset first current is equal to or greater than the upper limit threshold, the first switching device is turned off based on an output voltage of the boost converter module,

상기 오프셋된 제2 전류가 상기 상한 임계값 이상인 경우 상기 부스트 컨버터 모듈의 출력 전압에 기초하여 상기 제2 스위칭 소자를 턴 오프시킬 수 있다.
When the offset second current is greater than or equal to the upper limit threshold, the second switching device may be turned off based on an output voltage of the boost converter module.

본 발명의 실시 형태에 의하면, 상기 제1 컨버터 및 상기 제2 컨버터는,According to an embodiment of the present invention, the first converter and the second converter,

부스트 컨버터를 포함할 수 있다.
It may include a boost converter.

본 발명의 일 실시 형태에 의하면, 부스트 컨버터에 흐르는 인덕터 전류에 일정한 오프셋을 부여함으로써, 입력 전압이 출력 전압에 근접하거나 출력 전압보다 높은 경우 인터리브 방식의 역률 개선 회로의 오동작을 방지할 수 있다.
According to one embodiment of the present invention, by providing a constant offset to the inductor current flowing through the boost converter, it is possible to prevent malfunction of the interleaved power factor correction circuit when the input voltage is close to or higher than the output voltage.

도 1은 종래 기술에 따른 인터리브 방식의 역률 개선 회로의 문제점을 설명하기 위한 파형도이다.
도 2는 본 발명의 일 실시 형태에 의한 인터리브 방식의 역률 개선 회로의 회로도이다.
도 3은 본 발명의 일 실시 형태에 의한 역률 개선 회로의 회로도의 주요부 파형을 도시한 도면이다.1 is a waveform diagram illustrating a problem of an interleaved power factor correction circuit according to the prior art.
2 is a circuit diagram of an interleaved power factor correction circuit according to an embodiment of the present invention.
FIG. 3 is a diagram showing main part waveforms of a circuit diagram of a power factor correction circuit according to an embodiment of the present invention. FIG.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. The shape and the size of the elements in the drawings may be exaggerated for clarity and the same elements are denoted by the same reference numerals in the drawings.

도 2는 본 발명의 일 실시 형태에 의한 인터리브 방식의 역률 개선 회로의 회로도이며, 도 3은 본 발명의 일 실시 형태에 의한 역률 개선 회로의 회로도의 주요부 파형을 도시한 도면이다.
FIG. 2 is a circuit diagram of an interleaved power factor correction circuit according to an embodiment of the present invention, and FIG. 3 is a view showing main part waveforms of a circuit diagram of a power factor correction circuit according to an embodiment of the present invention.

본 발명의 일 실시 형태에 따른 인터리브 방식의 역률 개선 회로는 제1 스위칭 소자(Q1), 제1 인덕터(L1)와 제1 다이오드(D1)를 포함하는 제1 부스트 컨버터(L1, Q1, D1)와, 제2 스위칭 소자(Q2), 제2 인덕터(L2)와 제2 다이오드(D2)를 포함하는 제2 부스트 컨버터(L2, Q2, D2)가 병렬 연결된 부스트 컨버터 모듈(L1, Q1, D1, L2, Q2, D2); 제1 인덕터(L1)에 흐르는 제1 전류(IL1)를 검출하는 제1 검출부(CT1) 및 제2 인덕터(L2)에 흐르는 제2 전류(IL2)를 검출하기 위한 제2 검출부(CT2)를 포함하는 전류 검출 모듈(CT1, CT2); 제1 검출부(CT2)에 의해 검출된 제1 전류(IL1)와 미리 설정된 임계값(Vth1, Vth2)의 비교 결과를 출력하는 제1 히스테리시스 비교부(C1) 및 제2 검출부(CT2)에 의해 검출된 제2 전류(IL2)를 미리 설정된 임계값(Vth1, Vth2)의 비교 결과를 출력하는 제2 히스테리시스 비교부(C2)를 포함하는 히스테리시스 비교 모듈(C1, C2); 제1 검출부(CT1)에 의해 검출된 제1 전류(IL1') 및 제2 검출부(CT2)에 의해 검출된 제2 전류(IL2')에 오프셋을 인가하며, 오프셋이 인가된 제1 전류 및 제2 전류에 기초하여 제1 스위칭 소자(Q1)와 제2 스위칭 소자(Q2)를 인터리브 방식으로 제어하는 제어 모듈(200)을 포함할 수 있다.
An interleaved power factor correction circuit according to an embodiment of the present invention includes a first boost converter L1, Q1, and D1 including a first switching element Q1, a first inductor L1, and a first diode D1. And boost converter modules L1, Q1, D1, in which the second boost converters L2, Q2, and D2 including the second switching element Q2, the second inductor L2, and the second diode D2 are connected in parallel. L2, Q2, D2); The first detector CT1 detects the first current IL1 flowing through the first inductor L1, and the second detector CT2 detects the second current IL2 flowing through the second inductor L2. Current detection modules CT1 and CT2; The first hysteresis comparison unit C1 and the second detection unit CT2 outputting a comparison result between the first current IL1 detected by the first detection unit CT2 and the preset thresholds Vth1 and Vth2. A hysteresis comparison module C1 and C2 including a second hysteresis comparison unit C2 for outputting a result of comparing the preset second current IL2 with preset threshold values Vth1 and Vth2; An offset is applied to the first current IL1 ′ detected by the first detector CT1 and the second current IL2 ′ detected by the second detector CT2, and the first current and the first applied offset are applied. The control module 200 may control the first switching element Q1 and the second switching element Q2 in an interleaved manner based on the two currents.

이하, 도 2 및 도 3을 참조하여 인터리브 방식의 역률 개선 회로에 적용되는 오동작 방지 회로에 대해 상세하게 설명한다.
Hereinafter, a malfunction prevention circuit applied to an interleaved power factor correction circuit will be described in detail with reference to FIGS. 2 and 3.

우선, 도 2를 참조하여 파워단에 대해 설명하면, 파워단은 입력된 교류 전압(Vac)의 전자파를 제거하는 EMI(Electro Magnetic Interference) 필터(201)와, EMI 필터(201)에 의해 전자파가 제거된 교류 전압을 정류하는 정류부(202)와, 정류부(202)에 의해 정류된 교류 전압(Vrec)을 승압하는 부스트 컨버터 모듈(L1, Q1, D1, L2, Q2, D2)과, 부스트 컨버터 모듈(L1, Q1, D1, L2, Q2, D2)에 의해 승압된 전압을 저장하는 출력 커패시터(Co)를 포함할 수 있다.
First, the power stage will be described with reference to FIG. 2. The power stage includes an EMI (Electro Magnetic Interference) filter 201 that removes electromagnetic waves of an input AC voltage Vac, and electromagnetic waves by the EMI filter 201. A rectifier 202 for rectifying the removed AC voltage, boost converter modules L1, Q1, D1, L2, Q2, and D2 for boosting the AC voltage Vrec rectified by the rectifier 202, and a boost converter module. It may include an output capacitor (Co) for storing the voltage boosted by (L1, Q1, D1, L2, Q2, D2).

부스트 컨버터 모듈(L1, Q1, D1, L2, Q2, D2)은 교류 전압(Vac)를 승압하여 출력하는 모듈로, 제1 부스트 컨버터(L1, Q1, D1)와 제2 부스트 컨버터(L2, Q2, D2)가 병렬 연결된 구조를 가진다. 상술한 부스트 컨버터 모듈(L1, Q1, D1, L2, Q2, D2)의 스위칭 소자(Q1, Q2)는 제어 모듈(200)로부터의 제어 신호에 따라 인터리브 방식, 즉 180도의 위상차를 가지고 스위칭될 수 있다.
The boost converter modules L1, Q1, D1, L2, Q2, and D2 boost and output an AC voltage Vac. The first boost converters L1, Q1, and D1 and the second boost converters L2 and Q2 are outputted. , D2) has a structure connected in parallel. The switching elements Q1 and Q2 of the above-described boost converter modules L1, Q1, D1, L2, Q2 and D2 may be switched in an interleaved manner, that is, with a phase difference of 180 degrees according to a control signal from the control module 200. have.

구체적으로, 제1 부스트 컨버터(L1, Q1, D1)는 정류부(202)에 일단이 연결되며 타단은 제1 다이오드(D1)의 애노드에 연결된 제1 인덕터(L1)와, 애노드가 제1 인덕터(L1)에 캐소드는 출력단(Vo)에 연결된 제1 다이오드(D1)와, 제1 인덕터(L1)와 제1 다이오드(D1) 사이와 접지 사이에 연결된 제1 스위칭 소자(Q1)를 포함하며,Specifically, one end of the first boost converter (L1, Q1, D1) is connected to the rectifier 202, the other end is connected to the first inductor (L1) connected to the anode of the first diode (D1), the anode is the first inductor ( The cathode at L1 includes a first diode D1 connected to the output terminal Vo and a first switching element Q1 connected between the first inductor L1 and the first diode D1 and between ground,

마찬가지로, 제2 부스트 컨버터(L2, Q2, D2)는 정류부(202)에 일단이 연결되며 타단은 제1 다이오드(D2)의 애노드에 연결된 제2 인덕터(L2)와, 애노드가 제2 인덕터(L2)에 캐소드는 출력단(Vo)에 연결된 제2 다이오드(D2)와, 제2 인덕터(L2)와 제2 다이오드(D2) 사이와 접지 사이에 연결된 제2 스위칭 소자(Q2)를 포함할 수 있다. Similarly, one end of the second boost converter L2, Q2, and D2 is connected to the rectifier 202, and the other end of the second boost converter L2, Q2, and D2 is connected to the anode of the first diode D2, and the anode thereof is the second inductor L2. The cathode may include a second diode D2 connected to the output terminal Vo and a second switching element Q2 connected between the second inductor L2 and the second diode D2 and a ground.

상술한 제1 인덕터(L1)와 제2 인덕터(L2)의 일단은 공통 연결되며, 상술한 제1 다이오드(D1)와 제2 다이오드(D2)의 캐소드는 공통 연결됨으로써, 제1 부스트 컨버터(L1, Q1, D1)와 제2 부스트 컨버터(L2, Q2, D2)는 병렬 연결될 수 있다.
One end of the first inductor L1 and the second inductor L2 is connected in common, and the cathodes of the first diode D1 and the second diode D2 are connected in common, and thus, the first boost converter L1. , Q1 and D1 and the second boost converters L2, Q2 and D2 may be connected in parallel.

한편, 정류부(202)에 의해 정류된 교류 전압(Vrec)은 분배 저항(R3, R4)에 의해 적절한 전압으로 분배되며, 분배 저항(R3, R4)에 의해 분배된 전압(Vrec')은 제어 모듈(200)의 입력 전압 센싱 단자(Vsense_in)로 입력될 수 있다.On the other hand, the AC voltage Vrec rectified by the rectifier 202 is distributed to the appropriate voltage by the distribution resistors R3 and R4, and the voltage Vrec 'distributed by the distribution resistors R3 and R4 is a control module. The input voltage sensing terminal Vsense_in of 200 may be input.

마찬가지로, 부스트 컨버터 모듈(L1, Q1, D1, L2, Q2, D2)의 출력 전압(Vo)은 분배 저항(R1, R2)에 의해 적절한 전압으로 분배되며, 분배 저항(R1, R2)에 의해 분배된 전압(Vo')은 제어 모듈(200)의 출력 전압 센싱 단자(Vsense_out)로 입력될 수 있다.
Similarly, the output voltage Vo of the boost converter modules L1, Q1, D1, L2, Q2, D2 is distributed to the appropriate voltage by the distribution resistors R1, R2 and distributed by the distribution resistors R1, R2. The received voltage Vo 'may be input to the output voltage sensing terminal Vsense_out of the control module 200.

그리고, 전류 검출 모듈(CT1, CT2)은 인덕터(L1, L2)에 흐르는 전류(IL1, Il2)를 전압의 형태로 검출하기 위한 모듈로, 제1 인덕터(L1)에 흐르는 제1 전류(IL1)를 검출하는 제1 검출부(CT1)와, 제2 인덕터(L2)에 흐르는 제2 전류(IL2)를 검출하기 위한 제2 검출부(CT2)를 포함할 수 있다. 상술한 제1 검출부(CT1)에 의해 검출된 제1 전류(IL1')는 제1 히스테리시스 비교부(C1)로 입력되며, 제2 검출부(CT2)에 의해 검출된 제2 전류(IL2')는 제2 히스테리시스 비교부(C2)로 입력될 수 있다.
In addition, the current detection modules CT1 and CT2 are modules for detecting the currents IL1 and Il2 flowing in the inductors L1 and L2 in the form of voltage, and the first current IL1 flowing in the first inductor L1. The first detection unit CT1 may detect the second and the second detection unit CT2 for detecting the second current IL2 flowing through the second inductor L2. The first current IL1 ′ detected by the first detector CT1 described above is input to the first hysteresis comparator C1, and the second current IL2 ′ detected by the second detector CT2 is The second hysteresis comparison unit C2 may be input.

히스테리시스 비교 모듈(C1, C2)은 인덕터(L1, L2)에 흐르는 전류(IL1, IL2)가 0이 되는 순간(검출된 전류 IL1', IL2'가 하한 임계값보다 작아지는 순간)을 검출하여 제어 모듈(200)로 전달함으로써, 제어 모듈(200)로 하여금 스위칭 소자(Q1, Q2)의 턴온 시점을 제어하도록 할 수 있다. 또한, 인덕터(L1, L2)에 흐르는 전류(IL1, IL2)가 일정한 값(상한 임계값) 이상인 경우를 감지하여 제어 모듈(200)로 전달함으로써, 제어 모듈(200)로 하여금 궤환 받은 출력 전압(Vo1')에 기초하여 스위칭 소자(Q1, Q2)의 턴 오프 시점을 제어할 수 있도록 한다. 예를 들면, 히스테리시스 비교 모듈(C1, C2)은 전류 검출부(CT1, CT2)로부터 전달받은 검출된 전류(IL1', IL2')가 하한 임계값(Vth1) 이하인 경우 0인 비교 결과를, 전류 검출부(CT1, CT2)로부터 전달받은 검출된 전류(IL1', IL2')가 상한 임계값 이상인 경우는 1의 비교 결과를 출력할 수 있다.
The hysteresis comparison module C1 and C2 detects and controls the instant when the currents IL1 and IL2 flowing in the inductors L1 and L2 become zero (the moment when the detected currents IL1 'and IL2' become smaller than the lower limit threshold). By transmitting to the module 200, the control module 200 may control the turn-on time of the switching elements Q1 and Q2. In addition, by detecting a case where the currents IL1 and IL2 flowing in the inductors L1 and L2 are equal to or greater than a predetermined value (upper threshold), the control module 200 transmits the output voltage (reduced) to the control module 200. Vo1 ') to control the turn-off time of the switching elements Q1 and Q2. For example, the hysteresis comparison modules C1 and C2 may compare the current detection unit with a comparison result of zero when the detected currents IL1 'and IL2' received from the current detectors CT1 and CT2 are less than or equal to the lower limit threshold Vth1. When the detected currents IL1 ′ and IL2 ′ received from the CT1 and CT2 are greater than or equal to the upper limit threshold, a comparison result of 1 may be output.

상술한 히스테리시스 비교 모듈(C1, C2)은 제1 검출부(CT1)에 의해 검출된 제1 전류(IL1')와 미리 설정된 상한 임계값(Vth2)과 하한 임계값(Vth1)에 의한 비교 결과를 출력하는 제1 히스테리시스 비교부(C1)와, 제2 검출부(CT2)에 의해 검출된 제2 전류(IL2')와 상한 임계값(Vth2)과 하한 임계값(Vth1)에 의한 비교 결과를 출력하는 제2 히스테리시스 비교부(CT2)를 포함할 수 있다. 제1 히스테리시스 비교부(C1) 및 제2 히스테리시스 비교부(CT2)로부터의 비교 결과는 제어 모듈(200)의 영전류 센싱 단자(ZD1, ZD2)로 각각 전달될 수 있다. 여기서, 상한 임계값(Vth2)은 대략 1.7V로, 하한 임계값(Vth1)은 대략 1.0V로 설계될 수 있다. 이와 같이 히스테리시스 비교 모듈(C1, C2)을 둠으로써, 비교점(Vth1, Vth2)에서 안정된 출력을 얻을 수 있는 기술적 효과가 있다.
The hysteresis comparison modules C1 and C2 described above output a comparison result based on the first current IL1 'detected by the first detection unit CT1 and the preset upper limit threshold value Vth2 and lower limit threshold value Vth1. A second hysteresis comparator C1 and a second current IL2 'detected by the second detector CT2 to output a comparison result based on the upper limit threshold Vth2 and the lower limit threshold Vth1. 2 may include a hysteresis comparison unit (CT2). Comparison results from the first hysteresis comparator C1 and the second hysteresis comparator CT2 may be transmitted to the zero current sensing terminals ZD1 and ZD2 of the control module 200, respectively. Here, the upper limit threshold Vth2 may be designed to be approximately 1.7V, and the lower limit threshold Vth1 may be designed to be approximately 1.0V. By providing the hysteresis comparison modules C1 and C2 in this manner, there is a technical effect that a stable output can be obtained at the comparison points Vth1 and Vth2.

마지막으로, 제어 모듈(200)은 입력 전압 센싱 단자(Vsense_in)를 통해서 분배 저항(R3, R4)에 의해 분배된 출력 전압(Vo')을, 출력 전압 센싱 단자(Vsense_out)를 통해서는 분배 저항(R1, R2)에 의해 분배된 입력 전압(Vrec')을, 영전류 센싱 단자(ZD1, ZD2)를 통해서는 히스테리시스 비교 모듈(C1, C2)로부터의 비교 결과를 입력받은 후, 스위칭 소자(Q1, Q2)를 인터리브 방식, 즉 180도의 위상차로 스위칭할 수 있다. 인터리브 방식의 제어 알고리즘에 대해서는 이미 공지의 기술이므로, 발명의 간명화를 위해 생략한다.
Finally, the control module 200 receives the output voltage Vo 'distributed by the distribution resistors R3 and R4 through the input voltage sensing terminal Vsense_in and the distribution resistor (Vsense_out) through the output voltage sensing terminal Vsense_out. After the input voltage Vrec 'distributed by R1 and R2 is received from the hysteresis comparison modules C1 and C2 through the zero current sensing terminals ZD1 and ZD2, the switching elements Q1 and Q2) can be switched in an interleaved manner, that is, with a phase difference of 180 degrees. Since the control algorithm of the interleaved method is already known, it is omitted for simplicity of the invention.

한편, 본 발명의 실시 형태에 의하면, 제어 모듈(200)은 바이패스 커패시터(Cby)에 의해 접지된 오프셋 출력 단자(Voffset)를 구비하며, 구비된 오프셋 출력 단자(offset)는 전류 제한 저항(Rff)를 통해 제1 히스테리시스 비교부(C1)와 제2 히스테리시스 비교부(CT2)의 입력단에 연결됨으로써, 제1 검출부(C1) 및 제2 검출부(C2)에서 검출한 제1 전류(IL1) 및 제2 전류(IL2)에 일정한 오프셋(offset)을 인가할 수 있다. 상술한 오프셋은 하한 임계값(Vth1)일 수 있다.
Meanwhile, according to the exemplary embodiment of the present invention, the control module 200 includes an offset output terminal Voffset grounded by the bypass capacitor Cby, and the offset output terminal provided includes a current limiting resistor Rff. The first current IL1 and the second current detected by the first detector C1 and the second detector C2 are connected to the input terminals of the first hysteresis comparator C1 and the second hysteresis comparer CT2 through A constant offset may be applied to the two currents IL2. The above-described offset may be a lower limit threshold value Vth1.

상술한 바와 같이, 본 발명의 일 실시 형태에 의하면, 부스트 컨버터에 흐르는 인덕터 전류에 일정한 오프셋을 부여함으로써, 입력 전압이 출력 전압에 근접하거나 출력 전압보다 높은 경우 인터리브 방식의 역률 개선 회로의 오동작을 방지할 수 있다.
As described above, according to one embodiment of the present invention, by providing a constant offset to the inductor current flowing through the boost converter, it prevents the malfunction of the interleaved power factor correction circuit when the input voltage is close to or higher than the output voltage. can do.

이하, 도 2 및 도 3을 참조하여 본 발명의 실시 형태에 의한 인터리브 역률 개선 회로의 오동작 방지 회로의 동작 원리를 상세하게 설명한다.Hereinafter, with reference to FIG. 2 and FIG. 3, the operation principle of the malfunction prevention circuit of the interleaved power factor improvement circuit by embodiment of this invention is demonstrated in detail.

도 2 및 도 3을 참조하면, 제어 모듈(200)은 입력 전압 센싱 단자(Vsense_in)를 통해 분배 저항(R3, R4)에 의해 분배된 출력 전압(Vo')을, 출력 전압 센싱 단자(Vsense_out)를 통해서는 분배 저항(R1, R2)에 의해 분배된 입력 전압(Vrec')을, 영전류 센싱 단자(ZD1, ZD2)를 통해서는 히스테리시스 비교 모듈(C1, C2)로부터의 비교 결과를 입력받은 후, 스위칭 소자(Q1, Q2)를 인터리브 방식, 즉 180도의 위상차로 스위칭할 수 있다. 2 and 3, the control module 200 receives the output voltage Vo ′ distributed by the distribution resistors R3 and R4 through the input voltage sensing terminal Vsense_in and the output voltage sensing terminal Vsense_out. After receiving the input voltage (Vrec ') divided by the distribution resistors (R1, R2), the comparison result from the hysteresis comparison module (C1, C2) through the zero current sensing terminals (ZD1, ZD2) The switching elements Q1 and Q2 may be switched in an interleaved manner, that is, with a phase difference of 180 degrees.

즉, 제1 인덕터(L1)에 흐르는 전류(IL1)은 제1 스위칭 단자(SW1)로부터의 제어 신호에 따라, 제2 인덕터(L2)에 흐르는 전류(IL2)는 제2 스위칭 단자(SW2)로부터의 제어 신호에 따라, 도 3에 도시된 바와 같이, 트랜지션 모드(transition mode)에서 인터리브 방식으로 제어될 수 있다. 상술한 바와 같이, 발명의 간명화를 위해 공지의 인터리브 방식의 제어 알고리즘에 대한 설명은 생략한다.
That is, the current IL1 flowing in the first inductor L1 is in response to the control signal from the first switching terminal SW1, and the current IL2 flowing in the second inductor L2 is from the second switching terminal SW2. According to the control signal of, as shown in FIG. 3, it may be controlled in an interleaved manner in a transition mode. As described above, a description of a known interleaved control algorithm is omitted for simplicity of the invention.

한편, 본 발명의 실시 형태에 의하면, 제어 모듈(200)은 검출된 인덕터 전류(IL1', Il2')에 일정한 오프셋을 인가함으로써, 제1 스위칭 소자(Q1)와 제2 스위칭 소자(Q2)의 턴온 시점을 결정하게 된다. Meanwhile, according to the exemplary embodiment of the present invention, the control module 200 applies a constant offset to the detected inductor currents IL1 ′ and Il2 ′, whereby the first switching element Q1 and the second switching element Q2 are formed. The turn-on point is determined.

구체적으로, 제어 모듈(200)에 구비된 오프셋 출력 단자(Voffset)를 통해 오프셋(offset)이 출력되며, 제1 검출부(CT1)에 의해 검출된 제1 전류(IL1')와 제2 검출부(CT2)에 의해 검출된 제 2 전류(IL2')는 오프셋(offset)만큼 상승한 파형이 된다(도 3 참조).Specifically, an offset is output through the offset output terminal Voffset provided in the control module 200, and the first current IL1 ′ and the second detector CT2 detected by the first detector CT1 are output. The second current IL2 'detected by) becomes a waveform raised by an offset (see FIG. 3).

이렇게 상승된 제1 전류(IL1)와 제2 전류(IL2)는 각각 제1 히스테리시스 비교부(C1)와 제2 히스테리시스 비교부(C2)로 입력될 수 있다. The first current IL1 and the second current IL2 thus raised may be input to the first hysteresis comparator C1 and the second hysteresis comparator C2, respectively.

이때, 제1 히스테리시스 비교부(C1)와 제2 히스테리시스 비교부(C2)는, 도 3에 도시된 바와 같이, 비교 결과(ZD1, ZD2)를 출력할 수 있다. In this case, the first hysteresis comparator C1 and the second hysteresis comparator C2 may output the comparison results ZD1 and ZD2 as illustrated in FIG. 3.

즉, 제1 검출부(CT1)에 의해 검출된 제1 전류(IL1')와 제2 검출부(CT2)에 의해 검출된 제 2 전류(IL2')가 하강시에는 하한 임계값(Vth1)이하인 경우 로우(L) 신호(비교 결과)를 출력하며, 상승할 때에는 상한 임계값(Vth2) 이상인 경우 하이(H) 신호(비교 결과)를 제어 모듈(200)의 영전류 검출 단자(ZD1, ZD2)로 각각 출력할 수 있다. That is, when the first current IL1 ′ detected by the first detector CT1 and the second current IL2 ′ detected by the second detector CT2 are lower than or equal to the lower limit threshold Vth1 when the voltage falls. (L) signal (comparison result) is output, and when rising, the high (H) signal (comparison result) is higher than the upper limit threshold value Vth2 to the zero current detection terminals ZD1 and ZD2 of the control module 200, respectively. You can print

이후, 제어 모듈(200)은 비교 결과(ZD1, ZD2)의 하강 에지시에 스위칭 소자(Q1, Q2)를 턴온시킬 수 있다. 한편, 스위칭 소자(Q1, Q2)의 턴 오프는 출력 전압(Vo)에 기초해서 결정될 수 있으므로, 비교 결과(ZD1, ZD2)의 상승 에지는 스위칭 소자(Q1, Q2)의 턴오프를 개시하기 위한 트리거 신호로 작용할 수 있다. 즉, 비교 결과(ZD1, ZD2)의 상승 에지가 트리거된 이후에 출력 전압(Vo)에 기초해서 스위칭 소자(Q1, Q2)의 턴 오프 시점을 결정할 수 있는 것이다.
Thereafter, the control module 200 may turn on the switching elements Q1 and Q2 at the falling edge of the comparison result ZD1 or ZD2. On the other hand, since the turn-off of the switching elements Q1 and Q2 can be determined based on the output voltage Vo, the rising edges of the comparison results ZD1 and ZD2 are for starting the turn-off of the switching elements Q1 and Q2. Can act as a trigger signal. That is, after the rising edges of the comparison results ZD1 and ZD2 are triggered, the turn-off time points of the switching elements Q1 and Q2 may be determined based on the output voltage Vo.

상술한 바와 같이, 본 발명의 일 실시 형태에 의하면, 부스트 컨버터에 흐르는 인덕터 전류에 일정한 오프셋을 부여함으로써, 입력 전압이 출력 전압에 근접하거나 출력 전압보다 높은 경우 인터리브 방식의 역률 개선 회로의 오동작을 방지할 수 있다.
As described above, according to one embodiment of the present invention, by providing a constant offset to the inductor current flowing through the boost converter, it prevents the malfunction of the interleaved power factor correction circuit when the input voltage is close to or higher than the output voltage. can do.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경할 수 있다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.The present invention is not limited by the above-described embodiment and the accompanying drawings. It is intended to limit the scope of the claims by the appended claims, and that various forms of substitution, modification and change can be made without departing from the spirit of the present invention as set forth in the claims to those skilled in the art. Will be self explanatory.

200: 제어 모듈
201: EMI 필터
202: 정류부200: control module
201: EMI filter
202: rectifier

Claims (5)

제1 스위칭 소자와 제1 인덕터를 포함하는 제1 컨버터 및 제2 스위칭 소자와 제2 인덕터를 포함하는 제2 컨버터가 병렬 연결된 컨버터 모듈;
상기 제1 인덕터에 흐르는 제1 전류를 검출하는 제1 검출부 및 상기 제2 인덕터에 흐르는 제2 전류를 검출하는 제2 검출부를 포함하는 전류 검출 모듈;
상기 제1 검출부에 의해 검출된 제1 전류와 미리 설정된 임계값과의 비교 결과를 출력하는 제1 히스테리시스 비교부 및 상기 제2 검출부에 의해 검출된 제2 전류와 상기 미리 설정된 임계값과의 비교 결과를 출력하는 제2 히스테리시스 비교부를 포함하는 히스테리시스 비교 모듈;
상기 제1 검출부에 의해 검출된 제1 전류 및 상기 제2 검출부에 의해 검출된 제2 전류에 오프셋을 인가하며, 상기 제1 히스테리시스 비교부의 비교 결과 및 상기 제2 히스테리시스 비교부의 비교 결과에 기초하여 상기 제1 스위칭 소자와 상기 제2 스위칭 소자를 인터리브 방식으로 제어하는 제어 모듈
을 포함하는 역률 개선 회로의 오동작 방지 회로.
A converter module in which a first converter including a first switching element and a first inductor and a second converter including a second switching element and a second inductor are connected in parallel;
A current detection module including a first detector for detecting a first current flowing in the first inductor and a second detector for detecting a second current flowing in the second inductor;
A comparison result between the first hysteresis comparison unit outputting a comparison result between the first current detected by the first detection unit and a preset threshold value and the second current detected by the second detection unit and the preset threshold value; A hysteresis comparison module comprising a second hysteresis comparison unit outputting the hysteresis comparison unit;
Apply an offset to a first current detected by the first detector and a second current detected by the second detector, and based on a comparison result of the first hysteresis comparison unit and a comparison result of the second hysteresis comparison unit; Control module for controlling the first switching element and the second switching element in an interleaved manner
Malfunction prevention circuit of the power factor correction circuit comprising a.
제1항에 있어서,
상기 오프셋은 상한 임계값 및 하한 임계값을 포함하며,
상기 오프셋 전압은,
상기 하한 임계값인 역률 개선 회로의 오동작 방지 회로.
The method of claim 1,
The offset includes an upper threshold value and a lower threshold value,
The offset voltage is,
The malfunction prevention circuit of the power factor improvement circuit which is the said lower limit threshold value.
제2항에 있어서,
상기 제어 모듈은,
상기 오프셋된 제1 전류가 상기 하한 임계값 이하인 경우 상기 제1 스위칭 소자를 턴온시키며,
상기 오프셋된 제2 전류가 상기 하한 임계값 이하인 경우 상기 제2 스위칭 소자를 턴온시키는 역률 개선 회로의 오동작 방지 회로.
The method of claim 2,
The control module includes:
When the offset first current is less than or equal to the lower limit threshold, the first switching device is turned on;
And a power factor improving circuit for turning on the second switching element when the offset second current is less than or equal to the lower limit threshold.
제2항에 있어서,
상기 제어 모듈은,
상기 오프셋된 제1 전류가 상기 상한 임계값 이상인 경우 상기 컨버터 모듈의 출력 전압에 기초하여 상기 제1 스위칭 소자를 턴 오프시키며,
상기 오프셋된 제2 전류가 상기 상한 임계값 이상인 경우 상기 컨버터 모듈의 출력 전압에 기초하여 상기 제2 스위칭 소자를 턴 오프시키는 역률 개선 회로의 오동작 방지 회로.
The method of claim 2,
The control module includes:
When the offset first current is equal to or greater than the upper limit threshold, the first switching device is turned off based on an output voltage of the converter module,
And a power factor correction circuit for turning off the second switching element based on an output voltage of the converter module when the offset second current is greater than or equal to the upper limit threshold.
제2항에 있어서,
상기 제1 컨버터 및 상기 제2 컨버터는,
부스트 컨버터를 포함하는 역률 개선 회로의 오동작 방지 회로.The method of claim 2,
The first converter and the second converter,
Malfunction prevention circuit of the power factor correction circuit including a boost converter.
KR1020110139992A 2011-12-22 2011-12-22 Circuit for preventing mal-function of power factor circuit KR20130072526A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139992A KR20130072526A (en) 2011-12-22 2011-12-22 Circuit for preventing mal-function of power factor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139992A KR20130072526A (en) 2011-12-22 2011-12-22 Circuit for preventing mal-function of power factor circuit

Publications (1)

Publication Number Publication Date
KR20130072526A true KR20130072526A (en) 2013-07-02

Family

ID=48987189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139992A KR20130072526A (en) 2011-12-22 2011-12-22 Circuit for preventing mal-function of power factor circuit

Country Status (1)

Country Link
KR (1) KR20130072526A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029619A (en) 2014-09-05 2016-03-15 삼성전기주식회사 Power supply and apparatus comprising the same
KR101674550B1 (en) * 2015-12-30 2016-11-22 지홈엘이디 주식회사 dimming control device of LED lamp using switch on-off signal
KR101674549B1 (en) * 2015-12-30 2016-11-22 지홈엘이디 주식회사 power ripple elimination device of LED lamp
CN106655802A (en) * 2016-12-23 2017-05-10 上海三菱电机·上菱空调机电器有限公司 Pulse amplitude modulator circuit capable of detecting wiring state and wiring state detection method
WO2017188757A3 (en) * 2016-04-29 2018-08-02 주식회사 엘이디파워 Dimming-type led lighting apparatus having electrolytic capacitor-less power supply device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029619A (en) 2014-09-05 2016-03-15 삼성전기주식회사 Power supply and apparatus comprising the same
KR101674550B1 (en) * 2015-12-30 2016-11-22 지홈엘이디 주식회사 dimming control device of LED lamp using switch on-off signal
KR101674549B1 (en) * 2015-12-30 2016-11-22 지홈엘이디 주식회사 power ripple elimination device of LED lamp
WO2017188757A3 (en) * 2016-04-29 2018-08-02 주식회사 엘이디파워 Dimming-type led lighting apparatus having electrolytic capacitor-less power supply device
CN106655802A (en) * 2016-12-23 2017-05-10 上海三菱电机·上菱空调机电器有限公司 Pulse amplitude modulator circuit capable of detecting wiring state and wiring state detection method
CN106655802B (en) * 2016-12-23 2019-04-30 上海三菱电机·上菱空调机电器有限公司 The pulse-amplitude modulation circuit and wiring condition detection method of wiring state can be detected

Similar Documents

Publication Publication Date Title
US9516708B2 (en) Method for operating an LLC resonant converter for a light-emitting means, converter, and LED converter device
US8670255B2 (en) Utilization of a multifunctional pin combining voltage sensing and zero current detection to control a switched-mode power converter
US9401647B2 (en) Switching mode power supply and the control method thereof
US7436685B2 (en) Piecewise on-time modulation apparatus and method for a power factor corrector
US9917503B2 (en) Overcurrent protection circuit and power factor correction circuit comprising the same
US20110006748A1 (en) System and method for limiting input-current surge in a switching mode power supply
WO2011030640A1 (en) Pfc converter
WO2010131496A1 (en) Pfc converter
US20130176004A1 (en) Switching mode power supply
CA2806870A1 (en) Digital controller based detection methods for adaptive mixed conduction mode power factor correction circuit
TWI425757B (en) Power converter and method thereof
US20130249504A1 (en) Power factor correction (pfc) controller and bridgeless pfc circuit with the same
TWI499183B (en) Power factor correction circuit of power converter
US8867239B2 (en) Power supply device and method of controlling the same by using an adjustable power factor corrector
TW201203819A (en) A start-up circuit with low standby power loss for power converters
WO2016010693A1 (en) Hysteretic power factor control method for single stage power converters
KR20130072526A (en) Circuit for preventing mal-function of power factor circuit
US20180115235A1 (en) Interleaved power supplies and corresponding control methods
CN111064356B (en) Power supply circuit capable of improving power factor
US20120262132A1 (en) Overvoltage repetition prevention circuit, method thereof, and power factor compensation circuit using the same
TWI493849B (en) Power supplies and control methods capable of improving power factor during light load
CN111830424B (en) Load state detection device
CN209961889U (en) Load state detection device
US20230107131A1 (en) Switching mode power supply with stable zero crossing detection, the control circuit and the method thereof
JP5222587B2 (en) Power factor correction circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid