KR20130071928A - Fringe field switching liquid crystal display device - Google Patents

Fringe field switching liquid crystal display device Download PDF

Info

Publication number
KR20130071928A
KR20130071928A KR1020110139417A KR20110139417A KR20130071928A KR 20130071928 A KR20130071928 A KR 20130071928A KR 1020110139417 A KR1020110139417 A KR 1020110139417A KR 20110139417 A KR20110139417 A KR 20110139417A KR 20130071928 A KR20130071928 A KR 20130071928A
Authority
KR
South Korea
Prior art keywords
pixels
pixel
liquid crystal
crystal display
fringe field
Prior art date
Application number
KR1020110139417A
Other languages
Korean (ko)
Other versions
KR101929345B1 (en
Inventor
장훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110139417A priority Critical patent/KR101929345B1/en
Publication of KR20130071928A publication Critical patent/KR20130071928A/en
Application granted granted Critical
Publication of KR101929345B1 publication Critical patent/KR101929345B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

PURPOSE: A fringe field type liquid crystal display device is provided to reduce a viewing angle asymmetry by improving transmittance. CONSTITUTION: A TFT (Thin Film Transistor) (Ta,Tb,Tc,Td) is formed in a cross domain of a gate line (216n-1,216n,216n+1) and a data line (217m-1,217m,217m+1). A common electrode (208) having a pixel electrode (218a,218b,218c,218d) and a plurality of slits (208sa,208sb,208sc,208sd) generates a fringe field. Two pixels are comprised as a pair. Two domains with the two pixels are comprised by inclining a reference data line which is arranged in the center of the pixels.

Description

프린지 필드형 액정표시장치{FRINGE FIELD SWITCHING LIQUID CRYSTAL DISPLAY DEVICE}Fringe field type liquid crystal display device {FRINGE FIELD SWITCHING LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 프린지 필드형 액정표시장치에 관한 것으로, 보다 상세하게는 고해상도 및 광시야각을 구현할 수 있는 프린지 필드형 액정표시장치에 관한 것이다.The present invention relates to a fringe field type liquid crystal display device, and more particularly, to a fringe field type liquid crystal display device capable of realizing a high resolution and a wide viewing angle.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, interest in information display has increased, and a demand for using portable information media has increased, and a light-weight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out. Particularly, among such flat panel display devices, a liquid crystal display (LCD) is an apparatus for displaying an image using the optical anisotropy of a liquid crystal, and is excellent in resolution, color display and picture quality and is actively applied to a notebook or a desktop monitor have.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display comprises a color filter substrate, an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

이하, 도면을 참조하여 일반적인 액정표시장치에 대해서 상세히 설명한다.Hereinafter, a general liquid crystal display device will be described in detail with reference to the drawings.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically showing a structure of a general liquid crystal display device.

도면에 도시된 바와 같이, 일반적인 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, a general liquid crystal display device is largely a color filter substrate 5 and an array substrate 10 and a liquid crystal layer (liquid crystal layer) formed between the color filter substrate 5 and the array substrate 10 ( 30).

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(Black Matrix; BM)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 includes a color filter C composed of a plurality of sub-color filters 7 for implementing colors of red (R), green (G), and blue (B); A black matrix (BM) 6 that separates the sub-color filters 7 and blocks light passing through the liquid crystal layer 30, and a transparent common that applies a voltage to the liquid crystal layer 30. It consists of an electrode 8.

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 다수의 화소(P)를 정의하는 다수의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소(P) 위에 형성된 화소전극(18)으로 이루어져 있다.In addition, the array substrate 10 is vertically and horizontally arranged to cross a plurality of gate lines 16 and data lines 17, which define a plurality of pixels P, and the gate lines 16 and data lines 17. A thin film transistor T, which is a switching element formed in a region, and a pixel electrode 18 formed on the pixel P are formed.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 configured as described above are joined to face each other by sealants (not shown) formed on the outer side of the image display area to form a liquid crystal panel, and the color filter substrate 5 ) And the array substrate 10 are bonded through a bonding key (not shown) formed on the color filter substrate 5 or the array substrate 10.

이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.At this time, the driving method generally used in the liquid crystal display device is a twisted nematic (TN) method for driving the nematic liquid crystal molecules in a vertical direction with respect to the substrate, but the liquid crystal display device of the twisted nematic method Has the disadvantage that the viewing angle is as narrow as 90 degrees. This is due to the refractive anisotropy of the liquid crystal molecules because the liquid crystal molecules oriented horizontally with the substrate are oriented almost perpendicular to the substrate when a voltage is applied to the liquid crystal panel.

이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이를 상세히 설명하면 다음과 같다.Accordingly, there is an In Plane Switching (IPS) type liquid crystal display device in which a liquid crystal molecule is driven in a horizontal direction with respect to a substrate to improve the viewing angle to 170 degrees or more.

도 2는 일반적인 1화소 1도메인(1pixel 1domain) 구조의 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 단면도로써, 2개의 화소를 포함하는 어레이 기판의 일부를 예를 들어 나타내고 있다.FIG. 2 is a cross-sectional view schematically illustrating a portion of an array substrate in a fringe field switching (FFS) liquid crystal display device having a general 1 pixel 1 domain structure. FIG. 2 is a cross-sectional view of an array substrate including two pixels. Some are shown as an example.

상기 프린지 필드형 액정표시장치는 액정분자가 수평으로 배향되어 있는 상태에서 하부에 화소전극이 형성되는 한편 상부에 다수의 슬릿(slit)을 가진 공통전극이 형성됨에 따라 전계가 수평 및 수직 방향으로 발생하여 액정분자가 트위스트(twist)와 틸트(tilt)되어 구동되어 진다.In the fringe field type liquid crystal display device, an electric field is generated in the horizontal and vertical directions as a pixel electrode is formed at a lower side of the liquid crystal molecules in a horizontal orientation and a common electrode having a plurality of slits is formed at the top. The liquid crystal molecules are twisted and tilted to be driven.

이때, 상기 1화소 1도메인 구조는 하나의 화소에 하나의 도메인이 형성하는 구조를 의미한다.In this case, the one pixel and one domain structure refers to a structure in which one domain is formed in one pixel.

도면에 도시된 바와 같이, 1화소 1도메인 구조의 프린지 필드형 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소를 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있다.As shown in the figure, an array substrate 10 of a fringe field type liquid crystal display device having a one pixel and one domain structure has a gate line 16 and a data line arranged vertically and horizontally on the transparent array substrate 10 to define pixels. A thin film transistor T, which is a switching element, is formed in an intersection region of the gate line 16 and the data line 17.

상기 박막 트랜지스터(T)는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터(T)는 상기 게이트전극(21)과 소오스/드레인전극(22, 23) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브층(미도시)을 포함한다.The thin film transistor T includes a gate electrode 21 connected to the gate line 16, a source electrode 22 connected to the data line 17, and a drain electrode 23 connected to the pixel electrode 18. . In addition, the thin film transistor T is formed by a gate insulating film (not shown) for insulation between the gate electrode 21 and the source / drain electrodes 22 and 23 and a gate voltage supplied to the gate electrode 21. An active layer (not shown) forms a conductive channel between the source electrode 22 and the drain electrode 23.

상기 화소 내에는 공통전극(8)과 화소전극(18)이 형성되어 있으며, 이때 상기 공통전극(8)은 사각형 형태의 상기 화소전극(18)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8) 내에 다수의 슬릿(8s)을 포함하고 있다.The common electrode 8 and the pixel electrode 18 are formed in the pixel, and the common electrode 8 is formed together with the pixel electrode 18 having a quadrangular shape to generate a fringe field. ), A plurality of slits 8s are included.

이와 같이 구성된 상기의 프린지 필드형 액정표시장치는 하나의 화소(P1, P2)에 하나의 도메인이 형성되는 1화소 1도메인 구조이기 때문에 특정 패턴에서 시야각 비대칭이 발생하게 된다. 즉, 1화소 1도메인 구조에서는 도메인이 한 방향으로 생기기 때문에 좌우 시야에 따라 시야각 비대칭이 발생하게 된다.Since the fringe field type liquid crystal display device configured as described above has a one-pixel one-domain structure in which one domain is formed in one pixel P 1 and P 2 , viewing angle asymmetry occurs in a specific pattern. That is, in the one-pixel one-domain structure, the domain is generated in one direction, so that the viewing angle asymmetry occurs along the left and right views.

이를 개선하기 위해 하나의 화소에 2개의 도메인을 형성하는 1화소 2도메인 구조의 프린지 필드형 액정표시장치를 도입하게 되며, 이를 도면을 참조하여 상세히 설명한다.In order to improve this, a fringe field type liquid crystal display device having a one-pixel two-domain structure in which two domains are formed in one pixel is introduced, which will be described in detail with reference to the accompanying drawings.

도 3은 일반적인 1화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 단면도로써, 2개의 화소를 포함하는 어레이 기판의 일부를 예를 들어 나타내고 있다.3 is a cross-sectional view schematically showing a part of an array substrate in a fringe field type liquid crystal display device having a general one-pixel two-domain structure, for example, showing a part of an array substrate including two pixels.

이때, 1화소 2도메인 구조의 프린지 필드형 액정표시장치는 화소 중간에서 전극이 꺾여 하나의 화소에 2개의 도메인을 형성하는 것을 제외하고는 상기 1화소 1도메인 구조의 프린지 필드형 액정표시장치와 실질적으로 동일한 구성으로 이루어져 있다.In this case, the fringe field type liquid crystal display device having a one pixel and two domain structure is substantially the same as the fringe field type liquid crystal display device having a one pixel and one domain structure except that two electrodes are formed in one pixel by bending an electrode in the middle of the pixel. Consists of the same configuration.

도면에 도시된 바와 같이, 1화소 2도메인 구조의 프린지 필드형 액정표시장치의 어레이 기판(10')에는 상기 투명한 어레이 기판(10') 위에 종횡으로 배열되어 화소를 정의하는 게이트라인(16')과 데이터라인(17')이 형성되어 있으며, 상기 게이트라인(16')과 데이터라인(17')의 교차영역에는 스위칭소자인 박막 트랜지스터(T')가 형성되어 있다.As shown in the figure, the array substrate 10 'of a fringe field type liquid crystal display having a one-pixel two-domain structure has a gate line 16' arranged vertically and horizontally on the transparent array substrate 10 'to define pixels. And a data line 17 ', and a thin film transistor T', which is a switching element, is formed at an intersection of the gate line 16 'and the data line 17'.

상기 박막 트랜지스터(T')는 상기 게이트라인(16')에 연결된 게이트전극(21'), 상기 데이터라인(17')에 연결된 소오스전극(22') 및 화소전극(18')에 연결된 드레인전극(23')으로 구성된다. 또한, 상기 박막 트랜지스터(T')는 상기 게이트전극(21')과 소오스/드레인전극(22', 23') 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(21')에 공급되는 게이트전압에 의해 상기 소오스전극(22')과 드레인전극(23') 사이에 전도채널(conductive channel)을 형성하는 액티브층(미도시)을 포함한다.The thin film transistor T 'includes a gate electrode 21' connected to the gate line 16 ', a source electrode 22' connected to the data line 17 ', and a drain electrode connected to the pixel electrode 18'. 23 '. In addition, the thin film transistor T 'is supplied to a gate insulating film (not shown) and the gate electrode 21' for insulation between the gate electrode 21 'and the source / drain electrodes 22' and 23 '. An active layer (not shown) forms a conductive channel between the source electrode 22 'and the drain electrode 23' by the gate voltage.

상기 화소 내에는 공통전극(8')과 화소전극(18')이 형성되어 있으며, 이때 상기 공통전극(8')은 사각형 형태의 상기 화소전극(18')과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8') 내에 다수의 슬릿(8s')을 포함하고 있다.The common electrode 8 'and the pixel electrode 18' are formed in the pixel, and the common electrode 8 'is formed together with the pixel electrode 18' having a rectangular shape to generate a fringe field. A plurality of slits 8s 'are included in the common electrode 8'.

이와 같이 구성된 상기의 프린지 필드형 액정표시장치는 상기 다수의 슬릿(8s')을 포함하는 공통전극(8')과 데이터라인(17')이 화소의 중앙(C)에서 꺾여 하나의 화소(P1', P2')에 2개의 도메인을 형성함에 따라 좌우 시야각 비대칭이 발생하지 않게 되나, 상기 공통전극(8')과 데이터라인(17')이 꺾이는 화소의 중앙(C)에서 액정이 제대로 구동하지 않는 전경선(disclination)이 발생되어 투과율이 감소되게 된다.In the fringe field type liquid crystal display device configured as described above, one pixel P1 is formed by the common electrode 8 'including the plurality of slits 8s' and the data line 17' being bent at the center C of the pixel. Since two domains are formed in the ', P2'), the left and right viewing angle asymmetry does not occur, but the liquid crystal does not drive properly in the center C of the pixel where the common electrode 8 'and the data line 17' are bent. Not in the foreground (disclination) is generated and the transmittance is reduced.

본 발명은 상기한 문제를 해결하기 위한 것으로, 투과율을 향상시키는 동시에 시야각 비대칭을 개선하도록 한 프린지 필드형 액정표시장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and to provide a fringe field type liquid crystal display device which improves transmittance and improves viewing angle asymmetry.

기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the configuration and claims of the invention which will be described later.

상기한 목적을 달성하기 위하여, 본 발명의 프린지 필드형 액정표시장치는 어레이 기판 위에 종횡으로 배열되어 화소를 정의하는 다수의 게이트라인과 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성된 박막 트랜지스터; 및 상기 화소 내에 형성되어 프린지 필드(fringe field)를 발생시키는 화소전극과 다수의 슬릿을 가진 공통전극을 포함하며, 2개의 화소들을 한 쌍으로 구성하여, 이러한 한 쌍의 화소들 중간에 배열되는 데이터라인(이하, 기준 데이터라인이라 함)은 상기 기준 데이터라인의 좌우에 위치하는 데이터라인들과 달리 기울어지도록 구성함으로써 2화소에 2도메인을 형성하는 것을 특징으로 한다.In order to achieve the above object, a fringe field type liquid crystal display device of the present invention comprises a plurality of gate lines and data lines arranged vertically and horizontally on an array substrate to define pixels; A thin film transistor formed at an intersection of the gate line and the data line; And a common electrode having a plurality of slits and a pixel electrode formed in the pixel to generate a fringe field, comprising two pixels in pairs, and arranged in the middle of the pair of pixels. The line (hereinafter, referred to as a reference data line) is formed to be inclined differently from data lines positioned to the left and right of the reference data line, thereby forming two domains in two pixels.

이때, 상기 한 쌍의 화소들 각각은 사다리꼴 형태를 가지며, 이러한 화소들이 함께 모여 정사각형 또는 직사각형을 이루는 것을 특징으로 한다.In this case, each of the pair of pixels has a trapezoidal shape, and the pixels are gathered together to form a square or a rectangle.

이때, 상기 박막 트랜지스터는 상기 사다리꼴 형태의 화소 내의 좁은 부분 또는 넓은 부분에 구성되는 것을 특징으로 한다.In this case, the thin film transistor may be configured in a narrow portion or a wide portion in the trapezoidal pixel.

상기 화소전극은 각 화소 내에 사다리꼴 형태로 구성되는 것을 특징으로 한다.The pixel electrode may be configured in a trapezoidal shape in each pixel.

이때, 상기 한 쌍의 화소들에 형성된 한 쌍의 화소전극들이 함께 모여 정사각형 또는 직사각형을 이루는 것을 특징으로 한다.In this case, the pair of pixel electrodes formed on the pair of pixels may be gathered together to form a square or a rectangle.

상기 공통전극은 화상이 표시되는 화소부 전체에 걸쳐 단일 패턴으로 형성되는 한편, 각 화소 내에서 다수의 슬릿을 가지는 것을 특징으로 한다.The common electrode is formed in a single pattern over the entire pixel portion in which an image is displayed, and has a plurality of slits in each pixel.

이때, 상기 각 화소 내의 슬릿들 사이의 공통전극은 핑거(finger) 형태를 가지는 것을 특징으로 한다.In this case, the common electrode between the slits in each pixel may have a finger shape.

이때, 상기 기준 데이터라인의 기울어진 각도에 대응하여 상기 다수의 슬릿을 포함하는 핑거 형태의 공통전극이 기울어지게 구성되는 것을 특징으로 한다.In this case, the finger-shaped common electrode including the plurality of slits may be inclined to correspond to the inclination angle of the reference data line.

상기 기준 데이터라인의 좌우에 위치하는 데이터라인들은 상기 게이트라인에 대해 실질적으로 수직하게 배열되는 것을 특징으로 한다.Data lines positioned to the left and right of the reference data line may be arranged substantially perpendicular to the gate line.

상기 기준 데이터라인은 상부의 한 쌍의 화소들과 하부의 한 쌍의 화소들 사이의 게이트라인 근처에서 꺾여 상기 상부의 한 쌍의 화소들과 하부의 한 쌍의 화소들 사이에 서로 다른 방향으로 기울어지는 것을 특징으로 한다.The reference data line is bent near the gate line between the upper pair of pixels and the lower pair of pixels to incline in different directions between the upper pair of pixels and the lower pair of pixels. It is characterized by losing.

이때, 상기 상부의 한 쌍의 화소들과 하부의 한 쌍의 화소들이 다수 모여 A블록의 화소들 또는 B블록의 화소들을 구성하며, 이러한 A블록의 화소들과 B블록의 화소들이 교대로 배치되는 것을 특징으로 한다.In this case, the upper pair of pixels and the lower pair of pixels gather together to form pixels of A block or pixels of B block, and pixels of A block and pixels of B block are alternately arranged. It is characterized by.

이때, 상기 A블록의 화소들과 B블록의 화소들은 서로 다른 방향으로 상기 기준 데이터라인이 기울어지게 되며, 또한 서로 다른 방향으로 상기 다수의 슬릿을 포함하는 핑거 형태의 공통전극이 기울어지는 것을 특징으로 한다.In this case, the reference data line is inclined in different directions of the pixels of the A block and the pixels of the B block, and a common electrode having a finger shape including the plurality of slits is inclined in different directions. do.

이때, 상기 A블록의 화소들과 B블록의 화소들은 서로 다른 위치에 박막 트랜지스터가 구성되는 것을 특징으로 한다.At this time, the pixels of the A block and the pixels of the B block are characterized in that the thin film transistor is configured at different positions.

상술한 바와 같이, 본 발명에 따른 프린지 필드형 액정표시장치는 2개의 화소를 한 쌍(pair)으로 구성하는 한편 게이트라인을 중심으로 공통전극이 꺾이는 2화소 2도메인(2pixel 2domain) 구조를 형성함으로써 투과율을 향상시키는 동시에 시야각 비대칭을 개선할 수 있는 효과를 제공한다.As described above, the fringe field type liquid crystal display device according to the present invention forms a pair of two pixels and forms a 2 pixel 2 domain structure in which the common electrode is bent around the gate line. It improves the transmittance and at the same time provides the effect of improving the viewing angle asymmetry.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 1화소 1도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 3은 일반적인 1화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 4는 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 5는 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 다른 일부를 개략적으로 나타내는 평면도.
도 6은 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 화소들의 배치를 예를 들어 나타내는 예시도.
도 7은 상기 도 6에 도시된 화소들의 배치에 있어, A블록의 화소들을 예를 들어 나타내는 예시도.
도 8은 상기 도 6에 도시된 화소들의 배치에 있어, B블록의 화소들을 예를 들어 나타내는 예시도.
1 is an exploded perspective view schematically showing a structure of a general liquid crystal display device.
Fig. 2 is a plan view schematically showing a part of an array substrate in a fringe field type liquid crystal display device having a general one pixel and one domain structure.
3 is a plan view schematically showing a part of an array substrate in a fringe field type liquid crystal display device having a general one-pixel two-domain structure.
4 is a plan view schematically showing a part of an array substrate in a fringe field type liquid crystal display device having a two-pixel two-domain structure according to an embodiment of the present invention.
5 is a plan view schematically showing another part of an array substrate in a fringe field type liquid crystal display device having a two-pixel two-domain structure according to an embodiment of the present invention.
FIG. 6 is an exemplary view illustrating arrangement of pixels in a fringe field type liquid crystal display device having a two-pixel two-domain structure according to an embodiment of the present invention. FIG.
FIG. 7 is an exemplary diagram showing, for example, pixels of an A block in the arrangement of the pixels shown in FIG. 6; FIG.
FIG. 8 is an exemplary diagram showing, for example, pixels of a B block in the arrangement of the pixels shown in FIG. 6; FIG.

이하, 첨부한 도면을 참조하여 본 발명에 따른 프린지 필드형 액정표시장치의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the fringe field type liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 평면도이다.4 is a plan view schematically illustrating a portion of an array substrate in a fringe field type liquid crystal display device having a two-pixel two-domain structure according to an exemplary embodiment of the present invention.

이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 2개의 화소를 예를 들어 나타내고 있다.At this time, in the actual liquid crystal display device, the N gate lines and the M data lines cross each other, and there are M × N pixels. However, for the sake of simplicity, two pixels are illustrated in the drawing.

도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소를 정의하는 게이트라인(116n-1, 116n)과 데이터라인(117m-1, 117m)이 형성되어 있다. 또한, 상기 게이트라인(116n-1, 116n)과 데이터라인(117m-1, 117m)의 교차영역에는 스위칭소자인 박막 트랜지스터(Ta, Tb)가 형성되어 있으며, 상기 화소 내에는 프린지 필드를 발생시켜 액정분자를 구동시키는 화소전극(118a, 118b)과 다수의 슬릿(108sa, 108sb)을 가진 공통전극(108)이 형성되어 있다.As shown in the figure, in the array substrate 110 according to an embodiment of the present invention, the gate lines 116n-1 and 116n and the data lines 117m− which are arranged vertically and horizontally on the array substrate 110 to define pixels. 1, 117m) is formed. In addition, thin film transistors Ta and Tb, which are switching elements, are formed in an intersection area between the gate lines 116n-1 and 116n and the data lines 117m-1 and 117m, and a fringe field is generated in the pixel. A common electrode 108 having pixel electrodes 118a and 118b for driving liquid crystal molecules and a plurality of slits 108sa and 108sb is formed.

이때, 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 2개의 화소(Pa, Pb)들을 한 쌍으로 구성하게 되며, 상기 2개의 화소(Pa, Pb)들 각각은 대략적으로 사다리꼴 형태를 가져 이들(Pa, Pb)이 함께 모여 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다.In this case, the fringe field type liquid crystal display device having the two-pixel two-domain structure according to the embodiment of the present invention configures two pixels Pa and Pb in pairs, and each of the two pixels Pa and Pb. Has a substantially trapezoidal shape, and these (Pa, Pb) are gathered together to form a square such as a square or a rectangle.

그리고, 상기 각 화소(Pa, Pb)에는 각각 제 1 박막 트랜지스터(Ta) 및 제 2 박막 트랜지스터(Tb)가 구비된다. 이때, 상기 제 1 박막 트랜지스터(Ta) 및 제 2 박막 트랜지스터(Tb)는 개구율을 극대화하기 위해 상기 사다리꼴 형태의 화소(Pa, Pb)들 내의 좁은 부분 또는 넓은 부분에 형성되는 것을 특징으로 한다.Each of the pixels Pa and Pb includes a first thin film transistor Ta and a second thin film transistor Tb. In this case, the first thin film transistor Ta and the second thin film transistor Tb may be formed in a narrow portion or a wide portion in the trapezoidal pixels Pa and Pb in order to maximize the aperture ratio.

상기 제 1 박막 트랜지스터(Ta)는 상기 n번째 게이트라인(116n)에 연결된 제 1 게이트전극(121a), 상기 m-1번째 데이터라인(117m-1)에 연결된 제 1 소오스전극(122a) 및 제 1 화소전극(118a)에 전기적으로 접속된 제 1 드레인전극(123a)으로 구성되어 있다. 또한, 상기 제 1 박막 트랜지스터(Ta)는 상기 제 1 게이트전극(121a)과 제 1 소오스/드레인전극(122a, 123a) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 제 1 게이트전극(121a)에 공급되는 게이트 전압에 의해 상기 제 1 소오스전극(122a)과 제 1 드레인전극(123a) 간에 전도채널을 형성하는 제 1 액티브층(미도시)을 포함한다.The first thin film transistor Ta includes a first gate electrode 121a connected to the nth gate line 116n, a first source electrode 122a connected to the m−1th data line 117m-1, and a first The first drain electrode 123a is electrically connected to the one pixel electrode 118a. In addition, the first thin film transistor Ta may include a gate insulating film (not shown) and the first gate electrode 121a for insulation between the first gate electrode 121a and the first source / drain electrodes 122a and 123a. A first active layer (not shown) for forming a conductive channel between the first source electrode 122a and the first drain electrode 123a by the gate voltage supplied to the ().

상기 제 2 박막 트랜지스터(Tb)는 상기 n-1번째 게이트라인(116n-1)에 연결된 제 2 게이트전극(121b), 상기 m번째 데이터라인(117m)에 연결된 제 2 소오스전극(122b) 및 제 2 화소전극(118b)에 전기적으로 접속된 제 2 드레인전극(123b)으로 구성되어 있다. 또한, 상기 제 2 박막 트랜지스터(Tb)는 상기 제 2 게이트전극(121b)과 제 2 소오스/드레인전극(122b, 123b) 사이의 절연을 위한 상기 게이트절연막 및 상기 제 2 게이트전극(121b)에 공급되는 게이트 전압에 의해 상기 제 2 소오스전극(122b)과 제 2 드레인전극(123b) 간에 전도채널을 형성하는 제 2 액티브층(미도시)을 포함한다.The second thin film transistor Tb includes a second gate electrode 121b connected to the n−1 th gate line 116n−1, a second source electrode 122b connected to the m th data line 117m, and a second The second drain electrode 123b is electrically connected to the two pixel electrodes 118b. In addition, the second thin film transistor Tb is supplied to the gate insulating layer and the second gate electrode 121b for insulation between the second gate electrode 121b and the second source / drain electrodes 122b and 123b. The second active layer (not shown) forms a conductive channel between the second source electrode 122b and the second drain electrode 123b by the gate voltage.

상기 화소 내에는 프린지 필드를 발생시키기 위해 공통전극(108)과 화소전극(118a, 118b)이 형성되어 있는데, 이때 상기 화소전극(118a, 118b)은 각 화소 내에 대략적으로 사다리꼴 형태로 형성된 제 1 화소전극(118a)과 제 2 화소전극(118b)으로 구분될 수 있다. 상기 제 1 화소전극(118a)과 제 2 화소전극(118b)은 함께 모여 대략적으로 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다.The common electrode 108 and the pixel electrodes 118a and 118b are formed in the pixel to generate a fringe field, wherein the pixel electrodes 118a and 118b are formed in a substantially trapezoidal shape in each pixel. It may be divided into an electrode 118a and a second pixel electrode 118b. The first pixel electrode 118a and the second pixel electrode 118b may be gathered together to form a square, such as a square or a rectangle.

그리고, 상기 공통전극(108)은 화소부 전체에 걸쳐 단일 패턴으로 형성되는 한편, 각 화소 내에서 각각 다수의 제 1 슬릿(108sa)과 제 2 슬릿(108sb)을 가지도록 형성될 수 있다. 상기 각각의 다수의 제 1 슬릿(108sa)과 제 2 슬릿(108sb) 사이의 공통전극(108)은 핑거(finger) 형태를 가질 수 있다.The common electrode 108 may be formed in a single pattern over the entire pixel portion, and may have a plurality of first slits 108sa and second slits 108sb in each pixel. The common electrode 108 between each of the plurality of first slits 108sa and the second slits 108sb may have a finger shape.

이와 같이 2개의 화소(Pa, Pb)들이 한 쌍을 구성하는 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 상기 2개의 화소(Pa, Pb)들 중간에 배열되는 데이터라인(117m-1)(이하, 기준 데이터라인이라 함)에 의해 제 1 화소(Pa)와 제 2 화소(Pb)로 나뉘어지게 된다.As described above, a fringe field type liquid crystal display device having a two-pixel two-domain structure in which two pixels Pa and Pb form a pair is arranged in the middle of the two pixels Pa and Pb. The data line 117m-1 (hereinafter referred to as a reference data line) is divided into a first pixel Pa and a second pixel Pb.

상기 기준 데이터라인(117m-1)은 일정 각도로 기울어지게 형성되며, 이 각도에 대응하여 상기 다수의 제 1 슬릿(108sa)과 제 2 슬릿(108sb)을 포함하는 핑거 형태의 공통전극(108)이 기울어지게 된다.The reference data line 117m-1 is formed to be inclined at a predetermined angle, and the common electrode 108 having a finger shape including the plurality of first slits 108sa and second slits 108sb corresponding to the angles. This will tilt.

이때, 상기 기울어진 기준 데이터라인(117m-1)의 좌우에 위치하는 데이터라인(117m-2, 117m)들은 상기 게이트라인(116n-1, 116n)에 대해 실질적으로 수직하게 형성되어 있는 것을 특징으로 한다.In this case, the data lines 117m-2 and 117m positioned on the left and right sides of the inclined reference data line 117m-1 are formed to be substantially perpendicular to the gate lines 116n-1 and 116n. do.

이와 같이 상기 제 1 화소(Pa)와 제 2 화소(Pb), 즉 한 쌍의 화소(Pa, Pb)들 사이에 상기 기준 데이터라인(117m-1)이 기울어지도록 형성됨에 따라 상기 한 쌍의 화소(Pa, Pb)들에 2개의 도메인이 형성되게 된다. 이러한 기준 데이터라인(117m-1)의 기울어진 각도에 따라 상기 제 1 화소(Pa)와 제 2 화소(Pb)간 도메인을 보상할 수 있으며, 이에 따라 좌우 시야각 비대칭이 발생하지 않게 된다.As described above, the reference data line 117m-1 is formed to be inclined between the first pixel Pa and the second pixel Pb, that is, the pair of pixels Pa and Pb. Two domains are formed in (Pa, Pb). According to the inclination angle of the reference data line 117m-1, the domain between the first pixel Pa and the second pixel Pb can be compensated for, so that left and right viewing angle asymmetry does not occur.

한편, 이와 같이 구성된 상기의 프린지 필드형 액정표시장치는 상기 공통전극과 기준 데이터라인이 꺾이는 영역을 화소 내에 위치시키는 대신에 상, 하부 화소들 사이의 게이트라인 영역에 위치하도록 함으로써 전경선에 의한 투과율 감소를 방지할 수 있게 되는데, 이를 다음의 도면을 참조하여 상세히 설명한다.In the fringe field type liquid crystal display device configured as described above, instead of placing the region where the common electrode and the reference data line are bent in a pixel, the fringe field type liquid crystal display device is positioned in the gate line region between upper and lower pixels, thereby reducing transmittance due to the foreground line. This can be prevented, which will be described in detail with reference to the following drawings.

도 5는 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 다른 일부를 개략적으로 나타내는 평면도이다.5 is a plan view schematically illustrating another part of an array substrate in a fringe field type liquid crystal display device having a two-pixel two-domain structure according to an embodiment of the present invention.

이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 4개의 화소를 예를 들어 나타내고 있다. 즉, 전술한 한 쌍의 화소들이 상, 하부로 구성되어 4개의 화소를 이루는 어레이 기판의 일부를 나타내고 있다.At this time, in the actual liquid crystal display device, N gate lines and M data lines cross each other, and there are M × N pixels. However, for the sake of simplicity, four pixels are illustrated in the drawing. That is, the pair of pixels described above represents a part of the array substrate which is configured as four pixels by forming the upper and lower parts.

도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소를 정의하는 게이트라인(216n-1, 216n, 216n+1)과 데이터라인(217m-1, 217m, 217m+1)이 형성되어 있다. 또한, 상기 게이트라인(216n-1, 216n, 216n+1)과 데이터라인(217m-1, 217m, 217m+1)의 교차영역에는 스위칭소자인 박막 트랜지스터(Ta, Tb, Tc, Td)가 형성되어 있으며, 상기 화소 내에는 프린지 필드를 발생시켜 액정분자를 구동시키는 화소전극(218a, 218b, 218c, 218d)과 다수의 슬릿(208sa, 208sb, 208sc, 208sd)을 가진 공통전극(208)이 형성되어 있다.As shown in the figure, the array substrate 210 according to an embodiment of the present invention and the gate line (216n-1, 216n, 216n + 1) and data arranged vertically and horizontally on the array substrate 210 to define a pixel Lines 217m-1, 217m, 217m + 1 are formed. Further, thin film transistors Ta, Tb, Tc, and Td, which are switching elements, are formed in an intersection region of the gate lines 216n-1, 216n, 216n + 1 and the data lines 217m-1, 217m, 217m + 1. In the pixel, pixel electrodes 218a, 218b, 218c, and 218d for generating a fringe field to drive liquid crystal molecules and a common electrode 208 having a plurality of slits 208sa, 208sb, 208sc, and 208sd are formed. It is.

이때, 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 2개의 화소(Pa, Pb, Pc, Pd)들을 각각 한 쌍으로 구성하게 된다. 즉, 상부의 2개의 화소(Pa, Pb)들을 한 쌍으로 구성하며, 하부의 2개의 화소(Pc, Pd)들을 한 쌍으로 구성하게 된다. 이때, 상기 상부의 2개의 화소(Pa, Pb)들 각각은 대략적으로 사다리꼴 형태를 가져 이들이 함께 모여 정사각형 또는 직사각형과 같은 사각형을 이루며, 상기 하부의 2개의 화소(Pc, Pd)들 각각은 대략적으로 사다리꼴 형태를 가져 이들이 함께 모여 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다.In this case, the fringe field type liquid crystal display device having the two-pixel two-domain structure according to the exemplary embodiment of the present invention configures two pixels Pa, Pb, Pc, and Pd in pairs. That is, the upper two pixels Pa and Pb are paired, and the lower two pixels Pc and Pd are paired. In this case, each of the upper two pixels Pa and Pb has a substantially trapezoidal shape, and they are gathered together to form a square such as a square or a rectangle, and each of the two lower pixels Pc and Pd is approximately It has a trapezoidal shape and they are gathered together to form a square such as a square or a rectangle.

그리고, 상기 각 화소(Pa, Pb, Pc, Pd)에는 각각 제 1 박막 트랜지스터(Ta), 제 2 박막 트랜지스터(Tb), 제 3 박막 트랜지스터(Tc) 및 제 4 박막 트랜지스터(Td)가 구비된다. 이때, 상기 제 1 박막 트랜지스터(Ta), 제 2 박막 트랜지스터(Tb), 제 3 박막 트랜지스터(Tc) 및 제 4 박막 트랜지스터(Td)는 개구율을 극대화하기 위해 상기 사다리꼴 형태의 화소(Pa, Pb, Pc, Pd)들 내의 좁은 부분 또는 넓은 부분에 형성되는 것을 특징으로 한다.Each of the pixels Pa, Pb, Pc, and Pd includes a first thin film transistor Ta, a second thin film transistor Tb, a third thin film transistor Tc, and a fourth thin film transistor Td. . In this case, the first thin film transistor Ta, the second thin film transistor Tb, the third thin film transistor Tc, and the fourth thin film transistor Td each have the trapezoidal pixel Pa, Pb, It is characterized in that it is formed in a narrow portion or a wide portion in the Pc, Pd).

상기 제 1 박막 트랜지스터(Ta)는 상기 n번째 게이트라인(216n)에 연결된 제 1 게이트전극(221a), 상기 m-1번째 데이터라인(217m-1)에 연결된 제 1 소오스전극(222a) 및 제 1 화소전극(218a)에 전기적으로 접속된 제 1 드레인전극(223a)으로 구성되어 있다. 또한, 상기 제 1 박막 트랜지스터(Ta)는 상기 제 1 게이트전극(221a)과 제 1 소오스/드레인전극(222a, 223a) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 제 1 게이트전극(221a)에 공급되는 게이트 전압에 의해 상기 제 1 소오스전극(222a)과 제 1 드레인전극(223a) 간에 전도채널을 형성하는 제 1 액티브층(미도시)을 포함한다.The first thin film transistor Ta includes a first gate electrode 221a connected to the n-th gate line 216n, a first source electrode 222a connected to the m-th data line 217m-1, and a first thin film transistor Ta. The first drain electrode 223a is electrically connected to the one pixel electrode 218a. In addition, the first thin film transistor Ta may include a gate insulating film (not shown) and the first gate electrode 221a for insulation between the first gate electrode 221a and the first source / drain electrodes 222a and 223a. A first active layer (not shown) for forming a conductive channel between the first source electrode 222a and the first drain electrode 223a by a gate voltage supplied to the second electrode.

상기 제 2 박막 트랜지스터(Tb)는 상기 n번째 게이트라인(216n)에 연결된 제 2 게이트전극(221b), 상기 m번째 데이터라인(217m)에 연결된 제 2 소오스전극(222b) 및 제 2 화소전극(218b)에 전기적으로 접속된 제 2 드레인전극(223b)으로 구성되어 있다. 또한, 상기 제 2 박막 트랜지스터(Tb)는 상기 제 2 게이트전극(221b)과 제 2 소오스/드레인전극(222b, 223b) 사이의 절연을 위한 상기 게이트절연막 및 상기 제 2 게이트전극(221b)에 공급되는 게이트 전압에 의해 상기 제 2 소오스전극(222b)과 제 2 드레인전극(223b) 간에 전도채널을 형성하는 제 2 액티브층(미도시)을 포함한다.The second thin film transistor Tb includes a second gate electrode 221b connected to the n-th gate line 216n, a second source electrode 222b and a second pixel electrode connected to the m-th data line 217m. And a second drain electrode 223b electrically connected to 218b. In addition, the second thin film transistor Tb is supplied to the gate insulating layer and the second gate electrode 221b for insulation between the second gate electrode 221b and the second source / drain electrodes 222b and 223b. A second active layer (not shown) forms a conductive channel between the second source electrode 222b and the second drain electrode 223b by the gate voltage.

상기 제 3 박막 트랜지스터(Tc)는 상기 n+1번째 게이트라인(216n+1)에 연결된 제 3 게이트전극(221c), 상기 m번째 데이터라인(217m)에 연결된 제 3 소오스전극(222c) 및 제 3 화소전극(218c)에 전기적으로 접속된 제 3 드레인전극(223c)으로 구성되어 있다. 또한, 상기 제 3 박막 트랜지스터(Tc)는 상기 제 3 게이트전극(221c)과 제 3 소오스/드레인전극(222c, 223c) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 제 3 게이트전극(221c)에 공급되는 게이트 전압에 의해 상기 제 3 소오스전극(222c)과 제 3 드레인전극(223c) 간에 전도채널을 형성하는 제 3 액티브층(미도시)을 포함한다.The third thin film transistor Tc includes a third gate electrode 221c connected to the n + 1th gate line 216n + 1, a third source electrode 222c connected to the mth data line 217m, and a third The third drain electrode 223c is electrically connected to the three pixel electrodes 218c. In addition, the third thin film transistor Tc may include a gate insulating film (not shown) and the third gate electrode 221c for insulation between the third gate electrode 221c and the third source / drain electrodes 222c and 223c. A third active layer (not shown) which forms a conductive channel between the third source electrode 222c and the third drain electrode 223c by a gate voltage supplied to the circuit.

상기 제 4 박막 트랜지스터(Td)는 상기 n번째 게이트라인(216n)에 연결된 제 4 게이트전극(221d), 상기 m+1번째 데이터라인(217m+1)에 연결된 제 4 소오스전극(222d) 및 제 4 화소전극(218d)에 전기적으로 접속된 제 4 드레인전극(223d)으로 구성되어 있다. 또한, 상기 제 4 박막 트랜지스터(Td)는 상기 제 4 게이트전극(221d)과 제 4 소오스/드레인전극(222d, 223d) 사이의 절연을 위한 상기 게이트절연막 및 상기 제 4 게이트전극(221d)에 공급되는 게이트 전압에 의해 상기 제 4 소오스전극(222d)과 제 4 드레인전극(223d) 간에 전도채널을 형성하는 제 4 액티브층(미도시)을 포함한다.The fourth thin film transistor Td includes a fourth gate electrode 221d connected to the nth gate line 216n, a fourth source electrode 222d connected to the m + 1th data line 217m + 1, and a fourth The fourth drain electrode 223d is electrically connected to the four pixel electrodes 218d. In addition, the fourth thin film transistor Td is supplied to the gate insulating layer and the fourth gate electrode 221d for insulation between the fourth gate electrode 221d and the fourth source / drain electrodes 222d and 223d. And a fourth active layer (not shown) forming a conductive channel between the fourth source electrode 222d and the fourth drain electrode 223d by the gate voltage.

상기 화소 내에는 프린지 필드를 발생시키기 위해 공통전극(208)과 화소전극(218a, 218b, 218c, 218d)이 형성되어 있는데, 이때 상기 화소전극(218a, 218b, 218c, 218d)은 각 화소 내에 대략적으로 사다리꼴 형태로 형성된 제 1 화소전극(218a), 제 2 화소전극(218b), 제 3 화소전극(218c) 및 제 4 화소전극(218d)으로 구분될 수 있다. 상기 제 1 화소전극(218a)과 제 2 화소전극(218b)은 함께 모여 대략적으로 정사각형 또는 직사각형과 같은 사각형을 이루며, 상기 제 3 화소전극(218c)과 제 4 화소전극(218d)은 함께 모여 대략적으로 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다.The common electrode 208 and the pixel electrodes 218a, 218b, 218c, and 218d are formed in the pixel to generate a fringe field, wherein the pixel electrodes 218a, 218b, 218c, and 218d are roughly formed in each pixel. The first pixel electrode 218a, the second pixel electrode 218b, the third pixel electrode 218c, and the fourth pixel electrode 218d formed in a trapezoidal shape may be divided. The first pixel electrode 218a and the second pixel electrode 218b are gathered together to form a square, such as a square or a rectangle, and the third pixel electrode 218c and the fourth pixel electrode 218d are gathered together to form an approximately square shape. To form a square, such as square or rectangle.

그리고, 상기 공통전극(208)은 화소부 전체에 걸쳐 단일 패턴으로 형성되는 한편, 각 화소 내에서 각각 다수의 제 1 슬릿(208sa), 제 2 슬릿(208sb), 제 3 슬릿(208sc) 및 제 4 슬릿(208sd)을 가지도록 형성될 수 있다. 상기 각각의 다수의 제 1 슬릿(208sa), 제 2 슬릿(208sb), 제 3 슬릿(208sc) 및 제 4 슬릿(208sd) 사이의 공통전극(208)은 핑거 형태를 가질 수 있다.The common electrode 208 is formed in a single pattern over the entire pixel portion, while each of the plurality of first slits 208sa, the second slits 208sb, the third slits 208sc, and the third slits in each pixel. It may be formed to have four slits 208sd. The common electrode 208 between each of the plurality of first slits 208sa, the second slits 208sb, the third slits 208sc, and the fourth slits 208sd may have a finger shape.

이와 같이 상부의 2개의 화소(Pa, Pb)들 및 하부의 2개의 화소(Pc, Pd)들 각각이 한 쌍을 구성하는 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 상기 상, 하부의 2개의 화소(Pa, Pb, Pc, Pd)들의 좌우 중간에 배열되는 데이터라인(217m)(이하, 기준 데이터라인이라 함)에 의해 제 1 화소(Pa)와 제 2 화소(Pb)로 나뉘어지는 동시에 제 3 화소(Pc)와 제 4 화소(Pd)로 나뉘어지게 된다.As described above, the fringe field type liquid crystal of the two-pixel two-domain structure according to the embodiment of the present invention in which the upper two pixels Pa and Pb and the lower two pixels Pc and Pd each constitute a pair. The display device includes a first pixel Pa and a first pixel by a data line 217m (hereinafter referred to as a reference data line) arranged at the middle of the left and right sides of the upper and lower pixels Pa, Pb, Pc, and Pd. It is divided into two pixels Pb and is divided into a third pixel Pc and a fourth pixel Pd.

상기 기준 데이터라인(217m)은 일정 각도로 기울어지게 형성되며, 이 각도에 대응하여 상기 다수의 제 1 슬릿(208sa), 제 2 슬릿(208sb), 제 3 슬릿(208sc) 및 제 4 슬릿(208sd)을 포함하는 핑거 형태의 공통전극(208)이 기울어지게 된다.The reference data line 217m is formed to be inclined at an angle, and the plurality of first slits 208sa, second slits 208sb, third slits 208sc, and fourth slits 208sd correspond to the angles. The common electrode 208 in the form of a finger including) is tilted.

이때, 상기 기울어진 기준 데이터라인(217m)의 좌우에 위치하는 데이터라인(217m-1, 217m+1)들은 상기 게이트라인(216n-1, 216n, 216n+1)에 대해 실질적으로 수직하게 형성되어 있는 것을 특징으로 한다.In this case, the data lines 217m-1 and 217m + 1 positioned to the left and right of the inclined reference data line 217m are formed substantially perpendicular to the gate lines 216n-1, 216n and 216n + 1. It is characterized by being.

이와 같이 상기 제 1 화소(Pa)와 제 2 화소(Pb), 즉 상부의 한 쌍의 화소(Pa, Pb)들 사이에 상기 기준 데이터라인(217m)이 기울어지도록 형성됨에 따라 상기 상부의 한 쌍의 화소(Pa, Pb)들에 2개의 도메인이 형성되게 된다. 또한, 상기 제 3 화소(Pc)와 제 4 화소(Pd), 즉 하부의 한 쌍의 화소(Pc, Pd)들 사이에 상기 기준 데이터라인(217m)이 기울어지도록 형성됨에 따라 상기 상부의 한 쌍의 화소(Pc, Pd)들에 2개의 도메인이 형성되게 된다.As described above, the reference data line 217m is inclined between the first pixel Pa and the second pixel Pb, that is, the upper pair of pixels Pa and Pb. Two domains are formed in the pixels Pa and Pb. In addition, the reference data line 217m is formed to be inclined between the third pixel Pc and the fourth pixel Pd, that is, the lower pair of pixels Pc and Pd, so that the pair of the upper part is inclined. Two domains are formed in the pixels Pc and Pd.

이러한 기준 데이터라인(217m)의 기울어진 각도에 따라 상기 제 1 화소(Pa), 제 2 화소(Pc), 제 3 화소(Pc) 및 제 4 화소(Pd)간 도메인을 보상할 수 있으며, 이에 따라 좌우 시야각 비대칭이 발생하지 않게 된다.The domains between the first pixel Pa, the second pixel Pc, the third pixel Pc, and the fourth pixel Pd may be compensated for according to the inclination angle of the reference data line 217m. Therefore, left and right viewing angle asymmetry does not occur.

이와 같이 구성된 상기의 프린지 필드형 액정표시장치는 상기 공통전극(208)과 기준 데이터라인(217m)이 꺾이는 영역을 상, 하부 화소(Pa,Pb, Pc,Pd)들의 상하 중간에 배열되는 게이트라인(216n) 근처에 위치하도록 함으로써 전경선에 의한 투과율 감소 부분이 없는 것을 특징으로 한다. 일 예로 상기 2화소 2도메인 구조에서 개구율 및 투과율이 각각 51.1% 및 17.15%로 기존 구조(1화소 1도메인 구조)대비 투과율이 약 102.8%로 향상되었음을 알 수 있다.The fringe field type liquid crystal display device configured as described above has a gate line arranged at an upper and lower middle of the upper and lower pixels Pa, Pb, Pc, and Pd in an area where the common electrode 208 and the reference data line 217m are bent. By placing it near 216n, there is no portion of reduced transmittance due to the foreground line. For example, in the two-pixel two-domain structure, the aperture ratio and the transmittance were 51.1% and 17.15%, respectively, and the transmittance was improved to about 102.8% compared to the existing structure (one pixel and one domain structure).

한편, 특정 패턴에서 시야각 비대칭이 발생하지 않도록 상기 2화소 2도메인 구조의 화소들을 배치할 수 있는데, 이를 다음의 도면을 참조하여 상세히 설명한다.On the other hand, the pixels of the two-pixel two-domain structure can be arranged so that the viewing angle asymmetry does not occur in a specific pattern, which will be described in detail with reference to the following drawings.

도 6은 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 화소들의 배치를 예를 들어 나타내는 예시도이다.6 is an exemplary view illustrating arrangement of pixels in a fringe field type liquid crystal display device having a two-pixel two-domain structure according to an embodiment of the present invention.

이때, 상기 도 6은 화이트(white), 블랙(black), 그레이(Gray) 또는 모자이크(mosaic) 패턴에서 시야각 비대칭이 발생하지 않고, 수평라인 또는 수직라인 패턴에서 시야각 비대칭이 발생하지 않는 경우의 화소들의 배치를 예를 들어 나타내고 있다.6 illustrates a pixel in which a viewing angle asymmetry does not occur in a white, black, gray, or mosaic pattern, and a viewing angle asymmetry does not occur in a horizontal line or a vertical line pattern. The arrangement of these is shown as an example.

또한, 상기 도 6은 적(R), 녹(G) 또는 청(B)색 패턴에서 시야각 비대칭이 발생하지 않고, 1도트 또는 2도트 패턴에서 시야각 비대칭이 발생하지 않는 경우의 화소들의 배치를 예를 들어 나타내고 있다.6 illustrates an arrangement of pixels when viewing angle asymmetry does not occur in a red (R), green (G), or blue (B) color pattern, and viewing angle asymmetry does not occur in a 1-dot or 2-dot pattern. For example.

또한, 상기 도 6은 수평 4화소 주기 패턴 또는 수평 2화소 인버젼(inversion) 패턴에서 시야각 비대칭이 발생하지 않는 경우의 화소들의 배치를 예를 들어 나타내고 있다6 illustrates an arrangement of pixels when viewing angle asymmetry does not occur in a horizontal 4-pixel periodic pattern or a horizontal 2-pixel inversion pattern.

이러한 상기 도 6의 화소들의 배치는 2개의 블록(block), 즉 A블록의 화소들과 B블록의 화소들이 교대로 배치된 구조를 가질 수 있으며, 이때 상기 A블록의 화소들과 B블록의 화소들간 서로 보상이 되게 된다.The arrangement of the pixels of FIG. 6 may have a structure in which two blocks, that is, pixels of the A block and pixels of the B block are alternately arranged, wherein the pixels of the A block and the pixels of the B block are arranged. They are rewarded with each other.

도 7은 상기 도 6에 도시된 화소들의 배치에 있어, A블록의 화소들을 예를 들어 나타내는 예시도이며, 도 8은 상기 도 6에 도시된 화소들의 배치에 있어, B블록의 화소들을 예를 들어 나타내는 예시도이다.FIG. 7 is an exemplary diagram illustrating pixels of an A block in the arrangement of pixels illustrated in FIG. 6, and FIG. 8 is an example diagram of pixels of a B block in the arrangement of pixels illustrated in FIG. 6. It is an exemplary figure to show, and to show.

상기 도면들을 참조하면, 각 블록의 화소(P)들은 상부의 2개의 화소(P)들이 한 쌍을 이루는 동시에 하부의 2개의 화소(P)들이 한 쌍을 이루게 된다.Referring to the drawings, the pixels P of each block are paired with two pixels P on the top and a pair of two pixels P on the bottom.

이러한 상부의 2개의 화소(P)들은 각각 대략적으로 사다리꼴 형태를 가져 이들이 함께 모여 정사각형 또는 직사각형과 같은 사각형을 이루며, 상기 하부의 2개의 화소(P)들은 각각 대략적으로 사다리꼴 형태를 가져 이들이 함께 모여 정사각형 또는 직사각형과 같은 사각형을 이루게 된다.The upper two pixels P each have an approximately trapezoidal shape and they are gathered together to form a square or a rectangle such as a rectangle. The lower two pixels P each have an approximately trapezoidal shape and they are gathered together and a square. Or a rectangle such as a rectangle.

그리고, 상기 두 쌍의 화소(P)들 각각에는 박막 트랜지스터(T)가 각각 구비된다. 상기 박막 트랜지스터(T)는 개구율을 극대화하기 위해 상기 사다리꼴 형태의 화소(P)들 내의 좁은 부분 또는 넓은 부분에 형성되게 된다.Each of the two pairs of pixels P is provided with a thin film transistor T, respectively. The thin film transistor T is formed in a narrow portion or a wide portion in the trapezoidal pixels P to maximize the aperture ratio.

이때, 도면에 도시하지는 않았지만, 화소(P) 내에는 프린지 필드를 발생시키기 위해 공통전극과 화소전극이 형성되어 있는데, 상기 화소전극은 각 화소(P) 내에 대략적으로 사다리꼴 형태로 형성될 수 있다. 그리고, 상기 공통전극은 화소부 전체에 걸쳐 단일 패턴으로 형성되는 한편, 각 화소(P) 내에서 다수의 슬릿을 가지도록 형성될 수 있다. 상기 다수의 슬릿 사이의 공통전극은 핑거 형태를 가질 수 있다.Although not shown in the drawing, a common electrode and a pixel electrode are formed in the pixel P to generate a fringe field, and the pixel electrode may be formed in a substantially trapezoidal shape in each pixel P. Referring to FIG. The common electrode may be formed in a single pattern over the entire pixel portion, and may have a plurality of slits in each pixel P. FIG. The common electrode between the plurality of slits may have a finger shape.

이때, 상기 두 쌍의 화소(P)들은 상기 두 쌍의 화소(P)들 좌우 중간에 위치한 데이터라인(217)(이하, 기준 데이터라인이라 함)에 의해 좌우로 나뉘어지게 되며, 이러한 기준 데이터라인(217)은 일정 각도로 기울어지게 형성된다. 그리고, 상기 기울어진 각도에 대응하여 상기 다수의 슬릿을 포함하는 핑거 형태의 공통전극이 기울어지게 된다. 참고로, 도시된 화살표 방향은 상기 다수의 슬릿을 포함하는 핑거 형태의 공통전극이 기울어진 방향을 나타내며, 상기 기준 데이터라인(217)은 상, 하부 화소(P)들 사이의 게이트라인(216) 근처에서 꺾이도록 구성되게 된다.In this case, the two pairs of pixels P are divided into left and right by a data line 217 (hereinafter, referred to as a reference data line) positioned at the left and right middles of the two pairs of pixels P. 217 is formed to be inclined at an angle. In addition, the finger-shaped common electrode including the plurality of slits is inclined in correspondence to the inclined angle. For reference, the arrow direction shown indicates a direction in which the finger-shaped common electrode including the plurality of slits is inclined, and the reference data line 217 is a gate line 216 between upper and lower pixels P. Referring to FIG. It will be configured to bend around.

이와 같이 상부의 한 쌍의 화소(P)들 사이에 상기 기준 데이터라인(217)이 기울어지도록 형성됨에 따라 상기 상부의 한 쌍의 화소(P)들에 2개의 도메인이 형성되게 된다. 또한, 하부의 한 쌍의 화소(P)들 사이에 상기 기준 데이터라인(217)이 기울어지도록 형성됨에 따라 상기 하부의 한 쌍의 화소(P)들에 2개의 도메인이 형성되게 된다.As the reference data line 217 is formed to be inclined between the upper pair of pixels P, two domains are formed in the upper pair of pixels P. In addition, as the reference data line 217 is inclined between the lower pair of pixels P, two domains are formed in the lower pair of pixels P. FIG.

이렇게 구성된 상기 A블록의 화소(P)들과 B블록의 화소(P)들은 서로 다른 방향으로 기준 데이터라인(217)이 기울어지게 되며, 이에 따라 서로 다른 방향으로 다수의 슬릿을 포함하는 핑거 형태의 공통전극(208)이 기울어지게 된다. 또한, 상기 A블록의 화소(P)들과 B블록의 화소(P)들은 서로 다른 위치에 박막 트랜지스터(T)가 형성되는 것을 특징으로 한다.The pixel P of the A block and the pixels P of the B block are configured such that the reference data line 217 is inclined in different directions, and accordingly, a finger type including a plurality of slits in different directions is provided. The common electrode 208 is tilted. In addition, the thin film transistor T may be formed at different positions of the pixels P of the A block and the pixels P of the B block.

상기 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 일 예로 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.The present invention can be used not only in liquid crystal display devices but also in other display devices fabricated using thin film transistors, for example, organic light emitting display devices in which organic light emitting diodes (OLEDs) are connected to driving transistors.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

108,208 : 공통전극
108sa,108sb,208sa,208sb,208sc,208sd : 슬릿
110,210 : 어레이 기판
116n-1,116n,216n-1,216n,216n+1 : 게이트라인
117m-2,117m-1,117m,217m-1,217m,217m+1 : 데이터라인
118a,118b,218a,218b,218c,218d : 화소전극
121a,121b,221a,221b,221c,221d : 게이트전극
122a,122b,222a,222b,222c,222d : 소오스전극
123a,123b,223a,223b,223c,223d : 드레인전극
108,208: common electrode
108sa, 108sb, 208sa, 208sb, 208sc, 208sd: Slit
110,210: Array Board
116n-1,116n, 216n-1,216n, 216n + 1: Gate line
117m-2,117m-1,117m, 217m-1,217m, 217m + 1: Data line
118a, 118b, 218a, 218b, 218c, 218d pixel electrodes
121a, 121b, 221a, 221b, 221c, 221d: gate electrodes
122a, 122b, 222a, 222b, 222c, 222d Source electrodes
123a, 123b, 223a, 223b, 223c, 223d: drain electrode

Claims (13)

어레이 기판 위에 종횡으로 배열되어 화소를 정의하는 다수의 게이트라인과 데이터라인;
상기 게이트라인과 데이터라인의 교차영역에 형성된 박막 트랜지스터; 및
상기 화소 내에 형성되어 프린지 필드(fringe field)를 발생시키는 화소전극과 다수의 슬릿을 가진 공통전극을 포함하며,
2개의 화소들을 한 쌍으로 구성하여, 이러한 한 쌍의 화소들 중간에 배열되는 데이터라인(이하, 기준 데이터라인이라 함)은 상기 기준 데이터라인의 좌우에 위치하는 데이터라인들과 달리 기울어지도록 구성함으로써 2화소에 2도메인을 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치.
A plurality of gate lines and data lines arranged vertically and horizontally on the array substrate to define pixels;
A thin film transistor formed at an intersection of the gate line and the data line; And
A pixel electrode formed in the pixel to generate a fringe field and a common electrode having a plurality of slits;
By configuring two pixels in pairs, the data line (hereinafter referred to as a reference data line) arranged in the middle of the pair of pixels is configured to be inclined differently from the data lines positioned to the left and right of the reference data line. A fringe field type liquid crystal display device, wherein two domains are formed in two pixels.
제 1 항에 있어서, 상기 한 쌍의 화소들 각각은 사다리꼴 형태를 가지며, 이러한 화소들이 함께 모여 정사각형 또는 직사각형을 이루는 것을 특징으로 하는 프린지 필드형 액정표시장치.The fringe field type liquid crystal display of claim 1, wherein each of the pair of pixels has a trapezoidal shape, and the pixels are gathered together to form a square or a rectangle. 제 2 항에 있어서, 상기 박막 트랜지스터는 상기 사다리꼴 형태의 화소 내의 좁은 부분 또는 넓은 부분에 구성되는 것을 특징으로 하는 프린지 필드형 액정표시장치.3. The fringe field type liquid crystal display device according to claim 2, wherein the thin film transistor is formed in a narrow portion or a wide portion in the trapezoidal pixel. 제 2 항에 있어서, 상기 화소전극은 각 화소 내에 사다리꼴 형태로 구성되는 것을 특징으로 하는 프린지 필드형 액정표시장치.3. The fringe field type liquid crystal display device according to claim 2, wherein the pixel electrode has a trapezoidal shape in each pixel. 제 4 항에 있어서, 상기 한 쌍의 화소들에 형성된 한 쌍의 화소전극들이 함께 모여 정사각형 또는 직사각형을 이루는 것을 특징으로 하는 프린지 필드형 액정표시장치.The fringe field type liquid crystal display device according to claim 4, wherein a pair of pixel electrodes formed on the pair of pixels are gathered together to form a square or a rectangle. 제 1 항에 있어서, 상기 공통전극은 화상이 표시되는 화소부 전체에 걸쳐 단일 패턴으로 형성되는 한편, 각 화소 내에서 다수의 슬릿을 가지는 것을 특징으로 하는 프린지 필드형 액정표시장치.The fringe field type liquid crystal display device according to claim 1, wherein the common electrode is formed in a single pattern over the entire pixel portion in which an image is displayed, and has a plurality of slits in each pixel. 제 6 항에 있어서, 상기 각 화소 내의 슬릿들 사이의 공통전극은 핑거(finger) 형태를 가지는 것을 특징으로 하는 프린지 필드형 액정표시장치.7. The fringe field type liquid crystal display device according to claim 6, wherein the common electrode between the slits in each pixel has a finger shape. 제 7 항에 있어서, 상기 기준 데이터라인의 기울어진 각도에 대응하여 상기 다수의 슬릿을 포함하는 핑거 형태의 공통전극이 기울어지게 구성되는 것을 특징으로 하는 프린지 필드형 액정표시장치.The fringe field type liquid crystal display of claim 7, wherein a common electrode having a finger shape including the plurality of slits is inclined to correspond to an inclination angle of the reference data line. 제 1 항에 있어서, 상기 기준 데이터라인의 좌우에 위치하는 데이터라인들은 상기 게이트라인에 대해 실질적으로 수직하게 배열되는 것을 특징으로 하는 프린지 필드형 액정표시장치.The fringe field type liquid crystal display of claim 1, wherein the data lines positioned to the left and right of the reference data line are arranged substantially perpendicular to the gate line. 제 1 항에 있어서, 상기 기준 데이터라인은 상부의 한 쌍의 화소들과 하부의 한 쌍의 화소들 사이의 게이트라인 근처에서 꺾여 상기 상부의 한 쌍의 화소들과 하부의 한 쌍의 화소들 사이에 서로 다른 방향으로 기울어지는 것을 특징으로 하는 프린지 필드형 액정표시장치.The display device of claim 1, wherein the reference data line is bent near a gate line between an upper pair of pixels and a lower pair of pixels to intersect the upper pair of pixels and the lower pair of pixels. A fringe field type liquid crystal display device, characterized in that inclined in different directions. 제 10 항에 있어서, 상기 상부의 한 쌍의 화소들과 하부의 한 쌍의 화소들이 다수 모여 A블록의 화소들 또는 B블록의 화소들을 구성하며, 이러한 A블록의 화소들과 B블록의 화소들이 교대로 배치되는 것을 특징으로 하는 프린지 필드형 액정표시장치.11. The method of claim 10, wherein the upper pair of pixels and the lower pair of pixels gather together to form pixels of A block or pixels of B block, and the pixels of A block and pixels of B block A fringe field type liquid crystal display device, characterized in that arranged alternately. 제 11 항에 있어서, 상기 A블록의 화소들과 B블록의 화소들은 서로 다른 방향으로 상기 기준 데이터라인이 기울어지게 되며, 또한 서로 다른 방향으로 상기 다수의 슬릿을 포함하는 핑거 형태의 공통전극이 기울어지는 것을 특징으로 하는 프린지 필드형 액정표시장치.The pixel of the block A and the pixels of the block B are inclined to the reference data line in different directions, and the common electrode having a finger shape including the plurality of slits is inclined in different directions. Fringe field type liquid crystal display, characterized in that the losing. 제 12 항에 있어서, 상기 A블록의 화소들과 B블록의 화소들은 서로 다른 위치에 박막 트랜지스터가 구성되는 것을 특징으로 하는 프린지 필드형 액정표시장치.13. The fringe field type liquid crystal display of claim 12, wherein the pixels of the A block and the pixels of the B block have thin film transistors formed at different positions.
KR1020110139417A 2011-12-21 2011-12-21 Fringe field switching liquid crystal display device KR101929345B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139417A KR101929345B1 (en) 2011-12-21 2011-12-21 Fringe field switching liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139417A KR101929345B1 (en) 2011-12-21 2011-12-21 Fringe field switching liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20130071928A true KR20130071928A (en) 2013-07-01
KR101929345B1 KR101929345B1 (en) 2018-12-17

Family

ID=48986801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139417A KR101929345B1 (en) 2011-12-21 2011-12-21 Fringe field switching liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101929345B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170015188A (en) * 2015-07-31 2017-02-08 이노럭스 코포레이션 Display panel having stable maintenance ratio with viewing angle changed in different gray levels
WO2017219398A1 (en) * 2016-06-22 2017-12-28 深圳市华星光电技术有限公司 Liquid crystal display pixel structure and liquid crystal display device
US9952466B2 (en) 2014-12-08 2018-04-24 Samsung Display Co., Ltd. Liquid crystal display device having branch electrodes
US10163936B2 (en) 2014-08-01 2018-12-25 Samsung Display Co., Ltd. Display device
US10185193B2 (en) 2016-06-22 2019-01-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal pixel structure and liquid crystal display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040098728A (en) * 2003-05-15 2004-11-26 엘지.필립스 엘시디 주식회사 Liquid crystal display panel of horizontal electronic field applying type
KR20070020868A (en) * 2005-08-17 2007-02-22 삼성전자주식회사 Thin film transistor array panel
KR20080095076A (en) * 2007-04-23 2008-10-28 삼성전자주식회사 Display apparatus and method of fabricating the same
KR20100000721A (en) * 2008-06-25 2010-01-06 엘지디스플레이 주식회사 Array substrate for liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040098728A (en) * 2003-05-15 2004-11-26 엘지.필립스 엘시디 주식회사 Liquid crystal display panel of horizontal electronic field applying type
KR20070020868A (en) * 2005-08-17 2007-02-22 삼성전자주식회사 Thin film transistor array panel
KR20080095076A (en) * 2007-04-23 2008-10-28 삼성전자주식회사 Display apparatus and method of fabricating the same
KR20100000721A (en) * 2008-06-25 2010-01-06 엘지디스플레이 주식회사 Array substrate for liquid crystal display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163936B2 (en) 2014-08-01 2018-12-25 Samsung Display Co., Ltd. Display device
US10576764B2 (en) 2014-08-01 2020-03-03 Samsung Display Co., Ltd. Display device
US9952466B2 (en) 2014-12-08 2018-04-24 Samsung Display Co., Ltd. Liquid crystal display device having branch electrodes
KR20170015188A (en) * 2015-07-31 2017-02-08 이노럭스 코포레이션 Display panel having stable maintenance ratio with viewing angle changed in different gray levels
WO2017219398A1 (en) * 2016-06-22 2017-12-28 深圳市华星光电技术有限公司 Liquid crystal display pixel structure and liquid crystal display device
US10185193B2 (en) 2016-06-22 2019-01-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal pixel structure and liquid crystal display

Also Published As

Publication number Publication date
KR101929345B1 (en) 2018-12-17

Similar Documents

Publication Publication Date Title
US10629142B2 (en) Liquid crystal display device
KR100546258B1 (en) Liquid crystal display panel of horizontal electronic field applying type
TWI420443B (en) Display apparatus and driving method
JP6621924B2 (en) Array substrate and liquid crystal display device
JP4663622B2 (en) Liquid crystal display device
KR100643039B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
JP5093714B2 (en) Liquid crystal display
KR102093632B1 (en) Liquid crystal display device and method of driving the same
WO2017059711A1 (en) Array substrate, display panel and driving method therefor
US7800570B2 (en) LCD device capable of controlling a viewing angle and method for driving the same
US9116568B2 (en) Liquid crystal display device
CN107942590B (en) Array substrate, liquid crystal display device and driving method
JP2007065046A (en) Liquid crystal display element and device
KR20140005717A (en) Fringe field switching mode liquid crystal display device
KR101929345B1 (en) Fringe field switching liquid crystal display device
JP4978786B2 (en) Liquid crystal display
CN109416489B (en) Liquid crystal array substrate, liquid crystal display panel and liquid crystal display device
US20160202583A1 (en) Liquid crystal display
CN109243394B (en) Narrow viewing angle display method
CN105404057A (en) Liquid crystal display panel
US11054704B2 (en) Light source device for display device and liquid crystal display device
US20190295487A1 (en) Large-size liquid crystal display
JP4501979B2 (en) Liquid crystal display
KR20200048181A (en) Liquid crystal display device of viewing angle image control
TWI572962B (en) Liquid crystal displays having pixels with a control electrode to amplfiy intrinsic fringe fields

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant