KR20130068285A - Ｆｐｇａ 기반 제어기의 버스 구조 - Google Patents

Ｆｐｇａ 기반 제어기의 버스 구조 Download PDF

Info

Publication number
KR20130068285A
KR20130068285A KR1020110135284A KR20110135284A KR20130068285A KR 20130068285 A KR20130068285 A KR 20130068285A KR 1020110135284 A KR1020110135284 A KR 1020110135284A KR 20110135284 A KR20110135284 A KR 20110135284A KR 20130068285 A KR20130068285 A KR 20130068285A
Authority
KR
South Korea
Prior art keywords
module
bus
operation module
fpga
input
Prior art date
Application number
KR1020110135284A
Other languages
English (en)
Other versions
KR101298459B1 (ko
Inventor
최종균
이동영
김창회
박원만
천세우
김장열
오인석
이장수
권기춘
이성진
김봉석
Original Assignee
한국원자력연구원
두산중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국원자력연구원, 두산중공업 주식회사 filed Critical 한국원자력연구원
Priority to KR1020110135284A priority Critical patent/KR101298459B1/ko
Publication of KR20130068285A publication Critical patent/KR20130068285A/ko
Application granted granted Critical
Publication of KR101298459B1 publication Critical patent/KR101298459B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/34—Director, elements to supervisory
    • G05B2219/34024—Fpga fieldprogrammable gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

제어기능을 직접 하드웨어(FPGA)에 구현하여 운영체제 소프트웨어를 필요로 하지 않고 제어기의 구조를 단순화하는 FPGA 기반 제어기의 버스 구조를 개시한다.
일실시예로서, FPGA 기반 제어기의 버스 구조는, 제어기능을 직접 하드웨어(FPGA)에 구현하여 운영체제 소프트웨어를 필요로 하지 않고 제어기의 구조를 단순화하여 제어기의 동작 신뢰도를 높일 수 있고, 제어기능을 직접 하드웨어(FPGA)에 구현하여 소프트웨어 기반 제어기에 비해 네트워크 연결이 강건하여 사이버 보안이 우수하고, 제어기능을 분산 및 병렬 처리해서, 소프트웨어 기반 제어기에 비해 처리속도가 빨라서, 안전계통의 응답시간을 개선하고, 원전의 아날로그 안전계통의 제어기 교체시, 안전계통의 제어 구조의 큰 변경 없이 쉽게 제어기의 교체를 가능하게 하고, 소프트웨어 기반 제어기의 장점을 유지하고 단점을 극복하기 위하여 원전 안전계통에 적용을 위한 FPGA 기반 제어기의 백플레인 신호 연결을 위한 버스 구조를 구현한다.

Description

ＦＰＧＡ 기반 제어기의 버스 구조{BUS STRUCTURE OF FPGA BASED CONTROLER}
본 발명의 실시예들은 제어기능을 직접 하드웨어(FPGA)에 구현하여 운영체제 소프트웨어를 필요로 하지 않고 제어기의 구조를 단순화하는 FPGA 기반 제어기의 버스 구조에 관한 것이다.
종래 원전에 사용되고 있는 아날로그 기술 기반의 안전계통은 부품의 노후화로 인해 보수 및 교체가 요구되고 있다. 그리고 기술지원 및 부품조달의 어려움으로 인해 아날로그 기기의 계속 사용에 어려움이 있으며, 종래 원전 안전계통의 유지 및 보수에 어려움을 겪고 있다.
아날로그 기반 안전계통의 교체를 위해서 소프트웨어 기반 제어기가 개발 되었다. 소프트웨어 기반 제어기는 현장의 제어기능을 구현하기 위해서 현장에서 들어오는 신호를 처리하는 입력모듈, 제어기능을 구현하기 위한 프로세서모듈, 현장으로 나가는 신호를 처리하는 출력모듈로 구성된다.
소프트웨어 기반의 제어기는 소프트웨어로 현장의 제어기능을 구현하므로 현장의 기능을 유연성 있게 구현할 수 있고, 데이터의 전송과 처리, 저장능력 및 정확도가 아날로그 기반 기술에 비해 매우 우수하다.
또한, 소프트웨어 기반의 제어기는 현장의 제어기능을 구현하기 위해서 최소한 3개의 모듈(입력모듈, 프로세서 모듈, 출력모듈)이 요구되며, 현장의 제어기능은 프로세서 모듈에 구현되는 중앙 집중형 제어방식을 갖고 있다.
프로세서 모듈은 현장에서 요구하는 각 제어기능을 순차적으로 처리한다. 따라서, 요구되는 제어기능이 많을수록 응답시간이 늘어난다.
현장에서 요구되는 제어기능의 복잡도에 비해 프로세서 모듈의 자원을 관리하기 위한 운영체제 소프트웨어 복잡도가 매우 높다. 따라서 현장의 제어기능을 위해서 필요한 하드웨어 자원보다 운영체제 소프트웨어를 위한 하드웨어 자원이 많이 소요되며 제어기의 복잡도가 증가된다. 또한, 운영체제 소프트웨어에 의한 공통원인고장에 의해 현장의 여러 제어기능이 일시에 동작불능상태가 될 수 있다.
소프트웨어 기반 제어기는 아날로그 기반 계통의 유지 및 보수의 어려움으로 인해 도입되고 있지만, CPU 및 메모리 등의 부품 생산중단으로 인한 유지 및 보수의 문제가 여전히 존재하고 있다.
본 발명의 일실시예는 제어기능을 직접 하드웨어(FPGA)에 구현하여 운영체제 소프트웨어를 필요로 하지 않고 제어기의 구조를 단순화하는 FPGA 기반 제어기의 버스 구조를 제공한다.
또한, 본 발명의 일실시예는 제어기능을 직접 하드웨어(FPGA)에 구현하여 소프트웨어 기반 제어기에 비해 사이버 보안이 우수한 FPGA 기반 제어기의 버스 구조를 제공한다.
또한, 본 발명의 일실시예는 제어기능을 분산 및 병렬 처리해서, 소프트웨어 기반 제어기에 비해 처리속도가 빨라서, 안전계통의 응답시간을 개선하는 FPGA 기반 제어기의 버스 구조를 제공한다.
또한, 본 발명의 일실시예는 원전의 아날로그 안전계통의 교체시, 계통의 구조의 큰 변경 없이 쉽게 교체를 가능하게 한 FPGA 기반 제어기의 버스 구조를 제공한다.
또한, 본 발명의 일실시예는 소프트웨어 기반 제어기의 장점을 유지하고 단점을 극복하기 위하여 원전 안전계통에 적용을 위한 FPGA 기반 제어기의 백플레인 신호 연결을 위한 버스 구조를 구현한 FPGA 기반 제어기의 버스 구조를 제공한다.
상기 일실시예를 달성하기 위해, FPGA 기반 제어기의 버스 구조는, 입출력 모듈과 관계된 외부 신호 연결을 담당하는 외부 버스; 및 상기 입출력 모듈을 제어하는 일반 연산 모듈, 특수 연산 모듈 또는 통신 모듈 중 적어도 하나와 관계된 슬롯 간의 신호 연결을 담당하는 내부 버스를 포함한다.
본 발명의 일실시예에 따르면, 제어기능을 직접 하드웨어(FPGA)에 구현하여 운영체제 소프트웨어를 필요로 하지 않고 제어기의 구조를 단순화하여 제어기의 동작 신뢰도를 높일 수 있다.
또한, 본 발명의 일실시예에 따르면, 제어기능을 직접 하드웨어(FPGA)에 구현하여 소프트웨어 기반 제어기에 비해 네트워크 연결이 강건하여 사이버 보안이 우수하다.
또한, 본 발명의 일실시예에 따르면, 제어기능을 분산 및 병렬 처리해서, 소프트웨어 기반 제어기에 비해 처리속도가 빨라서, 안전계통의 응답시간을 개선한다.
또한, 본 발명의 일실시예에 따르면, 원전의 아날로그 안전계통의 제어기 교체시, 안전계통의 제어 구조의 큰 변경 없이 쉽게 제어기의 교체를 가능하게 한다.
또한, 본 발명의 일실시예에 따르면, 소프트웨어 기반 제어기의 장점을 유지하고 단점을 극복하기 위하여 원전 안전계통에 적용을 위한 FPGA 기반 제어기의 백플레인 신호 연결을 위한 버스 구조를 구현한다.
도 1은 본 발명의 일실시예에 따른 제어기 플랫폼의 백플레인 버스모듈의 물리적인 구조를 보인 예시도이다.
도 2는 본 발명의 일실시예에 따른 단일 일반 연산 모듈 플랫폼의 구성을 보인 예시도이다.
도 3은 본 발명의 일실시예에 따른 복합 일반 연산 모듈 플랫폼의 구성을보인 예시도이다.
도 4는 본 발명의 일실시예에 따른 복합 특수 연산 모듈 플랫폼의 구성을 보인 예시도이다.
도 5는 본 발명의 일실시예에 따른 일반 연산 모듈의 이중화 구성을 보인 예시도이다.
도 6은 본 발명의 일실시예에 따른 통신 모듈의 이중화 구성을 보인 예시도이다.
도 7은 본 발명의 일실시예에 다른 입출력 모듈의 이중화 구성을 보인 예시도이다.
도 8은 본 발명의 일실시예에 따른 특수 연산 모듈의 이중화 구성을 보인 예시도이다.
도 9는 본 발명의 일실시예에 따른 단일 일반 연산 모듈의 구성 방식의 적용 예을 보인도이다.
도 10은 본 발명의 일실시예에 따른 복합 일반 연산 모듈의 구성 방식의 적용 예를 보인도이다.
도 11은 본 발명의 일실시예에 따른 복합 특수 연산 모듈의 구성 방식의 적용 예를 보인도이다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 제어기 플랫폼의 백플레인 버스모듈의 물리적인 구조를 보인 예시도이다.
도 1을 참조하면, 제어기의 플랫폼의 백플레인 버스모듈의 물리적인 구조는 다음과 같다.
백플레인 버스모듈은 외부 버스(E-BP: External Interface Backplane)와 내부 버스(I-BP: Internal Interface Backplane)로 구성된다.
외부 버스는 입출력 모듈/통신 모듈과 관계된 외부 신호 연결을 담당하는 백플레인으로 슬롯간 연결 신호선을 필요로 하지 않는다.
내부 버스의 슬롯 간의 신호 연결을 위한 직렬버스는 ML0~ML9, SL0~SL3으로 모두 14개의 풀-듀플렉스 링크(Full-duplex Link)로 구성된다.
ML0, ML1은 일반 연산 모듈(GPM) 혹은 특수 연산 모듈(CPM)과 통신 모듈(CMM)의 전용 직렬버스이다. 이중화 연결을 위해 ML0, ML1에 대응되는 SL0, SL1이 있다.
ML2~ML9는 일반 연산 모듈과 입출력 모듈의 전용 직렬버스이다. 일반 연산 모듈과 입출력 모듈의 이중화 연결을 위해 SL2, SL3이 있다.
슬롯에 실장되는 각 모듈들은 직렬버스를 선택할 수 있는 스위치가 있어 해당 직렬버스 사용을 설정할 수 있다. ML2~ML9에 대응되는 이중화 연결은 2개로 직렬버스 이중화 사용설정을 2개로 제한한다.
일반 연산 모듈, 특수 연산 모듈, 입출력 모듈, 통신 모듈의 이중화 지원을 위한 감시/제어 직렬버스로 CL0~CL7이 있다. CL0~CL7은 인접한 슬롯간의 풀-듀플렉스 링크이다. 기본 마스터/슬레이브 설정은 왼쪽이 마스터, 오른쪽이 슬레이브로 설정한다.
버스 신호 정의는 아래와 같다.
1) P1: 1차 주전원 공급 라인
2) P2: 2차 주전원 공급 라인
3) GND: 1, 2차 주전원 그라운드
4) FG: 프레임 그라운드
5) ML0, ML1: 일반 연산 모듈/특수 연산 모듈과 통신 모듈의 전용 직렬버스 라인
6) SL0, SL1: 일반 연산 모듈/특수 연산 모듈과 통신 모듈의 전용 직렬버스 이중화 라인으로 ML0, ML1에 대응된다.
7) ML2~ML9: 일반 연산 모듈과 입출력 모듈의 전용 직렬버스 라인, 특수 연산 모듈의 이중화 구성에서는 CLx 라인과 별도로 다중화를 위한 감시/제어 링크로 이용될 수 있다.
8) SL2~SL3: 일반 연산 모듈과 입출력 모듈의 전용 직렬버스 이중화 라인, MLx 라인 중에 2개와 대응된다.
9) CL0~CL7: 일반 연산 모듈, 특수 연산 모듈, 입출력 모듈, 통신 모듈의 이중화 지원을 위한 감시/제어 직렬버스 라인.
FPGA 기반 제어기의 플랫폼 구성
제어기 플랫폼의 구성요소는 다음과 같으며,　플랫폼에 탑재되는 각 모듈을 위한 전원은 제어기 플랫폼 외부에서 공급받는다.
백플레인 버스 모듈(BBM: Backplane Bus Module): 제어기 플랫폼에 탑재된 모듈 간의 신호 연결을 담당한다. 백플레인 버스 모듈은 외부 버스(E-BP: External Interface Backplane)와 내부 버스(Internal Interface Backplane)로 구성된다.
입출력 모듈(IOM: Input/Output Module): 디지털 입/출력 모듈, 아날로그 입/출력 모듈을 포함한다.
통신 모듈(CMM: Communication Module): 제어기 플랫폼에서 다른 시스템으로 데이터 송수신을 담당하는 통신모듈
일반 연산 모듈(GPM: General Processing Module): 일반 제어기능을 수행한다.
특수 연산 모듈(CPM: Complex Processing Module): 모듈 내에 디지털/아날로그 입출력 기능을 포함하고 있어서 입출력 및 연산을 단독으로 수행하는 연산모듈이다.
　내부 버스는 제어기 플랫폼에 탑재된 모듈 간의 데이터 및 제어신호 연결을 위하여 직렬버스 구조를 가진다. 내부 버스 구조는 사용자의 응용에 맞춰 다음과 같은 구성 방식을 수용할 수 있도록 모듈 간 신호연결을 정의한다.
가. 단일 일반 연산 모듈 플랫폼 구성
나. 복합 일반 연산 모듈 플랫폼 구성
다. 복합 특수 연산 모듈 플랫폼 구성
라. 모듈 이중화 구성
도 2는 본 발명의 일실시예에 따른 단일 일반 연산 모듈 플랫폼의 구성을 보인 예시도이다.
도 2를 참조하면, 단일 일반 연산 모듈 플랫폼의 구성방식은 다음과 같다.
본 발명의 일실시예에 따른 단일 일반 연산 모듈 플랫폼의 구성방식은 하나의 일반 연산 모듈로 플랫폼에 실장된 여러 입출력 모듈을 감시/제어할 수 있다.
통신 모듈은 일반적으로 데이터 링크용 통신 모듈과 네트워크용 통신 모듈로 구분된다. 연산모듈인 일반 연산 모듈과 데이터 링크용 통신 모듈의 연결을 위해 ML0와 SL0가 할당된다. 일반 연산 모듈과 네트워크용 통신 모듈이 연결을 위해 ML1과 SL1이 할당된다. 일반 연산 모듈과 통신 모듈은 각각 전용 버스 라인을 가지고 있다.
일반 연산 모듈과 입출력 모듈의 연결은 ML2 ~ ML9까지 모두 8개의 버스라인을 이용할 수 있다. 　도 2에 도시된 바와 같이, 일반 연산 모듈과 입출력 모듈은 ML2를 프라이머리(Primary) 버스로 이용하고 SL2를 리던던시(Redundancy) 버스로 이용하고 있다. 이는 일반 연산 모듈과 입출력 모듈 내에 실장된 스위치로 ML2와 SL2를 선택한 경우로 하나의 일반 연산 모듈은 ML2, SL2의 직렬버스를 통해 여러 입출력 모듈들을 감시/제어한다.
도 3은 본 발명의 일실시예에 따른 복합 일반 연산 모듈 플랫폼의 구성을보인 예시도이다.
도 3을 참조하면, 복합 일반 연산 모듈 플랫폼의 구성방식은 다음과 같다.
본 발명의 일실시예에 따른 복합 일반 연산 모듈 플랫폼의 구성방식은 여러 개(최대 8개)의 일반 연산 모듈을 실장할 수 있는 구성으로 각각의 일반 연산 모듈은 그에 대응되는 입출력 모듈을 감시/제어한다.
통신 모듈은 일반적으로 데이터 링크용 통신 모듈과 네트워크용 통신 모듈로 구분된다. 연산모듈인 일반 연산 모듈과 데이터 링크용 통신 모듈의 연결을 위해 ML0와 SL0가 할당된다. 일반 연산 모듈과 네트워크용 통신 모듈이 연결을 위해 ML1과 SL1이 할당된다. 일반 연산 모듈과 통신 모듈은 각각 전용 버스 라인을 가지고 있다.
도 3에 도시된 바와 같이, 두 개의 일반 연산 모듈이 실장되어 있는 예를 보여준다. 각 일반 연산 모듈과 통신 모듈의 연결은 ML0, ML1로 공통으로 연결되어 있다. 상위에 있는 일반 연산 모듈은 ML2, SL2를 이용하여 ML2로 선택된 입출력 모듈과 연결된다. 하위에 있는 일반 연산 모듈은 ML3, SL3을 이용하여 ML3로 선택된 입출력 모듈과 연결된다.
각각의 일반 연산 모듈과 그에 대응되는 입출력 모듈은 하나의 서브랙에서 공통된 공급전원을 가지고 동일한 백플레인에 실장되지만 서로 다른 응용 프로그램이 동작될 수 있다.
도 4는 본 발명의 일실시예에 따른 복합 특수 연산 모듈 플랫폼의 구성을 보인 예시도이다.
도 4를 참조하면, 복합 특수 연산 모듈 플랫폼의 구성방식은 다음과 같다.
본 발명의 일실시예에 따른 플랫폼 구성방식은 다수의 특수 연산 모듈로 플랫폼을 구성하는 방식이다. 아날로그 입출력 및 디지털 입출력 접점을 포함하고 있는 연산모듈인 특수 연산 모듈은 플랫폼에 실장되는 다른 특수 연산 모듈과는 독립적으로 현장의 기기를 제어할 수 있다.
각 특수 연산 모듈은 공유하는 입출력 모듈 전용 버스(ML2~ML9)가 없다. 다만 각 특수 연산 모듈은 통신 모듈을 위한 버스(ML0,ML1)를 공유한다.
통신 모듈은 일반적으로 데이터 링크용 통신 모듈과 네트워크용 통신 모듈로 구분된다. 프로세서 모듈인 일반 연산 모듈과 데이터 링크용 통신 모듈의 연결을 위해 ML0와 SL0가 할당된다. 일반 연산 모듈과 네트워크용 통신 모듈이 연결을 위해 ML1과 SL1이 할당된다. 일반 연산 모듈과 통신 모듈은 각각 전용 버스 라인을 가지고 있다.
특수 연산 모듈이 포함하는 디지털 입출력과 아날로그 입출력 접점은 모듈의 크기로 인한 실장도에 제한이 있다. 따라서 더 많은 접점을 수용하는 특수 연산 모듈 구성을 사용하고자 할 경우에는 디지털/아날로그 혼합 입출력 모듈을 이용한다. 특수 연산 모듈과 디지털/아날로그 혼합 입출력 모듈의 연결은 ML2~ML9 중에 하나를 사용할 수 있다. 또한, 입출력 모듈과의 전용 버스인 ML2~ML9이 가용할 수 있는 범위 내에서 복합 특수 연산 모듈, 복합 일반 연산 모듈 등의 구성이 하나의 플랫폼에서 구현될 수 있다.
모듈 이중화 구성은 도 5, 6, 7, 8과 같다. 도 5는 본 발명의 일실시예에 따른 일반 연산 모듈의 이중화 구성을 보인 예시도이고, 도 6은 본 발명의 일실시예에 따른 통신 모듈의 이중화 구성을 보인 예시도이고, 도 7은 본 발명의 일실시예에 다른 입출력 모듈의 이중화 구성을 보인 예시도이고, 도 8은 본 발명의 일실시예에 따른 특수 연산 모듈의 이중화 구성을 보인 예시도이다.
도 5~8에 도시된 바와 같이 일반 연산 모듈, 특수 연산 모듈, 통신 모듈, 입출력 모듈은 각각 이중화될 수 있다. 이중화를 위한 연결 버스 제어 및 감시는 도 1에 도시된 인접한 슬롯간의 풀-듀플렉스 링크인 CL0~CL7을 이용하여 구현된다. 인접한 슬롯간에 CL0~CL7을 이용하여 주기적으로 동작상태를 상호 감시하여 오류가 발생할 경우 절체 프로세스가 수행되도록 한다.
원전 계측제어계통에 FPGA 기반 제어기의 적용 예
도 9는 본 발명의 일실시예에 따른 단일 일반 연산 모듈의 구성 방식의 적용 예을 보인도이다.
단일 일반 연산 모듈의 구성방식은 입출력 접점이 많이 요구되는 원전의 계측제어계통에 적용될 수 있다. 도 9에 도시된 바와 같이 소프트웨어 기반 제어기처럼 연산모듈에 제어에 필요한 모든 기능이 구현된다.
도 10은 본 발명의 일실시예에 따른 복합 일반 연산 모듈의 구성 방식의 적용 예를 보인도이다.
복합 일반 연산 모듈의 구성방식은 공통원인고장의 영향을 최소화하여 신뢰도를 높이기 위한 원자로 보호계통에 적용될 수 있다.
원자로 보호계통은 온도, 압력, 수위, 중성자속 등의 발전소의 상태를 각각의 독립된 센서를 이용하여 감시하고, 발전소의 상태가 기 결정된 설정치를 초과하면 발전소를 트립시키기 위한 신호를 현장으로 출력한다.
특정 설계기준사고가 발생하면, 발전소의 상태변수들의 값이 상관관계를 갖고 변한다. 예를 들어, “Loss of main feedwater" 사건이 발생하면 증기발생기 수위가 내려가고 증기발생기 압력이 내려간다.
도 10에 도시된 바와 같이, 연산모듈 #1 그룹에 증기발생기 수위감시기능을 구현하고 연산모듈 #2 그룹에 증기발생기 압력감시기능을 구현하여 두 그룹간에 다양성을 갖도록 구현한다.
각 연산모듈 그룹은 버스모듈에서 제공하는 각각이 독립적인 직렬버스를 사용하여 데이터를 송수신하여 물리적으로 분리되어 있고, 입력부터 출력까지 물리적으로 독립적인 제어기능을 수행하므로 두 그룹간의 공통원인고장을 최소화 할 수 있다.
"Loss of main Feedwater" 사건이 발생하면 두 연산모듈 그룹 중에 한 그룹이 정상적으로 작동하면 발전소를 안전하게 정지할 수 있다.
도 11은 본 발명의 일실시예에 따른 복합 특수 연산 모듈의 구성 방식의 적용 예를 보인도이다.
복합 특수 연산 모듈의 구성방식은 제어기능이 간단한 밸브, 펌프, 또는 댐퍼 같은 현장기기를 독립적으로 제어하는 공학적안전설비-기기제어계통에 적용될 수 있다.
안전등급 계측제어계통인 공학적안전설비-기기제어계통은 발전소의 사고를 완화하기 위해 발전소의 현장기기를 제어하는 루프제어기능을 갖고 있다. 루프제어기능은 상위계통의 제어명령을 수신하여 적절한 펌프, 밸브, 또는 댐퍼 등의 현장기기를 제어한다. 또한, 루프제어기는 현장기기의 상태정보를 수신하여 상위 계통으로 상태정보를 표시한다.
루프제어기능은 현장에서 입출력하는 신호의 수가 적고, 제어기능도 비교적 간단하다. 복합 특수 연산 모듈의 구성방식은 도 11에 도시된 바와 같이 이러한 기능을 쉽게 구현할 수 있도록 한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 구성들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (8)

  1. 입출력 모듈과 관계된 외부 신호 연결을 담당하는 외부 버스; 및
    상기 입출력 모듈을 제어하는 일반 연산 모듈, 특수 연산 모듈 또는 통신 모듈 중 적어도 하나와 관계된 슬롯 간의 신호 연결을 담당하는 내부 버스
    를 포함하는 FPGA 기반 제어기의 버스 구조.
  2. 제1항에 있어서,
    상기 내부 버스는,
    상기 일반 연산 모듈, 상기 특수 연산 모듈 또는 상기 통신 모듈 중 적어도 하나에 대한 전용 버스; 및
    상기 전용 버스의 이중화 연결을 위한 슬레이브 버스
    를 포함하는 FPGA 기반 제어기의 버스 구조.
  3. 제2항에 있어서,
    상기 내부 버스는,
    상기 일반 연산 모듈, 상기 특수 연산 모듈, 상기 입출력 모듈 및 상기 통신 모듈의 이중화 지원을 위한 감시/제어 버스
    를 더 포함하는 FPGA 기반 제어기의 버스 구조.
  4. 제1항에 있어서,
    상기 일반 연산 모듈, 상기 특수 연산 모듈, 상기 입출력 모듈 및 상기 통신 모듈 각각은,
    버스를 선택하는 스위치
    를 포함하는 FPGA 기반 제어기의 버스 구조.
  5. 제1항에 있어서,
    상기 내부 버스는,
    상기 입출력 모듈을 감시 또는 제어하는 일반 연산 모듈의 전용 버스;
    상기 일반 연산 모듈과 상기 통신 모듈의 연결을 위한 통신 버스; 및
    상기 일반 연산 모듈과 상기 입출력 모듈의 연결을 위한 직렬 버스
    를 포함하는 FPGA 기반 제어기의 버스 구조.
  6. 제1항에 있어서,
    상기 내부 버스는,
    아날로그 입출력 및 디지털 입출력 접점을 포함하는 복수의 특수 연산 모듈을 위한 전용 버스; 및
    상기 복수의 특수 연산 모듈과 상기 통신 모듈의 연결을 위한 통신 버스
    를 포함하는 FPGA 기반 제어기의 버스 구조.
  7. 제1항에 있어서,
    상기 내부 버스는,
    복수의 입출력 모듈을 독립적으로 제어하는 복수의 일반 연산 모듈을 위한 직렬 버스
    를 포함하는 FPGA 기반 제어기의 버스 구조.
  8. 제1항에 있어서,
    상기 내부 버스는,
    현장기기를 제어하는 복수의 특수 연산 모듈을 위한 직렬 버스
    를 포함하는 FPGA 기반 제어기의 버스 구조.
KR1020110135284A 2011-12-15 2011-12-15 Ｆｐｇａ 기반 제어기의 버스 구조 KR101298459B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110135284A KR101298459B1 (ko) 2011-12-15 2011-12-15 Ｆｐｇａ 기반 제어기의 버스 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110135284A KR101298459B1 (ko) 2011-12-15 2011-12-15 Ｆｐｇａ 기반 제어기의 버스 구조

Publications (2)

Publication Number Publication Date
KR20130068285A true KR20130068285A (ko) 2013-06-26
KR101298459B1 KR101298459B1 (ko) 2013-08-23

Family

ID=48863932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135284A KR101298459B1 (ko) 2011-12-15 2011-12-15 Ｆｐｇａ 기반 제어기의 버스 구조

Country Status (1)

Country Link
KR (1) KR101298459B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101554388B1 (ko) * 2013-09-27 2015-09-18 한국원자력연구원 공학적 안전설비-기기제어계통 및 그 운영 방법
KR102224914B1 (ko) 2021-02-04 2021-03-05 김기범 컴퓨터 자동 조립 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
KR20090101773A (ko) * 2008-03-24 2009-09-29 한양대학교 산학협력단 멀티입력 멀티출력을 위한 플랫폼 장치
JP2010049511A (ja) * 2008-08-22 2010-03-04 Koyo Electronics Ind Co Ltd 共有メモリへのアクセス方式およびマルチｃｐｕ構成のプログラマブルコントローラ

Also Published As

Publication number Publication date
KR101298459B1 (ko) 2013-08-23

Similar Documents

Publication Publication Date Title
EP3416014B1 (en) Process data synchronization between redundant process controllers
CN107949884B (zh) 核电站安全控制系统
WO2012055165A1 (zh) 一种控制器分层的分散控制系统
KR100848881B1 (ko) 디지털 원자로 보호 시스템
US20100204806A1 (en) Automation System Having A Programmable Matrix Module
CN110955187A (zh) 一种调速器液压系统双重电源和通讯的plc控制系统及控制方法
KR101298459B1 (ko) Ｆｐｇａ 기반 제어기의 버스 구조
CN107153351B (zh) 作动器的冗余控制系统以及用于其冗余控制的方法
CN107924722B (zh) 核电站安全管理系统
CN1139077C (zh) 用于反应堆保护系统的双光通信网及其方法
CN211264097U (zh) CompactSCADA紧凑型天然气计量调压分输站站控系统
EP2547045A1 (en) Field communication system
KR101681978B1 (ko) 이종 제어기기를 포함하는 원자로 보호계통
KR20230064270A (ko) 직류 송배전망용 고속 제어 플랫폼 장치, 방법 및 시스템
KR101527674B1 (ko) 백플레인, 이를 이용한 제어 시스템 및 방법
KR101371891B1 (ko) 원전 안전계통을 위한 연산모듈 및 동작 방법
KR100380658B1 (ko) 삼중화 제어장치의 직렬통신을 이용한 출력장치와 그제어방법
US10991235B2 (en) Fire-prevention control unit
CN104794029A (zh) 一种自动化监测诊断的双活式刀片服务器管理系统
CN203520134U (zh) 模块积木式控制系统
CN110324224B (zh) 一种核电机组安全级dcs网络结构
RU2709169C1 (ru) Системный интерфейс программируемого логического контроллера
JPH04294401A (ja) プラント保護装置
KR101041714B1 (ko) 프로그래머블 논리 소자에 기반한 독립형 제어 모듈
CN111813033A (zh) 一种电力电子设备冷却系统的控制保护架构和控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 5