KR20130024503A - 전력 증폭 시스템 - Google Patents

전력 증폭 시스템 Download PDF

Info

Publication number
KR20130024503A
KR20130024503A KR1020110087989A KR20110087989A KR20130024503A KR 20130024503 A KR20130024503 A KR 20130024503A KR 1020110087989 A KR1020110087989 A KR 1020110087989A KR 20110087989 A KR20110087989 A KR 20110087989A KR 20130024503 A KR20130024503 A KR 20130024503A
Authority
KR
South Korea
Prior art keywords
current
voltage
bias
power
driving
Prior art date
Application number
KR1020110087989A
Other languages
English (en)
Inventor
이이
하상훈
나준경
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110087989A priority Critical patent/KR20130024503A/ko
Priority to US13/595,449 priority patent/US8816774B2/en
Publication of KR20130024503A publication Critical patent/KR20130024503A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭기, 미리 설정된 기준 전압에 상응하는 구동 전압 및 구동 전류를 전력 증폭기에 제공하는 전원 제어부, 인가되는 제어 전압에 상응하는 제어 전류가 흐르도록 제어하는 전류 제어부, 전원 제어부의 구동 전류에 상응하는 전류 및 전압을 검출하고, 검출된 전압에 따라 전력 증폭기의 바이어스 전류를 제어하는 바이어스 제어부 및 전력 증폭기의 바이어스 전류에 상응하는 바이어스 전압을 검출하고, 검출된 바이어스 전압에 따라 상기 전원 제어부의 구동 전류를 조절하는 전류 조절부를 포함하는 전력 증폭 시스템으로 인가되는 제어 전압이 증가하여도 전력 증폭기로 공급되는 전류를 적절하게 조절하여 전력 증폭기의 특성을 개선할 수 있다.

Description

전력 증폭 시스템{Power amplifier system}
본 발명은 전력 증폭 시스템에 관한 것으로, 보다 상세하게는 전력 증폭기에 안정적으로 전류를 공급할 수 있는 전력 증폭 시스템에 관한 것이다.
일반적으로 이동 통신 단말기와 같은 무선 통신 시스템에서 무선으로 신호를 송수신하기 위해 전력 증폭기가 사용된다. 여기서, 전력 증폭기란 미세한 신호를 일그러짐이 적고 효율적으로 큰 신호로 증폭하여 안테나를 통해 부하에 공급하는 장치를 말한다.
이러한 전력 증폭기는 특수 반도체인 GaAs 공정에서 범용적인 씨모스(CMOS) 공정으로 설계한 씨모스 전력 증폭기를 포함하는데, 상기와 같은 씨모스 전력 증폭기는 대량 생산이 가능하므로 원가가 저렴해지고 기능이 다양한 장점이 있다.
한편, 전력 증폭기의 동작을 안정적으로 제어하기 위해서 전력 증폭기의 전원 조절기가 개발되었으며, 전원 조절기를 이용하여 전력 증폭기에 보다 안정적인 전원을 공급하기 위한 기술이 연구 및 개발되고 있다.
종래 전원 조절기를 이용하는 전력 증폭 시스템은 기준 전압에 상응하는 일정 전압을 전력 증폭기에 제공하는 전압 제어기, 입력되는 제어 전압에 따라 구동 전류를 조절하는 전류 제어기 및 구동 전압과 구동 전류를 이용하여 전력 증폭기로 인가되는 바이어스 전류를 제어하는 바이어스 제어기를 포함하며, 입력되는 제어 전압에 따라 바이어스 전류를 적절하게 조절하여 전력 증폭기로 안정적인 전류를 공급한다.
그러나, 입력되는 제어 전압이 증가함에 따라 전력 증폭기로 인가되는 바이어스 전류도 증가하게 되는데, 전력 증폭기로 인가되는 바이어스 전류의 크기가 일정 범위를 벗어나면 바이어스 제어기에서는 바이어스 전류를 적절하게 제어하지 못하는 문제점이 발생한다.
이러한 문제점을 해결하기 위하여 전력 증폭 시스템으로 낮은 제어 전압을 입력하는 방식을 사용하였으나, 낮은 제어 전압에 의해 바이어스 제어기가 정상적으로 동작하기까지 전력 증폭기로 큰 바이어스 전류가 인가되는 일시적인 시간 지연이 발생하는 문제점이 있었다.
이로 인해, 전력 증폭기의 특성이 열화되는 문제점이 발생하였다.
본 발명의 사상은 인가되는 제어 전압이 증가하여도 전력 증폭기로 공급되는 전류를 적절하게 조절하여 전력 증폭기의 특성을 개선할 수 있는 전력 증폭 시스템을 제공함에 있다.
이를 위해 본 발명의 일실시예에 의한 전력 증폭 시스템은 전력 증폭기; 미리 설정된 기준 전압에 상응하는 구동 전압 및 구동 전류를 상기 전력 증폭기에 제공하는 전원 제어부; 인가되는 제어 전압에 상응하는 제어 전류가 흐르도록 제어하는 전류 제어부; 상기 전원 제어부의 구동 전류에 상응하는 전류 및 전압을 검출하고, 상기 검출된 전압에 따라 상기 전력 증폭기의 바이어스 전류를 제어하는 바이어스 제어부; 상기 전력 증폭기의 바이어스 전류에 상응하는 바이어스 전압을 검출하고, 상기 검출된 바이어스 전압에 따라 상기 전원 제어부의 구동 전류를 조절하는 전류 조절부를 포함한다.
이때, 상기 전류 조절부는 상기 검출된 바이어스 전압을 분배하는 전압 분배기; 상기 전압 분배기에서 분배된 바이어스 전압에 따라 동작하는 전류 조절 트랜지스터; 상기 전류 조절 트랜지스터로 흐르는 전류와 동일한 미러 전류를 생성하는 전류 미러기를 포함할 수 있다.
또한, 상기 바이어스 제어부는 상기 전원 제어부의 구동 전류에 상응하는 전류 및 전압을 검출하고, 상기 검출된 전압이 상기 구동 전압과 동일해지도록 상기 바이어스 전류를 제어할 수 있다.
그리고, 상기 바이어스 제어부는 상기 전원 제어부의 구동 전류에 상응하는 전류 및 전압을 검출하는 검출기; 상기 구동 전압과 상기 검출기에서 검출된 전압을 비교하고, 상기 비교한 결과로 상기 구동 전압과 상기 검출된 전압의 차 전압을 출력하는 바이어스 제어 증폭기; 상기 바이어스 제어 증폭기에서 출력된 차 전압에 따라 동작하는 제1 및 제2 바이어스 트랜지스터를 포함할 수 있다.
또, 상기 전원 제어부는 전원단에 연결된 소스와, 게이트 및 상기 전류 제어부에 연결된 드레인을 포함하는 전원 제어 트랜지스터; 상기 기준 전압을 입력받는 반전 입력단과, 상기 전원 제어 트랜지스터의 드레인에 제1 저항을 통해 연결되고, 제2 저항을 통해 접지에 연결된 비반전 입력단 및 상기 전원 제어 트랜지스터의 게이트에 연결되어 게이트 전압을 제공하는 출력단을 갖는 전원 제어 오차 증폭기를 포함할 수 있다.
여기서, 상기 전력 증폭기의 바이어스 전류에 상응하는 바이어스 전압은 상기 제1 및 제2 바이어스 트랜지스터 사이의 접속 노드로 인가되는 전압일 수 있다.
게다가, 상기 전류 미러기는 상기 전류 제어부와 접지 사이에 접속될 수 있다.
아울러, 상기 전압 분배기는 일단이 상기 제1 및 제2 바이어스 트랜지스터 사이의 접속 노드와 연결되는 제1 분배 저항; 일단이 상기 제1 분배 저항의 타단과 연결되고, 타단이 접지와 연결되는 제2 분배 저항을 포함할 수 있다.
또한, 상기 전류 조절 트랜지스터는 게이트가 상기 제1 및 제2 분배 저항의 접속 노드와 연결되고, 소스가 상기 전류 미러기와 연결되고, 드레인이 접지와 연결될 수 있다.
이때, 상기 제어 전류는 상기 구동 전류와 상기 미러 전류를 합한 전류일 수 있다.
상술한 바와 같이 본 발명의 일실시예에 의한 전력 증폭 시스템에 따르면, 인가되는 제어 전압이 증가하여도 전력 증폭기로 공급되는 전류를 적절하게 조절하여 전력 증폭기의 특성을 개선할 수 있는 장점이 있다.
보다 구체적으로는, 전류 제어부와 접지 간의 접속 노드와, 바이어스 제어부 사이에 연결되는 전류 조절부를 이용하여 인가되는 제어 전압이 증가하여도 구동 전류를 적절하게 제한함으로써 전력 증폭기로 공급되는 전류를 안정적으로 제어할 수 있는 장점이 있다.
이로 인해, 전력 증폭 시스템의 효율을 증대시킬 수 있는 효과를 창출한다.
도 1은 본 발명의 일실시예에 의한 전력 증폭 시스템의 개략적인 구성도이다.
도 2는 도 1에 도시한 전력 증폭 시스템의 상세 회로도이다.
도 3은 도 1에 도시한 전력 증폭 시스템의 전류 특성 그래프이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 일실시예에 의한 전력 증폭 시스템의 개략적인 구성도 및 도 2는 도 1에 도시한 전력 증폭 시스템의 상세 회로도를 나타낸다.
도 1 및 도 2에 도시한 바와 같이, 전력 증폭 시스템(100)은 전력 증폭기(110), 전원 제어부(120), 전류 제어부(130), 바이어스 제어부(140) 및 전류 조절부(150)를 포함하여 구성된다.
전력 증폭기(110)는 입력단을 통해 입력된 신호를 증폭하여 출력단을 통해 출력하는 수단으로서, 캐스코드(cascode) 구조로 연결된 두 개의 트랜지스터(M11, M12)로 이루어질 수 있다.
전원 제어부(120)는 미리 설정된 기준 전압(Vref)에 상응하는 구동 전압(Vd) 및 구동 전류(Id)를 전력 증폭기(110)에 제공하는 수단으로서, 전원 제어 트랜지스터(122) 및 전원 제어 오차 증폭기(124)로 이루어질 수 있다.
이 중에서, 전원 제어 트랜지스터(122)는 전원단(Vbat)에 연결된 소스(Source)와, 게이트(Gate) 및 전류 제어부(130)에 연결된 드레인(Drain)을 포함하는 제1 PMOS FET(M21)로 이루어질 수 있다.
또한, 전원 제어 오차 증폭기(124)는 기준 전압(Vref)을 입력받는 반전(-) 입력단과, 제1 PMOS FET(M21)의 드레인에 제1 저항(R21)을 통해 연결되고, 제2 저항(R22)을 통해 접지(GND)에 연결되는 비반전(+) 입력단 및 제1 PMOS FET(M21)의 게이트에 연결되어 게이트 전압을 제공하는 출력단을 포함하는 제1 OP AMP(COM21)로 이루어질 수 있다.
상기와 같은 전원 제어부(120)의 동작 과정을 설명하면, 전원 제어 트랜지스터(122)는 제1 PMOS FET(M21)의 게이트 전압에 따라 조절되는 구동 전압(Vd) 및 구동 전류(Id)를 전력 증폭기(110)에 제공할 수 있다.
보다 구체적으로, 전원 제어 오차 증폭기(124) 즉, 제1 OP AMP(COM21)의 반전 입력단에는 기준 전압(Vref)이 입력되고, 제1 OP AMP(COM21)의 비반전 입력단에는 제1 PMOS FET(M21)의 드레인과 제1 저항(R21) 간의 접속 노드(CN1)에 걸리는 전압이 제1 및 제2 저항(R21, R22)에 의해 분배된 전압이 입력되며, 반전 입력단으로 입력되는 기준 전압(Vref)과 비반전 입력단으로 입력되는 전압과의 차 전압에 상응하는 게이트 전압이 출력단으로 출력되어 제1 PMOS FET(M21)의 게이트에 입력된다.
이에 따라, 전원 제어 트랜지스터(122)는 게이트 전압에 따라 조절된 구동 전압(Vd) 및 구동 전류(Id)를 전력 증폭기(110)에 제공할 수 있다.
전류 제어부(130)는 인가되는 제어 전압(Vramp)에 상응하는 제어 전류(Ic)가 흐르도록 제어하는 수단으로서, 전류 제어 트랜지스터(132) 및 전류 제어 오차 증폭기(134)로 이루어질 수 있다. 이때, 제어 전압(Vramp)은 미리 설정된 전원 전압이 될 수 있고, 예를 들어, 전력 증폭 시스템이 송신 시스템에 적용되는 경우, 제어 전압(Vramp)은 송신 전력에 상응하는 전압으로 설정될 수 있다.
이 중에서, 전류 제어 트랜지스터(132)는 제1 PMOS FET(M21)의 드레인(Drain)에 연결된 소스(Source), 게이트(Gate) 및 제3 저항(R31)을 통해 접지에 연결된 드레인(Drain)을 포함하는 제2 PMOS FET(M31)로 이루어질 수 있다.
또한, 전류 제어 오차 증폭기(134)는 제어 전압(Vramp)을 입력받는 반전(-) 입력단과, 제2 PMOS FET(M31)의 드레인에 연결되는 비반전(+) 입력단 및 제2 PMOS FET(M31)의 게이트에 연결되어 게이트 전압을 제공하는 출력단을 포함하는 제2 OP AMP(COM31)로 이루어질 수 있다.
상기와 같은 전류 제어부(130)의 동작 과정을 설명하면, 제2 OP AMP(COM31)의 반전 입력단에는 제어 전압(Vramp)이 입력되고, 제2 OP AMP(COM31)의 비반전 입력단에는 제2 PMOS FET(M31)의 드레인을 통해 흐르는 전류에 상응하는 전압 즉, 제3 저항(R31)에 걸리는 피드백 전압이 입력되고, 반전 입력단으로 입력되는 제어 전압(Vramp)과 비반전 입력단으로 입력되는 피드백 전압과의 차 전압에 상응하는 게이트 전압이 출력단으로 출력되어 제2 PMOS FET(M31)의 게이트에 입력된다.
이에 따라, 전류 제어부(130)는 제2 PMOS FET(M31)의 게이트 전압에 따라 피드백 전압이 제어 전압(Vramp)과 동일해지도록 전류 제어를 수행함으로써 제어 전압(Vramp)에 상응하는 제어 전류(Ic)가 흐를 수 있게 한다.
바이어스 제어부(140)는 전원 제어부(120)의 구동 전류(Id)에 상응하는 전류(Im) 및 전압(Vm)을 검출하고, 검출된 전류(Im) 및 전압(Vm)에 따라 전력 증폭기(110)의 바이어스 전류를 제어하는 수단으로서, 검출기(142), 바이어스 제어 증폭기(144), 제1 및 제2 바이어스 트랜지스터(146)(148)로 이루어질 수 있다.
이 중에서, 검출기(142)는 전원 제어부(120)의 구동 전류(Id)에 상응하는 전류(Im) 및 전압(Vm)을 검출하는 역할을 수행하며, 제1 PMOS FET(M21)와 전류 미러 회로를 형성하여 제1 PMOS FET(M21)를 통해 흐르는 구동 전류(Id)에 상응하는 전류(Im)를 검출하는 제3 PMOS FET(M41)를 포함할 수 있다.
예를 들어, 제3 PMOS FET(M41)와 제1 PMOS FET(M21)가 1000:1의 사이즈(예, 채널 폭)로 이루어진 경우, 제3 PMOS FET(M41)는 제1 PMOS FET(M21)를 통해 흐르는 구동 전류(Id)의 1/1000에 해당되는 전류(Im)를 검출할 수 있다.
바이어스 제어 증폭기(144)는 구동 전압(Vd)을 입력받는 반전(-) 입력단과, 검출기(142)의 검출 전압(Vm)을 입력받는 비반전(+) 입력단 및 제1 바이어스 트랜지스터(146)의 게이트에 연결되어 게이트 전압을 제공하는 출력단을 포함하는 제3 OP AMP(COM41)로 이루어질 수 있다.
제1 및 제2 바이어스 트랜지스터(146)(148)는 제3 OP AMP(COM41)의 출력단에서 제공하는 게이트 전압에 따라 동작하는 캐스코드(cascode) 구조의 제4 PMOS FET(M42) 및 제4 NMOS FET(M43)로 이루어질 수 있다.
여기서, 제4 PMOS FET(M42)는 정전압원(Vreg)에 연결되는 소스(Source), 제3 OP AMP(COM41)의 출력단에 연결되는 게이트(Gate), 제4 NMOS FET(M43)의 소스에 연결되는 드레인(Drain)을 포함할 수 있다.
또한, 제4 NMOS FET(M43)는 제4 PMOS FET(M42)의 드레인에 연결되는 소스(Source), 전력 증폭기(110)의 트랜지스터(M12)에 연결되는 게이트(Gate) 및 접지(GND)에 연결되는 드레인(Drain)을 포함할 수 있다.
상기와 같은 바이어스 제어부(140)의 동작 과정에 대하여 설명하면, 바이어스 제어부(140)는 구동 전압(Vd)과 검출기(142)에서 검출된 전압(Vm)이 동일해지도록 바이어스 전류를 제어하는 역할을 수행한다.
보다 구체적으로는, 검출기(142)에서 제3 PMOS FET(M41)를 통해 제1 PMOS FET(M21)와 전류 미러 회로를 형성하여 구동 전류(Id)에 상응하는 전류(Im) 및 전압(Vm)을 검출하면, 구동 전압(Vd)은 제3 OP AMP(COM41)의 반전 입력단에 입력되고, 검출 전압(Vm)은 제3 OP AMP(COM41)의 비반전 입력단에 입력되어 구동 전압(Vd)과 검출 전압(Vm)을 비교하고, 상기 비교한 결과로 구동 전압(Vd)과 검출 전압(Vm)과의 차 전압에 상응하는 게이트 전압이 출력단으로 출력된다.
그러면, 게이트 전압은 제4 PMOS FET(M42)로 인가되고, 게이트 전압에 따라 제4 PMOS FET(M42)가 동작하여 제4 NMOS FET(M43)의 소스에서 드레인으로 흐르는 전류를 결정하고, 이에 따라 바이어스 전류를 제어하여 전류 미러 구조를 형성한 전력 증폭기(110)의 트랜지스터(M11, M12)에 흐르는 전류를 결정할 수 있다.
전류 조절부(150)는 전력 증폭기(110)의 바이어스 전류에 상응하는 바이어스 전압(Vb)을 검출하고, 검출된 바이어스 전압(Vb)에 따라 전원 제어부(120)의 구동 전류(Id)를 조절하는 수단으로서, 전압 분배기(152), 전류 조절 트랜지스터(154) 및 전류 미러기(156)를 포함할 수 있다.
여기서, 전력 증폭기(110)의 바이어스 전류에 상응하는 바이어스 전압(Vb)이란 제1 바이어스 트랜지스터(146)와 제2 바이어스 트랜지스터(148) 사이의 접속 노드(CN2)로 인가되는 전압을 의미한다.
이 중에서, 전압 분배기(152)는 전력 증폭기(110)의 바이어스 전류에 상응하는 바이어스 전압(Vb)을 전압 분배하는 역할을 수행하며, 일단이 제1 및 제2 바이어스 트랜지스터(146)(148) 사이의 접속 노드(CN2)와 연결되는 제1 분배 저항(R51) 및 일단이 제1 분배 저항(R51)의 타단과 연결되고, 타단이 접지(GND)와 연결되는 제2 분배 저항(R52)으로 이루어질 수 있다.
또한, 전류 조절 트랜지스터(154)는 제1 및 제2 분배 저항(R51, R52)에 의해 전압 분배된 바이어스 전압(Vb)에 따라 동작하며, 게이트(Gate)가 제1 및 제2 분배 저항(R51, R52)의 접속 노드(CN3)에 연결되고, 소스(Source)가 전류 미러기(156)에 연결되며, 드레인(Drain)이 접지(GND)와 연결되는 제5 NMOS FET(M51)로 이루어질 수 있다.
전류 미러기(156)는 제5 NMOS FET(M51)의 소스(Source)에서 드레인(Drain)으로 흐르는 전류와 동일한 미러 전류(IFB)를 생성하는 수단으로서, 전류 제어부(130)와 접지 사이의 접속 노드(CN4)와 연결될 수 있다.
상기와 같은 전류 조절부(150)의 동작 과정에 대하여 설명하면, 전류 조절부(150)는 인가되는 제어 전압(Vramp)이 증가하여도 전력 증폭기(110)로 공급되는 전류를 적절하게 조절하는 역할을 수행한다.
보다 구체적으로, 제1 및 제2 바이어스 트랜지스터(146)(148) 사이의 접속 노드(CN2)로 바이어스 전압(Vb)이 인가되면, 전압 분배기(152)는 바이어스 전압(Vb)을 전압 분배하여 제5 NMOS FET(M51)의 게이트로 인가한다.
그러면, 제5 NMOS FET(M51)는 게이트로 인가되는 전압 분배된 바이어스 전압(Vb)에 따라 동작하는데, 즉, 게이트로 인가되는 전압이 일정 전압 이상이 되면 제5 NMOS FET(M51)는 도통하여 전류가 흐르게 된다.
제5 NMOS FET(M51)가 도통하여 전류가 흐르면, 전류 미러기(156)에 의해 전류 미러가 되어 전류 제어부(130)와 접지 사이의 접속 노드(CN4)로 제5 NMOS FET(M51)로 흐르는 전류와 동일한 미러 전류(IFB)가 흐르게 된다.
이때, 제3 저항(R31)을 통해 흐르는 제어 전류(Ic)는 구동 전류(Id)와 미러 전류(IFB)를 합한 전류이므로 미러 전류(IFB)의 크기가 증가하게 되면 구동 전류(Id)의 크기가 줄어들어 전력 증폭기(110)로 공급되는 전류를 안정적으로 제어할 수 있다.
이하에서는 본 발명의 일실시예에 의한 전력 증폭 시스템의 동작 과정 및 작용 효과를 설명하도록 한다.
우선, 전류 제어 오차 증폭기(134)로 입력되는 제어 전압(Vramp)이 증가하게 되면, 전원 제어부(120)의 미리 설정된 기준 전압(Vref)에 상응하는 구동 전류(Id)도 증가하게 된다.
이와 같이 구동 전류(Id)가 증가하면, 구동 전류(Id)에 상응하는 검출 전류(Im)도 증가하게 되고, 증가된 검출 전류(Im)에 의해 전력 증폭기(110)의 바이어스 전압(Vb)인 제1 및 제2 바이어스 트랜지스터(146)(148)의 접속 노드(CN2)로 인가되는 전압도 증가하게 된다.
그리고, 제1 및 제2 바이어스 트랜지스터(146)(148)의 접속 노드(CN2)로 인가되는 전압이 일정 전압 이상이 되면, 전류 조절 트랜지스터(154)가 동작하여 소스에서 드레인으로 일정 전류 이상이 흐르게 되고, 전류 미러기(156)에 의해 전류 미러 회로가 형성되어 미러 전류(IFB)가 전류 제어부(130)와 접지 사이의 접속 노드(CN4)로 흐르게 된다.
이에 따라, 접속 노드(CN4)로 흐르는 전류에 의해 구동 전류(Id)가 제한되기 때문에 인가되는 제어 전압(Vramp)이 증가하여도 전력 증폭기(110)로 인가되는 전류를 일정 전류 이하로 제한할 수 있는 장점이 있다.
도 3은 도 1에 도시한 전력 증폭 시스템의 전류 특성 그래프를 나타낸다.
도 3을 참조하면, 본 발명의 일실시예에 의한 전력 증폭 시스템의 전류 특성(A)은 종래 전력 증폭 시스템에 의한 전력 증폭기의 전류 특성(B)에 비해 일시적으로 발생하는 시간 지연이 감소하는 것을 알 수 있다.
즉, 본 발명의 일실시예에 의한 전력 증폭 시스템은 인가되는 제어 전압(Vramp)이 증가함에 따라 발생하는 일시적인 시간 지연을 해결하기 위해 전류 제어부와 접지 간의 접속 노드와, 바이어스 제어부 사이에 전류 조절부를 연결하여 전류 제어부로 인가되는 제어 전압이 증가하여도 구동 전류를 적절하게 제한함으로써 전력 증폭기로 공급되는 전류를 안정적으로 제어할 수 있는 장점이 있다.
이로 인해, 전력 증폭 시스템의 효율을 증대시킬 수 있는 효과를 창출한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
100. 전력 증폭 시스템
110. 전력 증폭기 120. 전원 제어부
130. 전류 제어부 140. 바이어스 제어부
150. 전류 조절부

Claims (10)

  1. 전력 증폭기;
    미리 설정된 기준 전압에 상응하는 구동 전압 및 구동 전류를 상기 전력 증폭기에 제공하는 전원 제어부;
    인가되는 제어 전압에 상응하는 제어 전류가 흐르도록 제어하는 전류 제어부;
    상기 전원 제어부의 구동 전류에 상응하는 전류 및 전압을 검출하고, 상기 검출된 전압에 따라 상기 전력 증폭기의 바이어스 전류를 제어하는 바이어스 제어부;
    상기 전력 증폭기의 바이어스 전류에 상응하는 바이어스 전압을 검출하고, 상기 검출된 바이어스 전압에 따라 상기 전원 제어부의 구동 전류를 조절하는 전류 조절부;
    를 포함하는 전력 증폭 시스템.
  2. 제 1 항에 있어서,
    상기 전류 조절부는,
    상기 검출된 바이어스 전압을 분배하는 전압 분배기;
    상기 전압 분배기에서 분배된 바이어스 전압에 따라 동작하는 전류 조절 트랜지스터;
    상기 전류 조절 트랜지스터로 흐르는 전류와 동일한 미러 전류를 생성하는 전류 미러기를 포함하는 전력 증폭 시스템.
  3. 제 1 항에 있어서,
    상기 바이어스 제어부는,
    상기 전원 제어부의 구동 전류에 상응하는 전류 및 전압을 검출하고, 상기 검출된 전압이 상기 구동 전압과 동일해지도록 상기 바이어스 전류를 제어하는 전력 증폭 시스템.

  4. 제 1 항 또는 제 2 항에 있어서,
    상기 바이어스 제어부는,
    상기 전원 제어부의 구동 전류에 상응하는 전류 및 전압을 검출하는 검출기;
    상기 구동 전압과 상기 검출기에서 검출된 전압을 비교하고, 상기 비교한 결과로 상기 구동 전압과 상기 검출된 전압의 차 전압을 출력하는 바이어스 제어 증폭기;
    상기 바이어스 제어 증폭기에서 출력된 차 전압에 따라 동작하는 제1 및 제2 바이어스 트랜지스터를 포함하는 전력 증폭 시스템.

  5. 제 1 항에 있어서,
    상기 전원 제어부는,
    전원단에 연결된 소스와, 게이트 및 상기 전류 제어부에 연결된 드레인을 포함하는 전원 제어 트랜지스터;
    상기 기준 전압을 입력받는 반전 입력단과, 상기 전원 제어 트랜지스터의 드레인에 제1 저항을 통해 연결되고, 제2 저항을 통해 접지에 연결된 비반전 입력단 및 상기 전원 제어 트랜지스터의 게이트에 연결되어 게이트 전압을 제공하는 출력단을 갖는 전원 제어 오차 증폭기를 포함하는 전력 증폭 시스템.
  6. 제 4 항에 있어서,
    상기 전력 증폭기의 바이어스 전류에 상응하는 바이어스 전압은,
    상기 제1 및 제2 바이어스 트랜지스터 사이의 접속 노드로 인가되는 전압인 전력 증폭 시스템.
  7. 제 2 항에 있어서,
    상기 전류 미러기는,
    상기 전류 제어부와 접지 사이에 접속되는 전력 증폭 시스템
  8. 제 4 항에 있어서,
    상기 전압 분배기는,
    일단이 상기 제1 및 제2 바이어스 트랜지스터 사이의 접속 노드와 연결되는 제1 분배 저항;
    일단이 상기 제1 분배 저항의 타단과 연결되고, 타단이 접지와 연결되는 제2 분배 저항을 포함하는 전력 증폭 시스템
  9. 제 8 항에 있어서,
    상기 전류 조절 트랜지스터는,
    게이트가 상기 제1 및 제2 분배 저항의 접속 노드와 연결되고, 소스가 상기 전류 미러기와 연결되고, 드레인이 접지와 연결되는 전력 증폭 시스템.
  10. 제 2 항에 있어서,
    상기 제어 전류는,
    상기 구동 전류와 상기 미러 전류를 합한 전류인 전력 증폭 시스템.
KR1020110087989A 2011-08-31 2011-08-31 전력 증폭 시스템 KR20130024503A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110087989A KR20130024503A (ko) 2011-08-31 2011-08-31 전력 증폭 시스템
US13/595,449 US8816774B2 (en) 2011-08-31 2012-08-27 Power amplifier system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110087989A KR20130024503A (ko) 2011-08-31 2011-08-31 전력 증폭 시스템

Publications (1)

Publication Number Publication Date
KR20130024503A true KR20130024503A (ko) 2013-03-08

Family

ID=47742816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110087989A KR20130024503A (ko) 2011-08-31 2011-08-31 전력 증폭 시스템

Country Status (2)

Country Link
US (1) US8816774B2 (ko)
KR (1) KR20130024503A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078369A (ko) * 2013-12-30 2015-07-08 삼성전기주식회사 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5958774B2 (ja) * 2014-02-04 2016-08-02 株式会社村田製作所 電力増幅モジュール
FR3059493B1 (fr) * 2016-11-29 2019-11-22 Stmicroelectronics Sa Regulation d'un amplificateur rf
US10720890B1 (en) * 2019-02-12 2020-07-21 Realtek Semiconductor Corp. High-speed high-accuracy amplifier and method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020104A (ko) 1998-09-17 2000-04-15 윤종용 저소모 전력용 파워 앰프 회로
US8319560B2 (en) * 2009-10-05 2012-11-27 Hittite Microwave Corporation Switched active bias control and power-on sequencing circuit for an amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078369A (ko) * 2013-12-30 2015-07-08 삼성전기주식회사 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치

Also Published As

Publication number Publication date
US20130049872A1 (en) 2013-02-28
US8816774B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
US9857817B2 (en) Sink/source output stage with operating point current control circuit for fast transient loading
KR101004851B1 (ko) 출력 제어 기능을 갖는 전력증폭기 시스템
JP4953246B2 (ja) ボルテージレギュレータ
US7304540B2 (en) Source follower and current feedback circuit thereof
US9651960B2 (en) Constant output amplifier
US9389620B2 (en) Apparatus and method for a voltage regulator with improved output voltage regulated loop biasing
US7924094B2 (en) Amplifier and offset regulating circuit
EP3051378B1 (en) Low dropout regulator circuit and method for controlling a voltage of a low dropout regulator circuit
US10331152B2 (en) Quiescent current control in voltage regulators
US8497668B2 (en) Power control system and power amplification system using the same
KR101274280B1 (ko) 전압 조정기
US8674671B2 (en) Constant-voltage power supply circuit
KR20130024503A (ko) 전력 증폭 시스템
US20130049870A1 (en) Power amplifier system
US8395447B2 (en) Low-noise amplifier
US8502606B2 (en) Power amplifying apparatus with dual-current control mode
US10969810B2 (en) Voltage regulator with virtual zero quiescent current
KR101101453B1 (ko) 전력 증폭 장치
KR101089849B1 (ko) 씨모스(ｃｍｏｓ) 회로에 적합한 전압 레귤레이터
KR101109242B1 (ko) 전력 증폭 장치
WO2015121891A1 (ja) 増幅器
KR20130040451A (ko) 전력 증폭기 및 그 동작 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application