KR20130016814A - A method of silicon wafer - Google Patents

A method of silicon wafer Download PDF

Info

Publication number
KR20130016814A
KR20130016814A KR1020110078950A KR20110078950A KR20130016814A KR 20130016814 A KR20130016814 A KR 20130016814A KR 1020110078950 A KR1020110078950 A KR 1020110078950A KR 20110078950 A KR20110078950 A KR 20110078950A KR 20130016814 A KR20130016814 A KR 20130016814A
Authority
KR
South Korea
Prior art keywords
polishing
wafer
marking
marking portion
etching
Prior art date
Application number
KR1020110078950A
Other languages
Korean (ko)
Other versions
KR101249857B1 (en
Inventor
문도민
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020110078950A priority Critical patent/KR101249857B1/en
Publication of KR20130016814A publication Critical patent/KR20130016814A/en
Application granted granted Critical
Publication of KR101249857B1 publication Critical patent/KR101249857B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE: A method for manufacturing a silicon wafer is provided to improve polishing uniformity by performing a second polishing process on a masking part after a first polishing process is performed before the masking part is formed. CONSTITUTION: A single crystalline ingot is sliced into wafers(110). A lapping process is performed on a wafer(120). An etching process is performed on the wafer(130). A first polishing process is performed on the front and the back surface of the wafer. A dot process is performed on the edge of the wafer to form a marking part.

Description

실리콘 웨이퍼 제조 방법{A METHOD OF SILICON WAFER}Silicon wafer manufacturing method {A METHOD OF SILICON WAFER}

본 발명은 실리콘 웨이퍼 제조 방법에 관한 것으로, 더욱 상세하게는 레이저 마킹시 마킹부 주변의 불균일한 연마를 개선하는 실리콘 웨이퍼 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a silicon wafer, and more particularly, to a method of manufacturing a silicon wafer to improve the non-uniform polishing around the marking portion during laser marking.

반도체 소자 제조의 재료로서 실리콘 웨이퍼가 널리 사용되고 있다. Silicon wafers are widely used as materials for semiconductor device manufacturing.

도 1은 종래의 실리콘 웨이퍼 제조 방법을 도시한 흐름도이다.1 is a flowchart illustrating a conventional silicon wafer manufacturing method.

종래의 실리콘 웨이퍼 제조 방법은 단결정 잉곳을 웨이퍼 단위로 슬라이싱하는 단계(Slicing)(10), 슬라이싱된 웨이퍼를 래핑하는 단계(Lapping)(20), 래핑된 웨이퍼를 에칭하는 단계(Etching)(30), 에칭된 웨이퍼를 그라인딩하는 단계(Grinding)(40), 웨이퍼 에지에 레이저로 마킹부를 형성하는 단계(Laser Marking)(50), 세정 및 약 에칭하는 단계(Cleaning or Slight Etching)(60), 웨이퍼의 양면을 연마하는 단계(Double-Side Polishing)(70), 웨이퍼를 경면화하는 단계(Final Polishing)(80)를 포함한다.Conventional silicon wafer manufacturing methods include slicing single crystal ingots on a per wafer basis (Slicing) 10, lapping the sliced wafers 20, and etching the wrapped wafers 30. Grinding 40 of the etched wafer, laser marking 50 at the wafer edge, cleaning or slightly etching 60, wafer Step (Double-Side Polishing) (70), the mirror-mirror wafer (Final Polishing) (80).

잉곳이 슬라이싱되어 만들어진 실리콘 웨이퍼를 낱장 별로 인식하기 위해 도 2에 도시된 바와 같이, 웨이퍼 제조 과정에서 레이저를 이용하여 웨이퍼 표면에 수십 um 깊이의 도트(dot)를 가공하는데 이를 레이저 마킹 공정이라 한다.In order to recognize the silicon wafer made by slicing the ingot sheet by sheet, as shown in FIG.

형성되는 마크의 깊이에 따라 0.1 내지 5 um 깊이의 마크를 형성하는 소프트 레이저 마킹 공정과, 5 내지 100 um 깊이의 마크를 형성하는 하드 레이저 마킹 공정으로 나뉜다.It is divided into a soft laser marking process for forming a mark having a depth of 0.1 to 5 um and a hard laser marking process for forming a mark having a depth of 5 to 100 um according to the depth of the formed mark.

그러나, 양면 연마 단계 전에 마킹부 형성 단계가 수행되는 종래의 실리콘 웨이퍼 제조 방법에는 다음과 같은 문제점이 있다.However, the conventional silicon wafer manufacturing method in which the marking portion forming step is performed before the double-side polishing step has the following problems.

도 3은 마킹부 형성 단계 후 양면 연마 단계에서, 마킹부 주변의 불균일한 연마에 의한 이상 토폴로지를 도시한 도면이다.FIG. 3 is a diagram illustrating an abnormal topology due to uneven polishing around the marking portion in the double-side polishing step after the marking portion forming step.

양면 연마 단계 이후 마킹부의 형상은 도 3의 왼쪽 그림에 도시된 바와 같이 깨끗한 형상을 유지해야 한다. 그러나, 마킹부 도트의 밀도가 높을 경우 마킹부 주변에 연마가 이루어지지 않는 불균일한 연마를 유발시킬 가능성이 높아 도 3의 오른쪽 그림에 도시된 바와 같이 마킹부 도트 주변의 두께 편차가 커지게 되며, 이로써 광학식 검사 및 가공 장치에 노이즈를 유발하게 된다.After the double-side polishing step, the shape of the marking portion must maintain a clean shape as shown in the left figure of FIG. 3. However, when the density of the marking dot is high, there is a high possibility of causing non-uniform polishing that is not polished around the marking portion, so that the thickness variation around the marking dot is increased as shown in the right figure of FIG. This causes noise in the optical inspection and processing equipment.

이러한 문제점을 개선하기 위하여, 마킹부 형성 단계 후 양면 연마 단계에서 웨이퍼 에지부의 연마량을 높이도록 연마 패드의 형상을 변경하거나, 연마용 슬러리 내 연마 입자 크기 및 밀도를 변경하는 방법을 시도할 수 있다.In order to improve such a problem, a method of changing the shape of the polishing pad to increase the amount of polishing of the wafer edge portion in the double-side polishing step after the marking portion forming step or attempting to change the size and density of the abrasive grain in the polishing slurry can be attempted. .

그러나, 양면 연마 패드의 두께를 조절하여 웨이퍼 에지부의 연마량을 높일 경우, 마킹부의 불균일한 연마는 개선되나 마킹부 외의 다른 영역의 연마량이 많아져 평탄도(flatness) 품질이 악화되는 문제가 존재한다.However, when the polishing amount of the wafer edge portion is increased by adjusting the thickness of the double-sided polishing pad, the nonuniform polishing of the marking portion is improved, but there is a problem that the flatness quality is deteriorated due to the large amount of polishing in other areas other than the marking portion. .

또한, 연마용 슬러리 내 연마 입자 크기를 크게 하고 입자의 밀도를 높일 경우에도, 마킹부의 불균일한 연마는 개선되나 마킹부 외의 다른 영역의 연마량이 많아져 평탄도 품질이 악화되고, 슬러리를 순환해서 재사용할 때 재사용 횟수에 따라 효과의 편차가 크게 나타나는 문제가 존재한다.In addition, even when the size of the abrasive grains in the polishing slurry is increased and the density of the particles is increased, the nonuniform polishing of the marking portion is improved, but the amount of polishing in other areas other than the marking portion is increased, resulting in deterioration of the flatness quality. There is a problem that the variation of the effect is large depending on the number of reuse.

본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 마킹부 형성 단계 전에 1차 연마 단계를 수행하고 마킹부 형성 단계 후에 2차 연마 단계를 수행함으로써, 마킹부 주변의 불균일한 연마를 개선하는 실리콘 웨이퍼 제조 방법을 제공하고자 한다.The present invention has been made to solve the above problems, by performing a first polishing step before the marking portion forming step and a second polishing step after the marking portion forming step, to improve the non-uniform polishing around the marking portion It is intended to provide a wafer manufacturing method.

상술한 문제점을 해결하기 위한 본 발명에 따른 실리콘 웨이퍼 제조 방법은, 단결정 잉곳을 웨이퍼 단위로 슬라이싱하는 단계(Slicing); 슬라이싱된 웨이퍼를 래핑하는 단계(Lapping); 래핑된 웨이퍼를 에칭하는 단계(Etching); 상기 웨이퍼의 전면(front side) 및 배면(back side)을 1차 연마하는 단계(Double-Side Polishing); 웨이퍼 에지에 레이저로 도트(dot) 가공을 하여 마킹부를 형성하는 단계(Laser Marking); 및 상기 웨이퍼의 전면 및 배면을 2차 연마하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of fabricating a silicon wafer, the method including: slicing a single crystal ingot on a wafer basis; Lapping the sliced wafer; Etching the wrapped wafer; Double-side polishing of the front side and back side of the wafer; Forming a marking portion by performing dot processing with a laser on the wafer edge (Laser Marking); And secondary polishing the front and back surfaces of the wafer.

상기 1차 연마와 상기 2차 연마는 연마량이 상이할 수 있다.The primary polishing and the secondary polishing may have different polishing amounts.

상기 1차 연마 단계에서, 상기 래핑 단계 및 에칭 단계에서 발생한 데미지를 제거하고 상기 웨이퍼의 전면 및 배면의 요철을 제거하여 웨이퍼의 평탄도(flatness)를 제어할 수 있다.In the first polishing step, the flatness of the wafer may be controlled by removing the damage generated in the lapping step and the etching step and removing the irregularities of the front and rear surfaces of the wafer.

상기 2차 연마 단계에서, 상기 마킹부 형성 단계에서 발생한 스크래치를 제거하고 웨이퍼 표면의 거칠기(roughness)를 제어할 수 있다.In the second polishing step, scratches generated in the marking part forming step may be removed and the roughness of the wafer surface may be controlled.

상기 마킹부 형성 단계 후에, 마킹부 형성시 발생한 마킹부 주변의 파편(debris)을 제거하는 세정 및 약 에칭하는 단계(Cleaning or Slignt Etching)를 더 포함할 수 있다.After the marking part forming step, the cleaning and weak etching step of removing debris around the marking part generated when the marking part is formed may be further included (Cleaning or Slignt Etching).

상기 2차 연마 단계 후에, 웨이퍼 표면을 경면화하는 단계(Final Polishing)를 더 포함할 수 있다.After the second polishing step, the method may further include final polishing of the wafer surface.

상기 1차 연마 단계에서의 연마량이 상기 2차 연마 단계에서의 연마량보다 많을 수 있다.The amount of polishing in the first polishing step may be greater than the amount of polishing in the second polishing step.

상술한 본 발명에 따른 실리콘 웨이퍼 제조 방법에 의하면, 양면 연마 단계를 2단계로 나누어 1차 연마 단계에서 웨이퍼를 평탄화하고, 마킹부 형성 단계 후 2차 연마 단계에서 스크래치 및 표면 거칠기를 제어함으로써, 마킹부의 불균일한 연마에 의한 노이즈 현상을 제어할 수 있다.According to the silicon wafer manufacturing method according to the present invention, by dividing the double-side polishing step into two steps to planarize the wafer in the first polishing step, and to control the scratch and surface roughness in the secondary polishing step after the marking portion forming step, Noise phenomenon due to negative non-uniform polishing can be controlled.

도 1은 종래의 실리콘 웨이퍼 제조 방법을 도시한 흐름도이고,
도 2는 웨이퍼 에지부 영역에 형성된 레이저 마킹부를 도시한 도면이고,
도 3은 연마 단계 이후 마킹부의 형상을 도시한 도면이고,
도 4는 실시예에 따른 실리콘 웨이퍼 제조 방법을 도시한 흐름도이고,
도 5는 일반적인 양면 연마 장치를 도시한 도면이고,
도 6은 마킹부 도트 주변의 파편을 도시한 도면이고,
도 7은 실시예에 따른 웨이퍼 제조 방법을 적용한 효과를 보여주는 도면이다.1 is a flowchart illustrating a conventional silicon wafer manufacturing method,
2 is a view showing a laser marking formed in the wafer edge region;
3 is a view showing the shape of the marking portion after the polishing step,
4 is a flowchart illustrating a method of manufacturing a silicon wafer according to an embodiment;
5 is a view showing a general double-side polishing apparatus,
6 is a view illustrating debris around the marking dot.
7 is a view showing the effect of applying the wafer manufacturing method according to the embodiment.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. The same components as in the prior art are given the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.

도 4는 실시예에 따른 실리콘 웨이퍼 제조 방법을 도시한 흐름도이다.4 is a flowchart illustrating a method of manufacturing a silicon wafer according to an embodiment.

실시예에 따른 실리콘 웨이퍼 제조 방법은 단결정 잉곳을 웨이퍼 단위로 슬라이싱하는 단계(Slicing)(110), 슬라이싱된 웨이퍼를 래핑하는 단계(Lapping)(120), 래핑된 웨이퍼를 에칭하는 단계(Etching)(130), 에칭된 웨이퍼를 그라인딩하는 단계(Grinding)(140), 웨이퍼의 전면(front side) 및 배면(back side)을 1차 연마하는 단계(1st step Double-Side Polishing)(150), 웨이퍼 에지에 레이저로 도트(dot) 가공을 하여 마킹부를 형성하는 단계(Laser Marking)(160), 마킹부 형성시 발생한 마킹부 주변의 파편(debris)을 제거하는 세정 및 약 에칭하는 단계(Cleaning or Slight Etching)(170), 웨이퍼의 전면 및 배면을 2차 연마하는 단계(2nd step Double-Side Polishing)(180), 웨이퍼를 경면화하는 단계(Final Polishing)(190)를 포함한다.According to an embodiment, a method of manufacturing a silicon wafer may include: slicing a single crystal ingot on a wafer basis (Slicing) 110, lapping a sliced wafer 120, and etching the wrapped wafer ( 130, grinding 140 of the etched wafer, 1 st step Double-Side Polishing 150, front side and back side of the wafer, wafer Laser marking at the edges to form a marking portion (Laser Marking) 160, cleaning and weakly etching to remove debris around the marking portion formed when forming the marking portion (Cleaning or Slight Etching (170), second nd step double-side polishing (180), and polishing the wafer (Final Polishing 190).

종래에는 마킹부 형성 단계를 수행한 후 양면 연마 단계를 진행하였으나, 실시예에서는 마킹부 주변의 연마 불균일 문제를 해소하기 위하여 마킹부 형성 단계(160) 전에 1차 연마 단계(150)를 수행하고, 마킹부 형성 단계(160) 후에 2차 연마 단계(180)를 수행하는 것으로 하여 연마 공정을 2단계로 나누었다.Conventionally, after performing the marking part forming step, the double-side polishing step was performed, but in the embodiment, the primary polishing step 150 is performed before the marking part forming step 160 to solve the problem of polishing unevenness around the marking part. After the marking part forming step 160, the secondary polishing step 180 was performed to divide the polishing process into two steps.

슬라이싱하는 단계(110)에서 단결정 잉곳을 웨이퍼 단위로 절단한다. 절단 방법으로는 박판의 외주 부분에 다이아몬드 입자를 고착시켜 단결정 잉곳을 절단하는 ODS(Out Diameter Saw) 방식, 도넛형의 박판의 내주에 다이아몬드 입자를 고착시켜 단결정 잉곳을 절단하는 IDS(Inner Diameter Saw) 방식, 및 피아노 선 또는 고장력 와이어를 빠른 속도로 주행시키면서 그 와이어에 슬러리 용액을 분사하면서 와이어에 묻은 슬러리와 단결정 잉곳의 마찰에 의해 잉곳을 절단하는 WS(Wire Saw) 방식 등이 있다. 이 중에서, 여러 개의 단결정 웨이퍼를 동시에 제조할 수 있으므로 단위 시간당 생산 수율이 높은 와이어 쏘 방식이 널리 이용되고 있다.In the slicing step 110, the single crystal ingot is cut in units of wafers. Cutting method is ODS (Out Diameter Saw) method to fix single crystal ingot by fixing diamond particles to outer circumference of thin plate, and IDS (Inner Diameter Saw) to cut single crystal ingot by fixing diamond particles to inner circumference of donut type thin plate And a WS (Wire Saw) method of cutting an ingot by friction between a slurry attached to the wire and a single crystal ingot while injecting a slurry solution onto the wire while driving a piano wire or a high tension wire at high speed. Among them, since a plurality of single crystal wafers can be manufactured at the same time, a wire saw method with high production yield per unit time is widely used.

슬라이싱 단계(110) 후 웨이퍼를 래핑하는 단계(120)가 진행된다. 래핑 단계는 웨이퍼 양면을 래핑 상,하정반 사이에 밀착시킨 후에 연마재와 화학물질이 포함된 슬러리를 웨이퍼와 상,하정반 사이에 주입시켜 웨이퍼를 평탄화시키는 공정으로서, 그로잉(growing) 이후 슬라이싱, 챔퍼링과 같은 기계적 가공시 발생하는 기계적 가공 변질층을 효과적으로 제거하고, 슬라이싱에서 발생되는 두께 편차를 최소화하여 고평탄도의 웨이퍼를 제조하기 위한 것이다.Lapping the wafer 120 after the slicing step 110 proceeds. The lapping step is a process of injecting a slurry containing abrasives and chemicals between the wafer and the upper and lower plates after bringing both sides of the wafer into close contact between the upper and lower surfaces of the lapping to planarize the wafer. In order to manufacture a wafer having a high flatness by effectively removing the mechanically altered layer generated during mechanical processing such as chamfering and minimizing the thickness variation generated in the slicing.

래핑 단계(120) 후, 래핑을 진행하면서 발생한 기계적 가공 중에 따르는 데미지(결정 가공에 의한 손상)를 제거하는 에칭 단계(130)가 진행되고, 그 후 웨이퍼의 평탄도(Flatness)를 높이는 그라인딩(연삭) 단계(140)가 진행된다.After the lapping step 120, an etching step 130 is performed to remove damage (damage due to crystal processing) during mechanical processing that occurs while the lapping is performed, and then grinding (grinding) to increase the flatness of the wafer. Step 140 proceeds.

그라인딩 단계(140) 후에는 1차 연마 단계(150)가 진행된다.After the grinding step 140, the primary polishing step 150 proceeds.

도 5는 일반적인 양면 연마 장치를 도시한 도면이다.5 is a view illustrating a general double-side polishing apparatus.

도 5를 참조하면, 양면 연마 장치는 웨이퍼 경면연마를 위한 연마패드(510)가 상면에 부착된 하정반(520)과, 웨이퍼를 상측에서 회전 가압하며 하면에 연마패드(미도시)가 부착된 상정반(530)과, 상정반(530)과 하정반(520) 사이에 결합되게 놓여져서 웨이퍼(540)를 위치 및 이동시키고 회전시키는 캐리어(550)를 포함한다.Referring to FIG. 5, the double-side polishing apparatus includes a lower plate 520 having a polishing pad 510 for mirror polishing the wafer attached to an upper surface thereof, and a polishing pad (not shown) attached to the lower surface while rotating and pressing the wafer from the upper surface thereof. And an upper plate 530 and a carrier 550 disposed to be coupled between the upper plate 530 and the lower plate 520 to position, move and rotate the wafer 540.

하정반(520)의 내주에는 내주기어(560)가 형성되고, 중심부에는 선기어(sun gear)(565)가 설치되어, 상정반(530)과 하정반(520)의 반대방향 회전에 따라 각각 서로 반대방향으로 회전한다.An inner cycle gear 560 is formed at an inner circumference of the lower plate 520, and a sun gear 565 is installed at the center of the lower plate 520, and each of the upper plate 530 and the lower plate 520 is rotated in opposite directions. Rotate in the opposite direction.

캐리어(550)는 대략 원판형상으로 선기어(565)와 내주기어(560) 사이에 맞물리게 놓여지며, 그 내측에는 웨이퍼(540)의 장착을 위한 장착홀(555)이 다수개 형성되어 있다. 따라서 웨이퍼(540)가 캐리어(550)에 장착된 상태에서 상정반(530) 및 하정반(520)의 연마패드와 그 표면이 밀착되는 것이 가능하다.The carrier 550 is disposed in a substantially disk shape to be engaged between the sun gear 565 and the inner gear 560, and a plurality of mounting holes 555 for mounting the wafer 540 are formed therein. Therefore, the polishing pads of the upper and lower surfaces 530 and lower surface 520 and the surface of the upper surface 530 and the lower surface 520 may be in close contact with the wafer 540 mounted on the carrier 550.

양면 연마 장치를 작동시키면, 하정반(520)과 상정반(530)이 서로 반대방향으로 회전하고, 내주기어(560)와 선기어(565)도 이에 연동하여 회전한다. 그리고, 선기어(565) 및 내주기어(560)에 맞물리게 놓여지는 캐리어(550)가 상,하정반(530, 520) 사이에서 자전과 공전을 하면서 웨이퍼(540)를 정반의 중심과 외곽으로 회전시켜서 웨이퍼(540)의 양면이 연마되어진다.When the double-side polishing apparatus is operated, the lower platen 520 and the upper platen 530 rotate in opposite directions, and the inner main gear 560 and the sun gear 565 also rotate in conjunction with this. Then, the carrier 550 placed in engagement with the sun gear 565 and the inner gear 560 rotates the wafer 540 to the center and the outer side of the table while rotating and revolving between the upper and lower plates 530 and 520. Both sides of the wafer 540 are polished.

종래의 실리콘 웨이퍼 제조 방법에서와 같이 마킹부 형성 단계를 진행한 후 양면 연마 단계를 수행할 경우, 상술한 바와 같이 마킹부 주변의 불균일 연마 현상과 웨이퍼의 평탄도를 동시에 제어하는 것이 어렵기 때문에, 마킹부 형성 단계 후에 진행되던 양면 연마 공정을 2단계로 나누어, 마킹부 형성 단계 전 1차 연마 단계(150)가 진행된다.When the double-side polishing step is performed after the marking portion forming step as in the conventional silicon wafer manufacturing method, as described above, it is difficult to simultaneously control the uneven polishing phenomenon around the marking portion and the flatness of the wafer. After the marking portion forming step is divided into two-sided polishing process in two steps, the first polishing step 150 before the marking portion forming step is performed.

1차 연마 단계(150)는 연마 단계 이전의 가공 과정에 따르는 데미지 제거 및 평탄도 제어에 중점을 두어 진행된다.The primary polishing step 150 proceeds with an emphasis on damage removal and flatness control according to the machining process prior to the polishing step.

1차 연마 단계(150)가 종료되면 마킹부 형성 단계(160)가 진행된다. 마킹부 형성 단계는 상술한 바와 같이 웨이퍼를 낱장 별로 인식하기 위해 웨이퍼 제조 과정에서 레이저를 이용하여 웨이퍼 에지 표면에 수십 um 깊이의 도트(dot)를 가공하는 단계이다. When the primary polishing step 150 is finished, the marking part forming step 160 is performed. The marking part forming step is a step of processing a dot of several tens of um deep on the wafer edge surface by using a laser in the wafer manufacturing process in order to recognize the wafer for each sheet as described above.

마킹부 형성 단계(160) 후에는, 도 6에 도시된 것과 같은 마킹부 형성 단계에서 발생한 파편(debris)에 의해 2차 연마 단계에서 스크래치 및 오염이 유발될 수 있으므로 마킹부 주변의 파편을 제거하는 세정 및 약 에칭 단계(170)가 진행된다.After the marking portion forming step 160, since debris generated in the marking portion forming step as shown in FIG. 6 may cause scratches and contamination in the secondary polishing step, the debris around the marking portion may be removed. The cleaning and weak etching step 170 proceeds.

세정 및 약 에칭 단계(170) 이후 2차 연마 단계(180)가 진행된다.After the cleaning and weak etching step 170, the secondary polishing step 180 proceeds.

1차 연마 단계(150)가 데미지 제거 및 평탄도 제어에 중점을 둔 공정이라면, 2차 연마 단계(180)는 마킹부 주변의 불균일한 연마를 개선하는 것에 중점을 두어, 최소량을 연마하여 에지부의 평탄도 악화를 최소화하면서 마킹부 형성 단계에서 발생한 스크래치를 제거하고 표면 거칠기(roughness)를 제어한다.If the primary polishing step 150 is a process that focuses on damage removal and flatness control, the secondary polishing step 180 focuses on improving non-uniform polishing around the marking portion, thereby polishing the minimum amount of the edge portion. The scratches generated during the marking portion forming step are minimized while the flatness is deteriorated, and the surface roughness is controlled.

즉, 본 발명의 실시예는 연마량 및 연마 목적에 따라 양면 연마 공정을 마킹부 형성 단계 전후 2단계로 나누어, 1차 연마 단계에서 데미지 제거 및 평탄도 제어에 중점을 두어 대부분의 연마가 이루어지고, 2차 연마 단계에서는 마킹 단계에서 발생한 스크래치 제거 및 표면 거칠기를 제어하는데 중점을 둔다.That is, the embodiment of the present invention divides the double-sided polishing process into two stages before and after the marking portion forming step according to the polishing amount and the purpose of polishing, most of the polishing is made by focusing on damage removal and flatness control in the first polishing step. In the secondary polishing step, the focus is placed on controlling scratch removal and surface roughness during the marking step.

1차 연마 단계에서는 연마량이 많고 연마 속도가 빠르지만 연마 후 상대적으로 거칠기가 나쁘고, 2차 연마 단계에서는 연마량이 적고 연마 속도는 느리지만 연마 후 거칠기가 양호하다.In the first polishing step, the polishing amount is high and the polishing rate is high, but the roughness is relatively poor after polishing. In the second polishing step, the polishing amount is small and the polishing rate is slow, but the roughness after polishing is good.

1차 연마 단계(150)와 2차 연마 단계(180)는, 슬러리, 패드를 다르게 적용하거나, 가공 압력, 속도 및 시간을 달리하여 연마량에 차이를 둘 수 있다.In the primary polishing step 150 and the secondary polishing step 180, the slurry and the pad may be applied differently, or the polishing amount may be changed by varying the processing pressure, speed, and time.

예를 들어, 웨이퍼의 평균 두께가 783um이고 연마 단계에서의 총 리무벌(removal) 량이 8 um라 할 때, 1차 연마 단계에서 7.5~8 um 두께 가량이 리무벌 되고, 마킹부 형성 단계 후 2차 연마 단계에서는 거의 리무벌 되지 않고, 거칠기(roughenss)만 변화시키는 수준으로 웨이퍼를 가공하여 범프가 발생하지 않도록 한다. For example, when the average thickness of the wafer is 783 um and the total removal amount in the polishing step is 8 um, about 7.5 to 8 um thickness is removed in the first polishing step, and after the marking part forming step 2 In the secondary polishing step, the wafer is processed to a level that changes only roughenss so that bumps are not generated.

2차 양면 연마 단계(180) 후에는 경면 연마 단계(Final Polishing)(190)를 진행하여 마지막 연마 작업을 수행한다.After the second double side polishing step 180, the final polishing operation is performed by performing a final polishing step 190.

이와 같이 양면 연마 공정을 2단계로 나누어 진행함으로써 웨이퍼의 평탄도를 악화시키지 않고 마킹부 주변의 불균일한 연마 현상을 개선할 수 있다.As described above, by dividing the double-side polishing process into two stages, the uneven polishing phenomenon around the marking portion can be improved without deteriorating the flatness of the wafer.

도 7은 실시예에 따른 웨이퍼 제조 방법을 적용한 효과를 보여주는 도면이다. 왼쪽 이미지는 기존의 방법으로 양면 연마 공정을 진행한 결과이고, 오른쪽 이미지는 실시예에 따라 양면 연마 공정을 2단계로 나누어 진행한 결과이다.7 is a view showing the effect of applying the wafer manufacturing method according to the embodiment. The left image is the result of the two-side polishing process according to the conventional method, the right image is the result of dividing the two-side polishing process in two steps according to the embodiment.

도 7의 이미지에서, 밝게 나타난 부분은 상대적으로 두께가 두꺼운 부분이고 어둡게 나타난 부분은 상대적으로 두께가 얇은 부분이다. In the image of FIG. 7, the lighter part is a relatively thick part and the darker part is a relatively thin part.

왼쪽 이미지는 마킹부가 상대적으로 밝게 나타난 것으로 보아 마킹부 주변이 연마가 되지 않으면서 요철 부분이 발생했음을 알 수 있다. 그러나, 실시예를 적용한 오른쪽 이미지에는 마킹부가 검게 나타나면서 뚜렷하게 보이지 않는다. 즉, 마킹부 주변의 불균일한 연마 현상이 개선되어 요철 부분이 발생하지 않았음을 알 수 있다.The image on the left shows that the marking part is relatively bright, so that the uneven part occurs without grinding around the marking part. However, in the right image to which the embodiment is applied, the marking part appears black and does not appear clearly. That is, it can be seen that the uneven polishing phenomenon around the marking portion is improved, so that the uneven portion does not occur.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and Modifications are possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims below, but also by those equivalent to the claims.

510: 연마패드 520: 하정반
530: 상정반 540: 웨이퍼
550: 캐리어 560: 내주기어
565: 선기어510: polishing pad 520: lower plate
530: upper plate 540: wafer
550: carrier 560: inner gear
565: sun gear

Claims (7)

단결정 잉곳을 웨이퍼 단위로 슬라이싱하는 단계(Slicing);
슬라이싱된 웨이퍼를 래핑하는 단계(Lapping);
래핑된 웨이퍼를 에칭하는 단계(Etching);
상기 웨이퍼의 전면(front side) 및 배면(back side)을 1차 연마하는 단계(Double-Side Polishing);
웨이퍼 에지에 레이저로 도트(dot) 가공을 하여 마킹부를 형성하는 단계(Laser Marking); 및
상기 웨이퍼의 전면 및 배면을 2차 연마하는 단계를 포함하는 실리콘 웨이퍼 제조 방법.Slicing single crystal ingots on a wafer basis;
Lapping the sliced wafer;
Etching the wrapped wafer;
Double-side polishing of the front side and back side of the wafer;
Forming a marking portion by performing dot processing with a laser on the wafer edge (Laser Marking); And
And secondly polishing the front and back surfaces of the wafer. 제 1 항에 있어서,
상기 1차 연마와 상기 2차 연마는 연마량이 상이한 실리콘 웨이퍼 제조 방법.The method of claim 1,
And the first polishing and the second polishing are different in polishing amount. 제 1 항에 있어서,
상기 1차 연마 단계에서, 상기 래핑 단계 및 에칭 단계에서 발생한 데미지를 제거하고 상기 웨이퍼의 전면 및 배면의 요철을 제거하여 웨이퍼의 평탄도(flatness)를 제어하는 실리콘 웨이퍼 제조 방법.The method of claim 1,
In the first polishing step, the flatness of the wafer is controlled by removing the damage generated in the lapping step and the etching step and removing the irregularities of the front and rear surfaces of the wafer. 제 1 항에 있어서,
상기 2차 연마 단계에서, 상기 마킹부 형성 단계에서 발생한 스크래치를 제거하고 웨이퍼 표면의 거칠기(roughness)를 제어하는 실리콘 웨이퍼 제조 방법.The method of claim 1,
In the second polishing step, the scratch generated in the marking portion forming step is removed and the roughness (roughness) of the wafer surface is controlled. 제 1 항에 있어서,
상기 마킹부 형성 단계 후에, 마킹부 형성시 발생한 마킹부 주변의 파편(debris)을 제거하는 세정 및 약 에칭하는 단계(Cleaning or Slignt Etching)를 더 포함하는 실리콘 웨이퍼 제조 방법.The method of claim 1,
And after the marking portion forming step, cleaning or weak etching to remove debris around the marking portion generated during the formation of the marking portion. 제 1 항에 있어서,
상기 2차 연마 단계 후에, 웨이퍼 표면을 경면화하는 단계(Final Polishing)를 더 포함하는 실리콘 웨이퍼 제조 방법.The method of claim 1,
After the secondary polishing step, further comprising final polishing the surface of the wafer. 제 1 항에 있어서,
상기 1차 연마 단계에서의 연마량이 상기 2차 연마 단계에서의 연마량보다 많은 실리콘 웨이퍼 제조 방법.The method of claim 1,
And a polishing amount in the first polishing step is larger than a polishing amount in the second polishing step.
KR1020110078950A 2011-08-09 2011-08-09 A method of silicon wafer KR101249857B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110078950A KR101249857B1 (en) 2011-08-09 2011-08-09 A method of silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110078950A KR101249857B1 (en) 2011-08-09 2011-08-09 A method of silicon wafer

Publications (2)

Publication Number Publication Date
KR20130016814A true KR20130016814A (en) 2013-02-19
KR101249857B1 KR101249857B1 (en) 2013-04-05

Family

ID=47896088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110078950A KR101249857B1 (en) 2011-08-09 2011-08-09 A method of silicon wafer

Country Status (1)

Country Link
KR (1) KR101249857B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116070A (en) * 2018-04-03 2019-10-14 가부시기가이샤 디스코 Method for forming wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244920B1 (en) * 1997-03-07 2000-02-15 윤종용 Method for manufacturing semiconductor wafer
JP2002025980A (en) 2000-07-03 2002-01-25 Speedfam Co Ltd Method of manufacturing semiconductor wafer
KR101643342B1 (en) * 2009-07-23 2016-07-28 한솔테크닉스(주) Sapphire substrate and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116070A (en) * 2018-04-03 2019-10-14 가부시기가이샤 디스코 Method for forming wafer

Also Published As

Publication number Publication date
KR101249857B1 (en) 2013-04-05

Similar Documents

Publication Publication Date Title
JP3925580B2 (en) Wafer processing apparatus and processing method
JP6187579B2 (en) Semiconductor wafer processing method
JP4192482B2 (en) Silicon wafer manufacturing method
KR101994782B1 (en) Production method for mirror polished wafers
TWI615893B (en) Processing method for semiconductor wafer
US9324558B2 (en) Machining process for semiconductor wafer
JPH0997775A (en) Manufacture of mirror-surface semiconductor wafer
KR20010092732A (en) Method of processing semiconductor wafers to build in back surface damage
CN111758152B (en) Method for manufacturing wafer
JP3828176B2 (en) Manufacturing method of semiconductor wafer
JP2009302408A (en) Manufacturing method of semiconductor wafer
JP2000031099A (en) Fabrication of semiconductor wafer
JP2013258227A (en) Semiconductor wafer manufacturing method
KR20190088414A (en) Method for manufacturing carrier, and method for polishing dual surfaces of wafer
JP4103808B2 (en) Wafer grinding method and wafer
KR101249857B1 (en) A method of silicon wafer
JP4781654B2 (en) Polishing cloth and wafer polishing equipment
TWI710018B (en) Double-sided grinding method and double-sided grinding device of wafer
WO2023228787A1 (en) Method for producing ground wafer and method for producing wafer
JP7398852B1 (en) Semiconductor crystal wafer manufacturing equipment and manufacturing method
JP3611029B2 (en) Semiconductor substrate polishing holding plate
JP2003062740A (en) Manufacturing method for mirror-polished wafer
JP4435500B2 (en) Substrate double-side polishing method, double-side polishing guide ring and substrate double-side polishing apparatus
KR101581469B1 (en) Method of polishing substrate
KR20110037662A (en) Template assembly and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7