KR20120133677A - Fabrication Method Of Phase Change Random Access Memory Apparatus - Google Patents

Fabrication Method Of Phase Change Random Access Memory Apparatus Download PDF

Info

Publication number
KR20120133677A
KR20120133677A KR1020110052437A KR20110052437A KR20120133677A KR 20120133677 A KR20120133677 A KR 20120133677A KR 1020110052437 A KR1020110052437 A KR 1020110052437A KR 20110052437 A KR20110052437 A KR 20110052437A KR 20120133677 A KR20120133677 A KR 20120133677A
Authority
KR
South Korea
Prior art keywords
phase change
forming
semiconductor substrate
insulating layer
film
Prior art date
Application number
KR1020110052437A
Other languages
Korean (ko)
Inventor
신희승
정중택
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110052437A priority Critical patent/KR20120133677A/en
Publication of KR20120133677A publication Critical patent/KR20120133677A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

PURPOSE: A manufacturing method for a phase change memory device is provided to improve reliability of device performance by preventing deformation of a heating electrode. CONSTITUTION: A line shaped active area(110) which is arranged to be parallel to a semiconductor substrate is formed. A first inter film insulating film including a plurality of switching elements(125) are formed on the upper part of the semiconductor substrate. A first insulating film with a vertical trench which exposes the switching elements is formed on the upper part of the first inter film insulating film. A sacrificial film is formed along a sidewall of the vertical trench. A second insulating film filling the inside of the vertical trench is formed.

Description

상변화 메모리 장치의 제조방법{Fabrication Method Of Phase Change Random Access Memory Apparatus}Fabrication Method Of Phase Change Random Access Memory Apparatus

본 발명은 비휘발성 메모리 장치에 관한 것으로서, 보다 구체적으로 가열 전극을 가지는 상변화 메모리 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a nonvolatile memory device, and more particularly, to a phase change memory device having a heating electrode and a manufacturing method thereof.

일반적으로 상변화 물질은 온도에 따라 결정질(Crystalline) 상태이거나 비정질(Amorphous) 상태를 갖는 물질이다. 상변화 물질의 결정질 상태와 비정질 상태는 상호 가역적이다.In general, the phase change material is a material having a crystalline state or an amorphous state depending on the temperature. The crystalline and amorphous states of phase change materials are mutually reversible.

곧, 상변화 물질은 결정질 상태에서 비결정질 상태로 상변화될 수 있고, 다시 비결정질 상태에서 결정질 상태로 상변화 될 수 있다. 아울러, 결정질 상태인 상변화 물질의 저항과 비정질 상태인 상변화 물질의 저항은 서로 명확한 차이를 갖기 때문에, 메모리 소자로 사용하기 적합하다.In other words, the phase change material may be phase-changed from the crystalline state to the amorphous state, and may be phase-changed from the amorphous state to the crystalline state again. In addition, since the resistance of the phase change material in the crystalline state and the resistance of the phase change material in the amorphous state are clearly different from each other, it is suitable for use as a memory device.

상변화 메모리 장치(Phase Change Memory Device, 이하 PRAM)는 이러한 상변화 물질의 특성을 이용한 메모리소자이다.Phase change memory devices (PRAMs) are memory devices utilizing the characteristics of such phase change materials.

일반적으로 상변화 메모리 장치는 트랜지스터 또는 다이오드와 같은 스위칭 소자 및 이에 전기적으로 연결된 상변화 물질로 구성되며, 상기 상변화 물질이 저장 매체로서 동작된다. 여기서, 상기 상변화 물질로는 일반적으로 칼코게나이드화합물(GeSbTe; GST)이 주로 이용되고 있다.In general, a phase change memory device is composed of a switching element such as a transistor or a diode and a phase change material electrically connected thereto, and the phase change material is operated as a storage medium. In this case, a chalcogenide compound (GeSbTe; GST) is generally used as the phase change material.

본 발명은 소자 동작의 신뢰성을 높이기 위한 상변화 메모리 장치의 제조 방법을 제공한다.The present invention provides a method of manufacturing a phase change memory device for improving the reliability of device operation.

본 발명의 일 실시 예에 따른 상변화 메모리 장치의 제조 방법은, 반도체 기판 상에 배열되며, 상기 반도체 기판과 평행한 방향으로 배치되는 라인 형태의 액티브 영역을 형성하는 단계; 상기 액티브 영역이 형성된 상기 반도체 기판 상부에 상기 액티브 영역과 전기적으로 연결되는 복수의 스위칭 소자를 포함하는 제1 층간 절연막을 형성하는 단계; 상기 제1 층간 절연막 상부에 스위칭 소자들을 노출시키는 수직형 트렌치를 구비한 제1 절연막을 형성하는 단계; 상기 수직형 트렌치 측벽을 따라 희생막을 형성하는 단계; 및 상기 수직형 트렌치의 내부를 매립하는 제2 절연막을 형성하는 단계를 포함한다.A method of manufacturing a phase change memory device according to an embodiment of the present invention may include forming an active region having a line shape on a semiconductor substrate and disposed in a direction parallel to the semiconductor substrate; Forming a first interlayer insulating layer on the semiconductor substrate on which the active region is formed, the first interlayer insulating layer including a plurality of switching elements electrically connected to the active region; Forming a first insulating film having a vertical trench over the first interlayer insulating film to expose switching elements; Forming a sacrificial layer along the vertical trench sidewalls; And forming a second insulating layer filling the inside of the vertical trench.

본 발명에 따른 상변화 메모리 장치의 제조 방법은, 희생막에 의해 패터닝된 가열 전극 콘택홀의 내부를 매립하도록 가열 전극을 형성한다. In the manufacturing method of the phase change memory device according to the present invention, the heating electrode is formed to fill the inside of the heating electrode contact hole patterned by the sacrificial film.

그에 의해, 희생막없이 제2 층간 절연막을 식각하여 가열 전극을 형성할 때, 생성되는 금속 부산물이 가열 전극이 형성될 영역에 증착되어 가열 전극의 패턴을 변형하는 것을 억제할 수 있다.Thereby, when forming the heating electrode by etching the second interlayer insulating film without the sacrificial film, the generated metal by-products can be suppressed from being deposited in the region where the heating electrode is to be formed to deform the pattern of the heating electrode.

도1 내지 도5는 본 발명의 일실시 예에 따른 상변화 메모리 장치의 제조 방법을 순차적으로 나타내는 단면도들이다.1 to 5 are cross-sectional views sequentially illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명한다. Hereinafter, preferred embodiments of the present invention will be described based on the accompanying drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods of achieving the same will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.

도1 내지 도 5는 본 발명의 일 실시예에 따른 상변화 메모리 장치의 제조 방법에 관한 것이다.1 to 5 relate to a method of manufacturing a phase change memory device according to an embodiment of the present invention.

먼저, 도1을 참조하면, 복수의 스위칭 소자(125)가 형성된 반도체 기판(102)이 제공된다.First, referring to FIG. 1, a semiconductor substrate 102 on which a plurality of switching elements 125 are formed is provided.

여기서, 반도체 기판(102)은 예를 들어, 불순물이 포함된 실리콘 웨이퍼일 수 있고, 메모리 셀 영역 및 주변 회로 영역이 구분되어 있을 수 있다. 본 발명에서는, 메모리 셀 영역에 대해 설명하기로 한다.Here, the semiconductor substrate 102 may be, for example, a silicon wafer containing impurities, and a memory cell region and a peripheral circuit region may be divided. In the present invention, a memory cell area will be described.

본 발명에 따른 반도체 기판(102) 상에는 메모리 셀 영역으로서 액티브 영역(110)이 한정된다. 이때, 액티브 영역(110)은 예를 들어, 라인 형태를 가지며, 상변화 메모리 장치의 워드 라인으로 작용한다.On the semiconductor substrate 102 according to the present invention, the active region 110 is defined as a memory cell region. In this case, the active region 110 has a line shape, for example, and serves as a word line of the phase change memory device.

액티브 영역(110)이 한정된 반도체 기판(102) 상부에 제 1 층간 절연막(120)이 형성되고, 제 1 층간 절연막(120)내에 액티브 영역(110)과 전기적으로 연결되도록 복수의 스위칭 소자(125)가 형성된다. A plurality of switching elements 125 are formed on the semiconductor substrate 102 where the active region 110 is defined, and the first interlayer insulating layer 120 is electrically connected to the active region 110 in the first interlayer insulating layer 120. Is formed.

복수의 스위칭 소자(125)는 각각의 메모리 셀 당 하나씩 형성될 수 있으며, 액티브 영역(110)을 SEG(selective epitaxial growth) 방식으로 성장시킨 SEG 다이오드일 수 있다. The plurality of switching elements 125 may be formed for each memory cell, and may be a SEG diode in which the active region 110 is grown by a selective epitaxial growth (SEG) method.

이러한, 스위칭 소자(125)는 다음과 같은 방식으로 형성될 수 있다. 액티브 영역(110)이 한정된 반도체 기판(102) 상부에 제 1 층간 절연막(120)을 증착한 다음, 액티브 영역(110)의 소정 부분이 노출되도록 복수의 콘택홀(도시되지 않음)을 형성한다. 이어서, 복수의 콘택홀 내부에 n형의 SEG(selective epitaxial growth)층(124)을 형성하는 단계, p형의 불순물(122)을 상기 n형의 SEG에 주입하여 다이오드를 형성할 수 있다.Such a switching element 125 may be formed in the following manner. After the first interlayer insulating layer 120 is deposited on the semiconductor substrate 102 where the active region 110 is defined, a plurality of contact holes (not shown) are formed to expose a predetermined portion of the active region 110. Subsequently, an n-type selective epitaxial growth (SEG) layer 124 is formed in the plurality of contact holes, and a p-type impurity 122 may be implanted into the n-type SEG to form a diode.

한편, 상변화 메모리 장치의 집적 밀도가 증대됨에 따라, 보다 낮은 배선 저항이 요구된다. 그 일환으로, 상변화 메모리 장치는 반도체 기판(102) 상부에 상기 액티브 영역(110)과 전기적으로 연결되도록 형성된 메탈 워드 라인(도시되지 않음)을 포함한다. On the other hand, as the integration density of the phase change memory device is increased, a lower wiring resistance is required. In some embodiments, the phase change memory device may include a metal word line (not shown) formed on the semiconductor substrate 102 to be electrically connected to the active region 110.

이때, 메탈 워드 라인은 액티브 영역(110)과 오버랩되도록 형성될 수 있고, 액티브 영역(110)의 높은 저항을 보완한다. In this case, the metal word line may be formed to overlap the active region 110, and compensates for the high resistance of the active region 110.

그런데, 메탈 워드 라인 상에는 단결정 성장이 이루어질 수 없기 때문에, 상기와 같은 SEG 다이오드를 스위칭 소자(125)로 이용할 수 없다. 그러므로, 메탈 워드 라인을 상변화 메모리 장치에 적용하는 경우, 스위칭 소자로 폴리실리콘 다이오드를 이용할 수 있으며, 이를 메탈 쇼트기(metal shottky) 다이오드라 한다. However, since single crystal growth cannot be performed on the metal word line, the SEG diode as described above cannot be used as the switching element 125. Therefore, when the metal word line is applied to a phase change memory device, a polysilicon diode may be used as a switching element, which is called a metal shottky diode.

이에 따라, 본 실시예에서 스위칭 소자(125)는 상기 SEG 다이오드뿐만 아니라, 메탈 쇼트키 다이오드를 모두 포함하도록 해석될 것이다. 이와 같은 스위칭 소자(125)는 로우 및 컬럼 방향으로 일정 간격을 이루도록 복수개가 매트릭스(matrix) 형태로 형성될 수 있다. Accordingly, in this embodiment, the switching element 125 will be interpreted to include not only the SEG diode but also the metal Schottky diode. The plurality of switching elements 125 may be formed in a matrix form to form a predetermined interval in the row and column directions.

다이오드가 형성된 반도체 기판(102) 결과물 상부에 전이 금속막(도시되지 않음)을 증착하고, 반도체 기판(102) 결과물을 열처리를 진행함으로써 스위칭 소자(125) 상부에 선택적으로 오믹 콘택층(127)을 형성한다.The ohmic contact layer 127 is selectively formed on the switching element 125 by depositing a transition metal film (not shown) on the result of the semiconductor substrate 102 on which the diode is formed and performing heat treatment on the result of the semiconductor substrate 102. Form.

스위칭 소자(125)가 형성된 제 1 층간 절연막(120) 상부에 트렌치(t)가 구비된 제1 절연막(130)이 형성된다. 이때, 제1 절연막(130)은 질화 물질로 형성될 수 있다.The first insulating layer 130 having the trench t is formed on the first interlayer insulating layer 120 on which the switching element 125 is formed. In this case, the first insulating layer 130 may be formed of a nitride material.

본 발명에 따른 트렌치(t)는 복수의 스위칭 소자(125)를 노출시키기 위한 개구로서, 본 실시예에서 하나의 트렌치(t)는 2열 종대(縱隊)로 늘어선 복수의 스위칭 소자(125)를 노출시킨다. 이와 같은 트렌치(t)는 상기 액티브 영역(110)의 장축과 수직을 이루게 되며, 본 실시예에서는 이와 같은 트렌치(t)를 수직형 트렌치로 일컫기로 한다. The trench t according to the present invention is an opening for exposing the plurality of switching elements 125. In the present embodiment, one trench t includes a plurality of switching elements 125 arranged in two rows. Expose The trench t is perpendicular to the long axis of the active region 110. In the present embodiment, the trench t is referred to as a vertical trench.

본 실시예의 상기 수직형 트렌치(t)는 예를 들어, 2열 종대로 배열된 8개의 스위칭 소자(125)를 부분적으로 노출시킨다. 바람직하게는 수직형 트렌치(t)의 장축 에지(edge)가 스위칭 소자(125)의 중심을 지나도록 위치될 수 있다.The vertical trench t of this embodiment partially exposes, for example, eight switching elements 125 arranged in two rows. Preferably, the long axis edge of the vertical trench t may be positioned beyond the center of the switching element 125.

도2를 참조하면, 수직형 트렌치(t) 측벽에 희생막(140)이 형성된다.Referring to FIG. 2, a sacrificial layer 140 is formed on sidewalls of the vertical trench t.

상기 희생막(14)은 다음과 같은 방식으로 형성될 수 있다.The sacrificial layer 14 may be formed in the following manner.

먼저, 상기 수직형 트렌치(t)가 형성된 반도체 기판(102) 결과물 상부에는 옥사이드(Oxide)계 산화 물질이 증착된다. 그 다음, 산화 물질을 수직형 트렌치(t)의 바닥면에 해당하는 제1 층간 절연막(120) 및 스위칭 소자(125)의 일부가 노출되도록 식각할 수 있다. 그러면, 상기 제1 절연막(130)의 측벽을 따라 희생막(14)을 형성될 수 있다.First, an oxide-based oxide material is deposited on the result of the semiconductor substrate 102 on which the vertical trench t is formed. Next, the oxidizing material may be etched to expose a portion of the first interlayer insulating layer 120 and the switching element 125 corresponding to the bottom surface of the vertical trench t. Then, the sacrificial layer 14 may be formed along the sidewall of the first insulating layer 130.

도3을 참조하면, 수직형 트렌치(t)의 내부에 매립되는 제2 절연막(135)을 형성한다.Referring to FIG. 3, a second insulating layer 135 buried in the vertical trench t is formed.

보다 구체적으로, 제2 절연막(135)은 수직형 트렌치(t)가 형성된 반도체 기판(102) 결과물 상부에 질화 물질(nitride)를 증착시킨 다음, 반도체 기판(102)의 표면이 평탄화되도록 평탄화 공정(Chemical Mdchanical Planarization: CMP)을 진행하여 형성될 수 있다.More specifically, the second insulating layer 135 is formed by depositing a nitride material on the semiconductor substrate 102 on which the vertical trenches t are formed, and then planarizing the surface of the semiconductor substrate 102 to planarize it. Chemical Mdchanical Planarization (CMP) may be formed.

이때, 제1 절연막(130) 및 제2 절연막(135)은 도3과 같이, 동일 선상에 상에 형성되는 것으로, 실질적으로 반도체 기판(102)에서의 제2 층간 절연막(137)으로서 형성될 수 있다. 그러면, 본 발명에 따른 희생막(140)은 상기 제2 층간 절연막(137)을 관통하여 복수의 스위칭 소자(125) 각각의 일부 표면과 접촉되도록 형성될 수 있다.In this case, the first insulating film 130 and the second insulating film 135 are formed on the same line as shown in FIG. 3, and may be substantially formed as the second interlayer insulating film 137 in the semiconductor substrate 102. have. Then, the sacrificial layer 140 according to the present invention may be formed to penetrate through the second interlayer insulating layer 137 to be in contact with a portion of each of the plurality of switching elements 125.

이처럼, 본 발명의 일실시예서의 제2 층간 절연막(137)은 질화 물질로 형성하고, 희생막(140)은 산화 물질로 형성할 수 있다. 즉, 본 발명은 제2 층간 절연막(137)과 희생막(140)을 서로 다른 절연 물질로 형성하여 추후에 희생막(140)을 제거할 경우, 제2 층간 절연막(137)이 손실되는 것을 방지할 수 있고, 그에 따라 제2 층간 절연막(137)의 손실에 의해 생성되는 부산물에 의해 셀 간 분리가 제대로 형성되지 않는 것을 방지할 수 있다.As such, the second interlayer insulating layer 137 may be formed of a nitride material, and the sacrificial layer 140 may be formed of an oxidized material. That is, the present invention prevents the second interlayer insulating layer 137 from being lost when the second interlayer insulating layer 137 and the sacrificial layer 140 are formed of different insulating materials to remove the sacrificial layer 140 later. It is possible to prevent the inter-cell separation from being properly formed by the by-products generated by the loss of the second interlayer insulating film 137.

도4를 참조하면, 반도체 기판(102)의 결과물 상에 희생막(140)을 제거하여 복수 개의 가열 전극 컨택홀(132, 134)이 형성된다.Referring to FIG. 4, a plurality of heating electrode contact holes 132 and 134 are formed by removing the sacrificial layer 140 on the resultant of the semiconductor substrate 102.

보다 구체적으로, 반도체 기판(102)의 결과물 상에 건식 또는 습식 식각 공정을 진행하여, 희생막(140)을 제거함으로써, 상기 복수 개의 스위칭 소자의 표면 일부를 노출시키는 복수 개의 가열 전극 컨택홀(132, 134)을 형성할 수 있다.More specifically, the plurality of heating electrode contact holes 132 exposing a part of the surface of the plurality of switching elements by removing the sacrificial layer 140 by performing a dry or wet etching process on the resultant of the semiconductor substrate 102. , 134).

이때, 건식 식각 공정을 이용하여 상기 희생막(140)을 제거할 경우, 불포화 탄화불소계열 가스로 산화 물질과 질화 물질 간의 선택비를 조절하여 식각 가스로서 이용할 수 있다.In this case, when the sacrificial layer 140 is removed using a dry etching process, an unsaturated fluorine-based gas may be used as an etching gas by controlling the selectivity between the oxidizing material and the nitride material.

반면에, 습식 식각 공정을 이용하여 상기 희생막(140)을 제거할 경우, 버퍼 산화계 식각 용액(Buffer Oxide Etchant: BOE) 및 불산(HF)계 용액을 식각 용액으로 이용할 수 있다.On the other hand, when the sacrificial layer 140 is removed by using a wet etching process, a buffer oxide etching solution (BOE) and a hydrofluoric acid (HF) solution may be used as an etching solution.

도5를 참조하면, 복수 개의 가열 전극 컨택홀(132, 134)의 내부에 가열 전극(150)이 형성된다.Referring to FIG. 5, heating electrodes 150 are formed in the plurality of heating electrode contact holes 132 and 134.

가열 전극(150)은 반도체 기판(102)의 결과물 상에 가열 전극용 물질을 증착시킨 다음, 반도체 기판(102)의 표면이 평탄화되도록 평탄화 공정(Chemical Mdchanical Planarization: CMP)을 진행하여 복수 개의 가열 전극 컨택홀(132, 134)의 내부에 매립되어 형성될 수 있다.The heating electrode 150 deposits a material for the heating electrode on the resultant of the semiconductor substrate 102, and then performs a planarization process (CMP) to planarize the surface of the semiconductor substrate 102. The contact holes 132 and 134 may be embedded in the interior.

상기 가열 전극용 물질은 비저항이 비교적 큰 물질로서, 폴리실리콘막, 실리콘 저머늄막(Si-Ge), 티타늄 질화막(TiN) 또는 티타늄 알루미늄 질화막(TiAlN)등 다양한 도전막이 이용될 수 있고, 가능한 한 박막으로 콘포말(conformal)하게 증착되는 막이 이용된다. The material for the heating electrode is a material having a relatively high resistivity, and various conductive films such as polysilicon film, silicon germanium film (Si-Ge), titanium nitride film (TiN), or titanium aluminum nitride film (TiAlN) may be used. A film that is conformally deposited is used.

여기서, 가열 전극용 물질의 두께를 가능한 한 박막으로 형성하는 것은, 본 실시예에서는 가열 전극용 물질의 증착 두께가 곧 상변화 구조물(도시되지 않음)과의 접촉 면적을 결정하기 때문이다.Here, the thickness of the material for the heating electrode is formed as thin as possible because in this embodiment, the deposition thickness of the material for the heating electrode soon determines the contact area with the phase change structure (not shown).

즉, 일반적으로 상변화 메모리 장치는 가열 전극과 상변화 물질과의 접촉 면적이 감소될수록 상변화 메모리 장치의 리셋 커런트 특성이 좋은 것으로 알려져 있다. 이에 따라, 가열 전극 물질의 증착 두께를 낮추어, 높은 리셋 커런트 특성을 확보하는 것이 중요하다. 또한, 현재 반도체 제조 기술에서는 옴스트롱(Å)단위까지 두께 제어가 가능하므로, 상변화 물질과 가열 전극간의 접촉 면적을 노광 한계 이하로 제어 가능하다.That is, in general, it is known that the phase change memory device has better reset current characteristics as the contact area between the heating electrode and the phase change material decreases. Accordingly, it is important to lower the deposition thickness of the heating electrode material to ensure high reset current characteristics. In addition, in the current semiconductor manufacturing technology, since thickness control is possible up to an ohm-strong unit, the contact area between the phase change material and the heating electrode can be controlled below the exposure limit.

이처럼, 본 발명에 따른 상변화 메모리 장치는 희생막(140)에 의해 패터닝된 가열 전극 콘택홀(도4의 132, 134)의 내부를 매립하도록 가열 전극(150)을 형성함으로써, 기존의 희생막(140)없이 제2 층간 절연막을 식각하여 가열 전극을 형성할 때, 생성되는 금속 부산물이 가열 전극이 형성될 영역에 증착되어 가열 전극의 패턴이 변형되는 것을 억제할 수 있다.As described above, the phase change memory device according to the present invention forms a heating electrode 150 to fill the inside of the heating electrode contact holes patterned by the sacrificial layer 140 (132 and 134 of FIG. 4), thereby providing a conventional sacrificial layer. When the second interlayer insulating layer is etched to form the heating electrode without 140, the generated metal by-products may be deposited in a region where the heating electrode is to be formed, thereby preventing the pattern of the heating electrode from being deformed.

그리고, 가열 전극의 변형된 패턴 때문에 셀 간 분리를 완벽하게 하지 못하여 소자의 신뢰성을 저하시키는 것을 억제시킬 수 있다.Further, due to the deformed pattern of the heating electrode, the separation between the cells may not be perfected, thereby reducing the reliability of the device.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims and their equivalents. Only. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

102: 반도체 기판
110: 액티브 영역
125: 스위칭 소자
127: 오믹콘택층
140: 희생막
150: 가열 전극102: semiconductor substrate
110: active area
125: switching element
127: ohmic contact layer
140: Sacrifice
150: heating electrode

Claims (8)

반도체 기판 상에 배열되며, 상기 반도체 기판과 평행한 방향으로 배치되는 라인 형태의 액티브 영역을 형성하는 단계;
상기 액티브 영역이 형성된 상기 반도체 기판 상부에 상기 액티브 영역과 전기적으로 연결되는 복수의 스위칭 소자를 포함하는 제1 층간 절연막을 형성하는 단계;
상기 제1 층간 절연막 상부에 스위칭 소자들을 노출시키는 수직형 트렌치를 구비한 제1 절연막을 형성하는 단계;
상기 수직형 트렌치 측벽을 따라 희생막을 형성하는 단계; 및
상기 수직형 트렌치의 내부를 매립하는 제2 절연막을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.Forming a line-shaped active region arranged on the semiconductor substrate and disposed in a direction parallel to the semiconductor substrate;
Forming a first interlayer insulating layer on the semiconductor substrate on which the active region is formed, the first interlayer insulating layer including a plurality of switching elements electrically connected to the active region;
Forming a first insulating film having a vertical trench over the first interlayer insulating film to expose switching elements;
Forming a sacrificial layer along the vertical trench sidewalls; And
And forming a second insulating layer filling the inside of the vertical trench. 제1 항에 있어서,
상기 제2 절연막을 형성하는 단계 이후에, 상기 희생막을 제거하는 단계를 더 포함하는 상변화 메모리 장치의 제조 방법.The method according to claim 1,
And removing the sacrificial layer after the forming of the second insulating layer. 제2 항에 있어서,
제거된 상기 희생막에 의해 형성된 가열전극 콘택홀 내부를 매립하는 가열 전극을 형성하는 단계를 더 포함하는 상변화 메모리 장치의 제조 방법.The method of claim 2,
And forming a heating electrode filling the inside of the heating electrode contact hole formed by the removed sacrificial layer. 제2 항에 있어서,
상기 희생막을 제거하는 물질로는,
산화계 식각 용액(Buffer Oxide Etchant: BOE) 또는 불산(HF)계 용액 식각 용액이 이용되는 상변화 메모리 장치의 제조 방법.The method of claim 2,
As a material for removing the sacrificial film,
A method of manufacturing a phase change memory device in which an oxidized etching solution (BOE) or a hydrofluoric acid (HF) based solution etching solution is used. 제2 항에 있어서,
상기 희생막을 제거하는 물질로는,
불포화 탄화불소계열 가스를 이용하여 산화 물질과 질화 물질 간의 선택비를 조절하는 상변화 메모리 장치의 제조 방법.The method of claim 2,
As a material for removing the sacrificial film,
A method of manufacturing a phase change memory device for controlling the selectivity ratio between an oxidized material and a nitride material using an unsaturated fluorocarbon series gas. 제1 항에 있어서,
상기 제1 절연막은, 질화 물질인 상변화 메모리 장치의 제조 방법.The method according to claim 1,
The first insulating layer is a nitride material manufacturing method of a phase change memory device. 제1 항에 있어서,
상기 희생막은, 산화 물질인 상변화 메모리 장치의 제조 방법.The method according to claim 1,
The sacrificial layer is an oxide material. 제1 항에 있어서,
상기 제2 절연막은, 질화 물질인 상변화 메모리 장치의 제조 방법.The method according to claim 1,
And the second insulating film is a nitride material.
KR1020110052437A 2011-05-31 2011-05-31 Fabrication Method Of Phase Change Random Access Memory Apparatus KR20120133677A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110052437A KR20120133677A (en) 2011-05-31 2011-05-31 Fabrication Method Of Phase Change Random Access Memory Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110052437A KR20120133677A (en) 2011-05-31 2011-05-31 Fabrication Method Of Phase Change Random Access Memory Apparatus

Publications (1)

Publication Number Publication Date
KR20120133677A true KR20120133677A (en) 2012-12-11

Family

ID=47516995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052437A KR20120133677A (en) 2011-05-31 2011-05-31 Fabrication Method Of Phase Change Random Access Memory Apparatus

Country Status (1)

Country Link
KR (1) KR20120133677A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200075536A (en) * 2018-12-18 2020-06-26 한양대학교 산학협력단 Selector using schottky diode of interface with electrode and phase change random access memory including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200075536A (en) * 2018-12-18 2020-06-26 한양대학교 산학협력단 Selector using schottky diode of interface with electrode and phase change random access memory including the same

Similar Documents

Publication Publication Date Title
KR102195003B1 (en) Semiconductor diodes, variable resistance memory devices and methods of manufacturing variable resistance memory devices
US10388867B2 (en) Variable resistance memory devices
KR100684889B1 (en) Highly integrated semiconductor device and method of fabricating the same
US20150340610A1 (en) Variable resistance memory devices and methods of manufacturing the same
US20130016555A1 (en) Semiconductor intergrated circuit device, method of manufacturing the same, and method of driving the same
US10236444B2 (en) Variable resistance memory device and method of manufacturing the same
US10468594B2 (en) Variable resistance memory devices
US20120305875A1 (en) Phase-change random access memory device and method of manufacturing the same
KR20150090472A (en) Variable resistance memory devices and methods of manufacturing the same
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
KR100935591B1 (en) Phase-Change Memory Device Being Able To Improve Contact Resistance And Reset Current And Method of Manufacturing The Same
US9190613B2 (en) Variable resistance memory device including phase change area defined by spacers
US20160225985A1 (en) Variable resistance memory device and method of manufacturing the same
KR101812687B1 (en) Method for forming resistance variable memory device
US20100243981A1 (en) Phase-change random access memory device
US8703573B2 (en) Semiconductor device and method of manufacturing the same
US10971548B2 (en) Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same
KR20130046641A (en) Phase change memory device and methods of manufacturing the same
US10403735B2 (en) Method of forming semiconductor device including P-N diode
KR20160043208A (en) Method for fabricating resistance variable memory device
KR20120133677A (en) Fabrication Method Of Phase Change Random Access Memory Apparatus
KR20110084791A (en) A method of manufacturing phase change ram having controllable contact area of bottom electrode contact
KR20110086452A (en) A method of manufacturing diode type phase change ram
KR20120012095A (en) Phase Change Random Access Memory And Fabricating The Same
KR100985757B1 (en) Method of Manufacturing Phase Change Memory Device Having Bottom Electrode Contact Layer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid