KR20120127892A - 자기 상관 수신기 및 이를 포함하는 송수신기 - Google Patents

Abstract

본 발명에 따른 자기 상관 수신기는 송신부와 수신부가 안테나를 공유하는 송수신기의 자기상관 수신기로서, 수신 신호를 입력 받아 상기 수신 신호의 크기를 소정 범위 내로 제한하여 클램핑 신호를 출력하는 클램퍼; 상기 수신 신호와 상기 클램핑 신호를 입력 받아 상기 수신 신호와 상기 클램핑 신호 사이의 차이 주파수를 갖는 신호를 출력하는 혼합기를 포함한다.

Description

자기 상관 수신기 및 이를 포함하는 송수신기 {SELF-CORRELATION RECEIVER AND TRANSCEIVER INCLUDING THE SAME}

본 발명은 무선 통신에 관한 것으로, 보다 구체적으로는 송신부와 수신부가 안테나를 공유하는 무선 통신 시스템에서 자기 상관 수신기 및 이를 포함하는 송수신기에 관한 것이다.

송신부와 수신부가 안테나를 공유하는 시스템에서는 송신부로부터의 신호가 수신부로 입력되어 수신부를 포화시키거나 고장을 야기할 수 있다. 이와 같은 시스템의 예로서 RFID(Radio-Frequency Identification) 송수신기를 들 수 있다.

종래에는 이러한 문제점을 제거하기 위해 도1에 도시된 바와 같이 수신부(100), 송신부(200) 및 안테나(300) 사이에 아이솔레이터(400:isolator) 또는 서큘레이터(circulator)를 사용하는 것이 일반적이었다.

하지만, 아이솔레이터(400) 또는 서큘레이터 등은 단일칩 시스템(SoC: System on a chip)으로 집적하기가 어려워 외부 부품을 사용해야 한다. 따라서, 폼팩터(form factor)의 증가 및 전체 시스템 면적의 증가로 인하여 생산비용이 증가하는 문제점을 야기한다.

더욱이, 아이솔레이터(400)를 사용하더라도 이의 불완전한 성능으로 인해 송신부(200)의 신호가 여전히 동일 송수신기의 수신부(100)로 누설될 수 있다. 이는 도1에서 누설신호1로 표시된다. 또한, 안테나(300)의 반사 특성으로 인하여 안테나로 전달된 송신부(200) 신호의 일부가 수신부(100)로 유입될 수 있다. 이는 도1에서 누설신호2로 표시된다.

이때, 수신부(100)로 유입되는 누설신호1 및 누설신호2의 크기는 수신부(100)가 안테나(300)를 통해서 외부로부터 수신해야 하는 외부 신호보다 매우 크다. 이로 인해 수신부(100)에서 큰 다이나믹 레인지(dynamic range)가 요구된다.

송신부(200)로부터 수신부(100)로의 누설신호1 및 2는 수신부(100)의 다이나믹 레인지를 증가시키는 것 이외에 수신부(100)의 수신 신호에서 잡음을 야기하는 단점이 있다. 이때, 상기 잡음은 상기 아이솔레이터(400) 등의 성능 이외에도 국부 발진기(LO: Local Oscillator)의 위상 잡음의 영향을 받는다.

송신부(200)의 출력 신호가 발생하는 시점의 송신부(200) 국부 발진신호의 위상 잡음 특성을 Ф_N(t)라고 정의한다. 이때, 송신부(200) 출력 신호가 수신부(100)에 유입되어 혼합기(110: mixer)에 입력되는 수신부(100) 국부 발진 신호와 결합하는 시점에서, 수신부(100) 국부 발진 신호의 위상 잡음 특성은 Ф_N'(t) (=Ф_N(t-τ))로 나타난다. τ는 대략 송신부(200) 누설 신호가 수신부 혼합기(110)에 도달하는데 소요되는 시간을 나타낸다. 이는 도2에 도시된다. 따라서, 송수신 시스템에서 송신부(200)와 수신부(100)가 공통의 국부 발진기(500)를 사용하는 경우라도 송신부(200) 누설 신호와 수신부(100) 국부 발진 신호의 위상 잡음 특성에 차이가 발생함을 알 수 있다. 이하에서 이러한 잡음을 PN-유도 잡음(PN-induced noise)으로 지칭한다. τ가 커짐에 따라 Ф_N'(t)와 Ф_N 사이의 차이가 커진다. 따라서, τ가 커지면 PN-유도 잡음 및 수신부 잡음이 커지게 된다.

도2에서 V_N은 수신부(100)의 기저대역 잡음을 나타내며 아래와 같이 표현될 수 있다.

수학식1

여기서, 코사인(cosine)으로 표시된 전단부는 DC 오프셋(DC offset)을 나타낸다. 사인(sine)으로 표시된 후단부는 PN-유도 잡음을 나타낸다. θ는 τ와 관련된 값으로, 송신부의 신호 발생으로부터 누설 신호1 또는 누설 신호2가 수신부 혼합기(110)에 입력될 때까지의 위상 지연을 나타낸다. 이때, DC 오프셋 및 PN-유도 잡음은 각각 사인과 코사인으로 표시되기 때문에 이 둘을 동시에 최소화하는 것은 용이하지 않다. 아이솔레이터(400)와 같은 외부 소자를 사용하여 누설 신호의 크기 자체, 즉 α를 줄일 수 있지만, 전술한 바와 같이 외부 소자의 사용에는 한계가 있다.

따라서, 외부 소자를 사용함이 없이 수신부의 잡음을 줄이면서 성능이 향상된 송수신기를 제공할 필요가 있다. 또한 수신 감도를 향상시킬 필요가 있다.

본 발명은 종래 기술의 문제점 및 요구에 대응하여 안출된 것으로, 외부 소자 없이 송신부 누설 신호로 인한 수신부의 성능 저하 문제를 해결할 수 있는 자기 상관 수신기 및 이를 포함하는 송수신 시스템을 제공하는 것을 목적으로 한다. 또한, 본 발명은 위상 천이기를 이용함으로써 쿼드러쳐(quadrature) 수신기 및 이를 포함하는 쿼드러쳐 송수신기를 제공하는 것을 목적으로 한다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명에 따른 자기 상관 수신기는 송신부와 수신부가 안테나를 공유하는 송수신기의 자기상관 수신기로서, 수신 신호를 입력받아 상기 수신 신호의 크기를 소정 범위 내로 제한하여 클램핑 신호를 출력하는 클램퍼; 상기 수신 신호와 상기 클램핑 신호를 입력받아 상기 수신 신호와 상기 클램핑 신호 사이의 차이 주파수를 갖는 신호를 출력하는 혼합기를 포함한다.

본 발명에 따른 송수신기는 자기 상관 수신기를 포함하는 송신부와 수신부가 안테나를 공유하는 송수신기이다.

본 발명에 따른 송신부와 수신부가 안테나를 공유하는 쿼드러쳐 송수신기는 입력되는 신호의 위상을 천이시키는 위상 천이기, 제1 자기 상관 수신기 및 제2 자기 상관 수신기를 포함하며, 상기 제1 자기 상관 수신기 및 상기 제2 자기 상관 수신기 각각은: 수신 신호를 입력받아 상기 수신 신호의 크기를 소정 범위 내로 제한하여 클램핑 신호를 출력하는 클램퍼; 및 상기 수신 신호와 상기 클램핑 신호를 입력받아 상기 수신 신호와 상기 클램핑 신호 사이의 차이 주파수를 갖는 신호를 출력하는 혼합기를 포함한다.

본 발명에 따르면 송신부와 수신부가 안테나를 공유하는 송수신기에서 아이솔레이터 등의 외부 소자를 사용함이 없이 송신부 누설 신호로 인한 수신부의 성능 저하 문제를 해결할 수 있다. 또한, 본 발명에 따르면 수신부에 입력되는 수신 신호를 국부 발진 신호로 이용함으로써 PN-유도 잡음을 제거하게 되어 수신부의 잡음 성능을 향상시킬 수 있다. 또한, 본 발명에 따르면 수신부(100)에서 DC 차단 캐패시터를 이용함으로써 수신부(100)의 기저 대역 다이나믹 레인지를 증가시키는 문제점을 해결할 수 있다. 또한, 본 발명에 따르면 송신부와 수신부가 안테나를 공유하는 송수신기에서 45° 위상 천이기를 활용하여 수신 신호의 I/Q 검출(I/Q detection)을 구현함으로써 거리에 따른 널 포인트(Null point) 없이 수신부의 수신 감도를 유지할 수 있다.

도1은 종래의 송수신기를 나타낸다.
도2는 종래의 송수신기에서 PN-유도 잡음의 생성 과정을 나타낸다.
도3은 본 발명의 실시예에 따른 송수신기의 자기 상관 수신기를 나타낸다.
도4a 및 도4b는 도3에 따른 자기 상관 수신기에서 수신 신호 및 기저 대역 출력 신호를 예시한다.
도5는 본 발명의 실시예에 따른 자기 상관 수신기의 차동 회로도를 예시한다.
도6a 및 도6b는 도5에 따른 회로도의 입력 신호와 출력 신호를 예시한다.
도 7은 본 발명의 실시예에 따른 위상 천이기를 구비하는 쿼드러쳐 송수신기를 나타낸다.

이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 도면들 중 인용부호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 인용부호들로 표시됨을 유의해야 한다. 참고로 본 발명을 설명함에 있어서 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 발명의 실시예에서는 송신부와 수신부가 안테나를 공유하는 송수신기에서 수신부로 입력되는 수신 신호를 수신부의 국부 발진 신호로 사용함으로써 수신부의 PN-유도 잡음을 제거할 수 있다. 또한, 본 발명의 실시예에 따른 송수신 시스템은 수신단에 입력되는 송신 신호를 활용하는 구성이므로, 송신부 누설 신호를 제거하기 위해 외부 소자를 사용할 필요가 없다. 이는 본 발명의 실시예에 따른 자기 상관 수신기가 수신부의 전단부에 위치함으로써 실현될 수 있다.

도3은 본 발명의 실시예에 따른 자기 상관 수신기를 포함하는 송수신기를 나타낸다. 본 발명의 실시예에 따른 송수신기는 송신부(200), 안테나(300) 및 수신부(100)를 포함할 수 있다. 본 발명의 실시예에 따른 수신부(100)는 자기 상관 수신기(600)를 포함할 수 있다.

본 발명의 실시예에 따른 자기 상관 수신기(600)는 클램퍼(610: clamper)와 혼합기(620)를 포함하여 구성될 수 있다. 클램퍼(610)는 수신부(100)로의 수신 신호를 입력받아 수신 신호의 크기를 소정 범위 내로 제한하여 클램핑 신호를 출력한다. 도3에서 상기 클램핑 신호는 V_LO로 표시된다. 이는 상기 클램핑 신호가 수신부(100)의 국부 발진 신호의 역할을 수행하기 때문이다. 혼합기(620)는 수신 신호와 클램핑 신호(V_LO)를 입력받아 상기 수신 신호와 상기 클램핑 신호 사이의 차이 주파수를 갖는 신호를 출력한다.

본 발명의 실시예에 따른 자기 상관 수신기(600)는 수신부(100)의 전단부(front end)를 구성한다. 수신부(100)의 수신 신호, 즉 자기 상관 수신기(600)에 입력되는 수신 신호는 동일 송수신기의 송신부(200)로부터의 송신 신호(V_TX)와 안테나를 통해 입력되는 외부 신호(V_TAG)를 포함한다. 본 명세서에서 외부 신호(V_TAG)로서 ASK(Amplitude Shift Keying) 변조된 신호를 예를 들어 설명한다. 이때, 수신부(100)에서 관심 있는 정보를 포함하는 신호는 상기 외부 신호(V_TAG)이고 상기 송신 신호(V_TX)는 수신부(100)에서는 관심이 없는 잡음에 해당한다.

송신 신호(V_TX)와 외부 신호(V_TAG)를 포함하는 수신 신호(V_RX)가 수신부(100)로 입력된다. 상기 수신 신호(V_RX)는 수신부(100)의 전단부인 자기 상관 수신기(600)에 가장 먼저 입력된다. 상기 수신 신호(V_RX)는 도4a에 도시된 바와 같이 나타낼 수 있다. 즉, 고주파수의 송신 신호(V_TX)에 외부 신호(V_TAG)의 정보가 실린 형상을 가질 수 있다. 일반적으로 송신 신호(V_TX)는 외부 신호(V_TAG)에 비해 매우 큰 값을 갖는다.

이러한 수신 신호(V_RX)가 자기 상관 수신기(600)의 클램퍼(610)에 입력된다. 상기 클램퍼(610)는 수신 신호(V_RX)의 크기를 소정 범위 내로 제한하도록 설계될 수 있다. 도4a에 도시된 수신 신호(V_RX)를 예로 설명하면, 상기 소정 범위는 수신 신호(V_RX)의 포락선의 최저 크기 이내로 설정될 수 있다. 따라서, 상기 클램퍼(610)로부터의 클램핑 신호는 송신 신호(V_TX)와 거의 같아지게 된다. 바람직한 경우 상기 클램퍼(610)로부터의 클램핑 신호(V_LO)는 송신 신호(V_TX)의 주파수와 동일한 주파수를 가질 수 있다.

상기 클램퍼(610)로부터의 클램핑 신호(V_LO) 및 수신 신호(V_RX)가 혼합기(620)에 입력된다. 본 발명의 실시예에 따른 상기 혼합기(620)는 주파수 하향 변환 혼합기로서 두 개의 입력되는 신호들의 차이 주파수를 갖는 신호를 출력한다. 즉, 클램핑 신호(V_LO)와 수신 신호(V_RX)의 차이 주파수를 갖는 신호가 출력된다. 수신 신호(V_RX)는 도4a에 도시된 바와 같이 송신 신호(V_TX)와 외부 신호(V_TAG)가 합해진 신호이다. 클램핑 신호(V_LO)는 송신 신호(V_TX)와 동일한 신호이다. 따라서, 수신 신호(V_RX)와 클램핑 신호(V_LO)가 혼합기(620)에 입력되면 도4a에 도시된 신호에서 송신 신호가 제거된 저주파의 포락선 신호가 혼합기(620)로부터 출력될 수 있다. 이때, 본 발명의 실시예에 따른 혼합기(620)는 송신부(200)의 출력 파워로 인해 포화되지 않을 정도의 높은 선형성을 갖는 것이 필요하다.

따라서 본 발명의 실시예에 따른 자기 상관 수신기(600)은 입력되는 수신 신호(V_RX)에서 원하는 정보를 포함하는 외부 신호(V_TAG)의 포락선만을 출력하는 포락선 검출기와 같은 동작을 수행할 수 있게 된다.

송수신기에서 본 발명의 실시예에 따른 자기 상관 수신기(600)를 이용하는 경우, 수신부(100)에 입력된 송신 신호(V_TX)가 그 자체로서 수신부(100)에서의 국부 발진 신호의 역할을 수행하게 된다. 따라서, 송신부의 누설 신호와 수신부의 국부 발진 신호 사이의 위상 잡음 특성 차이로 인한 PN-유도 잡음이 본 발명의 실시예에 따른 수신부에서는 발생하지 않는다.

본 발명의 실시예에 따른 자기 상관 수신기(600)는 혼합기(620)의 출력단에 DC 오프셋(DC offset)을 제거할 수 있는 DC 차단 캐패시터(630)를 더 포함할 수 있다. 이와 같이 DC 차단 캐패시터(630)를 이용함으로써 기저 대역 영역의 다이나믹 레인지(dynamic range)가 커져야 하는 문제점도 해결될 수 있다. 본 발명의 실시예에 따른 DC 차단 캐패시터(630)를 포함하는 자기 상관 수신기(600)의 최종 출력 신호는 기저 대역 신호(V_BB)로서 도4b에 도시된 바와 같은 형상을 가질 수 있다. 즉, 상기 최종 출력되는 신호(V_BB)는 외부 신호(V_TAG)의 정보를 포함하는 기저 대역 신호이다.

도5는 본 발명의 실시예에 따른 자기 상관 수신기(600)를 구현하는 차동 회로도의 일 예를 나타낸다. 도5에 도시된 바와 같이, 본 발명의 실시예에 따른 클램퍼(610) 및 혼합기(620)는 양파 정류기(positive wave rectifier)와 부파 정류기(negative wave rectifier)를 포함하여 구성될 수 있다. 양파 정류기는 서로 게이트 단이 연결된 두 개의 PMOS 트랜지스터(M1, M2)를 포함하여 구성될 수 있다. 부파 정류기는 서로 게이트 단이 연결된 두 개의 NMOS 트랜지스터(M3, M4)를 포함하여 구성될 수 있다.

이와 같이 양파 정류기 및 부파 정류기를 상보적으로 함께 사용하여 전파 정류기(full wave rectifier)를 구성함으로써 회로의 변환 이득(conversion gain)을 2배 증가시키고 입력 신호를 차동 시그널링(differential signaling)할 수 있다. 즉, 입력 신호로서 V_{IN +}와 V_{IN -} 신호가 입력되고 출력 신호로서 V_{OUT +}와 V_{OUT -} 신호가 출력될 수 있다.

도6a 및 도6b에는 도5에 따른 회로도에 입력되는 차동 입력 신호(V_{IN +}, V_{IN -})와 차동 출력 신호(V_{OUT +}, V_{OUT -})를 예시한다.

또한, 양파 정류기의 PMOS 트랜지스터(M1, M2)의 게이트단에 DC 바이어스(DC bias)로서 GND(ground) 신호를 인가하고, 부파 정류기의 NMOS 트랜지스터(M3, M4)의 게이트단에 DC 바이어스로서 V_DD 신호를 인가한 것이 도5에 도시된다. 양파 정류기의 처리 가능한 최대 신호의 크기는 V_DD-V_bias이다. 따라서, 이 경우 양파 정류기의 처리 가능한 최대 신호의 크기는 V_DD-GND로서 V_DD의 크기를 갖는다. 부파 정류기의 처리 가능한 최대 신호의 크기는 V_bias-GND이다. 따라서, 이 경우 부파 정류기의 처리 가능한 최대 신호의 크기는 V_DD-GND로서 V_DD의 크기를 갖는다. 이와 같이 서로 다른 DC 바이어스를 양파 정류기와 부파 정류기에 인가함으로써 처리할 수 있는 수신 신호의 크기가 커질 수 있다. 따라서, 상기 자기 상관 수신기에 입력되는 차동 수신 신호(V_{IN +}, V_{IN -})의 최대 크기는 V_DD의 2배에 해당한다.

또한, 도5의 회로도의 출력단에는 각각 DC 차단 캐패시터가 구비되어 차동 출력 신호 각각의 DC 오프셋을 제거함을 알 수 있다.

도 7은 본 발명의 실시예에 따른 위상 천이기를 구비하는 쿼드러쳐 송수신기를 나타낸다. 본 발명의 다른 실시예에 따른 송수신기는 제1 자기 상관 수신기(600A) 및 제2 자기 상관 수신기(600B)를 포함할 수 있다.

제1자기 상관 수신기(600A) 및 제2자기 상관 수신기(600B)는 각각 클램퍼(610A, 610B) 및 혼합기(620A, 620B)를 포함한다. 또한, 제1자기 상관 수신기(600A) 및 제2자기 상관 수신기(600B)는 각각 혼합기(620A, 620B)의 출력 신호로부터 DC 오프셋을 제거하는 DC 차단 캐패시터(630A, 630B)를 더 포함할 수 있다.

제1자기 상관 수신기(600A) 및 제2자기 상관 수신기(600B)는 도3과 관련하여 설명된 자기 상관 수신기(600)와 그 기능 및 작용이 동일하므로 이에 대한 상세한 설명은 생략한다.

다만, 제1자기 상관 수신기(600A)의 수신 신호(V_RXA)로는 안테나(300)를 통한 외부 신호(V_TAG)와 위상 천이기(700)를 통과한 송신 신호(V_TX∠45°)가 입력된다. 제2자기 상관 수신기(600B)의 수신 신호(V_RXB)로는 위상 천이기(700)를 통과한 외부 신호(V_TAG∠45°)와 송신부(200)로부터의 송신 신호(V_TX)가 입력된다. 이때, 위상 천이기(700)는 45° 위상 천이기일 수 있다.

이와 같이, 두 개의 자기 상관 수신기(600A, 600B)를 구비하고 각각의 자기 상관 수신기에 수신 신호로서 V_TX∠45° 및 V_TAG 신호 쌍, 그리고 V_TX 및 V_TAG∠45° 신호 쌍을 입력함으로써 V_TAG의 외부 신호를 전송하는 외부 송신기와 수신기의 거리에 관계없이 수신부(100)의 수신 감도를 유지할 수 있다.

예컨대, 위상 천이된 송신 신호(V_TX)와 외부 신호(V_TAG)가 90°의 위상 차이가 나는 경우에, I-phase 경로의 수신 신호 쌍(V_TX∠45° 및 V_TAG)으로 외부 신호(V_TAG)를 정확히 검출하는 것은 불가능하다. 하지만, Q-phase 경로의 다른 수신 신호 쌍(V_TX 및 V_TAG∠45°)을 이용하는 경우 외부 신호가 송신 신호와 정렬되어 외부 신호(V_TAG)가 검출될 수 있다.

제1자기 상관 수신기(600A)의 최종 출력 신호는 정위상의 기저 대역 신호(V_{I , OUT})일 수 있다. 제2자기 상관 수신기(600B)의 최종 출력 신호는 직각위상의 기저 대역 신호(V_{Q , OUT})일 수 있다.

이와 같이 위상 천이기(700)를 이용하여 두 가지의 수신 신호 쌍을 제1자기 상관 수신기(600A) 및 제2자기 상관 수신기(600B)에 입력함으로써 송신 신호(V_TX)와 외부 신호(V_TAG) 사이의 위상 차이에 무관하게 외부 신호(V_TAG)를 검출할 수 있게 된다.

이상 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 : 수신부 200 : 송신부
300: 안테나 400: 아이솔레이터
500: 국부 발진기 600: 자기 상관 수신기
610: 클램퍼, 620: 혼합기, 630: DC 차단 캐패시터
700: 위상 천이기

Claims (15)

1. 송신부와 수신부가 안테나를 공유하는 송수신기의 자기상관 수신기로서,
   수신 신호를 입력받아 상기 수신 신호의 크기를 소정 범위 내로 제한하여 클램핑 신호를 출력하는 클램퍼;
   상기 수신 신호와 상기 클램핑 신호를 입력받아 상기 수신 신호와 상기 클램핑 신호 사이의 차이 주파수를 갖는 신호를 출력하는 혼합기를 포함하는 자기 상관 수신기.
2. 제1항에 있어서,
   상기 혼합기의 출력 신호에서 DC 신호를 제거하는 DC 차단 캐패시터를 더 포함하는 것을 특징으로 하는 자기 상관 수신기.
3. 제1항에 있어서,
   상기 수신 신호는 상기 송신부로부터의 제1신호와 상기 안테나를 통한 제2신호를 포함하는 것을 특징으로 하는 자기 상관 수신기.
4. 제3항에 있어서,
   상기 클램핑 신호는 상기 제1신호와 동일하고, 상기 혼합기의 출력 신호는 상기 수신 신호의 포락선 신호인 것을 특징으로 하는 자기 상관 수신기.
5. 제3항에 있어서,
   상기 제2신호는 ASK 변조된 신호인 것을 특징으로 하는 자기 상관 수신기.
6. 제1항에 있어서,
   상기 클램퍼 및 상기 혼합기는 서로 게이트단이 연결된 두 개의 PMOS 트랜지스터를 포함하는 양파 정류기 및 서로 게이트단이 연결된 두 개의 NMOS 트랜지스터를 포함하는 부파 정류기를 포함하여 구성되는 것을 특징으로 하는 자기 상관 수신기.
7. 제1항 내지 제6항 중 어느 한 항에 따른 자기 상관 수신기를 포함하는 송신부와 수신부가 안테나를 공유하는 송수신기.
8. 송신부와 수신부가 안테나를 공유하는 쿼드러쳐 송수신기로서:
   입력되는 신호의 위상을 천이시키는 위상 천이기, 제1 자기 상관 수신기 및 제2 자기 상관 수신기를 포함하며,
   상기 제1 자기 상관 수신기 및 상기 제2 자기 상관 수신기 각각은:
   수신 신호를 입력받아 상기 수신 신호의 크기를 소정 범위 내로 제한하여 클램핑 신호를 출력하는 클램퍼; 및
   상기 수신 신호와 상기 클램핑 신호를 입력받아 상기 수신 신호와 상기 클램핑 신호 사이의 차이 주파수를 갖는 신호를 출력하는 혼합기를 포함하는 쿼드러쳐 송수신기.
9. 제8항에 있어서,
   상기 제1 자기 상관 수신기에는 상기 송신부로부터의 제1신호 및 상기 안테나를 통한 제2신호가 제1 수신 신호로서 입력되고,
   상기 제2 자기 상관 수신기에는 상기 송신부로부터의 제3신호 및 상기 안테나를 통한 제4신호가 제2 수신 신호로서 입력되며,
   상기 제1신호 및 상기 제4신호는 상기 위상 천이기를 통과한 신호인 것을 특징으로 하는 쿼드러쳐 송수신기.
10. 제9항에 있어서,
    상기 위상 천이기는 상기 송수신기에 통합된 것을 특징으로 하는 쿼드러쳐 송수신기.
11. 상기 제9항에 있어서,
    상기 위상 천이기는 45° 위상 천이기인 것을 특징으로 하는 쿼드러쳐 송수신기.
12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 자기 상관 수신기 및 상기 제2상관 수신기는 각각 상기 혼합기의 출력 신호에서 DC 신호를 제거하는 DC 차단 캐패시터를 더 포함하는 것을 특징으로 하는 쿼드러쳐 송수신기.
13. 제9항에 있어서,
    상기 제1 자기 상관 수신기에서, 상기 클램핑 신호는 상기 제1신호와 동일하고 상기 혼합기의 출력 신호는 상기 제1 수신 신호의 포락선 신호이며,
    상기 제2 자기 상관 수신기에서, 상기 클램핑 신호는 상기 제3신호와 동일하고 상기 혼합기의 출력 신호는 상기 제2 수신 신호의 포락선 신호인 것을 특징으로 하는 쿼드러쳐 송수신기.
14. 제9항에 있어서,
    상기 제2신호 및 상기 제4신호 ASK 변조된 신호인 것을 특징으로 하는 쿼드러쳐 송수신기.
15. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 클램퍼 및 상기 혼합기는 서로 게이트단이 연결된 두 개의 PMOS 트랜지스터를 포함하는 양파 정류기 및 서로 게이트단이 연결된 두 개의 NMOS 트랜지스터를 포함하는 부파 정류기를 포함하여 구성되는 것을 특징으로 하는 쿼드러쳐 송수신기.

Images