KR20120126192A - Fabrication method of nanochannel using chemical vapor deposition and planarization process - Google Patents

Fabrication method of nanochannel using chemical vapor deposition and planarization process Download PDF

Info

Publication number
KR20120126192A
KR20120126192A KR1020110043810A KR20110043810A KR20120126192A KR 20120126192 A KR20120126192 A KR 20120126192A KR 1020110043810 A KR1020110043810 A KR 1020110043810A KR 20110043810 A KR20110043810 A KR 20110043810A KR 20120126192 A KR20120126192 A KR 20120126192A
Authority
KR
South Korea
Prior art keywords
layer
substrate
nanochannel
thickness
forming
Prior art date
Application number
KR1020110043810A
Other languages
Korean (ko)
Inventor
최중범
이종진
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020110043810A priority Critical patent/KR20120126192A/en
Publication of KR20120126192A publication Critical patent/KR20120126192A/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Micromachines (AREA)

Abstract

PURPOSE: A method for manufacturing a nanochannel using a planarization process and a chemical vapor deposition process is provided to maximize the uniformity of product by replacing an etching process with a planarization process. CONSTITUTION: A first layer(200) is formed on the upper surface of a first substrate(100). A buffer layer is formed on the upper surface of the first substrate. The thickness of the first layer is greater than or equal to the depth of a nanochannel or the sum of the depth of the nanochannel and the thickness of a second layer. The thickness of the second layer becomes the width of the nanochannel. The thickness of a third layer(400) is arbitrarily determined.

Description

화학기상증착 및 평탄화 공정을 이용한 나노채널 제작방법 {Fabrication method of nanochannel using chemical vapor deposition and planarization process}Fabrication method of nanochannel using chemical vapor deposition and planarization process

본 발명은 화학기상증착(CVD; Chemical Vapor Deposition) 및 평탄화(Planarization) 공정을 이용한 나노채널 제작방법에 대한 것으로서, 더욱 상세하게는, 원자층증착(ALD; Atomic Layer Deposition) 등을 포함하는 화학기상증착으로 나노채널의 폭을 제어하고, 평탄화를 이용하여 나노채널을 높이를 제어하여 수 옹스트롬(Angstrom)부터 수백 마이크로미터에 이르는 크기의 나노채널을 수 옹스트롬 내지 수 나노미터의 정밀도로 제작할 수 있는 방법을 제시한다.The present invention relates to a method for fabricating nanochannels using chemical vapor deposition (CVD) and planarization processes, and more particularly, to chemical vapor deposition including atomic layer deposition (ALD). By controlling the width of nanochannels by evaporation and controlling the height of nanochannels by planarization, nanochannels ranging in size from several Angstroms to hundreds of micrometers can be manufactured with precision of several Angstroms to several nanometers. To present.

연산장치 및 메모리소자 등으로 활용되는 이온트랜지스터(Ion transistor)부터 암, 항원, 항체 등의 생체물질을 감지하는 바이오센서에 이르기까지 나노채널의 활용 범위는 매우 다양하다. 이온트랜지스터, 바이오센서 등 나노채널을 기반으로 하는 다양한 소자의 안정적이고 신뢰성 있는 동작을 위해서는 정확한 크기의 나노채널 구현이 필수적이다. 통상의 나노채널 제작방법은 리소그래피(Lithography)로 채널의 폭에 해당하는 부분의 레지스트(Resist)를 제거한 후 채널 깊이로 식각하여 원하는 폭과 깊이의 채널을 형성한다.Nanochannels are widely used in applications ranging from ion transistors used in computing devices and memory devices to biosensors that detect biological materials such as cancer, antigens, and antibodies. Accurate size of nanochannels is essential for stable and reliable operation of various devices based on nanochannels such as ion transistors and biosensors. Conventional nanochannel fabrication method uses a lithography (Liithography) to remove the resist (resist) of the portion corresponding to the width of the channel (etch) to the channel depth to form a channel of the desired width and depth.

리소그래피로 채널의 폭에 해당하는 부분의 레지스트(Resist)를 제거한 후 채널 깊이로 식각하여 원하는 폭과 깊이의 채널을 형성하는 통상의 나노채널 제작방법으로는 정밀하고 정확한 크기의 나노채널을 제작할 수 없다.Lithography removes the resist in the area corresponding to the width of the channel and then etches it to the channel depth to form a channel with the desired width and depth. .

통상의 리소그래피로 얻을 수 있는 패턴의 크기는 수십 나노미터 정도인데, 반복하여 리소그래피를 수행할 경우 매 회 얻는 패턴의 폭은 수 나노미터 이상의 편차를 가지며, 하나의 패턴도 길이 방향으로 수 나노미터 정도의 편차를 갖는다. 이처럼 리소그래피로 얻는 패턴의 형태는 그대로 채널의 폭으로 반영되므로 수 나노미터 이상의 편차를 갖는 나노채널을 얻게 된다.The size of a pattern obtained by conventional lithography is about several tens of nanometers. When repeated lithography is performed, the width of a pattern obtained every time has a deviation of several nanometers or more, and a single pattern also has several nanometers in the length direction. Has a deviation of. Since the shape of the pattern obtained by lithography is directly reflected in the width of the channel, nanochannels having a deviation of several nanometers or more are obtained.

리소그래피로 채널의 폭에 해당하는 패턴을 얻은 후에는 식각을 통해 채널의 깊이를 결정한다. 식각을 통해 형성된 채널의 깊이는 식각 공정이 갖는 공정 오차범위만큼의 오차를 갖는다. 일반적으로 식각공정의 불균일도는 수 퍼센트 정도이다.After lithography obtains a pattern that corresponds to the width of the channel, the depth of the channel is determined by etching. The depth of the channel formed through etching has an error as much as the process error range of the etching process. In general, the nonuniformity of the etching process is several percent.

반도체 공정 중 리소그래피와 식각은 상대적으로 오차가 큰 공정이므로 이들 공정을 기반으로 하여 제작된 나노채널은 상대적으로 큰 오차를 갖게 되므로 신뢰도 있는 나노채널 기반 소자의 제작이 어렵다.Since lithography and etching are relatively error-prone processes in the semiconductor process, nanochannels based on these processes have relatively large errors, making it difficult to manufacture reliable nanochannel-based devices.

또한 리소그래피로 얻을 수 있는 패턴의 크기는 수십 나노이터 이상이므로 수 나노미터 크기의 패턴을 제작하기는 현실적으로 매우 어렵다.In addition, since the size of the pattern that can be obtained by lithography is more than tens of nanometers, it is very difficult to produce a pattern of several nanometers.

통상의 나노채널 제조방법은 리소그래피로 채널의 폭을 결정하고, 식각으로 패널의 깊이를 결정한다.Conventional nanochannel fabrication methods use lithography to determine the width of a channel and etch to determine the depth of the panel.

반면 본 발명에서는 화학기상증착으로 형성된 막의 두께로 채널의 폭을 결정하고, 평탄화 공정으로 채널의 깊이를 결정한다.On the other hand, in the present invention, the width of the channel is determined by the thickness of the film formed by chemical vapor deposition, and the depth of the channel is determined by the planarization process.

화학기상증착은 옹스트롬 수준의 정밀도로 막의 두께를 제어할 수 있으며, 평탄화 공정 역시 평탄화 정도를 옹스트롬 수준으로 제어할 수 있다.Chemical vapor deposition can control the thickness of the film with an angstrom level of precision, and the planarization process can also control the degree of planarization to the angstrom level.

상대적으로 오차가 큰 리소그래피와 식각을 오차가 작은 화학기상증착 및 평탄화 공정으로 대체함으로써 옹스트롬 수준의 정밀도 및 균일도를 갖는 나노채널을 제작할 수 있다.By replacing relatively error lithography and etching with chemical error deposition and planarization processes with low errors, nanochannels with angstrom-level precision and uniformity can be fabricated.

도 1은 제1기판(100)에 제1층(200)을 형성한 상태를 나타낸 단면도
도 2는 제1층(200)을 부분적으로 식각한 상태를 나타낸 단면도
도 3은 제2층(300)을 증착한 상태를 나타낸 단면도
도 4는 제3층(400)을 증착한 상태를 나타낸 단면도
도 5는 제1층(200)이 드러나도록 평탄화한 상태를 나타낸 단면도
도 6은 제4층(500)을 증착한 상태를 나타낸 단면도
도 7은 제2기판(101)을 부착한 상태를 나타낸 단면도
도 8은 제1기판(100)을 제거하기 위해 제2기판(101)이 아래를 향하도록 둔 상태를 나타난 단면도
도 9는 제1기판(100)을 제거한 상태를 나타낸 단면도
도 10은 제3층(400)이 드러나도록 평탄화한 상태를 나타낸 단면도
도 11은 제2층(300)을 제거한 상태를 나타난 단면도
도 12는 도 11의 투시도
도 13은 제6층(700)을 추가로 형성하여 제작한 나노채널을 나타낸 투시도1 is a cross-sectional view illustrating a state in which a first layer 200 is formed on a first substrate 100.
2 is a cross-sectional view illustrating a state in which the first layer 200 is partially etched.
3 is a cross-sectional view showing a state in which the second layer 300 is deposited.
4 is a cross-sectional view showing a state in which the third layer 400 is deposited.
5 is a cross-sectional view illustrating a planarized state in which the first layer 200 is exposed.
6 is a cross-sectional view showing a state in which the fourth layer 500 is deposited.
7 is a cross-sectional view showing a state in which the second substrate 101 is attached.
8 is a cross-sectional view showing a state in which the second substrate 101 is placed downward to remove the first substrate 100.
9 is a cross-sectional view showing a state in which the first substrate 100 is removed.
10 is a cross-sectional view illustrating a planarized state in which the third layer 400 is exposed.
11 is a cross-sectional view showing a state in which the second layer 300 is removed.
12 is a perspective view of FIG. 11
FIG. 13 is a perspective view illustrating nanochannels formed by further forming a sixth layer 700.

도 1부터 도 7에 걸쳐 도시된 바와 같이 나노채널 제작과정 초반부에는 제1기판(100)을 핸들 웨이퍼(Handle wafer)로 삼아 공정을 진행하게 된다. 하지만 도 7에 도시된 것과 같이 제2기판(101)이 가장 상부에 부착 또는 증착되고, 도 8부터 도 13에 걸쳐 도시된 것과 같이 나노채널 제작과정 후반부에는 제2기판(101)이 핸들 웨이퍼의 역할을 하고, 제1기판(100)은 제거된다. 제1기판(100)을 제거할 수 있는 다양한 방법이 존재하는데, 수직방향으로 식각되는 특징을 갖는 건식 식각 또는 식각률 차이를 이용한 습식 식각으로 제거하거나, 표면에 버퍼층(Buffer layer)이 형성된 제1기판(100)으로 초반 공정을 진행한 후에 제1기판(100)을 제거하는 단계에서 버퍼층만 식각되는 용액에 담가 제1기판(100)을 분리하거나, 제1기판(100) 표면으로부터 소정의 깊이에 수소 등의 이온을 주입하고 열처리(Annealing)한 후 초반 공정을 진행하고 제1기판(100)을 제거하는 단계에서 열처리 등을 통해 떼어내는 스마트 컷(Smart cut) 방법으로 분리할 수도 있다. 제1기판(100) 제거에 사용될 방법에 따라 제1기판(100) 표면에 버퍼층을 형성하거나, 표면 근방에 불순물을 주입하는 단계를 추가할 수 있다.As shown in FIGS. 1 to 7, the first process of manufacturing the nanochannel is performed by using the first substrate 100 as a handle wafer. However, as shown in FIG. 7, the second substrate 101 is attached or deposited at the top, and as shown in FIGS. 8 to 13, the second substrate 101 is formed at the end of the nanochannel fabrication process. Serves, and the first substrate 100 is removed. There are various methods of removing the first substrate 100. The first substrate may be removed by dry etching having a characteristic of being vertically etched or wet etching using an etch rate difference, or a buffer layer formed on a surface thereof. In the step of removing the first substrate 100 after the initial process, the substrate 100 is immersed in a solution in which only the buffer layer is etched, or the first substrate 100 is separated from the surface of the first substrate 100. After implanting ions such as hydrogen and annealing, the initial process may be performed, and the first substrate 100 may be removed by a smart cut method that is removed through heat treatment. Depending on the method used to remove the first substrate 100, a buffer layer may be formed on the surface of the first substrate 100, or an impurity may be added to the vicinity of the surface.

도 1에 도시된 바와 같이 제1기판(100) 상부 표면에 제1층(200)을 형성한다. 제1층(200)의 두께의 일부 또는 전부가 나노채널의 깊이에 대응되므로 제1층(200)의 두께는 제작하고자하는 나노채널의 깊이 또는 나노채널의 깊이와 제2층(300)의 두께의 합보다 크거나 같아야한다.As shown in FIG. 1, the first layer 200 is formed on the upper surface of the first substrate 100. Since part or all of the thickness of the first layer 200 corresponds to the depth of the nanochannel, the thickness of the first layer 200 may be the depth of the nanochannel or the depth of the nanochannel and the thickness of the second layer 300 to be manufactured. Must be greater than or equal to

이어서, 도 2에 도시된 바와 같이 제1층(200)을 부분적으로 제거한다. 비록 도 2에서는 정확히 제1기판(100)이 드러나도록 식각된 상태를 보이고 있으나 나노채널의 깊이 또는 나노채널의 깊이와 제2층(300)의 두께의 합 이상으로 식각한다면 동일한 결과를 얻을 수 있으므로 제1층(200)과 제1기판(100)의 경계면 위 또는 아래에서 식각이 중단되어도 무방하다.Subsequently, the first layer 200 is partially removed as shown in FIG. 2. Although the first substrate 100 is precisely etched in FIG. 2, the same result can be obtained by etching more than the depth of the nanochannel or the sum of the depth of the nanochannel and the thickness of the second layer 300. The etching may be stopped on or below the interface between the first layer 200 and the first substrate 100.

다음으로 도 3에 도시된 바와 같이 제2층(300)을 증착한다. 이때 제2층(300)의 두께가 나노채널의 폭이 되므로 제작하고자하는 나노채널의 폭과 동일한 두께로 제2층(300)을 형성한다.Next, as shown in FIG. 3, the second layer 300 is deposited. In this case, since the thickness of the second layer 300 becomes the width of the nanochannel, the second layer 300 is formed to have the same thickness as that of the nanochannel to be manufactured.

그리고 도 4에 도시된 바와 같이 제 3층(400)을 형성한다. 최종 형성되는 나노채널의 형태는 제3층(400)의 두께와 무관하므로 제3층(400)의 두께는 임의로 결정해도 무방하다. 하지만 나노채널의 두께 측정 및 평탄화 공정의 용이함 때문에 제3층(400)의 낮은 부분의 높이가 제1층(200)의 높이보다 높도록 형성하는 것이 바람직하다.As shown in FIG. 4, a third layer 400 is formed. Since the final nanochannel shape is independent of the thickness of the third layer 400, the thickness of the third layer 400 may be arbitrarily determined. However, it is preferable to form the height of the lower portion of the third layer 400 higher than the height of the first layer 200 because of the ease of thickness measurement and planarization process of the nanochannel.

도 5에 도시된 바와 같이 제1층(200)이 드러나도록 평탄화공정을 적용한다. 평탄화를 위한 어떠한 공정도 적용가능하나 균일도가 가장 우수한 CMP(Chemical-Mechanical Polish)를 이용하는 것이 가장 바람직하며, 제1층(200) 또는 제3층(400)의 두께를 엘립소미터(Ellisometer) 등으로 측정하여 평탄화공정 완료 시점을 결정할 수 있다.As shown in FIG. 5, a planarization process is applied to expose the first layer 200. Although any process for planarization is applicable, it is most preferable to use CMP (Chemical-Mechanical Polish) having the best uniformity, and the thickness of the first layer 200 or the third layer 400 may be reduced by using an ellipsometer or the like. By measuring it can be determined when the planarization process is completed.

다음으로 도 6에 도시된 바와 같이 제4층(500)을 형성한다. 제1층(200)과 제3층(400)은 나노채널의 옆면을, 제4층(500)은 나노채널의 바닥면을 형성하게 되므로 상기 층을 이루는 물질은 나노채널 내부를 통과하게 될 용액에 의해 부식 및 용해되지 않으면, 나노채널 내부를 통과하는 물질을 흡착하지 않는 물질이어야 한다. 만약 제1층(200), 제3층(400)을 이루는 물질에 제2기판(101)을 부착 또는 증착하는 것이 용이하며, 제2기판(101)이 나노채널 내부를 통과하는 용액, 물질 등과 호환되고, 추후 제2층(300)을 제거할 때 적용되는 식각공정에 대해 반응도가 낮다면 제4층(500)의 형성 단계는 생략할 수 있다. 하지만 상기 조건이 모두 만족되지 못한다면 반드시 제4층(500)을 형성하여야 하며, 제4층(500)에 직접 제2기판(101)을 부착 또는 증착하는 것이 용이하지 않다면 추가로 제5층(600)을 형성하는 단계를 포함해야한다. 만약 제4층(500), 제5층(600) 모두 형성하지 않는 경우 현 단계에서 제2층(300)을 제거한 후 다음 단계에서 제2기판(101)을 부착할 수도 있다.Next, as shown in FIG. 6, a fourth layer 500 is formed. Since the first layer 200 and the third layer 400 form side surfaces of the nanochannels, and the fourth layer 500 form the bottom surface of the nanochannels, the material forming the layer passes through the nanochannels. Should not corrode and dissolve by, the material must not adsorb the material passing through the nanochannel. If the second substrate 101 is easily attached or deposited on the material forming the first layer 200 and the third layer 400, the solution, material, etc., through which the second substrate 101 passes through the nanochannel, may be used. If the compatibility is low for the etching process applied when the second layer 300 is later removed, the step of forming the fourth layer 500 may be omitted. However, if all of the above conditions are not satisfied, the fourth layer 500 must be formed. If it is not easy to attach or deposit the second substrate 101 directly on the fourth layer 500, the fifth layer 600 is additionally formed. Should form). If neither the fourth layer 500 nor the fifth layer 600 is formed, the second substrate 101 may be attached in the next step after removing the second layer 300 in the present step.

이어서, 도 7에 도시된 바와 같이 제2기판(101)을 부착 또는 증착한다. 일정 두께 이상을 증착하거나 새로운 웨이퍼를 부착(Wafer bonding)하여 핸들 웨이퍼로서 기계적으로 지지할 수 있도록 한다.Subsequently, as illustrated in FIG. 7, the second substrate 101 is attached or deposited. By depositing a certain thickness or by attaching a new wafer (wafer bonding), it can be mechanically supported as a handle wafer.

도 8은 제2기판(101)을 핸들 웨이퍼로 쓰는 동시에 제1기판(100)을 제거하기 위해 상하를 뒤바꾼 상태를 나타낸다.FIG. 8 illustrates a state in which the second substrate 101 is used as a handle wafer and the top and bottom are reversed to remove the first substrate 100.

다음으로 도 9에 도시된 바와 같이 제1기판(100)을 제거한다. 제1층(100) 형성 전 제1기판(100)에 아무런 처리가 안된 경우 제1층(200)과 제2층(300)이 드러날 때까지 습식 또는 건식 식각 공정을 적용하고, 버퍼층이 형성되어있는 경우 버퍼층을 제거할 수 있는 용액에 담가 제1기판(100)을 분리하고, 스마트 컷을 위해 이온이 주입되어 있는 경우 열처리 등을 통해 제1기판(100)을 분리한다.Next, as shown in FIG. 9, the first substrate 100 is removed. If the first substrate 100 is not treated before the first layer 100 is formed, a wet or dry etching process is applied until the first layer 200 and the second layer 300 are exposed, and a buffer layer is formed. If present, the first substrate 100 is immersed in a solution capable of removing the buffer layer, and when the ions are injected for smart cut, the first substrate 100 is separated through heat treatment.

그리고 도 10에 도시된 바와 같이 제3층(400)이 드러나는 동시에 제2층(300)의 두께가 나노채널의 깊이와 일치하도록 평탄화 공정을 적용한다. 제2층(300)에 근접한 위치에서는 제2층(300)의 두께와 제1층(200), 제3층(400)의 두께가 동일하므로 엘립소미터 등으로 두께를 측정함으로써 정확한 제2층(300) 두께를 결정할 수 있다.As shown in FIG. 10, the planarization process is applied such that the third layer 400 is exposed and the thickness of the second layer 300 matches the depth of the nanochannel. Since the thickness of the second layer 300 is the same as the thickness of the first layer 200 and the third layer 400 at the position close to the second layer 300, the accurate second layer is measured by measuring the thickness with an ellipsometer or the like. 300 can be determined.

도 12는 나노채널의 상부가 열려있는 구조를, 도 13은 나노채널의 상부가 닫혀있는 구조를 나타낸다. 도 12와 같이 상부가 열려있는 구조가 필요한 경우에는 바로 다음 단계를 진행하면 되고, 도 13과 같이 상부가 닫혀있는 구조가 필요한 경우에는 제6층(700)을 추가로 형성한 후 다음 단계를 진행한다.12 illustrates a structure in which the upper portion of the nanochannel is open, and FIG. 13 illustrates a structure in which the upper portion of the nanochannel is closed. If a structure with an open top is required as shown in FIG. 12, the following steps may be performed. do.

마지막으로 도 11에 도시된 바와 같이 제2층(300)을 식각하여 나노채널을 제작할 수 있다. 만일 앞서 제2기판(101)을 부착하기 전에 제2층(300)을 식각한 경우 현 단계는 생략된다.Finally, as shown in FIG. 11, the nanochannel may be manufactured by etching the second layer 300. If the second layer 300 is etched before attaching the second substrate 101, the current step is omitted.

100 : 제1기판
101 : 제2기판
200 : 제1층
300 : 제2층
400 : 제3층
500 : 제4층
600 : 제5층
700 : 제6층100: first substrate
101: second substrate
200: first layer
300: second layer
400: third layer
500: the fourth layer
600: the fifth layer
700: sixth floor

Claims (6)

제1기판(100) 상부 표면에 제1층(200)을 형성하는 단계; 제1층(100)을 부분적으로 제거하는 단계; 제2층(300)을 형성하는 단계; 제3층(400)을 형성하는 단계; 제1층(200)이 드러나도록 평탄화하는 단계; 제4층(500)을 형성하는 단계; 제2기판(101)을 부착 또는 증착하는 단계; 제1기판(100)을 제거 또는 분리하는 단계; 제3층(400)이 드러나도록 평탄화하는 단계; 제2층(300)을 제거하는 단계;를 포함하는 것을 특징으로 하는 나노채널 제작방법Forming a first layer 200 on an upper surface of the first substrate 100; Partially removing the first layer (100); Forming a second layer 300; Forming a third layer 400; Planarizing the first layer 200 to be exposed; Forming a fourth layer 500; Attaching or depositing a second substrate 101; Removing or separating the first substrate 100; Planarizing the third layer 400 to be exposed; Removing the second layer 300; Nanochannel manufacturing method comprising a 제 1항에 있어서,
제1기판(100) 상부 표면에 제1층(200)을 형성하는 단계 직전에 제1기판(100) 상부에 버퍼층을 형성하거나 소정의 깊이에 이온을 주입하는 단계를 추가하는 것을 특징으로 하는 나노채널 제작방법The method of claim 1,
Immediately before the step of forming the first layer 200 on the upper surface of the first substrate 100, the method may further include forming a buffer layer on the first substrate 100 or implanting ions at a predetermined depth. How to make a channel 제 1항에 있어서,
제4층(500)을 형성하는 단계 직후에 제5층(600)을 형성하는 단계를 추가하는 것을 특징으로 하는 나노채널 제작방법 The method of claim 1,
Nanochannel fabrication method comprising the step of forming a fifth layer 600 immediately after the step of forming the fourth layer (500) 제 1항에 있어서,
제4층(500)을 형성하는 단계를 생략하거나 제2층(300)을 제거하는 단계로 대체하는 것을 특징으로 하는 나노채널 제작방법The method of claim 1,
Method of manufacturing a nanochannel, characterized in that to omit the step of forming the fourth layer 500 or to replace the step of removing the second layer (300). 제 1항에 있어서,
제2기판(101)을 부착하는 단계 직전에 웨이퍼 상부를 평탄화하는 단계를 추가하는 것을 특징으로 하는 나노채널 제작방법The method of claim 1,
Nanochannel fabrication method comprising the step of planarizing the top of the wafer immediately before the step of attaching the second substrate 101 제 1항에 있어서,
제3층(400)이 드러나도록 평탄화하는 단계 직후에 제6층(700)을 형성하는 단계를 추가하는 것을 특징으로 하는 나노채널 제작방법The method of claim 1,
Nanochannel fabrication method, characterized in that the addition of the step of forming a sixth layer 700 immediately after the planarization step so that the third layer 400 is exposed
KR1020110043810A 2011-05-11 2011-05-11 Fabrication method of nanochannel using chemical vapor deposition and planarization process KR20120126192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110043810A KR20120126192A (en) 2011-05-11 2011-05-11 Fabrication method of nanochannel using chemical vapor deposition and planarization process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110043810A KR20120126192A (en) 2011-05-11 2011-05-11 Fabrication method of nanochannel using chemical vapor deposition and planarization process

Publications (1)

Publication Number Publication Date
KR20120126192A true KR20120126192A (en) 2012-11-21

Family

ID=47511564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110043810A KR20120126192A (en) 2011-05-11 2011-05-11 Fabrication method of nanochannel using chemical vapor deposition and planarization process

Country Status (1)

Country Link
KR (1) KR20120126192A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104237313A (en) * 2013-06-18 2014-12-24 国际商业机器公司 nanochannel process and structure for bio-detection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104237313A (en) * 2013-06-18 2014-12-24 国际商业机器公司 nanochannel process and structure for bio-detection

Similar Documents

Publication Publication Date Title
CN104752229B (en) Semiconductor devices and its manufacturing method
Kim et al. A process for topographically selective deposition on 3D nanostructures by ion implantation
TWI815315B (en) Large area metrology and process control for anisotropic chemical etching
US9530654B2 (en) FINFET fin height control
JP2023145718A (en) Catalyst-enhanced pattern transfer technology
TWI523153B (en) Method of making a split gate memory cell
TWI463565B (en) A method for forming a robust top-down silicon nanowire structure using a conformal nitride and such structure
KR101456780B1 (en) Capping layer for improved deposition selectivity
US7344908B2 (en) Atomic force microscope cantilever including field effect transistor and method for manufacturing the same
US9437441B2 (en) Methods for etching substrate and semiconductor devices
TWI559383B (en) Method of forming contact structure of gate structure
US20110121446A1 (en) Fabrication of Atomic Scale Devices
US11177368B2 (en) Semiconductor arrangement
KR20120126192A (en) Fabrication method of nanochannel using chemical vapor deposition and planarization process
KR101857866B1 (en) Method for processing a carrier and method for transferring a graphene layer
JP4855255B2 (en) Manufacture of nanoscale and atomic scale devices
CN110273135A (en) Collimator, the device and method for manufacturing semiconductor device
US20170033014A1 (en) Semiconductor device and formation thereof
Karbasian Fabrication of metallic single electron transistors featuring plasma enhanced atomic layer deposition of tunnel barriers
US9773662B1 (en) Method for fabricating a fine structure
US9748152B2 (en) Semiconductor arrangement and formation thereof
Adam et al. Silicon nanowire fabrication: Silicon trimming via shallow anisotropic etching
US20160020143A1 (en) Semiconductor Devices and Fabrication Methods With Reduced Topology And Reduced Word Line Stringer Residual Material
US9691587B2 (en) Dimension measurement apparatus calibration standard and method for forming the same
Dhane In-situ electro-chemical residue sensor and process model application in rinsing and drying of nano-structures

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination