KR20120114307A

KR20120114307A - 다수의 링크로의 데이터 스트림의 역캡슐화

Info

Publication number: KR20120114307A
Application number: KR1020127018568A
Authority: KR
Inventors: 크리스토퍼 언켈; 에드윈 씨. 세임; 로렌스 엘. 부처
Original assignee: 실리콘 이미지, 인크.
Priority date: 2009-12-17
Filing date: 2010-12-14
Publication date: 2012-10-16
Also published as: CN102656851B; CN102656851A; WO2011084428A2; KR101739068B1; EP2514153A2; TW201132113A; TWI514842B; JP5981847B2; EP2514153A4; WO2011084428A3; US8325757B2; JP2013514741A; US20110150006A1

Abstract

본 발명의 실시예는 일반적으로 다수의 링크로의 데이터 스트림의 역캡슐화에 관한 것이다. 방법의 실시예는 다수의 데이터 프레임을 포함하는 데이터 스트림을 수신하는 단계 - 데이터 스트림은 각각의 데이터 프레임에서의 제1 위치에서 송신되는 제1 채널 및 제1 위치 다음에 오는 각각의 데이터 프레임에서의 제2 위치에서 송신되는 제2 채널을 포함하는 다수의 콘텐츠 데이터 채널을 갖는 제1 모드에 있고, 각각의 데이터 프레임은 콘텐츠 데이터의 시작을 나타내는 동기화 신호를 포함함 - 를 포함한다. 이 방법은 데이터 스트림을 제2 모드에서의 데이터 서브스트림으로 변환하는 단계 - 데이터 서브스트림은 제2 모드에서의 제1 채널에 대한 데이터를 전달하는 제1 데이터 서브스트림 및 제2 모드에서의 제2 채널에 대한 데이터를 전달하는 제2 데이터 서브스트림을 포함함 - 를 추가로 포함한다. 데이터 스트림을 복수의 데이터 서브스트림으로 변환하는 단계는 각각의 데이터 프레임으로부터 제2 채널을 스트리핑함으로써 제1 데이터 서브스트림을 발생하는 단계, 및 각각의 프레임으로부터 제1 채널 및 동기화 신호를 스트리핑함으로써 제2 데이터 서브스트림을 발생하고 각각의 데이터 프레임에서의 제2 채널 데이터 이전에 대체 동기화 신호를 삽입하는 단계를 포함한다. 이 방법은 제1 데이터 서브스트림을 제1 링크를 통해 제2 모드에서 전송하고 제2 데이터 서브스트림을 제2 링크를 통해 제2 모드에서 전송하는 단계를 추가로 포함한다.

Description

다수의 링크로의 데이터 스트림의 역캡슐화{DE-ENCAPSULATION OF DATA STREAMS INTO MULTIPLE LINKS}

관련 출원

이 미국 특허 출원은 2009년 12월 17일자로 출원된, 발명의 명칭이 "다수의 링크로의 데이터 스트림의 역캡슐화(De-Encapsulation of Data Streams into Multiple Links)"인 대응하는 미국 가특허 출원 제61/287,671호에 기초하여 우선권을 주장하여, 이를 참조 문헌으로서 포함한다.

본 발명의 실시예는 일반적으로 데이터 통신의 분야에 관한 것으로서, 보다 상세하게는, 다수의 링크로의 데이터 스트림의 역캡슐화에 관한 것이다.

특정의 네트워크에서, 콘텐츠 데이터는 제1 장치와 제2 장치 사이의 데이터 링크를 통해 다양한 전송 형식으로 전송될 수 있다. 예를 들어, 콘텐츠는 비디오 및 오디오 데이터를 나타낼 수 있고, 따라서 특정의 형식으로 전송되는 비디오 데이터를 포함할 수 있다.

한 일례에서, 데이터 스트림은 다중 채널의 형태로 되어 있을 수 있다. 예를 들어, 데이터는 제1 장치로부터 제2 장치로 송신되는 비디오 및 오디오 데이터 또는 기타 콘텐츠 데이터의 데이터 스트림을 포함할 수 있고, 여기서 콘텐츠 데이터는 좌채널 및 우채널을 포함하는 3차원(3D) 형식으로 캡슐화되어 있는 다수의 데이터 채널을 포함한다. 예를 들어, 데이터는 HDMI 1.4 3D 비디오의 형태로 되어 있을 수 있다. [2009년 5월 28일자로 발표된 HD 멀티미디어 인터페이스(High Definition Multimedia Interface) 1.4 규격].

그렇지만, 수신측 장치는 다중 채널 형식을 인식하지 못할 수 있다. 예를 들어, 수신측 장치 내의 수신기는 단일 채널 형식[본 명세서에서 모노(또는 2차원(2D)) 형식이라고 할 수 있음]으로 된 데이터만을 처리할 수 있을지도 모른다.

유사한 참조 번호가 유사한 구성요소를 지칭하고 있는 첨부 도면의 도면들에, 본 발명의 실시예가 제한이 아닌 일례로서 도시되어 있다.
도 1은 장치들 사이의 데이터 전송의 일 실시예를 나타낸 도면.
도 2는 데이터 전송 프로세스를 나타낸 플로우차트.
도 3은 형식 변환 칩의 일 실시예의 입력 및 출력을 나타낸 도면.
도 4는 모노 데이터 프레임으로 변환될 3차원 데이터 프레임을 나타낸 도면.
도 5는 형식 변환 실시예에 의해 생성되는 제1 데이터 서브스트림에 대한 데이터 프레임을 나타낸 도면.
도 6은 형식 변환 실시예에 의해 생성되는 제2 데이터 서브스트림에 대한 데이터 프레임을 나타낸 도면.
도 7은 형식 변환 칩의 일 실시예를 나타낸 도면.
도 8은 형식 변환 시스템의 일 실시예에서의 소스 장치의 일 실시예를 나타낸 도면.
도 9는 형식 변환 시스템의 일 실시예에서의 싱크 또는 수신측 장치의 일 실시예를 나타낸 도면.
도 10은 형식 변환 장치 또는 시스템의 일 실시예에서의 인터페이스를 나타낸 도면.
도 11은 형식 변환 시스템의 일 실시예에서의 장치의 요소들을 나타낸 도면.

요약

본 발명의 실시예는 일반적으로 다수의 링크로의 데이터 스트림의 역캡슐화에 관한 것이다.

본 발명의 제1 측면에서, 방법은 다수의 데이터 프레임을 포함하는 데이터 스트림을 수신하는 단계 - 데이터 스트림은 각각의 데이터 프레임에서의 제1 위치에서 송신되는 제1 채널 및 제1 위치 다음에 오는 각각의 데이터 프레임에서의 제2 위치에서 송신되는 제2 채널을 포함하는 다수의 콘텐츠 데이터 채널을 갖는 제1 모드에 있고, 각각의 데이터 프레임은 콘텐츠 데이터의 시작을 나타내는 동기화 신호를 포함함 - 를 포함한다. 이 방법은 데이터 스트림을 제2 모드에서의 데이터 서브스트림으로 변환하는 단계 - 데이터 서브스트림은 제2 모드에서의 제1 채널에 대한 데이터를 전달하는 제1 데이터 서브스트림 및 제2 모드에서의 제2 채널에 대한 데이터를 전달하는 제2 데이터 서브스트림을 포함함 - 를 더 포함한다. 데이터 스트림을 복수의 데이터 서브스트림으로 변환하는 단계는 각각의 데이터 프레임으로부터 제2 채널을 스트리핑함으로써 제1 데이터 서브스트림을 발생하는 단계, 및 각각의 프레임으로부터 제1 채널 및 동기화 신호를 스트리핑함으로써 제2 데이터 서브스트림을 발생하고 각각의 데이터 프레임에서의 제2 채널 데이터 이전에 대체 동기화 신호(substitute synchronization signal)를 삽입하는 단계를 포함한다. 이 방법은 제1 데이터 서브스트림을 제1 링크를 통해 제2 모드에서 전송하고 제2 데이터 서브스트림을 제2 링크를 통해 제2 모드에서 전송하는 단계를 추가로 포함한다.

본 발명의 제2 측면에서, 장치의 실시예는 데이터 프레임의 데이터 스트림을 수신하는 입력 포트 - 데이터 스트림은 각각의 데이터 프레임에서의 제1 위치에서 송신되는 제1 채널 및 제1 위치 다음에 오는 각각의 데이터 프레임에서의 제2 위치에서 전송되는 제2 채널을 포함하는 다수의 콘텐츠 데이터 채널을 갖는 제1 모드에 있고, 각각의 데이터 프레임은 콘텐츠 데이터의 시작을 나타내는 동기화 신호를 포함함 - 를 포함한다. 이 장치는 처리하기 위한 데이터를 보유하는 메모리, 제2 모드에서의 제1 채널에 대한 데이터를 전달하는 제1 데이터 서브스트림을 제공하는 제1 출력 포트; 제2 모드에서의 제2 채널에 대한 데이터를 전달하는 제2 데이터 서브스트림을 제공하는 제2 출력 포트; 및 데이터 패킷을 처리하는 처리 유닛을 추가로 포함하고, 처리 유닛에 의한 데이터의 처리는 각각의 데이터 프레임으로부터 제2 채널을 스트리핑함으로써 제1 데이터 서브스트림을 발생하는 단계, 및 각각의 프레임으로부터 제1 채널 및 동기화 신호를 스트리핑함으로써 제2 데이터 서브스트림을 발생하고 각각의 데이터 프레임에서의 제2 채널 데이터 이전에 대체 동기화 신호를 삽입하는 단계를 포함한다.

상세한 설명

일부 실시예에서, 시스템은 다중 채널을 포함하는 데이터 스트림을 개별적인 링크를 통해 전송될 다수의 데이터 서브스트림으로 역캡슐화하는 것을 제공할 수 있다. 일부 실시예에서, 제1 장치는 콘텐츠 데이터 스트림을 제2 장치로 전송할 수 있고, 데이터 스트림은 다채널 데이터(예를 들어, 3차원 데이터 등)의 스트림이다. 데이터 스트림은, 예를 들어, 오디오/비디오 데이터[HDMI™(High-Definition Multimedia Interface) 데이터 및 MHL™(Mobile HD Link) 데이터를 포함함]를 포함할 수 있고, 여기서 HDMI 및 MHL은 미압축된 디지털 데이터를 전송하는 오디오/비디오 인터페이스를 제공한다. 데이터는 전송에 앞서 암호화[HDCP™(High Bandwidth Digital Content Protection)를 이용한 암호화 등]될 수 있다. HDMI는 HDMI 규격(2009년 5월 28일자로 발표된 "High-Definition Multimedia Interface" 버전 1.4, 및 다른 이전에 및 이후에 발표된 문서를 포함함)의 규정에 의해 기술되어 있을 수 있다. MHL은 MHL 규격의 규정에 의해 기술되어 있을 수 있다. HDCP는 2006년 12월 21일에 발표된 "High-bandwidth Digital Content Protection System" 개정판 1.3, 및 다른 이전에 및 이후에 발표된 문서에 기술되어 있을 수 있다.

일부 실시예에서, 방법, 장치 또는 시스템은 데이터 스트림의 다수의 데이터 서브스트림으로의 변환을 제공할 수 있고, 각각의 데이터 서브스트림은 원래의 데이터의 채널들 중 하나의 채널을 나타낸다. 예를 들어, 데이터 스트림은 데이터 패킷들의 스트림으로 이루어져 있을 수 있고, 각각의 데이터 패킷은 다수의 콘텐츠 데이터 채널(예를 들어, 3D 데이터의 좌채널 및 우채널 등)을 포함한다. 장치는 이러한 데이터를 수신측 장치로 전송하기 위한 것일 수 있고, 여기서 수신측 장치는 모노(2D) 데이터를 수신할 수 있지만 3D 데이터를 수신할 수 없는 하나 이상의 수신기를 포함할 수 있다. 일부 실시예에서, 3D 데이터 스트림이 다수의 비3D 지원(non-3D enabled) 수신기에서 수신하도록 다수의 모노 데이터 서브스트림으로 변환 또는 역캡슐화된다. 일부 실시예에서, 데이터 서브스트림들로부터의 데이터는 결합되어 다중 채널 결과(다수의 모노 데이터 서브스트림으로부터 발생된 3D 영상 등)를 발생한다. 일부 실시예에서, 데이터 서브스트림은 원래의 데이터 스트림의 공통 캡슐화를 공유하는 비관련 데이터 서브스트림일 수 있다.

도 1은 장치들 사이의 데이터 전송의 일 실시예를 나타낸 것이다. 이 예시에서, 데이터 포트(102)를 갖는 제1 장치(100)는 데이터 포트(112)를 갖는 제2 장치(110)와 통신 연결되어 있다. 제1 장치(100)는 다수의 데이터 프레임으로 이루어져 있는 데이터 스트림을 제2 장치(110)로 전송한다. 도 1에서, 각각의 데이터 프레임(120)은 동기화 신호 또는 표시(122) 및 그 다음에 오는, 이러한 데이터 프레임으로 캡슐화되는 다수의 데이터 채널[제1 채널(124)에 대한 데이터 및 제2 채널(126)에 대한 데이터 등]을 포함한다. 데이터는 비디오 데이터(3D HDMI 비디오 데이터 등)를 포함할 수 있다. 그렇지만, 이 구성에서, 제2 장치(110)는 3D 데이터를 수신하고 처리해야만 할 것이다. 일부 실시예에서, 데이터 프레임이 3D 데이터를 포함하고 있다는 것을 나타내기 위해 데이터 스트림에 주석이 첨부된다. 일부 실시예에서, 제1 채널(124)에 대한 데이터 및 제2 채널에 대한 데이터가 비관련 데이터 스트림을 포함할 수 있다.

일부 실시예에서, 하나의 수신측 장치, 또는 다수의 수신측 장치가 데이터 스트림의 다수의 채널을 개별적으로 수신할 수 있게 해주기 위해 데이터 전송이 변환된다. 이 예시에서, 데이터 포트(152)를 갖는 제1 장치(150)는 데이터 스트림을 다수의 링크를 통해 전송될 다수의 데이터 서브스트림으로 역캡슐화하는 장치 - 이 장치는 제1 데이터 서브스트림을 수신하기 위한 제1 데이터 포트(162) 및 제2 데이터 서브스트림을 수신하기 위한 제2 데이터 포트(164)를 갖는 제2 장치(160)와 통신 연결되어 있는 형식 변환 칩(170)으로서 예시되어 있음 - 와 통신 연결되어 있다. 제1 및 제2 데이터 포트가, 이 예시에서, 단일 장치의 일부인 것으로 예시되어 있지만, 다른 실시예에서, 데이터 포트를 포함하는 개별적인 요소가 있을 수 있다.

예시된 바와 같이, 제1 데이터 포트(162)는 동기화 신호(122) 및 제1 채널 데이터(124)와 그 다음에 오는 제어 데이터/널 데이터(188) - 제2 채널 데이터(126)를 대체하였음 - 를 포함하는 데이터 프레임(180)을 수신한다. 제2 데이터 포트(164)는 제어 데이터/널 데이터(198) - 동기화 신호(122) 및 제1 채널 데이터(124)를 대체하였음 - 와 그 다음에 오는 대체 동기화 신호(192) 및 제2 채널 데이터(126)를 포함하는 데이터 프레임(190)을 수신한다. 일부 실시예에서, 이러한 서브스트림이 모노 데이터를 포함한다는 것을 나타내기 위해 제1 및 제2 데이터 서브스트림이 수정되고, 여기서 이러한 수정은 원래의 데이터 스트림의 3D 주석을 제거하는 것 또는 이러한 주석을 모노 데이터 전송을 나타내는 주석으로 대체하는 것을 포함할 수 있다.

도 2는 데이터 전송 프로세스를 나타낸 플로우차트이다. 도시된 바와 같이, 비디오 데이터와 같은 데이터가 소스로부터의 전송으로부터 획득된다(202). 데이터가 3D 데이터가 아닌 경우(204), 모노 데이터 전송(208)이 뒤따라올 수 있다. 데이터가 3D 데이터이고(204) 의도된 수신측 장치가 3D 지원 수신기를 포함하는 경우(206), 3D 데이터 전송(210)이 뒤따라올 수 있다. 일부 실시예에서, 전송될 데이터가 3D이고 수신기가 3D 지원이 아닌 경우, 데이터가 다수의 링크를 통해 전송될 제1 데이터 서브스트림 및 제2 데이터 서브스트림으로 변환된다(212). 이것이 데이터 스트림을 제1 및 제2 데이터 서브스트림으로 변환하는 것으로서 예시되어 있지만, 본 발명의 실시예가 임의의 특정의 수의 서브스트림으로 제한되지 않으며, 부가의 서브스트림을 포함할 수 있다.

일부 실시예에서, 제1 데이터 서브스트림을 발생하는 프로세스는, 각각의 데이터 프레임에서, 제2 채널 데이터를 스트리핑하는 것(214), 및 제1 채널 데이터 이후의 공간을 채우기 위해 데이터를 삽입하는 것(216)을 포함할 수 있다. 일부 실시예에서, 제2 데이터 서브스트림을 발생하는 프로세스는, 각각의 데이터 프레임에서, 동기화 신호를 스트리핑하는 것(220), 제1 채널 데이터를 스트리핑하는 것(222), 대체 동기화 신호를 나머지 제2 채널 데이터 이전에 삽입하는 것(224), 및 데이터의 시작 이전의 공간을 채우기 위해 데이터를 삽입하는 것(226)을 포함할 수 있다. 일부 실시예에서, 프로세스는 제1 데이터 서브스트림을 전송하는 것(218) 및 제2 데이터 서브스트림을 전송하는 것(228)과, 제1 데이터 서브스트림 및 제2 데이터 서브스트림에 기초하여 3D 영상 또는 다른 결합된 데이터 요소를 발생하는 것(230)을 추가로 포함할 수 있다.

도 3은 형식 변환 칩의 일 실시예의 입력 및 출력을 나타낸 것이다. 일부 실시예에서, 형식 변환 장치 또는 요소는 SOC(system on a chip, 시스템 온 칩)와 같은 형식 변환 칩(310)을 포함할 수 있다. 형식 변환 칩(310)은 별도의 장치 또는 요소일 수 있거나, 전송측 장치 또는 요소, 또는 수신측 장치 또는 요소의 일부일 수 있다. 일부 실시예에서, 형식 변환 칩(310)은 3D 비디오 데이터(320)를 포함하는 HDMI 3D 데이터 스트림을 수신하고, 2개의 출력을 생성한다. 제1 출력은 제1 링크를 통해 전송될 좌채널 데이터와 같은 제1 HDMI 모노(또는 2D) 데이터 서브스트림(330)이다. 제2 출력은 제2 링크를 통해 전송될 우채널 데이터와 같은 제2 HDMI 모노 데이터 서브스트림(340)이다.

도 4는 모노 데이터 프레임으로 변환될 3차원 데이터 프레임을 나타낸 것이다. 이 예시에서, HDMI 1.4 3D 데이터 프레임과 같은 데이터 프레임(400)이 도시되어 있다. 일부 실시예에서, 데이터 프레임(400)은 각각의 데이터 세트의 시작에 있는 수직 블랭킹 기간(Vblank)(410)(나머지 시간은 VActive임) 및 각각의 데이터 라인에 앞서 있는 수평 블랭킹 기간(Hblank)(405)(나머지 시간은 HActive임)을 포함한다. 데이터 프레임(400)은 데이터의 유형 - 이 예시에서, Vblank 기간(410)의 시작에 있는 3D 유형 신호(415)임 - 을 포함하도록 주석 첨부될 수 있다. Vblank 기간(410)은 데이터 프레임(420)의 시작에 있는 Vsync 기간에 들어 있는 동기화 신호를 포함할 수 있다. Vsync 기간 이후에 다수의 데이터 채널 - 좌채널 데이터(425) 및 우채널 데이터(435)로서 예시되어 있음 - 이 있고, 선택적인 활성 공간 기간(430)이 좌채널 데이터(425)와 우채널 데이터(435) 사이에 있다. 데이터 프레임(400)에 뒤이어서 데이터 스트림 내의 하나 이상의 부가의 데이터 프레임 - 이전의 데이터 프레임(400) 다음에 오는 Vsync 기간(440) 및 좌채널 데이터(445)로서 예시되어 있음 - 이 올 수 있다.

일부 실시예에서, 데이터 프레임(400)을 포함하는 데이터 스트림은 좌채널 데이터(425)를 나타내는 제1 데이터 서브스트림(470) 및 우채널 데이터(435)를 나타내는 제2 데이터 서브스트림(480)으로 변환된다.

도 5는 형식 변환 실시예에 의해 생성되는 제1 데이터 서브스트림에 대한 데이터 프레임을 나타낸 것이다. 이 예시에서, 제1 데이터 서브스트림은 각각의 데이터 세트의 시작에 있는 Vblank(510) 및 각각의 데이터 라인에 앞서 있는 Hblank(505)를 갖는 것으로 예시된 데이터 프레임(500)을 포함한다. 일부 실시예에서, 도 4에서의 3D 유형 신호(415)를 제거하는 것에 의해 또는 이러한 신호를 모노 데이터 유형 신호(515)로 대체하는 것 등에 의해, 데이터 프레임(500)이 모노 데이터를 나타내도록 수정되거나 주석 첨부될 수 있다. 일부 실시예에서, 동기화 신호를 갖는 Vsync 기간(520)이 데이터 프레임(500)을 시작하고, 뒤이어서 좌채널 데이터(525)가 온다. 그렇지만, 우채널 데이터 및 활성 공간 기간보다는, 이러한 데이터를 대체하기 위해 삽입된 좌채널 데이터 다음에 강제 제어 데이터(force control data)(530, 535)로 예시된 비콘텐츠 데이터가 온다. 데이터 프레임(500)에 뒤이어서 데이터 스트림 내의 하나 이상의 부가의 데이터 프레임 - 이전의 데이터 프레임(500) 다음에 오는 Vsync 기간(540) 및 좌채널 데이터(545)로서 예시되어 있음 - 이 올 수 있다.

도 6은 형식 변환 실시예에 의해 생성되는 제2 데이터 서브프레임에 대한 데이터 프레임을 나타낸 것이다. 이 예시에서, 제1 데이터 서브스트림은 각각의 데이터 세트의 시작에 있는 Vblank(610) 및 각각의 데이터 라인에 앞서 있는 Hblank(605)를 갖는 것으로 예시된 데이터 프레임(600)을 포함한다. 도 5와 유사하게, 일부 실시예에서, 도 4에서의 3D 유형 신호(415)를 제거하는 것에 의해 또는 이러한 신호를 모노 데이터 유형 신호(615)로 대체하는 것 등에 의해, 데이터 프레임(600)이 모노 데이터를 나타내도록 수정되거나 주석 첨부될 수 있다. 일부 실시예에서, 동기화 기간으로 시작하기 보다는, 데이터 프레임(600)은 비콘텐츠 데이터 - 도 4에 예시된 데이터 프레임(400)과 같은 원래의 데이터 프레임에 제공된 동기화 신호 및 좌채널 데이터를 대체할 강제 제어 데이터(620, 625)로서 예시되어 있음 - 로 시작한다. 비콘텐츠 데이터에 뒤이어서 동기화 신호를 제공하는 대체 수직 동기화 기간(630)이 오고, 이 동기화 기간은 도 4에서의 원래의 데이터 프레임(400)의 활성 공간(430)의 위치에 삽입된다. 대체 동기화 기간(630)에 뒤이어서 우채널 데이터(635)가 온다. 데이터 프레임(600)에 뒤이어서 데이터 스트림 내의 하나 이상의 부가의 데이터 프레임 - 다음 데이터 프레임의 시작에 대해 강제 제어 데이터(640, 645)로서 예시되어 있음 - 이 올 수 있다.

도 7은 형식 변환 칩의 일 실시예를 나타낸 것이다. 이 예시에서, 형식 변환 장치 또는 요소는 형식 변환 칩(710)의 형태로 되어 있다. 그렇지만, 실시예가 컴퓨터 칩으로 제한되지 않는다. 이 예시에서, 형식 변환 칩(710)은 3D 비디오 데이터와 같은 다중 채널을 포함하는 데이터 스트림(740)을 수신하는 입력 데이터 포트(720)를 포함한다. 일부 실시예에서, 칩(710)은 데이터 스트림(740)으로부터 발생된 데이터 서브스트림들을 출력하는 다수의 출력 데이터 포트 - 제1 데이터 서브스트림(750)을 출력하는 제1 출력 데이터 포트(722) 및 제2 데이터 서브스트림(760)을 출력하는 제2 출력 데이터 포트(724) 등 - 를 포함한다. 형식 변환 칩(710)은 또한 선택적으로 수신된 데이터를 복호화하는 입력 복호화 블록(721), 및 전송된 데이터를 암호화하는 하나 이상의 출력 암호화 블록(723, 725)을 포함할 수 있다.

일부 실시예에서, 형식 변환 칩은 데이터 스트림을 수신하는 수신기(730) 및 데이터 서브스트림을 전송하는 하나 이상의 송신기 - 제1 송신기(714) 및 제2 송신기(716) 등 - 를 포함한다. 일부 실시예에서, 형식 변환 칩은 데이터를 처리하는 - 제1 및 제2 데이터 서브스트림을 발생하는 것을 포함함 - 제어기 또는 프로세서(718), 및 처리를 위한 데이터를 저장하는 데이터 저장 장치(712)를 추가로 포함한다.

도 8은 형식 변환 시스템의 일 실시예에서의 소스 또는 전송측 장치의 일 실시예를 나타낸 것이다. 일부 실시예에서, 소스 장치(810)는 3D 비디오 데이터와 같은 다중 채널을 포함하는 데이터 스트림을 출력하는 출력 데이터 포트(822), 및 데이터 스트림의 전송을 구동하는 송신기(814)를 포함한다. 출력 데이터 포트(820)는 수신측 장치와 또는 형식 변환 장치 또는 요소(850) - 도 7에 예시된 형식 변환 칩(710)을 포함할 수 있음 - 와 결합될 수 있다. 일부 실시예에서, 소스 장치(810)는 데이터를 처리하는 - 일부 실시예에서, 데이터 스트림을 발생하는 것을 포함할 수 있음 - 제어기 또는 프로세서(816), 및 전송 또는 처리를 위한 데이터를 저장하는 데이터 저장 장치(812)를 추가로 포함한다. 일부 실시예에서, 소스 장치는 데이터를 암호화하는 암호화 엔진(818)을 포함할 수 있고, 일부 실시예에서, 입력 데이터 포트(820), 및 외부 데이터 소스(840)로부터 데이터 - 이러한 데이터는 데이터 스트림을 발생하기 위한 데이터를 포함함 - 를 수신하는 수신기(830)를 추가로 포함할 수 있다.

도 9는 형식 변환 시스템의 일 실시예에서의 싱크 또는 수신측 장치의 일 실시예를 나타낸 것이다. 일부 실시예에서, 싱크 장치(910)는 데이터를 수신하는 하나 이상의 입력 포트 - 제1 데이터 서브스트림(950)을 수신하는 제1 입력 데이터 포트(940) 및 제2 데이터 서브스트림(960)을 수신하는 제2 데이터 포트(942)로서 예시되어 있음 - 를 포함한다. 이러한 데이터는 형식 변환을 포함하는 전송측 장치 또는 형식 변환 장치(905)로부터 수신될 수 있다. 일부 실시예에서, 싱크 장치(910)는 입력 포트들을 통해 데이터 서브스트림들을 수신하는 하나 이상의 수신기 - 이들 수신기는 제1 수신기(930) 및 제2 수신기(932)로서 예시되어 있음 - 를 포함할 수 있다.

일부 실시예에서, 제2 입력 데이터 포트(942) 및 제2 수신기(932)는 별도의 장치 또는 요소 - 제2 싱크/수신측 장치(990)로 예시되어 있음 - 에 들어 있을 수 있다. 일부 실시예에서, 수신기 각각은 하나의 데이터 채널을 수신할 수 있는 모노 수신기이고, 따라서 각각의 수신기는 단독으로 3D 데이터 또는 유사한 다채널 데이터를 수신할 수 없다. 일부 실시예에서, 완전한 3D 영상 또는 다른 데이터 프레젠테이션을 형성하기 위해 제1 입력 데이터 포트(940) 및 제2 입력 데이터 포트(942)를 통해 수신된 데이터가 결합될 수 있다.

일부 실시예에서, 소스 장치(910)는 데이터를 처리하는 - 일부 실시예에서, 제1 데이터 서브스트림(950) 및 제2 데이터 서브스트림(960)으로 수신된 데이터의 재결합을 포함할 수 있음 - 제어기 또는 프로세서(914), 및 전송 또는 처리를 위한 데이터를 저장하는 데이터 저장 장치(912)를 추가로 포함한다. 일부 실시예에서, 소스 장치는, 필요한 경우, 수신된 데이터를 복호화하는 복호화 엔진(922)을 포함할 수 있다. 일부 실시예에서, 싱크 장치는 오디오비주얼 데이터를 제시하는 비디오 디스플레이(970) 및 오디오 스피커(980)와 같은 제시 장치를 포함하거나 그와 결합되어 있을 수 있다.

일부 실시예에서, 싱크/수신측 장치(910)는 제1 데이터 서브스트림(950) 및 제2 데이터 서브스트림(960)에 기초하여 데이터 출력을 발생할 수 있고, 데이터 출력을 다른 장치로 전송할 수 있다. 일부 실시예에서, 장치(910)는 이러한 데이터를 출력하는 출력 데이터 포트(944), 및 이러한 데이터를 전송하는 송신기(918)를 포함할 수 있다. 일부 실시예에서, 장치(910)는 전송에 앞서 데이터를 암호화하는 암호화 엔진(924)을 포함할 수 있다.

도 10은 형식 변환 장치 또는 시스템의 일 실시예에서의 인터페이스를 나타낸 것이다. 일부 실시예에서, 제1 장치는 소스 장치(1010)일 수 있고, 제2 장치는 형식 변환 장치 또는 요소(1015)일 수 있으며, 제3 장치는 수신된 데이터를 이용하는 싱크 장치(1020)일 수 있다. 일부 실시예에서, 제1 및 제2 장치(1010, 1015)는 복수의 데이터 프레임을 포함하는 데이터 스트림을 전송하기 위해 인터페이스 케이블(1030)과 같은 인터페이스를 통해 링크되어 있다. 형식 변환 장치 또는 요소(1015)는 이어서 다수의 인터페이스에 대한 다수의 인터페이스 케이블(1060)을 통해 싱크 장치(1020)에 링크되어 있을 수 있다.

일부 실시예에서, 소스 장치(1010)는 케이블(1030)을 통해 데이터 스트림을 형식 장치 또는 요소(1015)로 전송할 수 있고, data0+ 라인(1032), data0- 라인(1034), data1+ 라인(1036), data1- 라인(1038), data2+ 라인(1040), 및 data2- 라인(1042)을 통해 HDMI 차동 신호로서 송신되는 3D 데이터 스트림이다. 케이블은 차동 클록 라인 clock+(1044) 및 clock-(1046); CEC(Consumer Electronics Control) 제어 버스(1048); DDC(Display Data Channel) 버스(1050); +5 볼트 전원(1052), CEC/DDC 접지(1054); 핫 플러그 검출(1056); 및 차동 신호에 대한 4개의 차폐 라인(1058)을 추가로 포함할 수 있다. 일부 실시예에서, 형식 변환 장치 또는 요소(1015)는 데이터 스트림을, 데이터 스트림의 다중 채널을 나타내는 다수의 데이터 서브스트림 - 제1 데이터 서브스트림(1070) 및 제2 데이터 서브스트림(1080)으로 예시되어 있음 - 으로 변환할 수 있다. 각각의 이러한 서브스트림은 인터페이스를 통해 전송될 수 있다. 일부 실시예에서, 각각의 데이터 서브스트림에 대한 인터페이스는 라인(1032 내지 1058)을 포함하는 데이터 스트림에 대한 인터페이스와 등가일 수 있다.

도 11은 형식 변환 시스템의 일 실시예에서의 장치의 요소들을 나타낸 것이다. 이 예시에서, 본 설명에 관련이 없는 몇몇 표준의 및 공지의 구성요소가 도시되어 있지 않다. 일부 실시예에서, 장치(1100)는 소스/전송측 장치, 싱크/수신측 장치, 또는 둘 다일 수 있다.

일부 실시예에서, 장치(1100)는 데이터 전송을 위한 상호연결부 또는 크로스바(1105) 또는 기타 통신 수단을 포함한다. 데이터는 오디오-비주얼 데이터 및 관련 제어 데이터를 포함할 수 있다. 장치(1100)는 정보를 처리하는 처리 수단 - 상호연결부(1105)와 결합된 하나 이상의 프로세서(1110) 등 - 을 포함할 수 있다. 프로세서(1110)는 하나 이상의 물리적 프로세서 및 하나 이상의 논리적 프로세서를 포함할 수 있다. 게다가, 각각의 프로세서(1110)가 다수의 프로세서 코어를 포함할 수 있다. 상호연결부(1105)가, 간단함을 위해, 단일 상호연결부로서 예시되어 있지만, 다수의 상이한 상호연결부 또는 버스를 나타낼 수 있고, 이러한 상호연결부에의 구성요소 연결이 달라질 수 있다. 도 11에 도시된 상호연결부(1105)는 적절한 브리지, 어댑터 또는 제어기에 의해 연결되는 임의의 하나 이상의 개별적인 물리적 버스, 포인트-투-포인트 연결부, 또는 둘 다를 나타내는 추상화이다. 상호연결부(1105)는, 예를 들어, 시스템 버스, PCI 또는 PCIe 버스, HyperTransport 또는 ISA(industry standard architecture) 버스, SCSI(small computer system interface) 버스, IIC(I2C) 버스, 또는 IEEE(Institute of Electrical and Electronics Engineers) 표준 1394 버스(때때로 "Firewire"라고 함)를 포함할 수 있다. ("Standard for a High Performance Serial Bus(고성능 직렬 버스의 표준)" 1394-1995, IEEE(1996년 8월 30일자로 발표됨) 및 부록) 장치(1100)는 하나 이상의 USB 호환 연결부가 연결될 수 있는 USB 버스(1170)와 같은 직렬 버스를 추가로 포함할 수 있다.

일부 실시예에서, 장치(1100)는 랜덤 액세스 메모리(RAM) 또는 다른 동적 저장 장치를, 프로세서(1110)에 의해 실행될 명령어 및 정보를 저장하는 메인 메모리(1120)로서 추가로 포함한다. 메인 메모리(1120)는 또한 데이터 스트림 또는 서브스트림에 대한 데이터를 저장하는 데 사용될 수 있다. RAM 메모리는 메모리 내용을 리프레시하는 것을 필요로 하는 동적 랜덤 액세스 메모리(DRAM), 및 내용을 리프레시하는 것을 필요로 하지 않지만 단가가 높은 정적 랜덤 액세스 메모리(SRAM)를 포함한다. DRAM 메모리는 신호를 제어하는 클록 신호를 포함하는 SDRAM(synchronous dynamic random access memory), 및 EDO DRAM(extended data-out dynamic random access memory)을 포함할 수 있다. 일부 실시예에서, 시스템의 메모리는 특정의 레지스터 또는 기타 특수 목적 메모리일 수 있다. 장치(1100)는 또한 프로세서(1110)에 대한 정적 정보 및 명령어를 저장하는 판독 전용 메모리(ROM)(1125) 또는 기타 정적 저장 장치를 포함할 수 있다. 장치(1100)는 특정의 요소를 저장하기 위한 하나 이상의 비휘발성 메모리 요소(1130)를 포함할 수 있다.

정보 및 명령어를 저장하는 데이터 저장 장치(1135)도 역시 장치(1100)의 상호연결부(1105)에 결합될 수 있다. 데이터 저장 장치(1135)는 자기 디스크, 광 디스크 및 그의 대응하는 드라이브, 또는 기타 메모리 장치를 포함할 수 있다. 이러한 요소는 서로 결합될 수 있거나, 개별적인 구성요소일 수 있고, 장치(1100)의 다른 요소의 일부를 이용할 수 있다.

장치(1100)는 또한 상호연결부(1105)를 통해 디스플레이 또는 제시 장치(1140)에 결합될 수 있다. 일부 실시예에서, 디스플레이는 정보 또는 콘텐츠를 최종 사용자에게 디스플레이하는 LCD(liquid crystal display), 플라즈마 디스플레이, 또는 임의의 다른 디스플레이 기술을 포함할 수 있다. 일부 실시예에서, 디스플레이(1140)는 텔레비전 프로그램을 디스플레이하는 데 이용될 수 있다. 일부 환경에서, 디스플레이(1140)는 입력 장치의 적어도 일부로서도 이용되는 터치 스크린을 포함할 수 있다. 일부 환경에서, 디스플레이(1140)는 오디오 정보 - 텔레비전 프로그램의 오디오 부분을 포함함 - 를 제공하는 스피커와 같은 오디오 장치일 수 있거나 이를 포함할 수 있다. 입력 장치(1145)는 정보 및/또는 명령 선택을 프로세서(1110)에 전달하기 위해 상호연결부(1105)에 결합될 수 있다. 다양한 구현예에서, 입력 장치(1145)는 키보드, 키패드, 터치 스크린 및 스타일러스, 음성-작동 시스템, 또는 기타 입력 장치, 또는 이러한 장치들의 조합일 수 있다. 포함될 수 있는 다른 유형의 사용자 입력 장치는 방향 정보 및 명령 선택을 하나 이상의 프로세서(1110)로 전달하고 디스플레이(1140) 상에서의 커서 움직임을 제어하는 커서 제어 장치(1150)(마우스, 트랙볼 또는 커서 방향 키 등)이다.

하나 이상의 송신기 또는 수신기(1155)도 역시 상호연결부(1105)에 결합될 수 있다. 일부 실시예에서, 장치(1100)는 데이터를 수신 또는 전송하기 위한 하나 이상의 포트(1180)를 포함할 수 있다. 수신되거나 전송될 수 있는 데이터는 3D 또는 모노 콘텐츠 데이터(1185)를 포함할 수 있다. 일부 실시예에서, 3D 콘텐츠 데이터는 모노 콘텐츠 데이터로의 변환을 위해 형식 변환 장치 또는 요소(1190)로 전송될 수 있고, 일부 실시예에서, 모노 콘텐츠 데이터는 형식 변환 장치 또는 요소(1190)로부터 수신될 수 있으며, 형식 변환 장치 또는 요소(1190)는 3D 콘텐츠 데이터를 모노 콘텐츠 데이터로 변환하였다. 그에 부가하여, 장치(1100)는 데이터의 수신 또는 전송을 위한 USB(Universal Serial Bus)(1170)를 포함할 수 있다.

장치(1100)는 무선 신호를 통해 데이터를 수신하기 위한 하나 이상의 안테나(1158)를 추가로 포함할 수 있다. 장치(1100)는 또한 전력을 제공하거나 발생하는 전원 공급 장치, 배터리, 태양 전지, 연료 전지, 또는 기타 시스템 또는 장치를 포함할 수 있는 전원 장치 또는 시스템(1160)을 포함할 수 있다. 전원 장치 또는 시스템(1160)에 의해 제공되는 전력이, 필요에 따라, 장치(1100)의 요소에 분배될 수 있다.

이상의 설명에서, 설명의 목적상, 본 발명에 대한 완전한 이해를 제공하기 위해 수많은 구체적인 상세 내용이 기술되어 있다. 그렇지만, 본 발명이 이들 구체적인 상세 중 일부가 없어도 실시될 수 있다는 것이 당업자에게는 명백할 것이다. 다른 경우에, 공지의 구조 및 장치가 블록도 형태로 도시되어 있다. 예시된 구성요소들 사이에 중간 구조가 있을 수 있다. 본 명세서에 기술되거나 도시된 구성요소들은 도시되거나 기술되지 않은 부가의 입력 또는 출력을 가질 수 있다. 예시된 요소 또는 구성요소는 또한, 임의의 필드의 재정렬 또는 필드 크기의 수정을 비롯하여, 상이한 배열 또는 순서로 배열될 수 있다.

본 발명은 다양한 프로세스를 포함할 수 있다. 본 발명의 프로세스는 하드웨어 구성요소에 의해 수행될 수 있거나, 명령어로 프로그램된 범용 또는 특수 목적 프로세서 또는 논리 회로로 하여금 프로세스를 수행하게 하는 데 사용될 수 있는 컴퓨터 판독가능 명령어로 구현될 수 있다. 다른 대안으로서, 프로세스는 하드웨어 및 소프트웨어의 조합에 의해 수행될 수 있다.

본 발명의 일부분이 본 발명에 따른 프로세스를 수행하도록 컴퓨터(또는 기타 전자 장치)를 프로그램하는 데 사용될 수 있는 컴퓨터 프로그램 명령어를 저장하고 있는 컴퓨터 판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품으로서 제공될 수 있다. 컴퓨터-판독가능 매체는 플로피 디스켓, 광 디스크, CD-ROM(compact disk read-only memory), 및 광자기 디스크, ROM(read-only memory), RAM(random access memory), EPROM(erasable programmable read-only memory), EEPROM(electrically-erasable programmable read-only memory), 자기 또는 광 카드, 플래시 메모리, 또는 전자 명령어를 저장하기에 적합한 기타 유형의 매체/컴퓨터-판독가능 매체를 포함할 수 있지만, 이들로 제한되지 않는다. 더욱이, 본 발명은 또한 컴퓨터 프로그램 제품으로서 다운로드될 수 있고, 이 프로그램은 원격 컴퓨터로부터 요청측 컴퓨터로 전송될 수 있다.

방법들 중 다수가 그의 가장 기본적인 형태로 기술되어 있지만, 본 발명의 기본적인 범위를 벗어나지 않고, 프로세스가 그 방법 중 임의의 것에 추가되거나 그로부터 삭제될 수 있고, 정보가 기술된 메시지 중 임의의 것에 추가되거나 그로부터 제거될 수 있다. 당업자에게는 많은 추가의 수정 및 개조가 행해질 수 있다는 것이 명백할 것이다. 특정의 실시예가 본 발명을 제한하기 위한 것이 아니라 본 발명을 설명하기 위해 제공된 것이다.

구성요소 "A"가 구성요소 "B"와 결합되어 있다고 말해지는 경우, 구성요소 A는 구성요소 B에 직접 결합되어 있을 수 있거나, 예를 들어, 구성요소 C를 통해 간접적으로 결합되어 있을 수 있다. 명세서에서 컴포넌트, 특징, 구조, 프로세스 또는 특성 A가 컴포넌트, 특징, 구조, 프로세스 또는 특성 B를 "야기"하는 것으로 되어 있을 때, 이는 "A"가 "B"의 적어도 부분적인 원인이지만 "B"를 야기하는 데 도움을 주는 적어도 하나의 다른 컴포넌트, 특징, 구조, 프로세스, 또는 특성도 있을 수 있다는 것을 의미한다. 명세서에서 컴포넌트, 특징, 구조, 프로세스 또는 특성이 "포함될 수 있는", 또는 "포함되어 있을지도 모르는" 것으로 되어 있는 경우, 그 특정의 컴포넌트, 특징, 구조, 프로세스 또는 특성이 꼭 포함될 필요는 없다. 명세서에서, "어떤" 또는 "한" 요소라고 할 때, 이는 기술된 요소가 단 하나만 있는 것을 의미하지 않는다.

실시예는 본 발명의 구현 또는 일례이다. 본 명세서에서 "실시예", "일 실시예", "몇몇 실시예들", 또는 "다른 실시예들"이라고 하는 것은 그 실시예들과 관련하여 기술된 특정의 특징, 구조 또는 특성이 적어도 어떤 실시예들에 포함되어 있지만, 반드시 모든 실시예들에 포함되어 있는 것은 아니라는 것을 의미한다. 여러 군데에서 나오는 "실시예", "일 실시예", 또는 "몇몇 실시예들" 모두가 꼭 동일한 실시예를 말하는 것은 아니다. 본 발명의 예시적인 실시예에 대한 이상의 설명에서, 본 발명의 다양한 특징이, 때때로, 설명을 매끄럽게 하기 위해 또 다양한 발명 측면 중 하나 이상의 측면의 이해를 돕기 위해, 본 발명의 하나의 실시예, 도면 또는 설명에서 함께 그룹화되어 있다는 것을 잘 알 것이다.

Claims

복수의 데이터 프레임을 포함하는 데이터 스트림을 수신하는 단계 - 상기 데이터 스트림은 각각의 데이터 프레임에서의 제1 위치에서 송신되는 제1 채널 및 상기 제1 위치 다음에 오는 각각의 데이터 프레임에서의 제2 위치에서 송신되는 제2 채널을 포함하는 콘텐츠 데이터의 복수의 채널을 갖는 제1 모드에 있고, 각각의 데이터 프레임은 상기 콘텐츠 데이터의 시작을 나타내는 동기화 신호를 포함함 -;
상기 데이터 스트림을 제2 모드에서의 복수의 데이터 서브스트림으로 변환하는 단계 - 상기 복수의 데이터 서브스트림은 상기 제2 모드에서의 상기 제1 채널에 대한 데이터를 전달하는 제1 데이터 서브스트림 및 상기 제2 모드에서의 상기 제2 채널에 대한 데이터를 전달하는 제2 데이터 서브스트림을 포함하고, 상기 데이터 스트림을 상기 복수의 데이터 서브스트림으로 변환하는 단계는
각각의 데이터 프레임으로부터 상기 제2 채널을 스트리핑함으로써 상기 제1 데이터 서브스트림을 발생하는 단계, 및
각각의 프레임으로부터 상기 제1 채널 및 상기 동기화 신호를 스트리핑함으로써 상기 제2 데이터 서브스트림을 발생하고 각각의 데이터 프레임에서의 상기 제2 채널 데이터 이전에 대체 동기화 신호(substitute synchronization signal)를 삽입하는 단계를 포함함 -; 및
상기 제1 데이터 서브스트림을 제1 링크를 통해 상기 제2 모드에서 전송하고 상기 제2 데이터 서브스트림을 제2 링크를 통해 상기 제2 모드에서 전송하는 단계
를 포함하는 방법.
제1항에 있어서, 상기 콘텐츠 데이터는 비디오 데이터를 포함하는 방법.
제2항에 있어서, 상기 제1 모드에서의 상기 콘텐츠 데이터는 3차원(3D) 비디오 데이터를 포함하고, 상기 제2 모드에서의 상기 콘텐츠 데이터는 모노 비디오 데이터를 포함하는 방법.
제3항에 있어서, 상기 제1 채널은 좌채널 또는 우채널 중 어느 한쪽 채널에 대한 데이터를 포함하고, 상기 제2 채널이 좌채널 또는 우채널 중 다른쪽 채널에 대한 데이터를 포함하는 방법.
제3항에 있어서, 상기 제1 서브스트림의 데이터와 상기 제2 서브스트림의 데이터를 결합하여 3D 비디오 영상을 발생하는 단계를 더 포함하는 방법.
제1항에 있어서, 상기 제1 데이터 서브스트림 및 상기 제2 데이터 서브스트림은 상기 데이터 스트림으로서 함께 캡슐화되었던 비관련 데이터 서브스트림인 방법.
제1항에 있어서, 상기 제1 및 제2 데이터 스트림을 전송하는 단계는 상기 제1 데이터 스트림을 상기 제2 모드와 호환되는 제1 수신기로 전송하고 상기 제2 데이터 스트림을 상기 제2 모드와 호환되는 제2 수신기로 전송하는 단계를 포함하는 방법.
제1항에 있어서, 상기 데이터 스트림의 제1 데이터 프레임에 앞서 유형 신호(type signal)를 검출하는 단계 - 상기 유형 신호는 상기 데이터 스트림이 제1 유형이라는 것을 나타냄 - 를 더 포함하는 방법.
제1항에 있어서, 상기 제1 데이터 서브스트림을 발생하는 단계는 상기 데이터 스트림에서의 상기 제2 채널의 데이터가 이전에 차지하고 있었던 공간을 채우기 위해 상기 제1 데이터 서브스트림에 비콘텐츠 데이터를 삽입하는 단계를 더 포함하는 방법.
제1항에 있어서, 상기 제2 데이터 서브스트림을 발생하는 단계는 상기 데이터 스트림에서의 상기 제1 채널의 데이터 및 상기 동기화 신호가 이전에 차지하고 있었던 공간을 채우기 위해 상기 제2 데이터 서브스트림에 비콘텐츠 데이터를 삽입하는 단계를 더 포함하는 방법.
복수의 데이터 프레임을 포함하는 데이터 스트림을 수신하는 입력 포트 - 상기 데이터 스트림은 각각의 데이터 프레임에서의 제1 위치에서 송신되는 제1 채널 및 상기 제1 위치 다음에 오는 각각의 데이터 프레임에서의 제2 위치에서 송신되는 제2 채널을 포함하는 콘텐츠 데이터의 복수의 채널을 갖는 제1 모드에 있고, 각각의 데이터 프레임은 상기 콘텐츠 데이터의 시작을 나타내는 동기화 신호를 포함함 -;
처리하기 위한 데이터를 보유하는 메모리;
제2 모드에서의 상기 제1 채널에 대한 데이터를 전달하는 제1 데이터 서브스트림을 제공하는 제1 출력 포트;
상기 제2 모드에서의 상기 제2 채널에 대한 데이터를 전달하는 제2 데이터 서브스트림을 제공하는 제2 출력 포트; 및
데이터 패킷을 처리하는 처리 유닛
을 포함하고, 상기 처리 유닛에 의한 데이터의 처리는
각각의 데이터 프레임으로부터 상기 제2 채널을 스트리핑함으로써 상기 제1 데이터 서브스트림을 발생하는 것, 및
각각의 프레임으로부터 상기 제1 채널 및 상기 동기화 신호를 스트리핑함으로써 상기 제2 데이터 서브스트림을 발생하고 각각의 데이터 프레임에서의 상기 제2 채널 데이터 이전에 대체 동기화 신호(substitute synchronization signal)를 삽입하는 것을 포함하는 장치.
제11항에 있어서, 상기 장치는 컴퓨터 칩을 포함하는 장치.
제11항에 있어서, 상기 장치는 별도의 유닛인 장치.
제11항에 있어서, 상기 장치는 전송측 또는 수신측 디바이스의 일부분을 포함하는 장치.
제11항에 있어서, 상기 콘텐츠 데이터는 비디오 데이터를 포함하는 장치.
제15항에 있어서, 상기 제1 모드에서의 상기 콘텐츠 데이터는 3차원(3D) 비디오 데이터를 포함하고, 상기 제2 모드에서의 상기 콘텐츠 데이터는 모노 비디오 데이터를 포함하는 장치.
제16항에 있어서, 상기 제1 채널은 좌채널 또는 우채널 중 어느 한쪽 채널에 대한 데이터를 포함하고, 상기 제2 채널은 좌채널 또는 우채널 중 다른쪽 채널에 대한 데이터를 포함하는 장치.
제11항에 있어서, 상기 제1 데이터 서브스트림 및 상기 제2 데이터 서브스트림은 상기 데이터 스트림으로서 함께 캡슐화되었던 비관련 데이터 서브스트림인 장치.
제11항에 있어서, 상기 처리 유닛에 의한 데이터의 처리는, 상기 처리 유닛이 상기 데이터 스트림에서의 상기 제2 채널의 데이터가 이전에 차지하고 있었던 공간을 채우기 위해 상기 제1 데이터 서브스트림에 비콘텐츠 데이터를 삽입하는 것을 더 포함하는 장치.
제11항에 있어서, 상기 처리 유닛에 의한 데이터의 처리는, 상기 처리 유닛이 상기 데이터 스트림에서의 상기 제1 채널의 데이터 및 상기 동기화 신호가 이전에 차지하고 있었던 공간을 채우기 위해 상기 제2 데이터 서브스트림에 비콘텐츠 데이터를 삽입하는 것을 더 포함하는 장치.
복수의 데이터 프레임을 포함하는 데이터 스트림을 전송하는 소스 장치 - 상기 데이터 스트림은 각각의 데이터 프레임에서의 제1 위치에서 송신되는 제1 채널 및 상기 제1 위치 다음에 오는 각각의 데이터 프레임에서의 제2 위치에서 전송되는 제2 채널을 포함하는 콘텐츠 데이터의 복수의 채널을 갖는 제1 모드에 있고, 각각의 데이터 프레임은 상기 콘텐츠 데이터의 시작을 나타내는 동기화 신호를 포함함 -;
제2 모드에서의 데이터를 수신하는 싱크 장치 - 상기 제2 모드에서의 데이터는 콘텐츠 데이터의 단일 채널을 가짐 -; 및
상기 제1 모드에서의 상기 데이터 스트림을 상기 제2 모드에서의 복수의 데이터 서브스트림으로 변환하는 형식 변환 요소
를 포함하고, 상기 제1 모드에서의 상기 데이터 스트림의 변환은
각각의 데이터 프레임으로부터 상기 제2 채널을 스트리핑함으로써 제1 데이터 서브스트림을 발생하는 것, 및
각각의 프레임으로부터 상기 제1 채널 및 상기 동기화 신호를 스트리핑함으로써 제2 데이터 서브스트림을 발생하고 각각의 데이터 프레임에서의 상기 제2 채널 데이터 이전에 대체 동기화 신호를 삽입하는 것을 포함하는 시스템.
제21항에 있어서, 상기 형식 변환 요소는 상기 소스 장치 및 싱크 장치와 별도의 유닛을 포함하는 시스템.
제21항에 있어서, 상기 형식 변환 요소는 상기 소스 장치 또는 상기 싱크 장치의 일부를 포함하는 시스템.
제21항에 있어서, 상기 콘텐츠 데이터는 비디오 데이터를 포함하는 시스템.
제24항에 있어서, 상기 제1 모드에서의 상기 콘텐츠 데이터는 3차원(3D) 비디오 데이터를 포함하고, 상기 제2 모드에서의 상기 콘텐츠 데이터는 모노 비디오 데이터를 포함하는 시스템.
제21항에 있어서, 상기 제1 데이터 서브스트림 및 상기 제2 데이터 서브스트림은 상기 데이터 스트림으로서 함께 캡슐화되었던 비관련 데이터 서브스트림인 시스템.
프로세서에 의해 실행될 때 상기 프로세서로 하여금 동작들을 수행하게 하는 명령어들의 시퀀스들을 나타내는 데이터를 저장하고 있는 컴퓨터 판독가능 매체로서,
상기 동작들은
복수의 데이터 프레임을 포함하는 데이터 스트림을 수신하는 동작 - 상기 데이터 스트림은 각각의 데이터 프레임에서의 제1 위치에서 송신되는 제1 채널 및 상기 제1 위치 다음에 오는 각각의 데이터 프레임에서의 제2 위치에서 송신되는 제2 채널을 포함하는 콘텐츠 데이터의 복수의 채널을 갖는 제1 모드에 있고, 각각의 데이터 프레임은 상기 콘텐츠 데이터의 시작을 나타내는 동기화 신호를 포함함 -;
상기 데이터 스트림을 제2 모드에서의 복수의 데이터 서브스트림으로 변환하는 동작 - 상기 복수의 데이터 서브스트림은 상기 제2 모드에서의 상기 제1 채널에 대한 데이터를 전달하는 제1 데이터 서브스트림 및 상기 제2 모드에서의 상기 제2 채널에 대한 데이터를 전달하는 제2 데이터 서브스트림을 포함하고, 상기 데이터 스트림을 상기 복수의 데이터 서브스트림으로 변환하는 동작은
각각의 데이터 프레임으로부터 상기 제2 채널을 스트리핑함으로써 상기 제1 데이터 서브스트림을 발생하는 동작, 및
각각의 프레임으로부터 상기 제1 채널 및 상기 동기화 신호를 스트리핑함으로써 상기 제2 데이터 서브스트림을 발생하고 각각의 데이터 프레임에서의 상기 제2 채널 데이터 이전에 대체 동기화 신호를 삽입하는 동작을 포함함 -; 및
상기 제1 데이터 서브스트림을 제1 링크를 통해 상기 제2 모드에서 전송하고 상기 제2 데이터 서브스트림을 제2 링크를 통해 상기 제2 모드에서 전송하는 동작
을 포함하는 컴퓨터 판독가능 매체.