KR20120109333A - Film forming method and cu wiring forming method - Google Patents

Film forming method and cu wiring forming method Download PDF

Info

Publication number
KR20120109333A
KR20120109333A KR1020120028624A KR20120028624A KR20120109333A KR 20120109333 A KR20120109333 A KR 20120109333A KR 1020120028624 A KR1020120028624 A KR 1020120028624A KR 20120028624 A KR20120028624 A KR 20120028624A KR 20120109333 A KR20120109333 A KR 20120109333A
Authority
KR
South Korea
Prior art keywords
film
substrate
mounting table
gas
wafer
Prior art date
Application number
KR1020120028624A
Other languages
Korean (ko)
Other versions
KR101382376B1 (en
Inventor
마사야 가와마타
타다히로 이시자카
타카시 사쿠마
타츠오 하타노
야스시 미즈사와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120109333A publication Critical patent/KR20120109333A/en
Application granted granted Critical
Publication of KR101382376B1 publication Critical patent/KR101382376B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

PURPOSE: Methods for forming a film and Cu wiring are provided to prevent a protrusion from being formed on an opening of a wrench and hole by putting a metal particle ion on a processed substrate with a plasma generation gas ion to form a metal film. CONSTITUTION: An exhaust pipe(53) and a gas inlet(57) are formed on a bottom(52) of a processing container(51). A slot valve(55) and a vacuum pump(56) are connected to a vent pipe(54). A mounting device(62) is installed in the processing container to mount a wafer(W). An electrode(66b) of an electrostatic chuck(66) is connected to a power supply(73) for chuck through a feed line(72). A high frequency power supply(74) for bias is connected to the feed line. [Reference numerals] (101) Process controller; (102) User interface; (103) Memory unit; (103a) Memory medium; (56) Vacuum pump; (59) Gas supply source; (89) Electric heating gas

Description

성막 방법 및 Ｃｕ 배선의 형성 방법{FILM FORMING METHOD AND Cu WIRING FORMING METHOD}FILM FORMING METHOD AND Cu WIRING FORMING METHOD

본 발명은 성막 방법 및 Cu 배선의 형성 방법에 관한 것이다.The present invention relates to a film forming method and a method for forming a Cu wiring.

반도체 디바이스의 제조에서는 반도체 웨이퍼(이하, 단순히 웨이퍼라고 함)에 성막 처리 또는 에칭 처리 등의 각종의 처리를 반복적으로 행하여 원하는 디바이스를 제조하는데, 최근 반도체 디바이스의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 대응하여 배선의 저저항화 및 일렉트로마이그레이션 내성의 향상이 요구되고 있다.BACKGROUND OF THE INVENTION In the manufacture of semiconductor devices, various processes such as a film forming process or an etching process are repeatedly performed on a semiconductor wafer (hereinafter simply referred to as a wafer) to manufacture a desired device. In recent years, there has been a demand for high speed semiconductor devices, finer wiring patterns, and higher integration. In response to this, there is a demand for lowering wiring resistance and improving electromigration resistance.

이러한 점에 대응하여, 배선 재료에 알루미늄(Al) 또는 텅스텐(W)보다 도전성이 높고(저항이 낮고), 일렉트로마이그레이션 내성이 뛰어난 구리(Cu)가 이용되고 있다.In response to this, copper (Cu) having higher conductivity (lower resistance) and superior electromigration resistance than aluminum (Al) or tungsten (W) is used for the wiring material.

Cu 배선의 형성 방법으로서는 트렌치 및 홀이 형성된 층간 절연막 상에 티탄(Ti), 티탄 질화막(TiN), 탄탈(Ta), 탄탈 질화막(TaN) 등으로 이루어지는 배리어막을 PVD인 플라즈마 스퍼터로 형성하고, 배리어막 상에 마찬가지로 플라즈마 스퍼터에 의해 Cu 씨드막을 형성하며, 또한 그 위에 Cu 도금을 실시하여 트렌치 및 홀을 완전히 매립하고, 웨이퍼 표면의 여분의 구리 박막 및 배리어막을 CMP(Chemical Mechanical Polishing) 처리에 의해 연마 처리하여 제거하고 평탄화하여, Cu 배선을 얻는 기술이 제안되어 있다(예를 들면, 특허 문헌 1).As a method of forming a Cu wiring, a barrier film made of titanium (Ti), titanium nitride film (TiN), tantalum (Ta), tantalum nitride film (TaN), or the like is formed on the interlayer insulating film on which trenches and holes are formed, using a PVD plasma sputter. Similarly, a Cu seed film is formed on the film by a plasma sputter, and Cu plating is performed thereon to completely fill trenches and holes, and the extra copper thin film and barrier film on the wafer surface are polished by CMP (Chemical Mechanical Polishing) treatment. The technique of processing, removing, planarizing, and obtaining Cu wiring is proposed (for example, patent document 1).

그런데, 반도체 디바이스의 디자인 룰이 더욱 미세화되고 있고, 트렌치의 폭 및 홀 직경이 수십 nm가 되고 있어, 이러한 좁은 트렌치 및 홀 내에 Ti막 등의 배리어막을 플라즈마 스퍼터와 같은 이온화 PVD(iPVD)로 형성할 경우에는 트렌치 및 홀의 폭 부분에 오버행 부분이 발생하여 트렌치 및 홀의 개구 폭이 좁아져, 이 후의 Cu 도금에 의해 트렌치 및 홀을 매립해도 내부가 충분히 채워지지 않아 보이드(공동)가 발생하는 등의 문제가 발생한다.By the way, the design rules of the semiconductor device are further refined, and the trench width and hole diameter are several tens of nm, so that barrier films such as Ti films can be formed into ionized PVD (iPVD) such as plasma sputter in such narrow trenches and holes. In this case, an overhang portion is formed in the width portion of the trench and the hole, and the opening width of the trench and the hole is narrowed, and even if the trench and the hole are filled by the subsequent Cu plating, the inside is not sufficiently filled and voids are generated. Occurs.

이러한 문제를 해결하기 위하여, 배리어막인 Ti막을 플라즈마 스퍼터로 성막할 시, 재치대(載置臺)에 설치된 히터에 의해 웨이퍼를 가열하여 Ti막을 유동시키는 기술이 제안되어 있다(특허 문헌 2).In order to solve such a problem, when the Ti film which is a barrier film is formed into a plasma sputter | spatter, the technique which heats a wafer and heats a Ti film by the heater provided in the mounting table is proposed (patent document 2).

일본특허공개공보 2006-148075호Japanese Patent Laid-Open No. 2006-148075 일본특허공개공보 2009-182140호Japanese Patent Publication No. 2009-182140

그러나, 상기 특허 문헌 2와 같이, Ti막 성막 시에 재치대에 설치된 히터에 의해 웨이퍼를 가열할 경우에는 성막 처리 후 고온인 채로 처리 용기로부터 웨이퍼를 반출해야만 하여 막의 산화가 염려된다.However, as in Patent Document 2, when the wafer is heated by a heater provided on the mounting table during the Ti film film formation, the wafer must be taken out of the processing vessel while the film is formed at a high temperature after the film forming process, and the film is oxidized.

또한, 웨이퍼의 온도가 저하되고 나서 웨이퍼를 반출할 경우에는 스루풋이 저하된다. 특히, Ti막의 성막 후에 플라즈마 스퍼터에 의해 Cu 씨드를 형성할 경우 등 웨이퍼의 온도를 저온으로 할 필요가 있을 경우에는 가열된 웨이퍼의 온도를 Cu 씨드막 형성을 위한 온도까지 저하시키는 데에 매우 시간이 걸려, 스루풋이 한층 저하되어 디바이스 생산의 수율이 나빠진다.In addition, throughput is lowered when the wafer is taken out after the temperature of the wafer is lowered. In particular, when the temperature of the wafer needs to be low, such as when Cu seeds are formed by plasma sputtering after the formation of the Ti film, it takes a long time to lower the temperature of the heated wafer to a temperature for forming the Cu seed film. The throughput is further reduced, resulting in poor device yield.

본 발명은 이러한 사정을 감안하여 이루어진 것으로, iPVD에 의해 피처리 기판을 가열하여 트렌치 및 홀의 폭부의 오버행을 억제하면서 배리어층 등으로서 이용되는 Ti막과 같은 금속막을 성막하고, 성막 후에 신속하게 피처리 기판의 온도를 저하시킬 수 있는 성막 방법 및 이러한 금속막으로 이루어지는 배리어층 상에 Cu막을 성막하여 Cu 배선을 형성하는 Cu 배선의 형성 방법을 제공하는 것을 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and a metal film such as a Ti film, which is used as a barrier layer or the like, is formed by heating an substrate to be processed by iPVD to suppress overhang of widths of trenches and holes. An object of the present invention is to provide a film forming method capable of lowering the temperature of a substrate and a method of forming a Cu wiring by forming a Cu film by forming a Cu film on a barrier layer made of such a metal film.

본 발명의 제 1 관점에서는, 처리 용기와, 상기 처리 용기 내에서 피처리 기판을 재치(載置)하는 재치대와, 상기 재치대를 냉각시키는 냉각 기구와, 상기 피처리 기판을 재치대에 흡착시키는 흡착 기구와, 상기 재치대와 상기 피처리 기판의 사이로 전열 가스를 공급하는 전열 가스 공급 수단과, 상기 처리 용기 내로 플라즈마 생성 가스를 도입하는 가스 도입 기구와, 상기 처리 용기 내에 상기 플라즈마 생성 가스의 플라즈마를 생성하는 플라즈마 생성 기구와, 상기 피처리 기판에 성막되는 금속의 타겟과, 상기 타겟에 전압을 인가하는 직류 전원과, 상기 재치대에 이온을 인입하기 위한 고주파 바이어스를 인가하는 바이어스 전원을 가지는 성막 장치를 이용하여 피처리 기판에 금속막을 성막하는 성막 방법으로서, 상기 냉각 기구에 의해 상기 재치대를 저온으로 유지하여, 상기 흡착 기구에 의해 상기 재치대 상에 상기 피처리 기판을 흡착시키지 않고 재치하는 공정과, 이어서 상기 플라즈마 생성 가스의 플라즈마를 생성하고, 상기 바이어스 전원으로부터 상기 재치대에 고주파 바이어스를 인가한 상태에서, 상기 피처리 기판에 상기 플라즈마 생성 가스의 이온을 인입하여 피처리 기판을 상대적으로 고온으로 예비 가열하는 공정과, 이어서 상기 플라즈마가 형성된 상태에서, 상기 직류 전원으로부터 상기 타겟에 전압을 인가하여, 상기 타겟으로부터 금속 입자를 방출시키고, 상기 바이어스 전원에 의해, 상기 플라즈마 생성 가스의 이온과 함께 상기 플라즈마에 의해 이온화한 금속 이온을 상기 피처리 기판에 인입하여 금속막을 형성하는 공정과, 상기 금속막의 형성을 정지한 다음, 상기 흡착 기구에 의해 상기 피처리 기판을 상대적으로 저온으로 유지된 상기 재치대에 흡착시키고, 상기 재치대와 상기 피처리 기판의 사이로 전열 가스를 공급하여 상기 피처리 기판과 상기 재치대 간을 전열시켜, 상기 피처리 기판을 냉각시키는 공정과, 냉각된 피처리 기판을 상기 처리 용기로부터 반출하는 공정을 가지는 것을 특징으로 하는 성막 방법을 제공한다.In a first aspect of the present invention, a processing container, a mounting table for placing a substrate to be processed in the processing container, a cooling mechanism for cooling the mounting table, and the substrate to be adsorbed are placed on the mounting table. An adsorption mechanism for supplying heat, electrothermal gas supply means for supplying a heat transfer gas between the mounting table and the substrate to be processed, a gas introduction mechanism for introducing a plasma generation gas into the processing container, and the plasma generating gas in the processing container. A plasma generation mechanism for generating a plasma, a target of a metal deposited on the substrate, a direct current power source for applying a voltage to the target, and a bias power source for applying a high frequency bias for introducing ions into the mounting table; A film forming method for forming a metal film on a substrate to be processed using a film forming apparatus, wherein the mounting table is formed by the cooling mechanism. Keeping at a low temperature and placing the substrate without adsorbing the substrate on the mounting table by the adsorption mechanism; and then generating plasma of the plasma generating gas, and applying a high frequency bias to the mounting table from the bias power supply. Pre-heating the substrate to be processed to a relatively high temperature by introducing ions of the plasma generating gas into the substrate under application, and then applying a voltage to the target from the direct current power source in the state where the plasma is formed. Applying, releasing metal particles from the target, and introducing, by the bias power supply, metal ions ionized by the plasma together with ions of the plasma generating gas into the target substrate to form a metal film; and After the formation of the metal film is stopped, the adsorption mechanism Thereby adsorbing the substrate to be placed at a relatively low temperature, and supplying a heat transfer gas between the substrate and the substrate to heat the substrate and the substrate to heat the substrate. It provides a film-forming method which has a process of cooling a board | substrate, and the process of carrying out a cooled to-be-processed board | substrate from the said processing container.

상기 제 1 관점에 있어서, 상기 재치대는 -30 ~ 90℃로 냉각되는 것이 바람직하다. 상기 흡착 기구로서는 정전 척을 적합하게 이용할 수 있다. 이 경우에, 상기 예비 가열하는 공정은 피처리 기판을 100℃ 이상으로 가열하는 것이 바람직하고, 100 ~ 200℃로 가열하는 것이 보다 바람직하다. 또한, 상기 금속막으로서는 Ti막을 적합하게 이용할 수 있다.In the first aspect, the mounting table is preferably cooled to -30 to 90 ℃. As the adsorption mechanism, an electrostatic chuck can be suitably used. In this case, as for the said preheating process, it is preferable to heat a to-be-processed substrate to 100 degreeC or more, and it is more preferable to heat to 100-200 degreeC. As the metal film, a Ti film can be suitably used.

본 발명의 제 2 관점에서는, 피처리 기판에 형성된 소정 패턴의 트렌치 및 홀 중 적어도 하나의 내부에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법으로서, 상기 피처리 기판 중 상기 트렌치 및 홀 중 적어도 하나가 형성되어 있는 부분의 표면에 상기 제 1 관점의 성막 방법에 의해 금속막을 성막하여 배리어층을 형성하는 공정과, 상기 배리어층이 형성된 상기 트렌치 및 홀 중 적어도 하나에 Cu를 매립하는 공정과, 상기 Cu를 매립한 다음, 상기 트렌치 및 홀 중 적어도 하나의 개구부까지의 Cu 부분을 연마하여 평탄화하는 공정을 가지는 것을 특징으로 하는 Cu 배선의 형성 방법을 제공한다.In a second aspect of the present invention, there is provided a method of forming a Cu wiring by embedding Cu in at least one of trenches and holes of a predetermined pattern formed in a substrate to be processed, wherein the trenches and holes in the substrate to be processed are formed. Forming a barrier layer by depositing a metal film on the surface of the portion where at least one is formed by the film forming method of the first aspect; and embedding Cu in at least one of the trench and the hole where the barrier layer is formed. And embedding the Cu, and then polishing and planarizing the Cu portion up to at least one opening of the trench and the hole to planarize the Cu wiring.

상기 제 2 관점에 있어서, 상기 트렌치 및 홀 중 적어도 하나는 상기 피처리체의 절연막에 형성되어 있는 구성으로 할 수 있다. 상기 배리어층을 성막한 다음, 상기 배리어층 상에 루테늄으로 이루어지는 라이너막을 형성하는 공정을 더 가지는 것이 바람직하다. 또한, 상기 Cu를 매립하는 공정은 PVD에 의해 Cu 씨드막을 형성한 다음 Cu 도금으로 상기 트렌치 및 홀 중 적어도 하나를 매립하는 것이 바람직하다. 상기 연마하여 평탄화하는 공정은 CMP로 행해지는 것이 바람직하다.In the second aspect, at least one of the trench and the hole may be formed in the insulating film of the object to be processed. It is preferable to further have a process of forming a liner film which consists of ruthenium on the said barrier layer after depositing the said barrier layer. In the process of embedding Cu, it is preferable to form a Cu seed film by PVD and then embed at least one of the trench and the hole by Cu plating. It is preferable that the process of grinding | polishing and planarization is performed by CMP.

본 발명의 제 3 관점에서는, 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행 시에 상기 제 1 관점의 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.According to a third aspect of the present invention, a computer readable storage medium which operates on a computer and stores a program for controlling the film forming apparatus, wherein the program is executed so that the film forming method of the first aspect is executed at the time of execution. A storage medium is provided for controlling.

본 발명에 따르면, 플라즈마 생성 가스의 이온을 피처리 기판에 인입하여 피처리 기판을 상대적으로 고온으로 예비 가열하여, 피처리 기판이 상대적으로 고온인 상태에서 플라즈마 생성 가스의 이온과 함께 금속 입자의 이온을 피처리 기판에 인입하여 금속막을 성막하므로, 금속 입자의 이동이 발생하여 트렌치 및 홀의 개구부에서 오버행이 형성되는 것을 억제할 수 있다. 또한, 재치대 자체는 가열하지 않고 상대적으로 저온으로 유지하고, 예비 가열 및 성막 시에는 피처리 기판을 재치대에 보지(保持)시키지 않고 거의 단열 상태로 피처리 기판의 가열을 허용하고, 성막 후에는 흡착 기구에 의해 피처리 기판을 재치대에 흡착시켜 재치대와 피처리 기판을 전열시켜 기판을 냉각시키므로, 피처리 기판을 신속하게 냉각시킬 수 있다. 이 때문에, 고온으로 피처리 기판을 반출하는 것에 따른 막의 산화를 염려할 필요가 없고, 냉각 시간을 짧게 할 수 있으므로 스루풋을 향상시킬 수 있다.According to the present invention, ions of the plasma generating gas are introduced into the substrate to be treated, and the substrate to be treated is preheated to a relatively high temperature, so that the ions of the metal particles together with the ions of the plasma generating gas are relatively high. Is introduced into the substrate to be treated to form a metal film, so that the movement of the metal particles occurs and the formation of overhangs in the openings of the trenches and holes can be suppressed. In addition, the mounting table itself is kept at a relatively low temperature without heating, and during preheating and film formation, the heating of the processing substrate is allowed in a substantially insulated state without retaining the substrate to be placed on the mounting table. The substrate can be cooled by quickly adsorbing the substrate to the mounting table by the adsorption mechanism to heat the mounting table and the substrate to be cooled. For this reason, there is no need to worry about oxidation of a film by carrying out a to-be-processed board | substrate at high temperature, and since cooling time can be shortened, throughput can be improved.

도 1은 본 발명의 일 실시예에 따른 성막 방법을 실시하기 위한 Ti막 성막 장치의 일례를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 성막 방법의 공정을 설명하기 위한 순서도이다.
도 3은 도 2의 성막 방법을 실시할 시의 웨이퍼의 온도 프로파일 예를 나타낸 차트이다.
도 4는 본 발명의 실험 시의 아르곤 플라즈마에 의한 예비 가열 시간과 트렌치의 최소 개구 폭의 관계를 나타낸 그래프이다.
도 5는 본 발명의 실험 시의 웨이퍼 온도와 규격화한 트렌치 개구 폭의 관계를 나타낸 그래프이다.
도 6은 예비 가열을 행하지 않을 경우와 행했을 경우에서 트렌치 부분의 Ti막 상태를 비교하여 설명하기 위한 모식도이다.
도 7은 예비 가열을 행하지 않고 성막한 Ti막과 예비 가열한 후에 성막한 Ti막의 X 선 회절 패턴을 나타낸 도면이다.
도 8은 예비 가열을 행하지 않고 성막한 Ti막 및 예비 가열한 후에 성막한 Ti막 상에 각각 씨드막이 되는 Cu막을 형성했을 시의 주사형 전자 현미경(SEM) 사진이다.
도 9는 본 실시예의 성막 방법으로 성막된 Ti막을 배리어층으로서 이용하여 Cu 배선을 형성하는 방법을 설명하기 위한 순서도이다.
도 10은 본 실시예의 성막 방법으로 성막된 Ti막을 배리어층으로서 이용하여 Cu 배선을 형성하는 방법의 각 공정을 설명하기 위한 공정 단면도이다.1 is a cross-sectional view showing an example of a Ti film forming apparatus for performing a film forming method according to an embodiment of the present invention.
2 is a flowchart illustrating a process of a film forming method according to an embodiment of the present invention.
3 is a chart showing an example of a temperature profile of a wafer at the time of performing the film forming method of FIG. 2.
4 is a graph showing the relationship between the preheating time by argon plasma and the minimum opening width of the trench during the experiment of the present invention.
5 is a graph showing the relationship between the wafer temperature and the standardized trench opening width during the experiment of the present invention.
FIG. 6 is a schematic diagram for comparing and explaining the state of the Ti film in the trench portion when the preheating is not performed and when the preheating is performed.
FIG. 7 is a diagram showing an X-ray diffraction pattern of a Ti film formed without preheating and a Ti film formed after preheating.
8 is a scanning electron microscope (SEM) photograph when a Cu film serving as a seed film is formed on a Ti film formed without preheating and a Ti film formed after preheating.
9 is a flowchart for explaining a method of forming a Cu wiring using the Ti film formed by the film formation method of this embodiment as a barrier layer.
10 is a cross sectional view for explaining each step of a method for forming a Cu wiring using the Ti film formed by the film formation method of this embodiment as a barrier layer.

이하에, 첨부 도면을 참조하여, 본 발명의 실시예에 대하여 구체적으로 설명한다. 여기서는, Cu 배선의 배리어층으로서의 Ti막의 성막 및 배리어층을 포함하는 Cu 배선의 형성에 대하여 설명한다.EMBODIMENT OF THE INVENTION Below, with reference to an accompanying drawing, embodiment of this invention is described concretely. Here, the formation of the Ti film as the barrier layer of the Cu wiring and the formation of the Cu wiring including the barrier layer will be described.

<Ti막의 성막 장치의 구성><Configuration of the film forming apparatus of the Ti film>

우선, 본 발명의 일 실시예에 따른 성막 방법을 실시하기 위한 Ti막 성막 장치의 일례에 대하여 설명한다. First, an example of a Ti film forming apparatus for performing the film forming method according to an embodiment of the present invention will be described.

도 1은 본 발명의 일 실시예에 따른 성막 방법을 실시하기 위한 Ti막 성막 장치의 일례를 도시한 단면도이다. 여기서는, Ti막 성막 장치로서 iPVD(ionized Physical Vapor Deposition)인 ICP(Inductvely Coupled Plasma)형 플라즈마 스퍼터 장치를 예로 들어 설명한다.1 is a cross-sectional view showing an example of a Ti film forming apparatus for performing a film forming method according to an embodiment of the present invention. Here, as an example, an Inductvely Coupled Plasma (ICP) type plasma sputtering apparatus, which is an ionized physical vapor deposition (iPVD), will be described as the Ti film forming apparatus.

도 1에 도시한 바와 같이, 이 Ti막 성막 장치(10)는, 예를 들면 알루미늄 등에 의해 통체(筒體) 형상으로 성형된 처리 용기(51)를 가지고 있다. 이 처리 용기(51)는 접지되고, 그 저부(底部)(52)에는 배기구(53)가 형성되어 있으며, 배기구(53)에는 배기관(54)이 접속되어 있다. 배기관(54)에는 압력 조정을 행하는 슬롯 밸브(55) 및 진공 펌프(56)가 접속되어 있고, 처리 용기(51) 내가 진공 배기 가능하게 되어 있다. 또한, 처리 용기(51)의 저부(52)에는 처리 용기(51) 내로 소정의 가스를 도입하는 가스 도입구(57)가 형성되어 있다. 이 가스 도입구(57)에는 가스 공급 배관(58)이 접속되어 있고, 가스 공급 배관(58)에는 플라즈마 여기용 가스로서 희가스, 예를 들면 Ar 가스 또는 다른 필요한 가스, 예를 들면 N2 가스 등을 공급하기 위한 가스 공급원(59)이 접속되어 있다. 또한, 가스 공급 배관(58)에는 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(60)가 개재되어 있다.As shown in FIG. 1, this Ti film-forming apparatus 10 has the processing container 51 shape | molded to cylindrical shape by aluminum etc., for example. This processing container 51 is grounded, and the exhaust port 53 is formed in the bottom part 52, and the exhaust pipe 54 is connected to the exhaust port 53. As shown in FIG. A slot valve 55 and a vacuum pump 56 for adjusting pressure are connected to the exhaust pipe 54, and the processing container 51 can be evacuated. In the bottom portion 52 of the processing container 51, a gas inlet 57 for introducing a predetermined gas into the processing container 51 is formed. A gas supply pipe 58 is connected to the gas inlet 57, and the gas supply pipe 58 is a rare gas, for example, Ar gas or other necessary gas, for example, N 2 gas, as a gas for plasma excitation. A gas supply source 59 for supplying the gas is connected. In addition, the gas supply pipe 58 is interposed with a gas control unit 60 including a gas flow controller, a valve, and the like.

처리 용기(51) 내에는 피처리 기판인 웨이퍼(W)를 재치(載置)하기 위한 재치 기구(62)가 설치된다. 이 재치 기구(62)는 원판 형상으로 성형된 재치대(63)와, 이 재치대(63)를 지지하고 또한 접지된 중공 통체 형상의 지지 기둥(64)을 가지고 있다. 재치대(63)는, 예를 들면 알루미늄 합금 등의 도전성 재료로 이루어지고, 지지 기둥(64)을 개재하여 접지되어 있다. 재치대(63) 내에는 냉각 기구로서 냉각 재킷(65)이 설치되어 있고, 도시하지 않은 냉매 유로를 통하여 냉매를 공급하도록 되어 있다. 냉매로서는 갈덴을 적합하게 이용할 수 있고, -30 ~ 90℃, 예를 들면 30℃로 제어된다.In the processing container 51, a mounting mechanism 62 for mounting the wafer W as a substrate to be processed is provided. This mounting mechanism 62 has the mounting base 63 shape | molded in disk shape, and the support column 64 of the hollow cylindrical shape which supported this mounting base 63, and was grounded. The mounting base 63 is made of a conductive material such as aluminum alloy, for example, and is grounded through the support pillar 64. In the mounting table 63, a cooling jacket 65 is provided as a cooling mechanism, and the refrigerant is supplied through a refrigerant passage not shown. Galdene can be used suitably as a refrigerant | coolant, and is controlled by -30-90 degreeC, for example, 30 degreeC.

재치대(63)의 상면측은, 예를 들면 알루미나 등의 유전체 부재(66a) 중에 얇은 원판 형상의 전극(66b)이 매립되어 정전 척(66)을 구성하고 있고, 웨이퍼(W)를 정전력에 의해 흡착 보지(保持) 가능하며, 또한 정전력을 해제함으로써 이탈 가능하다. 또한, 지지 기둥(64)의 하부는 처리 용기(51)의 저부(52)의 중심부에 형성된 삽입 관통홀(67)을 관통하여 하방으로 연장되어 있다. 지지 기둥(64)은 도시하지 않은 승강 기구에 의해 상하 이동 가능하게 되어 있고, 이에 의해 재치 기구(62)의 전체가 승강된다.On the upper surface side of the mounting table 63, a thin disk-shaped electrode 66b is embedded in a dielectric member 66a such as alumina to form the electrostatic chuck 66, and the wafer W is applied to the electrostatic force. Adsorption holding is possible, and can be detached by releasing the electrostatic force. In addition, the lower portion of the support column 64 extends downward through the insertion through hole 67 formed in the central portion of the bottom portion 52 of the processing container 51. The support column 64 is movable up and down by the lifting mechanism which is not shown in figure, and the whole mounting mechanism 62 is lifted by this.

지지 기둥(64)을 둘러싸도록 신축 가능하게 구성된 벨로우즈 형상의 금속 벨로우즈(68)가 설치되어 있고, 이 금속 벨로우즈(68)는 그 상단이 재치대(63)의 하면에 기밀하게 접합되고 또한 하단이 처리 용기(51)의 저부(52)의 상면에 기밀하게 접합되어 있어, 처리 용기(51) 내의 기밀성을 유지하면서 재치 기구(62)의 승강 이동을 허용할 수 있도록 되어 있다.A bellows-shaped metal bellows 68 is provided that is elastically configured to surround the support column 64. The metal bellows 68 has an upper end hermetically bonded to the lower surface of the mounting table 63 and a lower end thereof. It is hermetically bonded to the upper surface of the bottom part 52 of the processing container 51, and can raise and lower the movement of the mounting mechanism 62, maintaining the airtightness in the processing container 51. As shown in FIG.

또한, 저부(52)에는 상방을 향해, 예를 들면 3 개(도 1에서는 2 개만 도시함)의 지지 핀(69)이 기립한 상태로 설치되어 있고, 또한 이 지지 핀(69)에 대응시켜 재치대(63)에 핀 삽입 관통홀(70)이 형성되어 있다. 따라서, 재치대(63)를 강하시킬 시에 핀 삽입 관통홀(70)을 관통한 지지 핀(69)의 상단부에서 웨이퍼(W)를 받아, 그 웨이퍼(W)를 외부로부터 침입하는 반송 암(도시하지 않음)과의 사이에서 이동 재치할 수 있다. 이 때문에, 처리 용기(51)의 하부 측벽에는 반송 암을 침입시키기 위하여 반출입구(71)가 형성되고, 이 반출입구(71)에는 개폐 가능하게 이루어진 게이트 밸브(G)가 설치되어 있다. 이 게이트 밸브(G)를 개재하여, 예를 들면 진공 반송실(도시하지 않음)이 접속되어 있다.In addition, the bottom portion 52 is provided in a state in which, for example, three support pins 69 (only two are shown in Fig. 1) are standing up, and correspond to the support pins 69. The pin insertion through hole 70 is formed in the mounting base 63. Therefore, when lowering the mounting base 63, the transfer arm receives the wafer W from the upper end of the support pin 69 that has penetrated the pin insertion through hole 70 and intrudes the wafer W from the outside ( (Not shown) can be placed and moved. For this reason, the carrying in / out port 71 is formed in the lower side wall of the process container 51, and the inlet / outlet 71 is provided and the gate valve G which can be opened and closed is provided in this carrying in / out port 71. FIG. Through this gate valve G, for example, a vacuum conveyance chamber (not shown) is connected.

또한, 상술한 정전 척(66)의 전극(66b)에는 급전 라인(72)을 개재하여 척용 전원(73)이 접속되어 있어, 이 척용 전원(73)으로부터 전극(66b)에 직류 전압을 인가함으로써, 웨이퍼(W)가 정전력에 의해 흡착 보지된다. 또한, 척용 전원(73)은 스위치(도시하지 않음)에 의해 온/오프 가능하게 되어 있고, 척용 전원(73)을 오프로 함으로써 웨이퍼(W)가 이탈된다. 또한, 급전 라인(72)에는 바이어스용 고주파 전원(74)이 접속되어 있고, 이 급전 라인(72)을 거쳐 정전 척(66)의 전극(66b)에 대하여 바이어스용의 고주파 전력을 공급하여, 웨이퍼(W)에 바이어스 전력이 인가되도록 되어 있다. 이 고주파 전력의 주파수는 400 kHz ~ 60 MHz가 바람직하고, 예를 들면 13.56 MHz가 채용된다.Moreover, the chuck power supply 73 is connected to the electrode 66b of the electrostatic chuck 66 mentioned above via the feed line 72, and the direct current voltage is applied to the electrode 66b from this chuck power supply 73. The wafer W is attracted and held by the electrostatic force. In addition, the chuck power supply 73 can be turned on / off by a switch (not shown), and the wafer W is detached by turning off the chuck power supply 73. In addition, a bias high frequency power source 74 is connected to the power supply line 72. The bias high frequency power is supplied to the electrode 66b of the electrostatic chuck 66 via the power supply line 72, and a wafer is provided. A bias power is applied to (W). As for the frequency of this high frequency electric power, 400 kHz-60 MHz are preferable, for example, 13.56 MHz is employ | adopted.

흡착된 웨이퍼(W)의 이면측의 정전 척(66)의 재치면에는 전열 가스를 공급하는 전열 가스 유로(88)가 형성되어 있어, 전열 가스 유로로 전열 가스 공급원(89)으로부터 전열 가스, 예를 들면 Ar 가스가 공급되도록 되어 있다. 전열 가스로서는 Ar 가스 이외에 Ar 가스보다 전열이 양호한 He 가스를 이용해도 된다. 전열 가스 유로(88)는 처리 용기(51)의 하방으로부터 지지 기둥(64) 내를 통과하고, 재치대(63) 및 정전 척(66)을 관통하여 연장되고, 정전 척(66)을 온으로 하여 웨이퍼(W)를 흡착할 시 웨이퍼(W)와 정전 척(66)의 사이로 전열 가스를 흘려 웨이퍼(W)의 전열을 효과적으로 행할 수 있도록 되어 있다.The heat transfer gas flow path 88 for supplying the heat transfer gas is formed on the mounting surface of the electrostatic chuck 66 on the rear surface side of the absorbed wafer W. The heat transfer gas flow path from the heat transfer gas supply source 89 to the heat transfer gas flow path, for example, is provided. For example, Ar gas is supplied. As the heat transfer gas, a He gas having better heat transfer than Ar gas may be used in addition to Ar gas. The heat transfer gas flow path 88 passes through the support column 64 from below the processing vessel 51, extends through the mounting table 63 and the electrostatic chuck 66, and turns the electrostatic chuck 66 on. When the wafer W is adsorbed, the heat transfer gas flows between the wafer W and the electrostatic chuck 66 so that the heat transfer of the wafer W can be performed effectively.

한편, 처리 용기(51)의 천장부에는, 예를 들면 알루미나 등의 유전체로 이루어지는 고주파에 대하여 투과성이 있는 투과판(76)이 O링 등의 씰 부재(77)를 개재하여 기밀하게 설치되어 있다. 그리고, 이 투과판(76)의 상부에 처리 용기(51) 내의 처리 공간(S)에 플라즈마 여기용 가스로서의 희가스, 예를 들면 Ar 가스를 플라즈마화하여 플라즈마를 발생하기 위한 플라즈마 발생원(78)이 설치된다. 또한, 이 플라즈마 여기용 가스로서 Ar 대신에 다른 희가스, 예를 들면 He, Ne, Kr 등을 이용해도 된다.On the other hand, a transmissive plate 76 permeable to a high frequency made of a dielectric such as alumina is airtightly installed in the ceiling of the processing container 51 via a seal member 77 such as an O-ring. In the upper portion of the transmission plate 76, a plasma generation source 78 for generating plasma by converting a rare gas as a gas for plasma excitation, for example, an Ar gas, into the processing space S in the processing container 51 is provided. Is installed. As the plasma excitation gas, other rare gases such as He, Ne, Kr, and the like may be used instead of Ar.

플라즈마 발생원(78)은 투과판(76)에 대응시켜 설치한 유도 코일(80)을 가지고 있고, 이 유도 코일(80)에는 플라즈마 발생용의, 예를 들면 13.56 MHz의 고주파 전원(81)이 접속되고, 상기 투과판(76)을 거쳐 처리 공간(S)으로 고주파 전력이 도입되어 유도 전계를 형성하도록 되어 있다.The plasma generation source 78 has an induction coil 80 provided in correspondence with the transmission plate 76, and a high frequency power source 81 for plasma generation, for example, 13.56 MHz, is connected to the induction coil 80. The high frequency power is introduced into the processing space S via the transmission plate 76 to form an induction electric field.

또한, 투과판(76)의 직하(直下)에는 도입된 고주파 전력을 확산시키는, 예를 들면 알루미늄으로 이루어지는 배플 플레이트(82)가 설치된다. 그리고, 이 배플 플레이트(82)의 하부에는 상기 처리 공간(S)의 상부 측방을 둘러싸도록 하여, 예를 들면 단면이 내측을 향해 경사지고 환상(環狀)(상부가 잘려진 원뿔 형상)의 금속 Ti으로 이루어지는 타겟(83)이 설치되어 있고, 이 타겟(83)에는 Ar 이온을 끌어당기기 위한 직류 전력을 인가하는 타겟용의 전압 가변의 직류 전원(84)이 접속되어 있다. 또한, 직류 전원 대신에 교류 전원을 이용해도 된다.In addition, a baffle plate 82 made of, for example, aluminum, which diffuses high frequency electric power introduced therein, is provided directly below the transmission plate 76. Then, the lower part of the baffle plate 82 is surrounded by the upper side of the processing space S so that, for example, the cross section is inclined inward and has an annular shape (conical shape with the top cut off). The target 83 which consists of these is provided, and the target 83 is connected with the voltage variable DC power supply 84 for the target which applies the DC power for attracting Ar ion. In addition, you may use an AC power supply instead of a DC power supply.

또한, 타겟(83)의 외주측에는 이에 자계를 부여하기 위한 자석(85)이 설치되어 있다. 타겟(83)은 플라즈마 중의 Ar 이온에 의해 Ti의 원자 혹은 원자단으로서 스퍼터되고, 또한 플라즈마 중을 통과할 시 대부분은 이온화된다.In addition, a magnet 85 is provided on the outer circumferential side of the target 83 to impart a magnetic field thereto. The target 83 is sputtered as an atom or atomic group of Ti by Ar ions in the plasma, and is mostly ionized when passing through the plasma.

또한, 이 타겟(83)의 하부에는 상기 처리 공간(S)을 둘러싸도록 하여, 예를 들면 알루미늄 또는 구리로 이루어지는 원통 형상의 보호 커버 부재(86)가 설치되어 있다. 이 보호 커버 부재(86)는 접지되고, 또한 그 하부는 내측으로 굴곡져 재치대(63)의 측부 근방에 위치되어 있다. 따라서, 보호 커버 부재(86)의 내측의 단부(端部)는 재치대(63)의 외주측을 둘러싸도록 하여 설치되어 있다.Moreover, the cylindrical protective cover member 86 which consists of aluminum or copper is provided in the lower part of this target 83 so that the said processing space S may be enclosed. This protective cover member 86 is grounded, and its lower part is bent inward and is located near the side of the mounting table 63. Therefore, the inner edge part of the protection cover member 86 is provided so that the outer peripheral side of the mounting base 63 may be enclosed.

이 Ti 성막 장치(10)는 제어부(100)에 의해 제어되도록 되어 있다. 이 제어부(100)는 각 구성부의 제어를 실행하는 마이크로 프로세서(컴퓨터)로 이루어지는 프로세스 콘트롤러(101)와, 오퍼레이터가 장치를 관리하기 위하여 커멘드의 입력 조작 등을 행하는 키보드 및 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(102)와, Ti막 성막 장치(10)에서 실행되는 처리를 프로세스 콘트롤러(101)의 제어로 실현하기 위한 제어 프로그램 또는 각종 데이터 및 처리 조건에 따라 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된 기억부(103)를 구비하고 있다. 또한, 유저 인터페이스(102) 및 기억부(103)는 프로세스 콘트롤러(101)에 접속되어 있다.This Ti film-forming apparatus 10 is controlled by the control part 100. The control unit 100 visualizes the operation state of the process controller 101 including a microprocessor (computer) that executes the control of each component, and the operation state of the keyboard and the device which the operator performs a command input operation or the like to manage the device. Each of the processing apparatuses according to a control program or various data and processing conditions for realizing the processes executed in the user interface 102 and the Ti film forming apparatus 10 under the control of the process controller 101 made of a display to be displayed. The configuration unit is provided with a storage unit 103 in which a program for executing a process, that is, a recipe is stored. In addition, the user interface 102 and the storage unit 103 are connected to the process controller 101.

상기 레시피는 기억부(103) 내의 기억 매체(103a)에 기억되어 있다. 기억 매체는 하드 디스크여도 좋고, CD-ROM, DVD, BD(Blue-ray Disc), 플래쉬 메모리 등의 가반성인 것이어도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 거쳐 레시피를 적절히 전송시키도록 해도 된다.The recipe is stored in the storage medium 103a in the storage unit 103. The storage medium may be a hard disk, or may be portable such as a CD-ROM, a DVD, a BD (Blue-ray Disc), a flash memory, or the like. Alternatively, the recipe may be appropriately transmitted from another apparatus via, for example, a dedicated line.

그리고, 필요에 따라 유저 인터페이스(102)로부터의 지시 등으로 임의의 레시피를 기억부(103)로부터 호출하여 프로세스 콘트롤러(101)에 실행시킴으로써, 프로세스 콘트롤러(101)의 제어 하에서 Ti막 성막 장치(10)에서의 원하는 처리가 행해진다.Then, if necessary, an arbitrary recipe is called from the storage unit 103 by an instruction from the user interface 102 and executed by the process controller 101, whereby the Ti film forming apparatus 10 is controlled under the control of the process controller 101. Desired processing is carried out.

<Ti막의 성막 방법><Ti film deposition method>

이어서, 이상과 같이 구성되는 Ti막 성막 장치에서의 Ti막의 성막 방법에 대하여 도 2의 순서도 및 도 3의 온도 프로파일 예를 참조하여 설명한다.Next, the Ti film forming method in the Ti film forming apparatus configured as described above will be described with reference to the flowchart of FIG. 2 and the temperature profile example of FIG. 3.

우선, 웨이퍼(W)를 도 1에 도시한 처리 용기(51) 내로 반입하고, 이 웨이퍼(W)를 재치대(63)를 구성하는 냉각 기구인 냉각 재킷(65)으로 공급된 냉매에 의해 저온으로 유지된 재치대(63) 상에 재치한다(단계(1)). 이 때 정전 척(66)으로의 전압 공급을 오프로 하여, 웨이퍼(W)를 흡착하지 않은 상태로 하고, 전열 가스는 바이패스 라인(도시하지 않음)으로 흘려, 웨이퍼(W)의 이면으로는 공급하지 않는다. 이 때문에, 재치대(63)와 웨이퍼(W)의 사이에는 열의 전달은 거의 존재하지 않고, 적극적으로 전열하지 않는 상태이다.First, the wafer W is brought into the processing container 51 shown in FIG. 1, and the wafer W is supplied at a low temperature by the coolant supplied to the cooling jacket 65, which is a cooling mechanism constituting the mounting table 63. It mounts on the mounting base 63 hold | maintained (step (1)). At this time, the voltage supply to the electrostatic chuck 66 is turned off, the wafer W is not adsorbed, the heat transfer gas flows through a bypass line (not shown), and the back surface of the wafer W Do not supply For this reason, heat transfer hardly exists between the mounting base 63 and the wafer W, and it is a state which does not actively heat.

그리고, 진공 펌프(56)를 동작시킴으로써 처리 용기(51) 내가 소정의 진공 상태가 된다. 이 상태에서, 처리 용기(51) 내로 가스 제어부(60)를 조작하여 소정 유량으로 플라즈마 생성 가스인 Ar 가스를 흘리면서 슬롯 밸브(55)를 제어하여 처리 용기(51) 내를 소정의 진공도로 유지하고, 3 ~ 30 sec, 예를 들면 5 sec 간 소정 유량으로 Ar 가스를 흘려 가스를 안정화시킨다(단계(2)).Then, by operating the vacuum pump 56, the inside of the processing container 51 is in a predetermined vacuum state. In this state, the gas control unit 60 is operated into the processing container 51 to control the slot valve 55 while flowing Ar gas, which is a plasma generation gas, at a predetermined flow rate to maintain the inside of the processing container 51 at a predetermined vacuum degree. For example, the gas is stabilized by flowing Ar gas at a predetermined flow rate for 3 to 30 sec, for example, 5 sec (step (2)).

이어서, Ar 가스를 흘린 상태에서, 플라즈마 발생원(78)의 고주파 전원(81)으로부터 유도 코일(80)로 고주파 전력(플라즈마 전력)을 공급하는 한편, 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 대하여 소정의 바이어스용의 고주파 전력을 공급한다. 이에 의해, 처리 용기(51) 내에서 아르곤 가스가 플라즈마화되어 아르곤 이온이 생성된다. 전극(66b)에는 직류 전압을 인가하지 않고 웨이퍼(W)를 흡착하지 않은 상태에서, 아르곤 플라즈마 중의 아르곤 이온을 바이어스용의 고주파 전력에 의해 웨이퍼(W)면 상에 충돌시켜 에너지를 가하여, 웨이퍼(W)를 미리 소정 온도로 가열한다(단계(3)).Subsequently, while flowing Ar gas, high frequency power (plasma power) is supplied from the high frequency power source 81 of the plasma generation source 78 to the induction coil 80, while the electrostatic chuck 66 is fed from the high frequency power source for bias 74. The high frequency power for a predetermined bias is supplied to the electrode 66b of (). As a result, argon gas is converted into plasma in the processing container 51 to generate argon ions. In the state where the direct current voltage is not applied to the electrode 66b and the wafer W is not adsorbed, energy is applied by colliding argon ions in the argon plasma onto the wafer W surface by a high frequency power for biasing, thereby applying a wafer ( W) is previously heated to a predetermined temperature (step (3)).

이 때, 냉각 재킷(65)으로 냉매가 공급됨으로써, 재치대(63)는, 예를 들면 30℃ 정도의 비교적 낮은 온도로 제어되고 있지만, 웨이퍼(W)는 정전 척(66)에 의해 흡착되지 않고, 전열 가스도 공급되고 있지 않으므로, 웨이퍼(W)와 정전 척(66) 사이의 미소(微小) 공간에 의해 웨이퍼(W)는 냉각되기 어렵다. 이 때문에, 아르곤 이온의 에너지에 의해 웨이퍼(W)가 가열되어 그 온도가 상승한다. 즉, 웨이퍼(W)가 예비 가열된다. 이와 같이 아르곤 이온에 의해 예비 가열함으로써, Ti막 성막 시, 트렌치 및 홀의 숄더부의 Ti의 미립자가 트렌치 및 홀 내로 이동하기 때문에, 홀 및 트렌치의 개구부의 오버행을 억제할 수 있다.At this time, by supplying the coolant to the cooling jacket 65, the mounting table 63 is controlled at a relatively low temperature, for example, about 30 ° C., but the wafer W is not adsorbed by the electrostatic chuck 66. In addition, since no heat-transfer gas is supplied, the wafer W is hardly cooled by the micro space between the wafer W and the electrostatic chuck 66. For this reason, the wafer W is heated by the energy of argon ion, and the temperature rises. That is, the wafer W is preheated. Thus, by preheating with argon ions, the fine particles of Ti in the trench and the shoulder portion of the hole move into the trench and the hole during the formation of the Ti film, so that the overhang of the hole and the opening of the trench can be suppressed.

이 때의 웨이퍼(W)의 온도는 아르곤 가스 유량, 유도 코일(80)로의 고주파 전력(ICP 파워), 전극(66b)에 인가되는 바이어스 파워, 아르곤 이온 조사 시간 등에 의해 조정할 수 있다. 이 때의 예비 가열의 온도는 100℃ 이상인 것이 바람직하다. 100℃ 이상이면, Ti막 성막 시에 Ti을 이동시킬 수 있어, 트렌치 및 홀의 오버행에 의해 개구 폭이 좁아지는 것을 억제할 수 있다. 또한, 200℃보다 높아도 효과가 포화될 뿐이다. 이 때문에, 예비 가열 온도는 100℃ 이상 200℃ 이하인 것이 바람직하다. 도 3의 예에서는 아르곤 이온의 조사 시간을 60 sec 정도로 하여 웨이퍼 온도를 170℃까지 상승시키고 있다.The temperature of the wafer W at this time can be adjusted by argon gas flow rate, high frequency power (ICP power) to the induction coil 80, bias power applied to the electrode 66b, argon ion irradiation time, and the like. It is preferable that the temperature of preheating at this time is 100 degreeC or more. If it is 100 degreeC or more, Ti can be moved at the time of Ti film-forming, and it can suppress that opening width narrows by overhang of a trench and a hole. Moreover, even if it is higher than 200 degreeC, an effect only saturates. For this reason, it is preferable that preheating temperature is 100 degreeC or more and 200 degrees C or less. In the example of FIG. 3, the wafer temperature is raised to 170 ° C with the irradiation time of argon ions being about 60 sec.

이 후, 정전 척(66)의 직류 전원을 오프로 한 채의 상태에서, 유도 코일(80)로 고주파 전력을 공급하여 플라즈마를 생성하고, 또한 정전 척(66)의 전극(66b)으로 고주파 전력을 공급하여 웨이퍼(W)에 고주파 바이어스를 인가하고, 또한 전열 가스인 Ar 가스를 바이패스시켜 웨이퍼(W)와 재치대(63)의 사이에 전열 가스를 흘리지 않고, 아르곤 플라즈마를 유지한 채, 가변 직류 전원(84)으로부터 직류 전력을 Ti으로 이루어지는 타겟(83)에 인가하여 이하에 설명하는 바와 같이 트렌치 및 홀을 포함하는 전체 면에 Ti막을 성막한다(단계(4)).After that, while the DC power supply of the electrostatic chuck 66 is turned off, the high frequency power is supplied to the induction coil 80 to generate plasma, and the high frequency power is supplied to the electrode 66b of the electrostatic chuck 66. While supplying a high frequency bias to the wafer W, and bypassing Ar gas, which is a heat transfer gas, to keep the argon plasma without flowing the heat transfer gas between the wafer W and the mounting table 63, The DC film is applied from the variable DC power supply 84 to the target 83 made of Ti to form a Ti film on the entire surface including the trench and the hole as described below (step (4)).

Ti막의 성막은 구체적으로 이하와 같이 행해진다. Formation of a Ti film is specifically performed as follows.

타겟(83)에 가변 직류 전원(84)으로부터 직류 전력이 인가되면, 아르곤 플라즈마 중의 아르곤 이온이 직류 전압에 끌어당겨져 타겟(83)에 충돌하고, 타겟(83)이 스퍼터되어 Ti 입자가 방출(비상(飛翔))된다. 이 때, 타겟(83)에 인가되는 직류 전압에 의해 방출되는 Ti의 양이 최적으로 제어된다. 또한, 스퍼터된 타겟(83)으로부터 방출된 Ti 입자인 Ti 원자, Ti 원자단은 플라즈마 중을 통과할 시 대부분은 이온화된다. 그리고, 이온화된 Ti 이온과 전기적으로 중성인 중성 Ti 원자가 혼재하는 상태가 되어 바이어스 인가된 하방향의 웨이퍼(W)에 인입된다. 이 때의 이온화율은 고주파 전원(81)으로부터 공급되는 고주파 전력에 의해 생성된 플라즈마에 의해 제어된다.When DC power is applied to the target 83 from the variable DC power source 84, argon ions in the argon plasma are attracted to the DC voltage and collide with the target 83, and the target 83 is sputtered to emit Ti particles (emergency). (飛翔)) At this time, the amount of Ti emitted by the DC voltage applied to the target 83 is optimally controlled. In addition, most of Ti atoms, Ti atoms, which are Ti particles emitted from the sputtered target 83, are ionized when passing through the plasma. Then, the ionized Ti ions and the electrically neutral neutral Ti atoms are mixed to be introduced into the biased downward wafer W. The ionization rate at this time is controlled by the plasma generated by the high frequency power supplied from the high frequency power source 81.

Ti 이온은 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 인가된 바이어스용의 고주파 전력에 의해 웨이퍼(W)면 상에 형성되는 두께 수 mm정도의 이온 시스의 영역에 들어가면, 강한 지향성(指向性)을 가지고 웨이퍼(W)측으로 가속하도록 끌어당겨져 웨이퍼(W)에 퇴적되고 Ti막이 형성된다. 이 때, 바이어스용의 고주파 전력에 의해 아르곤 이온도 웨이퍼(W)측으로 끌어당겨지지만, 이 때의 바이어스 파워를 조정하여 Ti에 의한 성막과 Ar에 의한 에칭을 조정하여 원하는 성막 속도로 Ti막을 성막한다.Ti ions are formed in the region of the ion sheath having a thickness of about several millimeters formed on the wafer W surface by the high frequency power for bias applied from the bias high frequency power supply 74 to the electrode 66b of the electrostatic chuck 66. Upon entering, it is attracted to accelerate toward the wafer W with strong directivity and is deposited on the wafer W to form a Ti film. At this time, argon ions are also attracted to the wafer W by the bias high frequency power, but the Ti film is formed at the desired film formation rate by adjusting the bias power at this time and the etching by Ar and the etching by Ar. .

이와 같이, Ti막 성막 시에도 정전 척(66)의 흡착을 오프하고, 웨이퍼(W)와 재치대(63)의 사이로 전열 가스를 공급하지 않고 웨이퍼를 플라즈마에 의해 가열함으로써, 웨이퍼(W)로부터의 열을 재치대(63)에 전달하기 어렵게 했으므로, 웨이퍼(W)는 단계(3)의 예비 가열로 가열되어 온도가 상승한 상태에서 Ti막을 성막할 수 있다. 이 Ti막 성막 공정의 시간은 Ti막의 막 두께에 따라 적당히 설정되지만, 통상의 배리어층의 막 두께인 수 nm일 경우에는 10 sec 정도로 비교적 단시간에 성막이 종료된다. 도 3의 예에서는 12 sec이다. 또한, 도 3에 나타낸 바와 같이 Ti막 성막 시에도 플라즈마 조사에 의해 웨이퍼(W)의 온도가 다소 상승한다.In this manner, even when the Ti film is formed, the electrostatic chuck 66 is turned off and the wafer is heated by plasma without supplying the heat transfer gas between the wafer W and the mounting table 63. Since it was difficult to transfer the heat to the mounting table 63, the wafer W was heated by preliminary heating in step 3 to form a Ti film in a state where the temperature was raised. Although the time of this Ti film-forming process is set suitably according to the film thickness of Ti film, film forming completes in a comparatively short time about 10 sec in the case of several nm which is the film thickness of a normal barrier layer. In the example of FIG. 3, it is 12 sec. In addition, as shown in FIG. 3, the temperature of the wafer W rises slightly by plasma irradiation even when the Ti film is formed.

Ti막의 성막이 종료된 후, 전원(81, 74, 84)을 오프로 하고, 정전 척(66)의 척용 전원(73)을 온으로 하여 웨이퍼(W)를 재치대(63)에 흡착시키고, 재치대(63)와 웨이퍼(W)의 사이로 전열 가스인 Ar 가스를, 예를 들면 1 ~ 10 Torr로 공급하여, 재치대(63)에 의해 웨이퍼(W)를 냉각시킨다(단계(5)).After the film formation of the Ti film is finished, the power supplies 81, 74, 84 are turned off, the chuck power supply 73 of the electrostatic chuck 66 is turned on, and the wafer W is adsorbed on the mounting table 63. Ar gas, which is a heat transfer gas, is supplied at, for example, 1 to 10 Torr between the mounting table 63 and the wafer W, and the wafer W is cooled by the mounting table 63 (step (5)). .

이와 같이 웨이퍼(W)를 재치대(63)에 흡착시키고, 재치대(63)와 웨이퍼(W)의 사이로 전열 가스를 공급함으로써, 예를 들면 30℃의 저온으로 유지되어 있는 재치대(63)에 의해 웨이퍼(W)가 신속하게 냉각되어 단시간에 재치대(63)의 유지 온도에 가까운 온도로 할 수 있다. 이 때, 전열 가스 공급원(89)으로부터 전열 가스 유로(88)를 통하여 웨이퍼(W)의 이면에 전열 가스인, 예를 들면 Ar 가스를 흘림으로써, 웨이퍼(W)와 재치대(63)의 사이의 전열이 촉진되어, 보다 단시간에 웨이퍼(W)를 냉각시킬 수 있다. 재치대(63)의 온도는 -30 ~ 90℃가 바람직하다. 도 3의 예에서는 10 sec 정도로 웨이퍼(W)의 온도가 180℃에서 50℃ 정도까지 냉각되어 있다.Thus, by mounting the wafer W on the mounting table 63 and supplying a heat transfer gas between the mounting table 63 and the wafer W, for example, the mounting table 63 held at a low temperature of 30 ° C. As a result, the wafer W can be rapidly cooled to a temperature close to the holding temperature of the mounting table 63 in a short time. At this time, the argon gas, for example, Ar gas, is transferred from the electrothermal gas supply source 89 through the electrothermal gas flow path 88 to the back surface of the wafer W, thereby interposing the wafer W and the mounting table 63. Heat transfer is accelerated, and the wafer W can be cooled in a shorter time. As for the temperature of the mounting base 63, -30-90 degreeC is preferable. In the example of FIG. 3, the temperature of the wafer W is cooled from 180 ° C. to 50 ° C. in about 10 sec.

이 후, 전열 가스의 공급을 정지하고, 정전 척을 오프로 하고 게이트 밸브(G)를 열어 웨이퍼(W)를 반출한다(단계(6)).After that, the supply of the electrothermal gas is stopped, the electrostatic chuck is turned off, the gate valve G is opened, and the wafer W is carried out (step 6).

또한, 도 3의 예의 조건은 이하와 같다. In addition, the conditions of the example of FIG. 3 are as follows.

ㆍ예비 가열 ㆍ Preheating

처리 용기 내의 압력 : 10 mTorr Pressure in the processing vessel: 10 mTorr

아르곤 가스 유량 : 130 sccmArgon gas flow rate: 130 sccm

ICP 전원 파워 : 5.25 kWICP supply power: 5.25 kW

바이어스 파워 : 150 WBias Power: 150 W

시간 : 60 secTime: 60 sec

ㆍTi막 성막 ㆍ Ti film deposition

처리 용기 내의 압력 : 5 mTorr Pressure in the processing vessel: 5 mTorr

아르곤 가스 유량 : 130 sccmArgon gas flow rate: 130 sccm

ICP 전원 파워 : 5.25 kWICP supply power: 5.25 kW

직류 전력(타겟) : 4 kWDC power (target): 4 kW

바이어스 파워 : 100 WBias Power: 100 W

시간 : 12 secTime: 12 sec

ㆍ 웨이퍼 냉각 Wafer cooling

아르곤 가스 유량 : 500 sccmArgon gas flow rate: 500 sccm

전열 가스 압력 : 6 Torr Heat Gas Pressure: 6 Torr

정전 척 전압 : 1650 VElectrostatic Chuck Voltage: 1650 V

본 실시예에서는 플라즈마에 의해 웨이퍼(W)를 예비 가열하고 나서 Ti막을 성막하므로, 웨이퍼(W) 상에 퇴적된 Ti을 유동시킬 수 있어, 오버행을 억제하여 트렌치 및 홀의 폭이 좁아지는 것을 방지할 수 있다. 이 때, 상술한 바와 같이 100℃라고 하는 낮은 온도에서도 퇴적된 Ti을 이동시켜, 오버행을 억제하는 효과를 얻을 수 있는 것이 판명되었다. 이는, 상기 특허 문헌 2에서 웨이퍼를 300℃ 이상으로 가열하고 있는 것과 비교하여 매우 낮은 온도이며, 이와 같이 낮은 온도의 가열로도 오버행을 억제하는 효과가 있는 것은 이번에 처음으로 발견된 점이다.In the present embodiment, since the Ti film is formed after preheating the wafer W by plasma, Ti deposited on the wafer W can be flowed to prevent overhang and narrow the trench and hole width. Can be. At this time, it was found that the effect of suppressing the overhang was obtained by moving the deposited Ti even at a low temperature of 100 ° C as described above. This is very low temperature compared with heating the wafer to 300 degreeC or more in the said patent document 2, and it is the point which this time discovered for the first time that there is an effect which suppresses overhang even with such low temperature heating.

이 때, 웨이퍼(W)를 재치대(63)에 흡착시키지 않고, 또한 재치대(63)와 웨이퍼(W)의 사이로 전열 가스를 공급하지 않고 웨이퍼(W)에 아르곤 이온을 충돌시켜 예비 가열하고, 재치대(63) 자체는 저온으로 유지되므로, 예비 가열된 온도로 Ti막을 성막한 다음, 웨이퍼(W)를 재치대(63)에 흡착시키고, 또한 전열 가스를 공급함으로써 신속하게 웨이퍼(W)를 냉각시킬 수 있다. 이 때문에, 고온으로 웨이퍼(W)를 반출함에 따른 막의 산화를 염려할 필요가 없고, 냉각 시간을 짧게 할 수 있으므로, 저저항화할 수 있고, 또한 스루풋을 향상시킬 수 있다.At this time, argon ions are collided with the wafer W without preliminary heating without supplying the heat transfer gas between the mounting table 63 and the wafer W, without adsorbing the wafer W to the mounting table 63. Since the mounting table 63 itself is kept at a low temperature, the Ti film is formed at a preheated temperature, and then the wafer W is adsorbed on the mounting table 63 and the wafer W is quickly supplied by supplying a heat transfer gas. Can be cooled. For this reason, there is no need to worry about oxidation of the film by carrying out the wafer W at a high temperature, and the cooling time can be shortened, so that the resistance can be reduced and the throughput can be improved.

<실험 결과><Experimental Results>

여기서는, 폭이 25 nm, 높이가 90 nm인 트렌치가 형성된 웨이퍼에 대하여, 도 1의 장치를 이용하여, 정전 척으로의 급전을 오프로 하고, 전열 가스인 Ar 가스를 공급하지 않는 상태로 하고, 처리 용기 내로 아르곤 가스를 130 sccm의 유량으로 도입하고, 처리 용기 내의 압력을 10 mTorr로 하고, ICP 전원에 5.25 kW 인가하여 아르곤 플라즈마를 생성하고, 바이어스를 150 W로 하여 웨이퍼에 아르곤 이온을 소정 시간 조사하면서 예비 가열을 행하고, 이 후, 마찬가지로 정전 척으로의 급전을 오프로 하고, 전열 가스를 공급하지 않는 상태로 하고, 처리 용기 내의 압력을 5 mTorr로 하고, 아르곤 가스를 130 sccm, ICP 전원을 5.25 kW로 유지한 채로 타겟으로 직류 전력을 4 kW 공급하고, 전극(66b)에 200 W의 고주파 전력을 공급하여 웨이퍼(W)에 바이어스를 인가하고, 처리 용기(51) 내에 플라즈마를 생성하여 오버행의 영향을 보기 위하여, 통상보다 두꺼운 20 nm의 Ti막을 성막했다.Here, the power supply to the electrostatic chuck is turned off using the apparatus of FIG. 1 with respect to the wafer on which the trench having the width of 25 nm and the height of 90 nm is formed, and Ar gas as the heat transfer gas is not supplied. Argon gas was introduced into the processing vessel at a flow rate of 130 sccm, the pressure in the processing vessel was 10 mTorr, 5.25 kW was applied to the ICP power supply to generate an argon plasma, and the argon ions were placed on the wafer at a bias of 150 W for a predetermined time. Preheating is performed while irradiating, and then, similarly, the power supply to the electrostatic chuck is turned off, the heat transfer gas is not supplied, the pressure in the processing container is 5 mTorr, and the argon gas is 130 sccm and the ICP power supply. While maintaining the current at 5.25 kW, 4 kW of DC power is supplied to the target, 200 W of high frequency power is supplied to the electrode 66b, and a bias is applied to the wafer W, into the processing container 51. To see the effect of the overhang generated by Raj dry, normal film was formed in 20 nm thick than Ti.

이 때의 아르곤 플라즈마에 의한 예비 가열 시간과 트렌치의 최소 개구 폭의 관계를 도 4에 나타낸다. 종축의 최소 개구 폭은 Ti막을 성막할 시에서의 가장 폭이 좁은 부분의 트렌치의 개구 폭을 나타내는 것이다. 이 도면으로부터, 예비 가열 시간이 길어질수록, Ti막 성막 후의 트렌치 개구 폭이 넓어지고 있는 것을 알 수 있다. 예비 가열 시간은 웨이퍼 온도에 대응하고, 웨이퍼 온도와 트렌치 최소 개구 폭의 관계는 도 5에 나타낸 바와 같이, 온도가 높아질수록 넓어진다. 도 5의 종축은 실제의 트렌치 최소 개구 폭을 Ti막을 가열하지 않고 성막할 시의 최소 개구 폭으로 나누어 규격화한 값이며, 175℃로 예비 가열하여 Ti막 성막할 시의 트렌치 최소 개구 폭은 예비 가열을 행하지 않을 경우에 비해 1.27 배 정도이며, 예비 가열을 행하지 않을 경우에는 도 6의 (a)에 도시한 바와 같이, Ti막이 오버행하여 트렌치의 개구 폭이 좁아지고 있는데 반해, 예비 가열을 행함으로써 도 6의 (b)에 도시한 바와 같은 오버행이 억제된다.The relationship between the preheating time by argon plasma at this time, and the minimum opening width of a trench is shown in FIG. The minimum opening width of the vertical axis represents the opening width of the trench in the narrowest portion when the Ti film is formed. From this figure, it turns out that the trench opening width after Ti film filming becomes wider, so that preheating time becomes long. The preheating time corresponds to the wafer temperature, and the relationship between the wafer temperature and the trench minimum opening width becomes wider as the temperature increases, as shown in FIG. 5. 5 is a standardized value obtained by dividing the actual trench minimum opening width by the minimum opening width when the Ti film is formed without heating the Ti film, and the trench minimum opening width when the Ti film is formed by preheating at 175 ° C. Is about 1.27 times as compared with the case where no preheating is performed. When the preheating is not performed, as shown in FIG. 6A, the Ti film is overhanged and the opening width of the trench is narrowed. The overhang as shown in 6 (b) is suppressed.

이어서, 예비 가열을 행하지 않고 성막한 Ti막과 30 sec 예비 가열한 후에 성막한 Ti막에서 결정 상태를 조사했다. 도 7은 이들 Ti막의 X 선 회절 패턴을 나타낸 도면이다. 또한, Ti막의 막 두께는 7 nm로 했다. 도 7에 나타낸 바와 같이, 예비 가열한 Ti막은 예비 가열하지 않은 Ti막보다 Ti의 (002)면의 피크가 저하되어 있고, 반치폭(半値幅)으로부터 개산한 Ti 입경은 예비 가열한 쪽이 작아지는 것이 확인되었다. 이와 같이, 예비 가열함으로써 Ti막의 입경이 작아져, 배리어성이 향상되는 것이 기대된다.Subsequently, the crystal state was investigated in the Ti film formed without pre-heating and the Ti film formed after 30 sec preheating. Fig. 7 shows the X-ray diffraction patterns of these Ti films. In addition, the film thickness of the Ti film was 7 nm. As shown in Fig. 7, the peak of the (002) plane of Ti is lower than that of the preheated Ti film, and the Ti particle diameter estimated from the half width is smaller than the preheated Ti film. It was confirmed. Thus, by preheating, the particle diameter of a Ti film | membrane becomes small and a barrier property is expected to improve.

도 8은 상술한 예비 가열을 행하지 않고 성막한 Ti막 및 30 sec 예비 가열한 후에 성막한 Ti막 상에 각각 iPVD에 의해 씨드막이 되는 Cu막을 형성했을 시의 주사형 전자 현미경(SEM) 사진이다. 또한, 이들은 Ti막의 막 두께를 7 nm, Cu막의 막 두께를 30 nm로 하고, Cu막을 25 nm 에칭한 후의 SEM 사진이다. 이들에 나타낸 바와 같이, 예비 가열함으로써 Ti막 상의 Cu막의 결정립(그레인)도 작아지는 것을 알 수 있다. Ti막 상의 Cu 배리어층은 성막 단계에서는 결정립이 작은 것이 바람직하고, 이 점도 예비 가열의 이점이다.FIG. 8 is a scanning electron microscope (SEM) photograph when the Cu film which becomes a seed film by iPVD was formed on the Ti film formed without performing the above-mentioned preheating, and the Ti film formed after 30 sec preheating, respectively. In addition, these are SEM photographs after the thickness of the Ti film is 7 nm, the thickness of the Cu film is 30 nm, and the Cu film is etched at 25 nm. As shown in these, it turns out that the crystal grain (grain) of the Cu film on Ti film becomes small by preheating. The Cu barrier layer on the Ti film is preferably small in grain size in the film formation step, and this viscosity is an advantage of preheating.

<Cu 배선의 형성 방법><Cu wiring formation method>

이어서, 상기한 바와 같은 Ti막을 배리어층으로서 이용하여 Cu 배선을 형성하는 방법에 대하여 도 9의 순서도 및 도 10의 공정 단면도를 참조하여 설명한다.Next, a method of forming a Cu wiring using the Ti film as described above as a barrier layer will be described with reference to the flowchart of FIG. 9 and the process sectional view of FIG. 10.

우선, 하부 구조(201)(상세는 생략) 상에 SiO2막 등의 층간 절연막(202)을 가지고, 이에 트렌치(203) 및 하층 배선으로의 접속을 위한 비아(도시하지 않음)가 소정 패턴으로 형성된 웨이퍼(W)를 준비한다(단계(11), 도 10의 (a)). 이러한 웨이퍼(W)로서는 Degas 프로세스 또는 Pre-Clean 프로세스에 의해, 절연막 표면의 수분 및 에칭/애싱 시의 잔사를 제거한 것인 것이 바람직하다.First, an interlayer insulating film 202 such as an SiO 2 film is formed on the lower structure 201 (not shown in detail), and a trench (203) and vias (not shown) for connection to the lower layer wirings are formed in a predetermined pattern. The wafer W is prepared (step 11, FIG. 10A). As such a wafer W, it is preferable to remove the moisture and residue at the time of etching / ashing on the insulating film surface by a Degas process or a Pre-Clean process.

이어서, 트렌치(203) 및 비아의 표면을 포함하는 전체 면에 Cu를 차폐(배리어)하는 배리어층(204)을 성막한다(단계(12), 도 10의 (b)). 배리어층(204)으로서는 상기 성막 방법과 같이, 예비 가열한 후에 고온 상태에서 성막한 Ti막을 이용한다.Subsequently, a barrier layer 204 for shielding (barrier) Cu is formed on the entire surface including the trench 203 and the surface of the via (step 12, FIG. 10B). As the barrier layer 204, a Ti film formed in a high temperature state after preheating is used as in the film formation method.

이어서, 배리어층(204) 상에 Ru 라이너막(205)을 성막한다(단계(13), 도 10의 (c)). Ru 라이너막은 매립되는 Cu의 체적을 크게 하여 배선을 저저항으로 한다는 관점에서, 예를 들면 1 ~ 5 nm로 얇게 형성하는 것이 바람직하다.Next, a Ru liner film 205 is formed on the barrier layer 204 (step 13, FIG. 10C). It is preferable to form the Ru liner film thin in, for example, 1 to 5 nm from the viewpoint of increasing the volume of the embedded Cu to make the wiring low resistance.

Ru는 Cu에 대한 습윤성이 높기 때문에, Cu의 하지(下地)에 Ru 라이너막을 형성함으로써, 다음의 Cu막 형성 시에 양호한 Cu의 이동성을 확보할 수 있고, 또한 Cu막의 성막 시에 트렌치 및 홀의 폭을 막는 오버행을 발생시키기 어렵게 할 수 있다. 이 때문에, 미세한 트렌치 또는 홀에도 보이드를 발생시키지 않고 확실히 Cu를 매립할 수 있다.Since Ru has high wettability to Cu, by forming a Ru liner film on the base of Cu, it is possible to ensure good Cu mobility during the next Cu film formation, and also to form a trench and a hole width at the time of forming the Cu film. This can make it difficult to generate overhangs. For this reason, Cu can be reliably embedded in a fine trench or a hole without generating a void.

Ru 라이너막(205)은 루테늄카르보닐(Ru3(CO)12)을 성막 원료로서 이용하여 열CVD에 의해 적합하게 형성할 수 있다. 이에 의해, 고순도로 얇은 Ru막을 고 스텝 커버리지로 성막할 수 있다. 루테늄카르보닐 이외에, 예를 들면 (시클로펜타디에닐)(2, 4 - 디메틸펜타디에닐) 루테늄, 비스(시클로펜타디에닐)(2, 4 - 메틸펜타디에닐) 루테늄, (2, 4 - 디메틸펜타디에닐)(에틸시클로펜타디에닐) 루테늄, 비스(2, 4 - 메틸펜타디에닐)(에틸시클로펜타디에닐) 루테늄과 같은 루테늄의 펜타디에닐 화합물을 이용할 수도 있다. 또한, Ru 라이너막(205)은 PVD로 성막할 수도 있다.The Ru liner film 205 can be suitably formed by thermal CVD using ruthenium carbonyl (Ru 3 (CO) 12 ) as a film forming raw material. As a result, a thin Ru film with high purity can be formed with high step coverage. In addition to ruthenium carbonyl, for example (cyclopentadienyl) (2,4-dimethylpentadienyl) ruthenium, bis (cyclopentadienyl) (2,4-methylpentadienyl) ruthenium, (2, 4- Pentadienyl compounds of ruthenium such as dimethylpentadienyl) (ethylcyclopentadienyl) ruthenium and bis (2,4-methylpentadienyl) (ethylcyclopentadienyl) ruthenium may also be used. In addition, the Ru liner film 205 may be formed by PVD.

또한, 트렌치 및 비아의 폭이 넓어 오버행이 발생하기 어려운 경우 등에는 반드시 Ru 라이너막(205)을 형성할 필요는 없고, 배리어층(204) 상에 이하에 설명하는 Cu 씨드막을 직접 형성해도 된다.In addition, when the width | variety of a trench and a via is large, and an overhang does not generate | occur | produce easily, it is not necessary to form the Ru liner film 205, You may directly form the Cu seed film | membrane demonstrated below on the barrier layer 204.

이어서, PVD에 의해 Cu 씨드막(206)을 형성한다(단계(14), 도 10의 (d)). 이 Cu 씨드막(206)의 막 두께는 이 후의 Cu 도금의 매립성을 고려하면 20 ~ 40 nm인 것이 바람직하다. 이 때의 성막은 타겟의 재료를 Ti으로부터 Cu로 대체한 것 이외에는 상기 Ti막의 성막에 이용한 것과 동일한 iPVD 장치를 이용하여 적합하게 성막할 수 있다. 이 경우에, 재치대의 온도는, 예를 들면 -50 ~ 0℃로 저온으로 하는 것이 바람직하다. 상기 Ti막으로 이루어지는 배리어층(204)을 성막한 후에 직접 Cu 씨드막(206)을 성막할 경우에는 Ti막 성막용의 iPVD 장치로부터 냉각된 상태로 반출된 웨이퍼(W)가 진공 반송실을 거쳐 Cu막 성막용의 iPVD 장치의 재치대에 의해 온도 컨트롤되어 저온으로 유지되어 있으므로, 스루풋 향상 효과가 한층 큰 것으로 할 수 있다.Next, a Cu seed film 206 is formed by PVD (step 14, FIG. 10 (d)). The film thickness of the Cu seed film 206 is preferably 20 to 40 nm in consideration of the embedding of subsequent Cu plating. The film formation at this time can be suitably formed using the same iPVD apparatus as used for film formation of the Ti film, except that the target material is replaced with Ti from Cu. In this case, it is preferable to make the temperature of a base stand low temperature, for example at -50-0 degreeC. In the case of directly depositing the Cu seed film 206 after forming the barrier layer 204 made of the Ti film, the wafer W carried out in a cooled state from the iPVD device for forming the Ti film passes through the vacuum transfer chamber. Since the temperature is controlled by the mounting table of the iPVD device for forming a Cu film and maintained at a low temperature, the throughput improvement effect can be further increased.

이 후, Cu 씨드막(206) 상에 Cu 도금(207)을 실시하여, 트렌치(203)를 매립하고 웨이퍼(W) 전체 면에 Cu를 형성한다(단계(15), 도 10의 (e)).Thereafter, Cu plating 207 is performed on the Cu seed film 206 to fill the trench 203 and form Cu on the entire surface of the wafer W (step 15, FIG. 10E). ).

이 후, 필요에 따라 어닐링을 행하고(단계(16)), 이어서 CMP(chemical Mechanical Polishing)에 의해 웨이퍼(W) 표면의 전체 면을 연마하여 평탄화한다(단계(17), 도 10의 (f)). 이에 의해 트렌치(203) 및 비아(홀) 내에 잔존한 배리어층(204)(Ru막), Cu 씨드막(206) 및 Cu 도금(207)에 의해 Cu 배선(208)이 형성된다.Thereafter, annealing is performed as necessary (step 16), and then the entire surface of the surface of the wafer W is polished and planarized by chemical mechanical polishing (CMP) (step 17, FIG. 10 (f)). ). As a result, the Cu wiring 208 is formed by the barrier layer 204 (Ru film), the Cu seed film 206 and the Cu plating 207 remaining in the trench 203 and the via (hole).

또한, 상기 일련의 공정 중 배리어층(204)을 성막하는 단계(12), Ru 라이너막(205)을 성막하는 단계(13), Cu 씨드막(206)을 성막하는 단계(14)는 각 막을 성막하는 장치가 반송 장치를 구비한 진공 반송실에 접속시킨 클러스터 툴형의 처리 장치에 의해, 진공 중에서 대기 폭로를 거치지 않고 연속하여 성막하는 것이 바람직하지만, 이들 중 어느 사이에 대기 폭로해도 된다. 대기 폭로를 거치지 않을 경우에도, Ti막 성막 후 웨이퍼(W)를 고온인 채로 반출하면 Ti막의 산화는 피할 수 없다는 점에서, 재치대에서 냉각시키고 나서 웨이퍼(W)를 반출하는 것은 유효하다. Ti막 성막 후 대기 폭로할 경우에는 고온으로 반출함으로써 Ti막은 현저하게 산화된다는 점에서, 재치대에서 냉각시키고 나서 웨이퍼(W)를 반출하는 것의 효과는 매우 크다.In addition, the forming of the barrier layer 204 (12), the forming of the Ru liner film 205 (13), and the forming of the Cu seed film 206 (14) may be performed during the series of processes. Although it is preferable to form into a film continuously, without passing through atmospheric exposure in vacuum by the cluster tool type | mold processing apparatus connected to the vacuum conveyance chamber provided with the conveying apparatus, the film-forming apparatus may expose atmospheric exposure in any of these. Even when the air is not exposed, it is effective to carry out the wafer W after cooling at the mounting table in that oxidation of the Ti film cannot be avoided if the wafer W is taken out at a high temperature after the Ti film is formed. In the case of exposure to the atmosphere after the formation of the Ti film, the Ti film is remarkably oxidized by carrying it out at a high temperature. Therefore, the effect of removing the wafer W after cooling at the mounting table is very large.

<다른 적용><Other applications>

이상, 본 발명의 실시예에 대하여 설명했지만, 본 발명은 상기 실시예에 한정되지 않고 다양하게 변형 가능하다. 예를 들면, 상기 실시예에서는 Ti막의 성막에 ICP형 플라즈마 스퍼터 장치를 이용한 예에 대하여 설명했지만, 이에 한정되지 않고 다른 타입의 플라즈마 스퍼터 장치여도 좋고, 또한 Cu 이온과 플라즈마 가스 생성 이온의 인입을 조정할 수 있으면 다른 iPVD 장치여도 된다.As mentioned above, although the Example of this invention was described, this invention is not limited to the said Example, It can variously change. For example, in the above embodiment, an example in which an ICP plasma sputtering apparatus is used for forming a Ti film has been described. However, the present invention is not limited thereto, and other types of plasma sputtering apparatuses may be used, and the introduction of Cu ions and plasma gas generating ions may be adjusted. If possible, another iPVD device may be used.

또한, 상기 실시예에서는 Ti막의 성막에 대하여 설명했지만, 예비 가열에 의해 고온화됨으로써 성막할 시에 입자가 이동하면, Ti막에 한정되지 않고, 예를 들면 Ta막 등의 다른 금속막의 성막에도 적용 가능하다.In the above embodiment, the film formation of the Ti film has been described. However, if the particles move during the film formation due to high temperature by preheating, the particles are not limited to the Ti film, but can be applied to the deposition of other metal films such as a Ta film. Do.

또한, 상기 실시예에서는 예비 가열한 후에 성막한 Ti막을 배리어층으로 하여 Cu 배선을 형성할 시, 트렌치와 비아(홀)를 가지는 웨이퍼를 이용한 예에 대하여 설명했지만, 트렌치만을 가질 경우에도 홀만을 가질 경우에도 적용할 수 있는 것은 말할 필요도 없다. 또한, Cu 씨드를 형성하지 않고 Cu 도금으로 매립해도, Cu 도금 대신에 PVD로 Cu를 매립해도 된다.In the above embodiment, an example in which a wafer having trenches and vias are formed when forming a Cu wiring using a Ti film formed after preheating as a barrier layer is described. Needless to say, the case is applicable. In addition, even if Cu seed is not formed without forming Cu seed, Cu may be embedded by PVD instead of Cu plating.

또한, 상기 실시예에서는 피처리 기판으로서 반도체 웨이퍼를 예로 들어 설명했지만, 반도체 웨이퍼에는 실리콘뿐 아니라, GaAs, SiC, GaN 등의 화합물 반도체도 포함되며, 또한 반도체 웨이퍼에 한정되지 않고, 액정 표시 장치 등의 FPD(플랫 패널 디스플레이)에 이용하는 글라스 기판 및 세라믹 기판 등에도 본 발명을 적용할 수 있는 것은 물론이다.In the above embodiment, the semiconductor wafer is described as an example of the substrate to be processed, but the semiconductor wafer includes not only silicon, but also compound semiconductors such as GaAs, SiC, GaN, and the like, and is not limited to the semiconductor wafer, and includes a liquid crystal display device and the like. It goes without saying that the present invention can also be applied to glass substrates, ceramic substrates, and the like used in FPDs (flat panel displays).

10 : Ti막 성막 장치
51 : 처리 용기
56 : 진공 펌프
59 : 가스 공급원
63 : 재치대
65 : 냉각 재킷
66 : 정전 척
74 : 바이어스용 고주파 전원
78 : 플라즈마 발생원
80 : 코일
83 : 타겟
84 : 직류 전원
85 : 자석
88 : 전열 가스 유로
89 : 전열 가스 공급원
201 : 하부 구조
202 : 층간 절연막
203 : 트렌치
204 : 배리어층(Ti막)
205 : Ru 라이너막
206 : Cu 씨드막
207 : Cu 도금
208 : Cu 배선
W : 반도체 웨이퍼(피처리 기판)10: Ti film deposition apparatus
51: processing container
56: Vacuum pump
59 gas source
63: wit
65: cooling jacket
66: electrostatic chuck
74: high frequency power supply for bias
78 plasma generating source
80: coil
83: target
84: DC power
85: Magnet
88: electrothermal gas flow path
89: electrothermal gas supply source
201: Undercarriage
202: interlayer insulating film
203: trench
204 barrier layer (Ti film)
205 Ru liner film
206: Cu seed film
207: Cu Plating
208: Cu wiring
W: semiconductor wafer (substrates)

Claims (12)

처리 용기와, 상기 처리 용기 내에서 피처리 기판을 재치(載置)하는 재치대와, 상기 재치대를 냉각시키는 냉각 기구와, 상기 피처리 기판을 재치대에 흡착시키는 흡착 기구와, 상기 재치대와 상기 피처리 기판의 사이로 전열 가스를 공급하는 전열 가스 공급 수단과, 상기 처리 용기 내로 플라즈마 생성 가스를 도입하는 가스 도입 기구와, 상기 처리 용기 내에 상기 플라즈마 생성 가스의 플라즈마를 생성하는 플라즈마 생성 기구와, 상기 피처리 기판에 성막되는 금속의 타겟과, 상기 타겟에 전압을 인가하는 직류 전원과, 상기 재치대에 이온을 인입하기 위한 고주파 바이어스를 인가하는 바이어스 전원을 가지는 성막 장치를 이용하여 피처리 기판에 금속막을 성막하는 성막 방법으로서,
상기 냉각 기구에 의해 상기 재치대를 저온으로 유지하고, 상기 흡착 기구에 의해 상기 재치대 상에 상기 피처리 기판을 흡착시키지 않고 재치하는 공정과,
이어서, 상기 플라즈마 생성 가스의 플라즈마를 생성하고, 상기 바이어스 전원으로부터 상기 재치대에 고주파 바이어스를 인가한 상태에서, 상기 피처리 기판에 상기 플라즈마 생성 가스의 이온을 인입하여 피처리 기판을 상대적으로 고온으로 예비 가열하는 공정과,
이어서, 상기 플라즈마가 형성된 상태에서, 상기 직류 전원으로부터 상기 타겟에 전압을 인가하여, 상기 타겟으로부터 금속 입자를 방출시키고, 상기 바이어스 전원에 의해, 상기 플라즈마 생성 가스의 이온과 함께 상기 플라즈마에 의해 이온화한 금속 이온을 상기 피처리 기판에 인입하여 금속막을 형성하는 공정과,
상기 금속막의 형성을 정지한 다음, 상기 흡착 기구에 의해 상기 피처리 기판을 상대적으로 저온으로 유지된 상기 재치대에 흡착시키고, 상기 재치대와 상기 피처리 기판의 사이로 전열 가스를 공급하여 상기 피처리 기판과 상기 재치대 간을 전열시켜, 상기 피처리 기판을 냉각시키는 공정과,
냉각된 피처리 기판을 상기 처리 용기로부터 반출하는 공정
을 가지는 것을 특징으로 하는 성막 방법.
A processing container, a mounting table for placing the substrate to be processed in the processing container, a cooling mechanism for cooling the mounting table, an adsorption mechanism for adsorbing the substrate to the mounting table, and the mounting table And electrothermal gas supply means for supplying a heat transfer gas between the substrate to be processed, a gas introduction mechanism for introducing a plasma generation gas into the processing container, a plasma generation mechanism for generating a plasma of the plasma generation gas in the processing container; And a film deposition apparatus having a target of a metal to be deposited on the substrate, a direct current power supply for applying a voltage to the target, and a bias power supply for applying a high frequency bias for introducing ions into the mounting table. As a film forming method for forming a metal film into a film,
Maintaining the mounting table at a low temperature by the cooling mechanism, and placing the mounting table without adsorbing the substrate to be processed on the mounting table by the adsorption mechanism;
Subsequently, a plasma of the plasma generating gas is generated and ions of the plasma generating gas are introduced into the substrate to be processed at a relatively high temperature while a high frequency bias is applied from the bias power source to the mounting table. Preheating process,
Subsequently, in the state where the plasma is formed, a voltage is applied from the DC power supply to the target to release metal particles from the target, and ionized by the plasma together with ions of the plasma generating gas by the bias power supply. Introducing metal ions into the substrate to be processed to form a metal film;
After the formation of the metal film is stopped, the substrate to be processed is adsorbed to the mounting table kept at a relatively low temperature by the adsorption mechanism, and an electrothermal gas is supplied between the mounting table and the substrate to be treated. Heating the substrate and the mounting table to cool the target substrate;
Process of carrying out the cooled to-be-processed substrate from the said processing container
Formation method characterized in that it has a.
제 1 항에 있어서,
상기 재치대는 -30 ~ 90℃로 냉각되는 것을 특징으로 성막 방법.
The method of claim 1,
The mounting table is characterized in that the cooling to -30 ~ 90 ℃ method.
제 1 항에 있어서,
상기 흡착 기구는 정전 척인 것을 특징으로 하는 성막 방법.
The method of claim 1,
The adsorption mechanism is an electrostatic chuck.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 예비 가열하는 공정은 상기 피처리 기판을 100℃ 이상으로 가열하는 것을 특징으로 하는 성막 방법.
The method according to any one of claims 1 to 3,
The said preliminary heating process heats the said to-be-processed substrate to 100 degreeC or more, The film-forming method characterized by the above-mentioned.
제 4 항에 있어서,
상기 예비 가열하는 공정은 상기 피처리 기판을 100 ~ 200℃로 가열하는 것을 특징으로 하는 성막 방법.
The method of claim 4, wherein
The preliminary heating step is a film formation method, characterized in that for heating the substrate to be processed to 100 ~ 200 ℃.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 금속막은 Ti막인 것을 특징으로 하는 성막 방법.
The method according to any one of claims 1 to 3,
And the metal film is a Ti film.
피처리 기판에 형성된 소정 패턴의 트렌치 및 홀 중 적어도 하나의 내부에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법으로서,
상기 피처리 기판 중 상기 트렌치 및 홀 중 적어도 하나가 형성되어 있는 부분의 표면에 청구항 1 내지 청구항 3 중 적어도 어느 한 항의 성막 방법에 의해 금속막을 성막하여 배리어층을 형성하는 공정과,
상기 배리어층이 형성된 상기 트렌치 및 홀 중 적어도 하나에 Cu를 매립하는 공정과,
상기 Cu를 매립한 다음, 상기 트렌치 및 홀 중 적어도 하나의 개구부까지의 Cu 부분을 연마하여 평탄화하는 공정
을 가지는 것을 특징으로 하는 Cu 배선의 형성 방법.
A method of forming a Cu wiring in which Cu is formed by embedding Cu in at least one of a trench and a hole of a predetermined pattern formed in a substrate to be processed,
Forming a barrier layer by depositing a metal film on a surface of a portion of the substrate to which at least one of the trench and the hole is formed by the film forming method of any one of claims 1 to 3;
Embedding Cu in at least one of the trench and the hole in which the barrier layer is formed;
Embedding the Cu, and then polishing and planarizing the Cu portion to at least one opening of the trench and the hole
The Cu wiring formation method characterized by having.
제 7 항에 있어서,
상기 트렌치 및 홀 중 적어도 하나는 상기 피처리 기판의 절연막에 형성되어 있는 것을 특징으로 하는 Cu 배선의 형성 방법.
The method of claim 7, wherein
At least one of the trench and the hole is formed in an insulating film of the substrate to be processed.
제 7 항에 있어서,
상기 배리어층을 성막한 다음, 상기 배리어층 상에 루테늄으로 이루어지는 라이너막을 형성하는 공정을 더 가지는 것을 특징으로 하는 Cu 배선의 형성 방법.
The method of claim 7, wherein
And forming a liner film made of ruthenium on the barrier layer after depositing the barrier layer.
제 7 항에 있어서,
상기 Cu를 매립하는 공정은, PVD에 의해 Cu 씨드막을 형성한 다음 Cu 도금으로 상기 트렌치 및 홀 중 적어도 하나를 매립하는 것을 특징으로 하는 Cu 배선의 형성 방법.
The method of claim 7, wherein
In the step of embedding Cu, a Cu seed film is formed by PVD, and at least one of the trench and the hole is embedded by Cu plating.
제 7 항에 있어서,
상기 연마하여 평탄화하는 공정은 CMP로 행해지는 것을 특징으로 하는 Cu 배선의 형성 방법.
The method of claim 7, wherein
The process of polishing and planarization is performed by CMP.
컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서,
상기 프로그램은, 실행 시에 청구항 1 내지 청구항 3 중 어느 한 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 것을 특징으로 하는 기억 매체.
As a storage medium storing a program for operating on a computer and controlling a film forming apparatus,
The program is a storage medium characterized by causing a computer to control the film forming apparatus so that the film forming method according to any one of claims 1 to 3 is executed at the time of execution.
KR1020120028624A 2011-03-24 2012-03-21 FILM FORMING METHOD AND Cu WIRING FORMING METHOD KR101382376B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011066469A JP2012204522A (en) 2011-03-24 2011-03-24 DEPOSITION METHOD AND FORMATION METHOD OF Cu WIRE
JPJP-P-2011-066469 2011-03-24

Publications (2)

Publication Number Publication Date
KR20120109333A true KR20120109333A (en) 2012-10-08
KR101382376B1 KR101382376B1 (en) 2014-04-08

Family

ID=47185202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120028624A KR101382376B1 (en) 2011-03-24 2012-03-21 FILM FORMING METHOD AND Cu WIRING FORMING METHOD

Country Status (3)

Country Link
JP (1) JP2012204522A (en)
KR (1) KR101382376B1 (en)
TW (1) TW201301443A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5983164B2 (en) * 2012-08-07 2016-08-31 旭硝子株式会社 Glass substrate with Ti film, glass substrate with metal film using the same, glass substrate with Ti film, method for producing glass substrate with metal film using the same, and method for evaluating flatness of glass substrate surface
JP7094172B2 (en) * 2018-07-20 2022-07-01 東京エレクトロン株式会社 Film forming equipment, raw material supply equipment and film forming method
CN115044881A (en) * 2022-08-15 2022-09-13 合肥新晶集成电路有限公司 Deposition equipment, metal silicide layer and preparation method of semiconductor structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043551A1 (en) * 2004-10-19 2006-04-27 Tokyo Electron Limited Plasma sputtering film deposition method and equipment
JP2009088267A (en) 2007-09-28 2009-04-23 Tokyo Electron Ltd Film forming method, film forming device, storage medium, and semiconductor device
JP5366235B2 (en) * 2008-01-28 2013-12-11 東京エレクトロン株式会社 Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium
JP5262878B2 (en) * 2009-03-17 2013-08-14 東京エレクトロン株式会社 Mounting table structure and plasma deposition apparatus

Also Published As

Publication number Publication date
TW201301443A (en) 2013-01-01
KR101382376B1 (en) 2014-04-08
JP2012204522A (en) 2012-10-22

Similar Documents

Publication Publication Date Title
KR101025986B1 (en) Film forming method, plasma film forming apparatus and storage medium
JP5392215B2 (en) Film forming method and film forming apparatus
US9425093B2 (en) Copper wiring forming method, film forming system, and storage medium
KR101739613B1 (en) Method for forming copper wiring
WO2012133400A1 (en) Method for forming copper wire
KR101846049B1 (en) Method of forming copper wiring, and storage medium
JP5767570B2 (en) Cu wiring forming method, Cu film forming method, and film forming system
KR101662369B1 (en) METHOD FOR FORMING Cu WIRING AND STORAGE MEDIUM
KR102008475B1 (en) Formation method of Cu wiring and manufacturing method of semiconductor device
TWI651807B (en) Cu wiring manufacturing method
KR101382376B1 (en) FILM FORMING METHOD AND Cu WIRING FORMING METHOD
KR20170026165A (en) Semiconductor device manufacturing method and storage medium
KR101800487B1 (en) Method for forming copper wiring and storage mideum
JP2017135237A (en) MANUFACTURING METHOD OF Cu WIRING AND MANUFACTURING SYSTEM OF Cu WIRING
JP5719212B2 (en) Film forming method, resputtering method, and film forming apparatus
WO2014010333A1 (en) METHOD FOR FORMING Cu WIRING, AND COMPUTER-READABLE MEMORY MEDIUM
KR20150069537A (en) Semiconductor device manufacturing method
KR101357531B1 (en) METHOD FOR FORMING Cu WIRING, METHOD AND SYSTEM FOR FORMING Cu FILM, AND STORAGE MEDIUM

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6