KR20120109184A - Method of aligning a wafer - Google Patents

Method of aligning a wafer Download PDF

Info

Publication number
KR20120109184A
KR20120109184A KR1020110027518A KR20110027518A KR20120109184A KR 20120109184 A KR20120109184 A KR 20120109184A KR 1020110027518 A KR1020110027518 A KR 1020110027518A KR 20110027518 A KR20110027518 A KR 20110027518A KR 20120109184 A KR20120109184 A KR 20120109184A
Authority
KR
South Korea
Prior art keywords
wafer
flat zone
image
points
center
Prior art date
Application number
KR1020110027518A
Other languages
Korean (ko)
Inventor
정상용
홍영기
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020110027518A priority Critical patent/KR20120109184A/en
Publication of KR20120109184A publication Critical patent/KR20120109184A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means

Abstract

PURPOSE: A method for aligning a wafer is provided to rapidly and accurately detect a flat zone of the wafer. CONSTITUTION: A pattern image at an arbitrary point of a wafer is obtained(S110). A twisted angle of the wafer is confirmed from a reference coordinate using the pattern image(S120). An image of four edge points of the wafer is obtained based on the alignment direction of a wafer pattern(S130). The center location of the wafer is calculated from the image of the four points(S140). A flat zone of the wafer is detected using the center of the wafer and the image of the four points(S150). The wafer is rotated as much as the twisted angle(S160). [Reference numerals] (AA) Start; (BB) End; (S110) Obtaining a pattern image at an arbitrary point; (S120) Confirming a twisted angle of a wafer from a reference coordinate; (S130) Obtaining an image of four points of the wafer; (S140) Calculating the center position of the wafer; (S150) Detecting a flat zone of the wafer; (S160) Rotating the wafer as much as the twisted angle

Description

웨이퍼 정렬 방법{Method of aligning a wafer}Method of aligning a wafer}

본 발명은 웨이퍼 정렬 방법에 관한 것으로, 보다 상세하게는 LED 프로버에서 검사 대상인 웨이퍼의 좌표를 설정하기 위해 상기 웨이퍼를 정렬하는 웨이퍼 정렬 방법에 관한 것이다.The present invention relates to a wafer alignment method, and more particularly to a wafer alignment method for aligning the wafer to set the coordinates of the wafer to be inspected in the LED prober.

일반적으로, LED 프로버에서 검사 대상인 웨이퍼를 검사하기 위해 프로브들이 정확하게 이동할 수 있도록 상기 웨이퍼에 대한 좌표 설정이 필요하다. 상기 웨이퍼의 좌표 설정은 상기 웨이퍼의 플랫 존을 기준 좌표와 정렬시켜 이루어진다. 그러므로, 상기 웨이퍼의 좌표 설정을 위해서는 상기 웨이퍼의 플랫 존 검출이 선행되어야 한다.In general, setting the coordinates for the wafer is necessary so that the probes can move accurately to inspect the wafer under test in the LED prober. The coordinate setting of the wafer is made by aligning the flat zone of the wafer with reference coordinates. Therefore, the flat zone detection of the wafer must be preceded for the coordinate setting of the wafer.

종래 기술에 따르면 상기 웨이퍼의 플랫 존 검출에 광 센서가 사용된다. 예를 들면, 발광 센서와 수광 센서를 상기 웨이퍼의 가장자리에 위치한 상태에서 상기 웨이퍼를 회전시키면서 상기 수광 센서가 상기 발광 센서에서 조사된 광을 검출하는지 여부를 이용하여 상기 플랫 존을 검출한다. According to the prior art, an optical sensor is used for flat zone detection of the wafer. For example, the flat zone is detected using whether or not the light receiving sensor detects light emitted from the light emitting sensor while rotating the wafer while the light emitting sensor and the light receiving sensor are positioned at the edge of the wafer.

상기와 같은 플랫 존 검출 방법은 상기 플랫 존의 위치와 상기 광 센서의 위치가 정확하게 동일 선상에 위치하지 않는 경우 상기 플랫 존의 위치를 정확하게 검출하기 어렵다. 또한, 상기 광 센서가 상기 플랫 존을 검출하더라도 회전하는 웨이퍼를 갑자기 정지시킬 수 없으므로 상기 플랫 존 검출을 반복적으로 수행해야 하므로 상기 플랫 존의 검출까지 많은 시간이 소요된다. In the flat zone detection method as described above, it is difficult to accurately detect the position of the flat zone when the position of the flat zone and the position of the optical sensor are not located exactly on the same line. In addition, even if the optical sensor detects the flat zone, the rotating wafer cannot be stopped suddenly, and thus the flat zone detection must be repeatedly performed, and thus a lot of time is required to detect the flat zone.

본 발명은 웨이퍼의 플랫 존 검출을 신속하고 정확하게 수행할 수 있는 웨이퍼 정렬 방법을 제공한다. The present invention provides a wafer alignment method that can quickly and accurately perform flat zone detection of a wafer.

본 발명에 따른 웨이퍼 정렬 방법은 웨이퍼에서 임의 지점의 패턴 이미지를 획득하는 단계와, 상기 패턴 이미지를 이용하여 상기 웨이퍼가 기준 좌표로부터 틀어진 각도를 확인하는 단계와, 상기 웨이퍼 패턴의 정렬 방향을 기준으로 상기 웨이퍼의 상하좌우 가장자리 네 지점들의 이미지를 획득하는 단계와, 상기 네 지점의 이미지로부터 상기 웨이퍼의 센터를 산출하는 단계와, 상기 웨이퍼의 센터와 상기 네 지점의 이미지를 이용하여 상기 웨이퍼의 플랫 존을 검출하는 단계 및 상기 플랫 존이 상기 기준 좌표와 정렬되도록 상기 틀어진 각도만큼 상기 웨이퍼를 회전시키는 단계를 포함할 수 있다. According to an embodiment of the present invention, a wafer alignment method includes obtaining a pattern image of an arbitrary point on a wafer, checking an angle at which the wafer is distorted from reference coordinates using the pattern image, and based on an alignment direction of the wafer pattern. Acquiring an image of four points at the top, bottom, left, and right edges of the wafer, calculating a center of the wafer from the images of the four points, and using the center of the wafer and the image of the four points in the flat zone of the wafer. And rotating the wafer by the distorted angle so that the flat zone is aligned with the reference coordinate.

본 발명의 일 실시예들에 따르면, 상기 플랫 존을 검출하는 단계는 상기 네 지점 중에서 플랫 존 패턴을 포함하는 지점을 플랫 존으로 검출할 수 있다. According to an embodiment of the present disclosure, the detecting of the flat zone may detect a point including the flat zone pattern among the four points as the flat zone.

본 발명의 일 실시예들에 따르면, 상기 플랫 존을 검출하는 단계는 상기 네 지점 중에서 상기 웨이퍼 센터로부터 상기 가장자리까지의 거리가 짧은 지점을 플랫 존으로 검출할 수 있다. According to an embodiment of the present disclosure, the detecting of the flat zone may detect, as a flat zone, a point having a short distance from the wafer center to the edge among the four points.

본 발명의 일 실시예들에 따르면, 상기 플랫 존을 검출하는 단계는 상기 네 지점들 중에서 상기 웨이퍼의 센터로부터 상기 가장자리까지의 거리가 상기 웨이퍼의 반지름보다 짧은 지점을 플랫 존으로 인식할 수 있다. According to an embodiment of the present disclosure, the detecting of the flat zone may recognize, as a flat zone, a point from which the distance from the center of the wafer to the edge of the four points is shorter than the radius of the wafer.

본 발명에 따른 웨이퍼 정렬 방법은 스테이지에 로딩된 웨이퍼와 상기 스테이지 상에 배치된 카메라를 상대 운동시키면서 상기 카메라로 상기 웨이퍼의 가장자리의 이미지를 획득하는 단계와, 상기 획득된 이미지로부터 상기 웨이퍼의 플랫 존을 검출하는 단계 및 상기 플랫 존이 기 설정된 기준 좌표와 정렬되도록 상기 웨이퍼를 회전시키는 단계를 포함할 수 있다. The wafer alignment method according to the present invention comprises the steps of acquiring an image of the edge of the wafer with the camera while relative movement between the wafer loaded on the stage and the camera disposed on the stage, and the flat zone of the wafer from the acquired image And rotating the wafer so that the flat zone is aligned with a predetermined reference coordinate.

본 발명은 웨이퍼 정렬 방법은 웨이퍼의 플랫 존을 신속하고 정확하게 검출할 수 있다. 상기 플랫 존이 검출되면 상기 웨이퍼의 플랫 존을 기 설정된 기준 좌표와 정렬 시켜 상기 웨이퍼의 좌표 형성 방향을 용이하게 찾을 수 있다.The wafer alignment method of the present invention can detect the flat zone of a wafer quickly and accurately. When the flat zone is detected, the flat zone of the wafer may be aligned with a predetermined reference coordinate to easily find the coordinate formation direction of the wafer.

또한, 상기 웨이퍼 정렬은 상기 웨이퍼를 스테이지에 로딩하기 전 후에 수행될 수 있다. 상기 웨이퍼 정렬이 상기 웨이퍼를 스테이지에 로딩하기 전에 로더에서 수행되는 경우, 상기 스테이지에서 상기 웨이퍼 정렬에 소요되는 시간을 줄일 수 있다. 상기 웨이퍼 정렬이 상기 웨이퍼를 스테이지에 로딩한 후에 수행되는 경우, 상기 로더가 별도의 동작을 수행할 수 있다. In addition, the wafer alignment may be performed before and after loading the wafer to a stage. When the wafer alignment is performed in the loader before loading the wafer into the stage, the time required for the wafer alignment in the stage can be reduced. When the wafer alignment is performed after loading the wafer onto the stage, the loader may perform a separate operation.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 다른 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 흐름도이다. 1 is a flowchart illustrating a wafer alignment method according to an embodiment of the present invention.
2 is a flowchart illustrating a wafer alignment method according to another embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 웨이퍼 정렬 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, a wafer alignment method according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 흐름도이다. 1 is a flowchart illustrating a wafer alignment method according to an embodiment of the present invention.

도 1을 참조하면, 상기 웨이퍼 정렬 방법은 우선 웨이퍼에서 임의 지점의 패턴 이미지를 획득한다(S110).Referring to FIG. 1, the wafer alignment method first obtains a pattern image of an arbitrary point on a wafer (S110).

구체적으로, 스테이지에 상기 웨이퍼가 로딩되면, 상기 스테이지와 상기 스테이지 상에 배치되는 카메라를 상대 이동한다. 이후, 상기 카메라로 상기 웨이퍼에서 임의 지점의 패턴 이미지를 촬상하여 획득한다.Specifically, when the wafer is loaded on a stage, the stage and the camera disposed on the stage are relatively moved. Then, the camera captures and acquires a pattern image of an arbitrary point on the wafer.

다음으로, 상기 패턴 이미지를 이용하여 상기 웨이퍼가 기준 좌표로부터 틀어진 각도를 확인한다(S120).Next, the angle at which the wafer is distorted from the reference coordinate is checked using the pattern image (S120).

구체적으로, 상기 웨이퍼가 상기 스테이지에 로딩될 때, 상기 웨이퍼가 기 설정된 기준 좌표와 정렬될 수도 있고 상기 기준 좌표와 정렬되지 않을 수도 있다. 이를 확인하기 위해 상기 카메라로부터 획득된 패턴 이미지를 상기 기준 좌표와 비교한다. 상기 패턴 이미지의 패턴들은 가로 방향 및 세로 방향으로 정렬되므로, 상기 패턴들의 정렬 방향을 상기 기준 좌표와 비교하여 상기 패턴 이미지의 패턴들이 상기 기준 좌표를 기준으로 틀어진 각도를 확인한다. Specifically, when the wafer is loaded on the stage, the wafer may or may not be aligned with a predetermined reference coordinate. In order to confirm this, the pattern image obtained from the camera is compared with the reference coordinate. Since the patterns of the pattern image are aligned in the horizontal direction and the vertical direction, the alignment direction of the patterns is compared with the reference coordinate to identify an angle at which the patterns of the pattern image are distorted based on the reference coordinate.

다음으로, 상기 웨이퍼 패턴의 정렬 방향을 기준으로 상기 웨이퍼의 상하좌우 가장자리 네 지점들의 이미지를 획득한다(S130).Next, an image of four upper, lower, left, and right edges of the wafer is obtained based on the alignment direction of the wafer pattern (S130).

구체적으로, 상기 스테이지와 상기 카메라를 상기 웨이퍼 패턴의 정렬 방향을 따라 상대 이동하면서, 상기 카메라로 상기 웨이퍼의 가장자리 중 상하좌우 네 지점들의 이미지를 촬상하여 획득한다. In detail, while the stage and the camera are relatively moved along the alignment direction of the wafer pattern, the camera acquires an image of four positions in the top, bottom, left and right of the edge of the wafer.

이후, 상기 네 지점의 이미지로부터 상기 웨이퍼의 센터 위치를 산출한다(S140).Thereafter, the center position of the wafer is calculated from the images of the four points (S140).

상기 웨이퍼는 원판 형태를 가지므로, 상기 네 지점의 이미지들 중 적어도 세 지점의 이미지들을 이용하여 상기 웨이퍼의 센터 위치를 계산할 수 있다. 예를 들면, 원주의 한 지점에서의 접선과 수직하는 선이 원의 중심을 지난다는 원리를 이용하면, 상기 세 지점에서의 접선과 수직하는 선들이 만나는 지점이 상기 웨이퍼의 센터가 된다. 상기 원리를 이용하는 경우, 두 지점의 이미지만으로 상기 웨이퍼 센터의 위치를 확인할 수 있다. 그러나, 한 지점이 웨이퍼의 플랫 존에 위치하는 경우, 두 지점만으로 상기 웨이퍼의 센터를 확인할 수 없으므로, 두 지점의 이미지가 아닌 세 지점의 이미지로 상기 웨이퍼의 센터 위치를 확인한다. Since the wafer has a disc shape, the center position of the wafer may be calculated using images of at least three of the four images. For example, using the principle that a line perpendicular to the tangent line at one point of the circumference passes through the center of the circle, the point where the tangent line perpendicular to the tangent line at the three points meets becomes the center of the wafer. Using the above principle, the position of the wafer center can be confirmed by only two images. However, when one point is located in the flat zone of the wafer, since the center of the wafer cannot be identified by only two points, the center position of the wafer is confirmed by the image of three points rather than the image of two points.

상기 웨이퍼의 센터와 상기 네 지점의 이미지를 이용하여 상기 웨이퍼의 플랫 존을 검출한다(S150).The flat zone of the wafer is detected using the center of the wafer and the images of the four points (S150).

본 발명의 일 예에 따르면, 상기 네 지점 중에서 플랫 존 패턴을 포함하는 지점을 플랫 존으로 검출할 수 있다. 구체적으로, 상기 네 지점의 이미지를 확인하고, 상기 이미지들 중 곡선이 아닌 직선 형상의 플랫 존 패턴이 포함된 이미지의 지점을 플랫 존으로 검출할 수 있다. According to an example of the present invention, a point including the flat zone pattern among the four points may be detected as the flat zone. Specifically, the four points of the image may be identified, and a point of the image including a straight flat pattern having a linear shape instead of a curve may be detected as the flat zone.

본 발명의 다른 예에 따르면, 상기 네 지점 중에서 상기 웨이퍼 센터로부터 상기 가장자리까지의 거리가 짧은 지점을 플랫 존으로 검출할 수 있다. 구체적으로, 상기 웨이퍼 센터에서 상기 네 지점까지의 거리를 각각 산출한다. 상기 웨이퍼 플랫 존은 상기 웨이퍼 중 평행하게 절단한 부분이므로, 상기 플랫 존에서 상기 웨이퍼의 센터까지의 거리가 상기 웨이퍼의 원주에서 상기 웨이퍼 센터까지의 거리보다 가깝다. 따라서, 상기 웨이퍼 센터에서 상기 네 지점까지의 거리 중 가장 짧은 지점을 플랫 존으로 검출할 수 있다. According to another example of the present invention, a point having a short distance from the wafer center to the edge among the four points may be detected as a flat zone. Specifically, the distances from the wafer center to the four points are respectively calculated. Since the wafer flat zone is a portion cut parallel to the wafer, the distance from the flat zone to the center of the wafer is closer than the distance from the circumference of the wafer to the wafer center. Therefore, the shortest point of the distances from the wafer center to the four points can be detected as a flat zone.

본 발명의 또 다른 예에 따르면, 상기 네 지점들 중에서 상기 웨이퍼의 센터로부터 상기 가장자리까지의 거리가 상기 웨이퍼의 반지름보다 짧은 지점을 플랫 존으로 검출할 수 있다. 구체적으로, 상기 웨이퍼 센터에서 상기 네 지점까지의 거리를 각각 산출한다. 상기 웨이퍼 플랫 존은 상기 웨이퍼 중 평행하게 절단한 부분이므로, 상기 플랫 존에서 상기 웨이퍼의 센터까지의 거리가 상기 웨이퍼의 반지름보다 작다. 따라서, 상기 웨이퍼 센터에서 상기 네 지점까지의 거리 중 상기 웨이퍼 반지름보다 짧은 지점을 플랫 존으로 검출할 수 있다. According to another example of the present invention, a flat zone may be detected among the four points where the distance from the center of the wafer to the edge is shorter than the radius of the wafer. Specifically, the distances from the wafer center to the four points are respectively calculated. Since the wafer flat zone is a portion cut parallel to the wafer, the distance from the flat zone to the center of the wafer is smaller than the radius of the wafer. Accordingly, a point shorter than the wafer radius among the distances from the wafer center to the four points can be detected as a flat zone.

상기 웨이퍼 플랫 존 검출이 완료되면, 상기 플랫 존이 상기 기준 좌표와 정렬되도록 상기 틀어진 각도만큼 상기 웨이퍼를 회전시킨다(S160).When the wafer flat zone detection is completed, the wafer is rotated by the distorted angle so that the flat zone is aligned with the reference coordinate (S160).

구체적으로, 상기 웨이퍼가 상기 기준 좌표와 틀어진 경우, 상기 웨이퍼의 플랫 존도 상기 기준 좌표와 틀어진 상태이다. 이 상태에서 상기 웨이퍼의 좌표를 설정하면 상기 웨이퍼의 좌표와 상기 기준 좌표가 서로 달라진다. 상기 스테이지 및 상기 웨이퍼를 테스트하기 위한 프로브는 상기 기준 좌표를 기준으로 이동하므로, 상기 웨이퍼의 좌표와 상기 기준 좌표가 다른 경우 상기 웨이퍼의 패턴을 정확하게 테스트하기 어렵다. 따라서, 상기 웨이퍼의 좌표와 상기 기준 좌표를 정렬하여 일치시킬 필요가 있다.Specifically, when the wafer is misaligned with the reference coordinate, the flat zone of the wafer is also misaligned with the reference coordinate. When the coordinates of the wafer are set in this state, the coordinates of the wafer and the reference coordinates are different from each other. Since the stage and the probe for testing the wafer move based on the reference coordinate, it is difficult to accurately test the pattern of the wafer when the coordinate of the wafer and the reference coordinate are different. Therefore, it is necessary to align and match the coordinates of the wafer and the reference coordinates.

기 획득된 상기 틀어진 각도만큼 상기 스테이지를 회전시켜 상기 웨이퍼의 플랫 존을 상기 기준 좌표와 수직 또는 수평을 이루도록 정렬한다. 이후, 상기 웨이퍼의 좌표 설정 방향을 상기 기준 좌표와 동일할 수 있으므로, 상기 웨이퍼의 좌표 방향의 설정이 용이하다. The stage is rotated by the obtained acquired angle to align the flat zone of the wafer to be perpendicular or horizontal to the reference coordinate. Since the coordinate setting direction of the wafer may be the same as the reference coordinate, setting of the coordinate direction of the wafer is easy.

상기 웨이퍼 정렬 방법에 따르면, 상기 스테이지에 로딩된 웨이퍼의 플랫 존을 신속하게 검출할 수 있고, 상기 기준 좌표와 일치하도록 상기 웨이퍼를 회전하여 정렬함으로써 상기 웨이퍼의 좌표 방향을 용이하게 설정할 수 있다. According to the wafer alignment method, the flat zone of the wafer loaded on the stage can be detected quickly, and the coordinate direction of the wafer can be easily set by rotating and aligning the wafer to coincide with the reference coordinate.

또한, 상기 웨이퍼 정렬은 상기 웨이퍼를 스테이지에 로딩하기 전 후에 수행될 수 있다. 상기 웨이퍼 정렬이 상기 웨이퍼를 스테이지에 로딩하기 전에 로더에서 수행되는 경우, 상기 스테이지에서 상기 웨이퍼 정렬에 소요되는 시간을 줄일 수 있다. 상기 웨이퍼 정렬이 상기 웨이퍼를 스테이지에 로딩한 후에 수행되는 경우, 상기 로더가 별도의 동작을 수행할 수 있다.
In addition, the wafer alignment may be performed before and after loading the wafer to a stage. When the wafer alignment is performed in the loader before loading the wafer into the stage, the time required for the wafer alignment in the stage can be reduced. When the wafer alignment is performed after loading the wafer onto the stage, the loader may perform a separate operation.

도 2는 본 발명의 다른 실시예에 따른 웨이퍼 정렬 방법을 설명하기 위한 흐름도이다. 2 is a flowchart illustrating a wafer alignment method according to another embodiment of the present invention.

도 2를 참조하면, 상기 웨이퍼 정렬 방법은 스테이지에 로딩된 웨이퍼와 상기 스테이지 상에 배치된 카메라를 상대 운동시키면서 상기 카메라로 상기 웨이퍼의 가장자리의 이미지를 촬상한다(S210).Referring to FIG. 2, the wafer alignment method captures an image of the edge of the wafer with the camera while relative movement between the wafer loaded on the stage and the camera disposed on the stage (S210).

구체적으로, 스테이지에 로딩된 웨이퍼의 가장자리 상에 상기 카메라를 위치시킨다 이후, 상기 웨이퍼와 상기 카메라를 상대 운동시키면서 상기 카메라로 상기 웨이퍼 가장자리의 이미지를 촬상한다. Specifically, after positioning the camera on the edge of the wafer loaded on the stage, the image of the wafer edge is captured by the camera while relative movement of the wafer and the camera.

다음으로, 상기 촬상된 이미지로부터 상기 웨이퍼의 플랫 존을 검출한다(S220).Next, the flat zone of the wafer is detected from the captured image (S220).

구체적으로, 상기 카메라로부터 획득된 상기 웨이퍼 가장자리의 이미지들을 확인하고, 상기 이미지들 중 곡선이 아닌 직선 형상의 플랫 존 패턴이 포함된 이미지의 지점을 플랫 존으로 검출할 수 있다. In detail, images of the edge of the wafer obtained from the camera may be checked, and a point of an image including a straight flat zone pattern rather than a curved line among the images may be detected as a flat zone.

상기 플랫 존 검출이 완료되면, 상기 플랫 존이 기 설정된 기준 좌표와 정렬되도록 상기 웨이퍼를 회전시킨다(S230).When the flat zone detection is completed, the wafer is rotated so that the flat zone is aligned with a predetermined reference coordinate (S230).

구체적으로, 상기 스테이지를 회전시켜 상기 웨이퍼의 플랫 존을 상기 기준 좌표와 수직 또는 수평을 이루도록 정렬한다. 이후, 상기 웨이퍼의 좌표 설정 방향을 상기 기준 좌표와 동일할 수 있으므로, 상기 웨이퍼의 좌표 방향의 설정이 용이하다. Specifically, the stage is rotated to align the flat zone of the wafer to be perpendicular or horizontal to the reference coordinate. Since the coordinate setting direction of the wafer may be the same as the reference coordinate, setting of the coordinate direction of the wafer is easy.

상기 웨이퍼 정렬 방법에 따르면, 상기 스테이지에 로딩된 웨이퍼의 플랫 존을 신속하게 검출할 수 있고, 상기 기준 좌표와 일치하도록 상기 웨이퍼를 회전하여 정렬함으로써 상기 웨이퍼의 좌표 방향을 용이하게 설정할 수 있다. According to the wafer alignment method, the flat zone of the wafer loaded on the stage can be detected quickly, and the coordinate direction of the wafer can be easily set by rotating and aligning the wafer to coincide with the reference coordinate.

상술한 바와 같이, 본 발명은 웨이퍼 정렬 방법은 웨이퍼의 플랫 존을 신속하고 정확하게 검출할 수 있다. 상기 플랫 존이 검출되면 상기 웨이퍼의 플랫 존을 기 설정된 기준 좌표와 정렬 시켜 상기 웨이퍼의 좌표 형성 방향을 용이하게 찾을 수 있다. 상기 기준 좌표와 상기 웨이퍼 좌표가 동일한 경우, 상기 웨이퍼의 패턴으로 프로브가 정확하게 이동할 수 있으므로, 상기 웨이퍼의 검사 신뢰도를 향상시킬 수 있다.As described above, the present invention allows the wafer alignment method to detect the flat zone of the wafer quickly and accurately. When the flat zone is detected, the flat zone of the wafer may be aligned with a predetermined reference coordinate to easily find the coordinate formation direction of the wafer. When the reference coordinates and the wafer coordinates are the same, since the probe can be accurately moved in the pattern of the wafer, it is possible to improve the inspection reliability of the wafer.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.

Claims (5)

웨이퍼에서 임의 지점의 패턴 이미지를 획득하는 단계;
상기 패턴 이미지를 이용하여 상기 웨이퍼가 기준 좌표로부터 틀어진 각도를 확인하는 단계;
상기 웨이퍼 패턴의 정렬 방향을 기준으로 상기 웨이퍼의 상하좌우 가장자리 네 지점들의 이미지를 획득하는 단계;
상기 네 지점의 이미지로부터 상기 웨이퍼의 센터의 위치를 산출하는 단계;
상기 웨이퍼의 센터와 상기 네 지점의 이미지를 이용하여 상기 웨이퍼의 플랫 존을 검출하는 단계; 및
상기 플랫 존이 상기 기준 좌표와 정렬되도록 상기 틀어진 각도만큼 상기 웨이퍼를 회전시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.Obtaining a pattern image of any point on the wafer;
Identifying an angle at which the wafer is distorted from reference coordinates using the pattern image;
Acquiring an image of four upper, lower, left, and right edges of the wafer based on an alignment direction of the wafer pattern;
Calculating a position of the center of the wafer from the images of the four points;
Detecting a flat zone of the wafer using an image of the center of the wafer and the four points; And
And rotating the wafer by the distorted angle such that the flat zone is aligned with the reference coordinate. 제1항에 있어서, 상기 플랫 존을 검출하는 단계는
상기 네 지점 중에서 플랫 존 패턴을 포함하는 지점을 플랫 존으로 검출하는 것을 특징으로 하는 웨이퍼 정렬 방법.The method of claim 1, wherein the detecting of the flat zone
And detecting a flat zone pattern among the four points as a flat zone. 제1항에 있어서, 상기 플랫 존을 검출하는 단계는 상기 네 지점 중에서 상기 웨이퍼 센터로부터 상기 가장자리까지의 거리가 짧은 지점을 플랫 존으로 검출하는 것을 특징으로 하는 웨이퍼 정렬 방법.The wafer alignment method of claim 1, wherein the detecting of the flat zone detects a flat zone from among the four points at a short distance from the wafer center to the edge. 제1항에 있어서, 상기 플랫 존을 검출하는 단계는
상기 네 지점들 중에서 상기 웨이퍼의 센터로부터 상기 가장자리까지의 거리가 상기 웨이퍼의 반지름보다 짧은 지점을 플랫 존으로 인식하는 것을 특징으로 하는 웨이퍼 정렬 방법.The method of claim 1, wherein the detecting of the flat zone
Wherein the distance from the center of the wafer to the edge of the four points is shorter than the radius of the wafer as a flat zone. 스테이지에 로딩된 웨이퍼와 상기 스테이지 상에 배치된 카메라를 상대 운동시키면서 상기 카메라로 상기 웨이퍼의 가장자리의 이미지를 획득하는 단계;
상기 획득된 이미지로부터 상기 웨이퍼의 플랫 존을 검출하는 단계; 및
상기 플랫 존이 기 설정된 기준 좌표와 정렬되도록 상기 웨이퍼를 회전시키는 단계를 포함하는 것을 특징으로 하는 웨이퍼 정렬 방법.Acquiring an image of an edge of the wafer with the camera while relative movement between the wafer loaded on the stage and the camera disposed on the stage;
Detecting a flat zone of the wafer from the acquired image; And
And rotating the wafer such that the flat zone is aligned with preset reference coordinates.
KR1020110027518A 2011-03-28 2011-03-28 Method of aligning a wafer KR20120109184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110027518A KR20120109184A (en) 2011-03-28 2011-03-28 Method of aligning a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110027518A KR20120109184A (en) 2011-03-28 2011-03-28 Method of aligning a wafer

Publications (1)

Publication Number Publication Date
KR20120109184A true KR20120109184A (en) 2012-10-08

Family

ID=47280599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110027518A KR20120109184A (en) 2011-03-28 2011-03-28 Method of aligning a wafer

Country Status (1)

Country Link
KR (1) KR20120109184A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021187767A1 (en) * 2020-03-18 2021-09-23 (주)코미코 Defect inspection method for inspection object

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021187767A1 (en) * 2020-03-18 2021-09-23 (주)코미코 Defect inspection method for inspection object
KR20210117032A (en) * 2020-03-18 2021-09-28 (주)코미코 Method of inspecting a defect on a testing object

Similar Documents

Publication Publication Date Title
KR101865887B1 (en) Positional precision inspection method, positional precision inspection device, and position inspection unit
KR101711193B1 (en) Method for inspecting wafer and wafer inspection system
US7477064B2 (en) Probing apparatus and positional deviation acquiring method
CN111156923A (en) Workpiece detection method, workpiece detection device, computer equipment and storage medium
KR950015701A (en) Probing method and probe device
EP3264181B1 (en) Substrate pre-alignment method
CN102564346A (en) Inspection method
CN102645435A (en) Method and device for detecting substrate
KR101689980B1 (en) Pattern inspection apparatus and pattern inspection method
US20080205746A1 (en) Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
JP2007010671A (en) Method and system for electrically inspecting test subject, and manufacturing method of contactor used in inspection
KR100719712B1 (en) Bump checking apparatus and method
KR20120109184A (en) Method of aligning a wafer
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
WO2017080283A1 (en) Image calibration method and apparatus
KR102091014B1 (en) Machine vision inspection device and product inspection method using machine vision
JP5335391B2 (en) Inspection apparatus and inspection method
JP5172211B2 (en) Inspection system for inspection object
JP6900261B2 (en) Processing equipment, substrate inspection equipment, processing method and substrate inspection method
KR102436455B1 (en) Apparatus and Method for Inspection of Pattern, and System Using the Same
KR101503170B1 (en) Method of inspecting dotting size of adhesive
KR20150076544A (en) Method of reviewing defect of substrate
JP2006250610A (en) Visual inspection method of circuit board
KR100878213B1 (en) Probe location perception device for probe card
KR20090074552A (en) Method for inspection defect in photomask

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E601 Decision to refuse application