KR20120095943A - 금속 증착 - Google Patents

금속 증착 Download PDF

Info

Publication number
KR20120095943A
KR20120095943A KR1020127013897A KR20127013897A KR20120095943A KR 20120095943 A KR20120095943 A KR 20120095943A KR 1020127013897 A KR1020127013897 A KR 1020127013897A KR 20127013897 A KR20127013897 A KR 20127013897A KR 20120095943 A KR20120095943 A KR 20120095943A
Authority
KR
South Korea
Prior art keywords
substrate
voltage
current carrying
dielectric material
conductive
Prior art date
Application number
KR1020127013897A
Other languages
English (en)
Inventor
렉스 코소우스키
Original Assignee
쇼킹 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼킹 테크놀로지스 인코포레이티드 filed Critical 쇼킹 테크놀로지스 인코포레이티드
Publication of KR20120095943A publication Critical patent/KR20120095943A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/073—High voltage adaptations
    • H05K2201/0738—Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105—Using an electrical field; Special methods of applying an electric potential
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Abstract

시스템 및 방법은 전압이 전환가능한 유전체 물질 상에 하나 이상의 물질을 증착하는 단계를 포함한다. 특정 양태에서, 전압이 전환가능한 유전체 물질은 전도성 백플레인 상에 배치된다. 일부 실시예들에서, 전압이 전환가능한 유전체 물질은 그 위에 증착물과 관련된 서로 다른 특성 전압을 가진 영역들을 포함한다. 일부 실시예들은 마스킹을 포함하고, 제거가능한 접촉 마스크의 사용을 포함할 수 있다. 특정 실시예들은 전자융합을 포함한다. 일부 실시예들은 2 개의 층 간에 배치된 중간층을 포함한다.

Description

금속 증착{METAL DEPOSITION}
본 발명은 전류 운반 장치 및 구성부재들의 분야에 관한 것이다. 특히 본 발명은 전압이 전환가능한 유전체 물질과 함께 전류 운반 장치에 관한 것이다.
전류 운반 구조물들(current-carrying structures)은 일반적으로 일련의 제조 단계를 기판에 적용함으로써 제조될 수 있다. 상기와 같은 전류 운반 구조물들의 예들은 인쇄 회로 기판들, 인쇄 배선 기판, 백플레인들, 및 다른 마이크로-전자 유형들의 회로를 포함한다. 기판은 통상적으로 강한 절연 물질, 예를 들면, 에폭시가 들어간 유리 섬유 라미네이트(epoxy-impregnated glass fiber laminate)이다. 전도성 물질, 예를 들면, 구리는 접지면 및 인쇄 회로 기판(power planes)을 포함한 전도체를 정의하기 위해 패턴화된다.
일부 종래 기술의 전류 운반 장치는 기판 상에 전도성 물질을 층으로 형성함으로써 제조된다. 마스크 층(mask layer)은 전도성 층 상에 증착되고, 노출되고, 드러난다. 최종 패턴 노출부들은 전도성 물질이 기판으로부터 제거되는 영역들을 선택한다. 전도성 층은 식각됨으로써 선택 영역들로부터 제거된다. 그 후에, 마스크 층은, 기판의 표면 상에 전도성 물질의 패턴화된 층을 남겨두고 제거된다. 다른 종래의 기술 공정에서, 무전해 공정은 기판 상의 전도성 라인들 및 패드들을 증착시키기 위해 사용된다. 도금액은 전도성 물질이 기판의 선택 부분 상의 기판에 부착되도록 하여 전도성 라인들 및 패드들의 패턴을 형성하는데 적용된다.
제한된 풋프린트(footprint)에서 이용가능한 회로를 최대화시키기 위해, 기판 장치들은 때때로 다수의 기판들을 사용하거나, 부품 및 회로를 포함하도록 하나의 기판의 양 표면들을 사용한다. 어느 경우든, 하나의 장치에 있는 다수의 기판 표면들은 서로 다른 기판 표면들 상의 구성부재들 간의 전기 통신을 구축하기 위해 상호 연결될 필요가 있다. 일부 장치에서, 전도성 층에 구비된 슬리브(sleeves) 또는 비아들(vias)은 다수의 표면들을 연결시키기 위해 기판을 통하여 연장된다. 다수의 기판 장치들에서, 상기와 같은 비아들은 상기 기판의 일측 표면을 또 다른 기판의 표면과 상호 연결시키기 위해 적어도 하나의 기판을 통하여 연장된다. 이 방식으로, 전기 연결은 동일한 기판의 2 개의 표면들 상의, 또는 서로 다른 기판의 표면들 상의 전기 구성부재들과 회로 간에서 설정된다.
일부 처리 방식에서, 비아 표면들은 우선 전도성 물질의 시드 층(seed layer)을 증착시킨 후 전해 공정을 통하여 도금된다. 다른 처리 방식에서, 접착제들은 비아 표면들에 전도성 물질을 부착시키기 위해 사용된다. 이러한 장치에 있어서, 비아들과 전도성 물질 간의 접합은 사실상 기계적이다.
전압이 전환가능한 유전체 물질들로서 아래에서 언급된 특정 물질은 과-전압 보호를 제공하기 위해 종래 기술의 장치에 사용되어 왔다. 이들의 전기 저항 속성 때문에, 이러한 물질은 예를 들면, 조명(lightning), 정전 방전, 또는 파워서지(power surges)로부터 전압 서지를 소멸시키는데 사용된다. 이에 따라서, 전압이 전환가능한 유전체 물질들은 일부 장치, 예를 들면, 인쇄 회로 기판에 포함된다. 이러한 장치들에서, 전압이 전환가능한 유전체 물질은 과-전압 보호를 제공하기 위해, 전도성 소자와 기판 간에서 삽입된다.
다양한 실시예들은 전류 운반 형성물을 제조하는 방법을 포함한다. 여러 실시예들은 전압이 전환가능한 유전체 물질(VSDM) 상에 또는 그 물질과 함께 형성물들을 제조하는 것을 해결한다. VSDM은 특성 전압을 포함할 수 있고, 특성 전압의 크기는 임계치를 정의하고, 임계치 미만에서 VSDM은 실질적으로 전기 절연되고, 임계치 초과에서 VSDM은 실질적으로 전기 전도성을 가진다.
방법은 전도성 백플레인(conductive backplane)을 제공하는 단계, VSDM의 층을, 전도성 백플레인의 적어도 일부 상에 형성하는 단계, 및 전압이 전환가능한 유전체 물질(voltage switchable dielectric material)의 적어도 일부 상에, 전기 전도성 물질을 증착하는 단계를 포함할 수 있다. 전도성 백플레인은 금속, 전도성 화합물, 중합체 및/또는 다른 물질들을 포함할 수 있다. 일부 경우에서, 전도성 백플레인은 기판을 포함할 수 있다. 특정 실시예들에서, 전도성 백플레인은 또한 기판으로서 작동할 수 있다. 일부 경우에서, 기판은 증착 후에 제거될 수 있다.
증착은 전기적 화학 증착법을 포함할 수 있고, VDSM와 관련된 특성 전압(characteristic voltage)보다 큰 전압을 생성하여, 전류가 흐르도록 하고, 증착 및/또는 식각이 일어나도록 하는 단계를 포함할 수 있다.
특정 실시예들에서, 패키지(package)(예를 들면, 중합체)는 VSDM 및/또는 전류 운반 형성물과 관련된 VSDM에 부착될 수 있다. 일부 경우에서, 구성부재들(예를 들면, 기판)은 패키지를 부착한 후에 제거될 수 있다. 제거는, 나눌 수 있는 2 개의 물질 간에 배치된 비-결합 층(decohesion layer)에 의해 용이해질 수 있다.
일부 실시예들에서, 방법은 VSDM을 제공하는 단계, VSDM의 적어도 일부 상에 중간층을 증착하는 단계, 및 중간층의 적어도 일부 상에 물질을 증착하는 단계를 포함한다. 중간층은 접착, 기계적인 속성, 전기 속성 등을 개선시킬 수 있다. 중간층은 해제 또는 비-결합을 조정하여 제공될 수 있다. 중간층은 확산 격벽을 포함할 수 있다. 일부 경우에서, 중간층은 VSDM 상에 증착되고, 추가적인 물질(예를 들면, 중합체 및/또는 전기 전도체)은 중간층의 적어도 일부 상에 증착된다. 절연 물질(예를 들면, 중합체)은 중간층 상에 증착될 수 있다. 전도체는 중간층 상에 증착될 수 있다. 중간층은 전자융합(electrografting)을 사용하여 형성될 수 있다.
일부 실시예들에서, 방법은 VSDM을 가진 기판을 제공하는 단계, 및 VSDM의 적어도 일부 상에 전류 운반 물질을 증착하는 단계를 포함한다. 패키지는 VSDM의 적어도 일부/전류 운반 형성물의 적어도 일부에 부착될 수 있다. 패키지는 중합체를 포함할 수 있다. 패키지 및/또는 VSDM은 채워질 수 있는 하나 이상의 비아들을 포함할 수 있다. 특정 실시예들은 패키지를 통하여 복수의 전기 연결부들을 포함한다.
일부 실시예들에서, 방법은 접촉 마스크를 VSDM의 표면에 적용하는 단계를 포함한다. 접촉 마스크가 증착으로부터 VSDM의 제 1 부분을 밀봉하거나 차단하여 물질의 증착을 위한 VSDM의 제 2 부분을 노출시키도록(예를 들면, 전류 운반 형성물), 접촉 마스크는 제거가능하게 부착될 수 있다.
접촉 마스크는 VSDM의 표면을 접촉시키고 하나 이상의 부분을 정하거나 정의하는 절연 풋을 포함할 수 있다. 접촉 마스크는 또한 절연 풋에 의해 표면으로부터 통상적으로 분리된 전극을 포함할 수 있다. 일부 실시예들에서, VSDM 및 접촉 마스크의 샌드위치부는 증착되려는 필요한 물질과 관련된 이온 소스(source of ions)를 제공하는 용액에 담길 수 있다(그렇지 않다면 노출될 수 있다). VSDM의 특성 전압보다 큰 전압은 생성되어, VSDM의 노출부들에 또는 그 노출부 상에 원하는 물질의 증착을 만들어 낼 수 있다.
일부 실시예들에서, VSDM 상에 증착된 전도체는 VSDM의 특정 영역들로부터 전도체를 제거하는 방식으로, 마스크를 사용하여 통상적으로 식각될 수 있다. 식각되지 않은 영역들은 특정 실시예들에 따라서 전류 운반 형성물들을 형성할 수 있다.
VSDM은 서로 다른 특성 전압을 가진 영역들을 포함할 수 있다. 특정 실시예들은 제 1 및 제 2 영역들을 가진 VSDM을 포함한다. 제 1 영역은 제 1 특성 전압을 가질 수 있고, 제 2 영역은 제 2 특성 전압을 가질 수 있다. 서로 다른 공정 상황에 따라서, 물질은 제 1 및 제 2 영역들 중 하나, 또는 둘 다의 영역들 상에 증착될 수 있다. 일부 경우에서, 둘 다의 영역들 상의 증착에 이어, 일측 영역으로부터 증착된 물질을 우선적으로 식각할 수 있지만, 타측 영역은 그러하지 못하다. 일부 실시예들에서, 전류 운반 형성물들은 서로 무관하게 서로 다른 영역들 상에 형성된다.
본원에서 기술된 구조적인 제한점은 서로 배타적이지 않는 또 다른 제한점과 결합될 수 있다. 본원에서 기술된 단계는 서로 배타적이지 않는 또 다른 단계와 결합될 수 있다.
도 1은 본 발명의 실시예에 따라서, 전압이 전환가능한 유전체 물질을 포함한 단일-측면 기판 장치를 도시한다.
도 2는 본 발명의 실시예에 따라서, 전압이 전환가능한 유전체 물질의 전기 저항 특성을 도시한다.
도 3a-3f는 도 1의 장치를 형성하는 흐름 과정을 도시한다.
도 3a는 전압이 전환가능한 유전체 물질의 기판을 형성하는 단계를 도시한다.
도 3b는 기판 상에 비-전도성 층을 증착하는 단계를 도시한다.
도 3c는 기판 상에 비-전도성 층을 패턴닝하는 단계를 도시한다.
도 3d는 비-전도성 층의 패턴을 이용하여 전도성 층을 형성하는 단계를 도시한다.
도 3e는 기판으로부터 비-전도성 층을 제거하는 단계를 도시한다.
도 3f는 기판 상의 전도성 층을 연마하는 단계를 도시한다.
도 4는 본 발명의 실시예에 따라서, 전압이 전환가능한 유전체 물질로 형성된 기판 상의 전류 운반 구조물들을 전기 도금하는 과정을 도시한다.
도 5는 본 발명의 실시예에 따라서, 전압이 전환가능한 유전체 물질로 형성되고, 기판의 양 측면 상에서 전류 운반 형성물들을 상호 연결시키는 비아를 포함한 이중-측면 기판 장치를 도시한다.
도 6은 도 5의 장치를 형성하는 흐름 과정을 도시한다.
도 7은 본 발명의 실시예에 따라서, 전압이 전환가능한 유전체 물질로 형성된 기판을 포함한, 다층을 가진 기판 장치를 도시한다.
도 8은 도 7의 다수의 기판 장치를 형성하는 과정을 도시한다.
도 9는 본 발명의 실시예에 따라서, 펄스 도금 공정(pulse plating process)에 대한 대표적인 파형을 도시한다.
도 10은 본 발명의 실시예에 따라서, 역 펄스 도금 공정에 대한 대표적인 파형을 도시한다.
도 11은 본 발명의 실시예에 따라서, 커넥터의 내부 구조물의 세그먼트를 도시한 것으로, 이때 상기 세그먼트는 노출된 핀 리셉터클들(pin receptacles)을 가진 도면이다.
도 12는 본 발명의 실시예에 따라서, 도 11의 세그먼트의 일부의 사시도로서, 이때 상기 세그먼트에는 마스크가 배치된 도면이다.
도 13은 중간층들과 관련된 특정 실시예들을 도시한다.
도 14는 전도성 백플레인을 포함하는, 대표적인 방법 및 구조물을 도시한다.
도 15는 일부 실시예들에 따라서, 패키지를 부착시키는 개략도이다.
도 16a 및 16b는 특정 실시예들에 따라서, 제거가능한 접촉 마스크의 (각각의) 단면도 및 사시도이다.
도 17은 특정 실시예들에 따라서, 전류 운반 형성물을 형성하기 위해 전류 운반 물질의 증착을 도시한다.
도 18은 특정 실시예들에 따라서, 식각 공정을 사용하여 제조된 전류 운반 형성물을 도시한다.
도 19는 특정 실시예들에 따라서, 서로 다른 특성 전압을 가진 영역들을 포함한 전압이 전환가능한 유전체 물질(VSDM)(1910)을 도시한다.
도 20a-c는 특정 실시예들에 따라서, 하나 이상의 전류 운반 형성물들의 증착을 도시한다.
본 발명의 실시예는 전압이 전환가능한 유전체 물질로서 여기에서 지시되는 물질의 종류를 사용하여 구조물 또는 기판 상에 전류 운반 소자를 성장시킨다. 전압이 전환가능한 유전체 물질의 전기 저항률은 인가된 전압에 의한 비-전도성 상태 및 전도성 상태 사이에서 달라질 수 있다. 본 발명의 방법은 전압이 전환가능한 유전체 물질에 전압을 인가하고, 기판 또는 구조물을 전기적 화학 공정에 적용함으로써 전도성 기판 또는 구조물을 제공한다. 이러한 공정은 전류 운반 물질을 기판 상에 형성시킨다. 전류 운반 물질은 구조물의 선택된 영역 상에 증착되어, 패턴닝된 전류 운반층을 형성한다. 전류 운반층이 패턴닝된 후, 인가된 전압을 제거하면, 기판 또는 구조물은 비-전도성 상태로 돌아온다. 추가로 설명되는 바와 같이, 본 발명의 실시에는 전류 운반층을 갖는 종래 장치보다 상당한 이점을 제공한다. 다른 이점들 중, 전류 운반 물질은 몇 단계에 의해 기판 상에 형성될 수 있어서, 식각 및 무전해 공정과 같은, 비용이 들고 시간 소비적인 단계를 피할 수 있다.
전압이 전환가능한 유전체 물질은 또한 전기 구성부재들 및 회로를 포함하는 둘 이상의 기판 표면을 갖는 이중 측면 또는 다수의 기판 장치를 위해 사용될 수 있다. 전압이 전환가능한 유전체 물질로부터 형성되는 기판 내의 비아는 상이한 기판 표면 상에 전기 구성부재들 및 회로를 연결시킬 수 있다. 비아는 둘 이상의 기판 표면들을 전기적으로 연결시키기 위해, 전도성 층이 제공될 수 있는 기판 또는 장치의 임의의 개구부를 포함할 수 있다. 비아는 상이한 기판 표면들 상에 전기 구성부재들 및 회로를 연결시키도록 전도성 층이 제공될 수 있는 보이드, 개구부, 채널, 슬롯 및 슬리브를 포함한다. 본 발명의 실시예에 따라서, 비아를 도금하는 것은 상대적으로 단순한 전기적 화학 공정 중 달성될 수 있다. 예를 들면, 전압이 전환가능한 유전체 물질 기판 내의 비아는 전해 공정을 사용하여 도금될 수 있다. 또한, 비아는 장치의 기판 표면 또는 표면들 상에 하나 이상의 전도성 층을 패턴닝하기 위해 사용되는 전해 공정 중 동시에 형성될 수 있다.
본 발명의 실시예에서, 전류 운반 구조물은 전압이 전환가능한 유전체 물질로 형성된다. 전류 운반 형성물은 구조물의 표면의 하나 이상의 선택된 섹션 상에 형성될 수 있다. 여기에서 사용되는 "전류 운반(current carrying)"은 인가된 전압에 응답하여 전류를 운반하기 위한 능력을 의미한다. 전류 운반 물질의 예는 자석 및 전도성 물질을 포함한다. 여기에서 사용되는 "형성된다(formed)"는 전류 운반 물질이 기판에 인가되는 전류가 존재하는 경우 증착되는 공정을 통해 전류 운반 형성물을 형성시키는 것을 포함한다. 따라서, 전류 운반 물질은 전기도금, 플라즈마 증착, 기상 증착, 정전 방식 공정(electrostatic processes) 또는 이들의 조합과 같은 공정을 통해 기판의 표면 상에 전착될(electrodeposited) 수 있다. 또한, 다른 공정들이 전류가 존재하는 경우 전류 운반 형성물을 형성하기 위해 사용될 수 있다. 전류 운반 형성물은 점진적으로 형성되어, 전류 운반 형성물의 두께는 구조물의 선택된 섹션 상에 유사한 물질을 증착함으로써 성장될 수 있다.
전자결합 계면(electrobonding interface)은 전류 운반 형성물과 기판 사이에 형성된다. 전자결합 계면은 전류 운반 형성물과 기판 사이에 전자결합물들의 계면층을 포함한다. 전자결합물들은 기판의 분자와 기판 상에 전착되는 전류 운반 물질의 분자들 사이에 형성되는 결합이다. 전자결합물들은 전류 운반 형성물을 형성하도록 추가적인 전류 운반 물질이 증착되는 기판의 영역에 형성된다.
전자결합물들이 전자들 사이에 형성됨에 따라, 전자결합물들은 전류 운반 물질의 분자들이 표면에 기계적으로 또는 다른 방식으로 부가될 수 있는 비전착성 금속 석출(electroless) 공정의 결과로서 형성되는 결합을 제외한다. 전자결합물들은 예를 들면, 접착제 또는 다른 유형의 기계적 또는 화학적 결합을 사용하여 기판 상에 전도성 물질을 도입하는 단계를 포함하는 공정에서 형성되는 결합을 제외한다. 전류 운반 물질이 전자결합물들을 형성하도록 전착될 수 있는 공정의 예는, 전기도금, 플라즈마 증착, 증기 증착, 정전 방식 공정 및 이들의 조합을 포함한다.
비-전도성 층은 기판의 표면 상에 패턴닝되어, 기판의 선택된 부분을 정의할 수 있다. 그 후, 기판은 전기적 화학 공정에 적용되어, 기판의 선택된 영역 상에 전류 운반 형성물을 점진적으로 형성한다. 비-전도성 층은 전류 운반 형성물이 기판의 선택된 영역 상에 형성되는 경우, 제거되는 레지스트 층을 포함할 수 있다. 비-전도성 층은 또한 기판으로부터 영구적이거나 제거가능할 수 있는 스크리닝된 레지스트 패턴으로부터 형성될 수 있다.
전압이 전환가능한 유전체 물질은 특성 임계치 전압 값을 초과하여 전압이 인가될 때까지는 비-전도성 물질이다. 특성 임계치 전압 값을 초과하는 경우, 물질은 전도성이 된다. 따라서, 전압이 전환가능한 유전체 물질은 비-전도성 상태와 전도성 상태 사이에서 전환가능하다.
전기적 화학 공정은 전압이 전환가능한 유전체 물질이 전도성 상태에 있는 동안 전도성 성분은 전압이 전환가능한 전환 물질에 결합되는 공정을 포함한다. 전기적 화학 공정의 예는 전해 공정이다. 일 실시예에서, 전극은 또 다른 물질과 함께 유체에 침투한다. 전압은 전극과 다른 물질 사이에 인가되어, 전극으로부터 다른 물질로 이온을 수송시키고 형성시킨다.
일 실시예에서, 장치는 전압이 전환가능한 유전체 물질로부터 형성되는 단일-측면 기판을 포함한다. 비-전도성 층은 기판 상에 패턴닝되어, 기판의 표면 상에 영역을 정의한다. 바람직하게는, 기판은 전압이 전환가능한 유전체 물질이 전도성 상태에 있는 경우, 전해 공정에 적용된다. 이러한 실시예에서 일 이점은 전류 운반 형성물이 종래의 기판 장치에 비해 감소된 두께로 구조물 상에 제조될 수 있다는 것이다. 또한, 패턴닝된 전류 운반 형성물은, 예를 들면 에칭 단계 또는 레지스트 층을 마스킹, 이미징 그리고 현상하는 다수의 단계와 같은 종래 구조물에서 사용되던 일부 제조 단계를 구현하지 않고 형성될 수 있다.
본 발명의 또 다른 실시예에서, 이중-측면 기판은 기판의 양 측면 상에 전기적으로 구성부재들을 연결시키기 위해 비아를 포함하도록 형성된다. 패턴닝된 전류 운반 층은 기판의 각각의 측면 상에 형성된다. 하나 이상의 비아는 기판을 통과하여 연장된다. 기판은 전도성 상태인 동안 하나 이상의 전기적 화학 공정에 적용되어, 전류 운반 물질을 기판의 선택된 섹션 상에 형성시키고, 비아를 정의하는 표면 상에 포함되게 한다. 기판의 선택된 섹션은 전 단계에서 패턴닝된 비-전도성 층에 의해 정의될 수 있다.
도금 또는 다른 방법들에 의해 비아의 표면에 전도성 층을 제공하는 종래 공정에는 몇몇 단점이 존재한다. 비아의 표면에 시드층을 증착하고, 그 후 전기도금 공정을 그러한 기판에 적용하는 종래 공정에서, 도금 물질은 시드층을 포함한 입자에만 결합한다. 전도성 입자를 도입하는 것은 추가적인 제조 단계를 필요로 하기 때문에 문제가 되며, 많은 비용이 들 수 있다. 또한, 비아를 정의하는 표면을 따른 입자의 연속성 및 확산은 종종 불완전하다. 실질적인 위험은 비아의 표면의 도금의 연속성이 일부 지점에서 끊어지는 경우 존재한다.
다른 종래 공정들은 기판들 사이 또는 비아의 표면 내의 입자와 전도성 물질의 사이에 기계적인 결합을 형성하도록 접착제를 사용한다. 기계적인 결합은 기판의 표면 상에 형성되는 전기적 화학 결합과 비교하여 상대적으로 약하다. 비아의 표면과 전도성 물질 사이에 형성되는 결합의 기계적인 성질은 장치에 결함(failure)을 발생시키기 쉽다. 이전 장치를 사용한 문제점이 혼합되는 경우, 결함이 형성된 도금된 비아는 전체 기판 장치에 해가 된다.
통상적으로, 비아는 단지 기판의 표면 상에 전도성 성분이 제공된 후 도금된다. 도금된 비아의 결함은 장치 내의 적어도 일부 또는 모든 기판이 조립될 때까지 드러나거나 발생되지 않을 수 있다. 비아를 도금한 것에 결함이 발생한 경우, 조립된 장치에서 비아를 재도금하는 것은 불가능하다. 종종, 전체 장치가 폐기된다. 그리하여, 다수의 비아 및 기판을 갖는 장치 내에서 결함이 있는 하나의 비아는 모든 제조 기판들을 포함하는 전체 장치를 폐기시키기에 충분하다.
이러한 실시예의 다른 이점들 중, 비아를 정의하는 표면 상에 전류 운반 형성물을 형성하는 문제가 있는 방법이 방지된다. 표면이 전도성이 되도록 수정하는 것을 필요로 하는 종래 기술에 따라, 전도성 물질 없이는 비아 표면이 전도성이 아니기 때문에 추가적인 물질들이 전도성 물질과 결합되도록 비아를 마련하는 것이 요구된다. 따라서, 추가 물질들은 기판을 형성하는 전압이 전환가능한 유전체 물질이 전기도금 공정 중 전도성으로 만들어질 수 있기 때문에, 본 발명의 실시예에서 필요하지 않다. 그와 같이, 비아의 표면과 전류 운반 물질 사이에 형성되는 결합은 전기적 화학 공정 중 형성되는 전기적 인력 결합이다. 전기적 화학 결합으로서 여기에서 언급되는 결합은 시드 입자에 의해 형성되는 결합 또는 접착제보다 강하다. 또한, 비아의 표면은 전압이 전환가능한 유전체 물질의 균일한 표면들이다. 따라서, 비아를 통한 전기적 연속성이 보증된다.
본 발명의 또 다른 실시예에서, 다수의 기판 장치는 전압이 전환가능한 유전체 물질로 형성된 2 개 이상의 기판들을 각각 포함한다. 각각의 기판은 전도성 층을 형성하기 위해 전기적 화학 공정을 받을 수 있다. 각 전도성 층의 패턴은 전류 운반 형성물용 패턴을 정의하기 위해 비-전도성 층을 패턴닝함으로써 미리결정된다. 하나 이상의 비아들은 하나 이상의 기판들 상에 전류 운반 형성물들을 전기적으로 연결시키기 위해 사용될 수 있다. 각 비아는, 각 기판이 전기적 화학 공정을 받는 경우에 형성될 수 있다.
본 발명의 실시예에 제공된 다른 이점들 중에서, 다수의 기판 장치들은 서로 다른 기판 표면들을 상호 연결시키는 비아들을 도금하기 위해, 전압이 전환가능한 유전체 물질의 전도성 상태를 사용한다. 그러므로, 전류 운반 물질들은, 비아들을 정의하는 영역들에서 기판을 변화시키지 않고, 전해 공정 동안 비아들 상에 형성될 수 있다. 비아들에 형성된 최종 전류 운반 층들은, 비아들이 기판 간의 전기 접촉을 만들지 못한 위험을 현저하게 감소시킨다. 이와 달리, 종래 기술의 다수의 기판 장치들은 가끔 비효과적인 비아들에 의해 방해를 받고, 종종 전제 다수의 기판 장치가 처분되는 일도 발생된다.
본 발명의 실시예들에 제공된 또 다른 이점은 또한, 전압이 전환가능한 유전체 물질로 형성된 기판의 포함이 장치에게 전압 조정 보호를 전체적으로 제공한다는 점이다. 본 발명의 실시예에 대해 많은 적용이 존재한다. 본 발명의 실시예들은, 예를 들면, PCB들, 표면 실장 구성부재들, 핀 커넥터들, 스마트 카드들, 및 자기적 성질을 가진 층으로 구성된 물질 등과 같은 기판 장치들과 함께 사용하기 위해 채용될 수 있다.
A. 단일 기판 장치들
도 1은 본 발명의 실시예에 따라서, 전압이 전환가능한 유전체 물질을 통합한 장치의 단면도이다. 이 실시예에서, 전압이 전환가능한 유전체 물질은 장치의 기판(10)을 형성하는데 사용된다. 전압이 전환가능한 유전체 물질은 이전에 설명된 바와 같이, 비-전도성을 가지지만, 물질의 특성 전압을 초과하는 크기를 가진 전압을 인가함으로써 전도성 상태로 전환될 수 있다. 다양한 예들의 전압이 전환가능한 유전체 물질은 도 2를 참조하여 이하에서 설명된 것을 포함하여, 개선될 수 있다. 적용에 있어서, 전류-운반 기판들은, 예를 들면, 인쇄 회로 기판들(PCB들), 인쇄 배선 기판, 반도체 웨이퍼들, 가요성 회로 기판들, 백플레인들(backplanes), 및 직접 회로 장치들을 포함하여 사용된다. 집적 회로들의 특정 적용은, 컴퓨터 프로세서들, 컴퓨터로 판독가능한 메모리 장치들, 마더보드들, 및 PCB들을 가진 장치를 포함한다.
기판(10)에서 전압이 전환가능한 유전체 물질은 패턴화된 전류 운반 형성물(30)의 제조를 가능케 한다. 전류 운반 형성물(30)은 미리결정된 패턴(predetermined pattern)에 따라서 기판(10) 상에 형성된 개별적인 전류 운반 소자들(35)의 조합물이다. 전류 운반 형성물(30)은 전도성 물질들을 포함한다. 전류 운반 형성물(30)은 전기적 화학 공정 동안 기판(10) 상에 증착된 전구체들로 형성되고, 전기적 화학 공정에서 전압이 전환가능한 유전체 물질은 인가된 전압에 의해 전도성을 가지게 된다(도 2 참조). 실시예에서, 전구체들은 전극으로부터 용액 상에 증착된 이온들이다. 기판(10)은, 전압이 전환가능한 유전체 물질이 전도성 상태로 유지되는 동안, 용액에 노출된다.
전구체들은 미리결정된 패턴에 따라서, 기판(10) 상에서 선택적으로 증착된다. 미리결정된 패턴은 비-전도성 층(20), 예를 들면, 레지스트 층을 패턴닝함으로써 형성된다(도 3b-3d 참조). 전압이 전환가능한 유전체 물질이 전도성 상태로 된 경우, 전구체들은 기판(10)의 노출된 영역들 상에서만 증착된다. 전도성 상태에서 전압이 전환가능한 유전체 물질은 기판(10)의 노출된 부분에서 전구체들과 함께 전기화학 결합물들을 형성할 수 있다. 실시예에서, 비-전도성 층(20)(도, 3b-3d)은 기판(10) 상에 증착된 레지스트 층으로 형성된다. 그 후, 레지스트 층은 알려진 바와 같이, 마스크되어 노출되어 패턴을 생성시킨다.
도 2는 인가된 전압의 함수로서, 전압이 전환가능한 유전체 물질의 저항 속성을 도시한다. 기판을 형성하는데 사용될 수 있는, 전압이 전환가능한 유전체 물질들은 특정한 유형의 특성 전압 값(Vc), 농도, 및 물질의 형성물의 입자 공간을 가진다. 전압(Va)은 물질의 전기 저항 속성을 변화시키기 위해, 전압이 전환가능한 유전체 물질에 인가될 수 있다. Va의 크기가 0 내지 Vc의 범위에 속하는 경우, 전압이 전환가능한 유전체 물질은 높은 전기 저항을 가지고, 이로써, 비-전도성을 가진다. Va의 크기가 Vc를 초과하는 경우, 전압이 전환가능한 유전체 물질은 전도성을 가진 저 전기 저항 상태로 변환된다. 도 2에 도시된 바와 같이, 기판의 전기 저항은 바람직하게도 하이에서 로우로 급격하게 전환되어, 상태 간의 변환은 즉각적으로 이루어진다.
실시예에서, Vc는 1 내지 100 볼트의 범위에 속하기 때문에, 전압이 전환가능한 유전체 물질은 전도성을 가진다. 바람직하게, Vc는 5 내지 50 볼트이고, 이하에서 나열된, 전압이 전환가능한 유전체 물질용 구조물들 중 하나를 사용한다. 일부 실시예들에서, 전압이 전환가능한 유전체 물질은, 상기 물질이 장(field)에 의해 특징지어진 전압에서 절연 상태로부터 전도 상태까지 전환되도록 하는 두께를 가지고 형성된다(예를 들면, 물질의 두께에 걸친 전압). 일부 실시예들에서, 스위칭 필드(switching field)는 10 내지 1000 볼트/밀(mil)일 수 있다. 일부 실시예들에서, 스위칭 필드는 50 내지 300 볼트/밀일 수 있다.
실시예에서, 전압이 전환가능한 물질은, 비-전도성 결합재 및 결착제를 포함한 층에 흩어진 전도성 입자, 필라멘트들(filaments), 또는 파우더를 포함한 혼합물로 형성된다. 전도성 물질은 혼합물의 가장 큰 부분을 포함할 수 있다. 임계치 전압이 인가될 때까지 비-전도성 상태의 속성을 가진 다른 형성물들은 본 발명의 실시예에 따라서, 전압이 전환가능한 유전체 물질로 포함될 수도 있다.
특정 예의 전압이 전환가능한 유전체 물질은 35%의 중합체 접합제, 0.5%의 가교제(cross linking agent), 및 64.5% 전도성 파우더(conductive powder)로 형성된 물질에 의해 제공된다. 중합체 접합제는 Silastic 35U 실리콘 고무를 포함하고, 가교제는 Varox 과산화물을 포함하고, 전도성 파우더는 10 미크론 평균 입자 크기를 가진 니켈을 포함한다. 전압이 전환가능한 물질에 대한 또 다른 형성물은 35%의 중합체 접합제, 1.0%의 가교제, 및 64.0%의 전도성 파우더를 포함하고, 중합체 접합제, 가교제, 및 전도성 파우더는 상술된 바와 같다.
전압이 전환가능한 유전체 물질에 사용되는 전도성 입자, 파우더, 또는 필라멘트의 다른 예는, 결착제와 같은 물질 내에 흩어질 수 있는 알루미늄, 베릴륨, 철, 은, 백금, 납, 주석, 동, 놋쇠, 구리, 비스무트, 코발트, 마그네슘, 몰리브데넘(molybdenum), 팔라듐, 탄탈럼 탄화물, 붕소 탄화물, 및 기술 분야에서 공지된 다른 전도성 물질을 포함할 수 있다. 비-전도성 결합재는 입자 간의 공간이 있거나 또는 입자가 뜰 수 있는 유기 중합체, 세라믹, 다루기 힘든 물질, 왁스, 오일 및 유리, 및 기술 분야에 공지된 다른 물질들을 포함할 수 있다. 전압이 전환가능한 유전체 물질의 예들은 미국 특허 제4,977,357호, 미국 특허 제5,068,634호, 미국 특허 제5,099,380호, 미국 특허 제5,142,263호, 미국 특허 제5,189,387호, 미국 특허 제5,248,517호, 미국 특허 제5,807,509호, WO 96/02924, 및 WO 97/26665 등의 참조문에서 제공되고 이들의 문헌 모두는 본원에서 참조로서 병합된다. 본 발명은 상술되거나 하술된 참조문 중 하나에 대한 변형, 파생, 및 변화를 포함하려는 의도이다.
전압이 전환가능한 유전체 물질의 또 다른 예는 미국 특허 제3,685,026호에서 제공되고, 미국 특허 제3,685,026호는 본원에서 참조로서 병합되고, 수지 물질에 배치된, 미세하게 나눠진 전도성 입자들을 개시한다. 전압이 전환가능한 유전체 물질의 또 다른 예는 미국 특허 제4,726,991호에서 제공되고, 미국 특허 제4,726,991호는 본원에서 참조로 병합되고, 전도성 물질의 별도의 입자와 절연 물질로 코팅된 반도체 물질의 별도의 입자의 혼합물을 개시한다. 다른 참조문은, 미국 특허 제5,246,388호(커넥터) 및 미국 특허 제4,928,199호(회로 보호 장치) 등의 현존 장치에, 전압이 전환가능한 유전체 물질을 이전에 포함하였고, 이들 미국 특허 둘다는 본원에서 참조로서 병합된다.
도 3a-3f는 본 발명의 실시예 따라서, 도 1에 도시된 바와 같은 기판 상에서, 단일 층 전류-운반 구조물을 형성하는 흐름 과정을 도시한다. 흐름 과정은 전압이 전환가능한 유전체 물질이 미리결정된 패턴에 따른 전류 운반 물질을 개선시키는데 사용되는 과정을 예로서 보여준다.
도 3a에서, 기판(10)은 전압이 전환가능한 유전체 물질로 형성되어 제공된다. 기판(10)은 특정 적용에 필요에 따라 크기, 형성, 구조 및 속성을 가진다. 전압이 전환가능한 유전체 물질의 구조는 기판이 적용에 의한 필요에 따라 강도가 높거나 유연하도록 변화될 수 있다. 게다가, 전압이 전환가능한 유전체 물질은 주어진 적용에 대해 형성될 수 있다. 본원에서 기술된 일부 실시예들이 기본적인 평면 기판들을 개시하고 있지만, 본 발명의 다른 실시예들은, 커넥터들 및 반도체 구성부재들 등과 함께 사용되는 비-평면 기판에서 성형되거나 형성되는, 전압이 전환가능한 유전체 물질을 채용할 수 있다.
도 3b에서, 비-전도성 층(20)은 기판(10) 상에 증착된다. 비-전도성 층(20)은 포토레지스트 층 등과 같은 포토-이미져블 물질(photo-imageable material)로 형성될 수 있다. 바람직하게, 비-전도성 층(20)은 건조 필름 레지스트(dry film resist)로 형성된다. 도 3c는 비-전도성 층(20)이 기판(10) 상에 패턴닝된 것을 보여준다.
실시예에서, 마스크는 비-전도성 층(20) 상에 적용된다. 마스크는 포지티브 포토레지스트(positive photoresist)를 통하여 기판(10)의 패턴을 노출하는데 사용된다. 노출된 기판(10)의 패턴은 전류 운반 소자들이 차후에 기판(10) 상에 형성되는 패턴에 대응된다.
도 3d는 기판(10)이 전해 공정을 받으면서, 전압이 전환가능한 유전체 물질이 전도성 상태로 유지되는 것을 도시한다. 전해 공정은 전류 운반 소자들(35)을 포함하는 전류 운반 형성물(30)을 형성한다. 실시예에서, 전기도금 공정은, 포토레지스트를 마스킹하여 노출함으로써 생성된 비-전도성 층(20)의 갭들(gaps)(14)에 기판(10) 상의 전류 운반 소자들(35)을 증착시킨다. 본 발명의 실시예에 따라서 사용된 바와 같이, 전해 공정의 추가적인 상세한 설명은 도 4와 함께 기술된다.
도 3e에서, 비-전도성 층(20)은 기판(10)으로부터 필요에 따라 제거된다. 비-전도성 층(20)이 포토레지스트를 포함한 실시예에서, 포토레지스트는, 포타슘 하이드록사이드(potassium hydroxide, KOH) 용액 등의 바탕 용액(base solution)을 사용하여, 기판(10)의 표면으로부터 벗겨질 수 있다(stripped). 여전히, 다른 실시예들은 레지스트 층을 벗겨내도록 물을 사용할 수 있다. 도 3f에서, 기판(10) 상에서 패턴화된 최종 전도성 층(30)은 연마될 수 있다. 실시예는 CMP(chemical-mechanical polishing) 수단을 사용한다.
도 4는 전기도금 공정의 사용에 의해 기판 상의 전류 운반 소자들의 전개를 도시한다. 단계(210)에서, 전기도금 공정은 전해액을 형성하는 단계를 포함한다. 전류 운반 소자들의 구조는 전해액을 형성하는데 사용된 전극의 구조에 따라 달라진다. 이에 따라서, 전극 구조는 비용, 전기 저항, 및 열 속성 등의 요인들에 따라 선택된다. 적용에 따라서, 예를 들면, 전극은 금, 은, 구리, 주석 또는 알루미늄일 수 있다. 전극은 예를 들면, 황산 도금, 피로인산 도금, 및 탄소 도금을 포함한 용액에 담길 수 있다.
단계(220)에서, 전압이 전환가능한 유전체 물질의 특성 전압을 초과하는 전압은 기판(10)에 인가되면서, 기판(10)은 전해액에 담긴다. 기판(10)은 도 2에 도시된 바와 같이, 전도성 상태로 전환된다. 인가된 전압은 기판(10)이 전도성을 띄게 할 수 있어서, 전해액의 전구체들은 전압이 전환가능한 유전체 물질에 결합된다.
단계(230)에서, 전해액으로부터 나온 이온은 비-전도성 층(20)에 의해 노출된 기판(10)의 영역에서 기판(10)에 결합된다. 실시예에서, 이온은 포토레지스트가 노출되고 전개되는 영역들에 대하여 접착되는 것을 막는다. 그러므로, 기판(10) 상에 형성된 전도성 물질의 패턴은 비-전도성 층(20)을 패턴닝하는데 사용된 포지티브 마스크를 맞춘다. 기판(10)의 노출된 영역들은 일부 실시예들에서, 이온을 끌어당겨 이온에 결합되는데, 이는 기판이 전극에 대한 전압으로 유지되어 기판, 전극 및 전해액이 함께 기술 분야에서 공지된 바와 같이, 전해기(electrolytic cell)를 포함하기 때문이다.
본 발명의 실시예에 제공된 이점들 중에서, 전류 운반 소자들(35)은 종래 기술 과정보다 적은 단계를 필요로 하는 과정으로 기판(10) 상에 패턴닝된다. 예를 들면, 실시예에서, 전류 운반 소자들(35)은 식각 없이, 그리고 식각 단계를 위한 버퍼 및 마스킹 층의 증착도 없이 기판(10) 상에 회로를 형성하기 위해 증착된다. 게다가, 본 발명의 실시예들은 전류 운반 소자들(35)이 시드 층 대신에 기판(10) 상에서 직접 형성되도록 한다. 이는 전류 운반 소자들(35)의 수직 방향을 향한 두께가, 다른 공정에 의해 형성된 유사한 장치들에 비해 감소되도록 한다.
B. 이중-측면 기판을 갖는 장치
어떤 장치는 2 개 이상의 측 상에 전기적 구성부재들을 사용하는 기판을 포함한다. 단일 기판상에 보존될 수 있는 전류 운반 소자들의 수는, 2 개의 측면들이 사용되는 경우에 증가한다. 따라서, 이중-측면 기판은 구성부재들의 고밀도 분포가 요구되는 경우에 종종 사용된다. 이중-측면 기판은 예를 들면, PCBs, 인쇄 배선 기판, 반도체 웨이퍼들, 플렉스 회로(flex circuits), 백플레인들, 그리고 직접 회로 장치들을 포함한다. 상기와 같은 장치들에서, 비아들 또는 슬리브들은 기판의 양쪽 평면 측을 상호 연결하는데에 일반적으로 사용된다. 비아들 또는 슬리브들은 기판의 평면 측 각각 상에서 전류 운반 소자들 간의 전기적 연결을 성립시킨다.
도 5는 하나 이상의 도금된 비아들(350)을 갖는 양면 기판(310)을 포함하는 장치에 대한 실시예를 도시한다. 비아들(350)은 기판의 제 1 평면(312)로부터 가판의 제 2 평면(313)으로 연장한다. 제 1 표면(312)은 복수의 전류 운반 소자들(335)를 갖는 전류 운반 형성물(330)을 포함한다. 제 2 표면(313)은 복수의 전류 운반 소자들(345)를 갖는 전류 운반 형성물(340)을 포함한다. 전류 운반 형성물들(330, 340)은 기판의 각각의 측(312, 313) 상에서 전기적 화학 공정에 의해 제조된다. 실시예에서, 전해 공정은, 전압이 전환가능한 유전체 물질이 전도성 상태인 경우에 기판의 제1 또는 제 2 표면 각각 상으로 증착되는 전구체들의 용액을 형성하는데에 사용된다. 전구체들은 제 1 또는 제 2 표면(312, 313) 각각 상에 미리 존재하는 비-전도성 층의 패턴에 따라 기판(310) 상에 증착한다.
실시예에서, 기판이 전해 공정을 거치지 이전에, 비아(350)는 기판(310)에 형성된다. 기판(310)의 각각의 측(312, 313)은 패턴화된 비-전도성 층(미도시)을 포함한다. 실시예에서, 패턴화된 비-전도성 층은 기판(310)의 제 1 및 제 2 측면(312, 313) 상에 선택 영역들을 노출시키도록 패턴화되는 포토레지스트 층이다. 비아(350)는 비아(350)의 도금된 표면이 제 1 및 제 2 측면(312,313) 상의 전류 운반 소자들(335,345) 중 하나 이상과 순차적으로 접촉하도록 배치된다. 전해 공정 과정 중에, 비아(350)는 전류 운반 형성물들(330, 340)이 제조되는 동안 도금된다. 이런 방식으로, 비아(350)는 전도성 슬리브 또는 측벽(355)를 갖도록 제공되어서, 제 1 표면(312) 상의 전류 운반 소자들(335) 중 하나로부터 기판(310)의 제 2 측면(313) 상의 전류 운반 소자들(345) 중 하나로의 전기 접속을 연장한다.
도 6은 본 발명의 실시예에 따른 이중-측면 기판(310)을 성장시키기 는 것에 대한 흐름 공정을 도시한다. 단계(410)에서, 기판(310)은 전압이 전환가능한 유전체 물질로부터 형성되고 소정의 응용에 필요한 크기, 형성, 성질 및 특성을 갖도록 제공된다. 단계(420)에서, 비-전도성 층(320)은 기판(310)의 제 1 및 제 2 측면(312, 313) 위로 증착된다. 단계(430)에서, 비-전도성 층(320)은 기판(310)의 제 1 측면(312) 상에 패턴화된다. 바람직하게, 기판(310)의 적어도 제 1 측면(312) 상의 비-전도성 물질은 포토레지스트와 같은 포지티브 마스크를 사용하여 패턴화되는 감광성 물질이다. 포지티브 마스크는 기판(310)의 선택 영역들이 비-전도성 층(320)을 통해 노출되도록 한다. 단계(440)에서, 비-전도성 층(320)은 기판(310)의 제 2 측면(313) 상에 패턴화된다. 실시예에서, 기판(310)의 제 2 측면(313) 상의 비-전도성 층(320)은 순차적으로 마스크되고 노출되어 또 다른 패턴을 형성하는 유사한 포토레지스트(photoresist)이다. 결과의 패턴은 포토레지스트 층을 통해 기판(310)을 노출한다.
단계(450)에서, 하나 이상의 비아들(350)은 기판(310)을 통과해 형성된다. 기판(310)의 각각의 측면(312, 313)상에, 비아들(350)은 기판(310)의 덮이지 않은 부분을 교차한다. 비아들(350)은 기판(310)을 통과해 형성된 측벽에 의해 정의된다. 단계(460)에서, 기판(310)은 제 1 측면(312), 제 2 측면(313), 및 비아들(350)의 측벽을 도금하기 위해 하나 이상의 전해 공정을 겪는다. 실시예에서, 단계(460)에서, 기판(310)은, 외부 전압이 전압이 전환가능한 유전체 물질에 가해지는 동안 단일의 전해 공정을 겪음으로써, 기판은 전도성 상태에 있게 된다. 기판(310)의 전도성 상태는 제 1 및 제 2 측면들(312, 313) 상의 드러난 영역들에서 기판(310)에 결합하도록 전해액 내에 이온을 발생시킨다. 또한, 전해질 유체는 비아들(350)을 통과해 움직여서, 비아들(350)의 측벽에 이온이 결합하고, 비아들(350)을 통과해 연장하는 전도성 슬리브를 형성한다. 비아들(350)은 제 1 측면(312) 상의 전류 운반 형성물(330)이 제 2 측면(313) 상의 전류 운반 형성물(340)과 전기적 접촉되도록 제 1 및 제 2 측면 상의 전류 운반 소자들을 교차한다.
비-전도성 층(320)은 단계(470)에서 기판으로부터 필요한 만큼 제거된다. 비-전도성 층(320)이 포토레지스트를 포함하는 실시예에서, 포토레지스트는 KOH 용액과 같은 염기성 용액을 사용하여 기판(310)의 표면으로부터 벗겨질 수 있다. 단계(480)에서, 결과로 얻은 전류 운반 형성물(330 및/또는 340)은 연마된다. 실시예에서, CMP는 전류 운반 형성물(330)을 연마하기 위해 사용된다.
몇몇 변형은 도 5 및 6을 참조하여 설명된 실시예에 이루어질 수 있다. 하나의 변형예로, 제 1 비-전도성 층은 제 1 표면(312) 상에 증착될 수 있고, 제 2 비-전도성 층은 개별적인 단계에서 제 2 표면(313) 상에 증착될 수 있다. 제 1 및 제 2 비-전도성 층은 서로 다른 물질로 형성될 수 있고, 기판을 도금하기위해 형성될 패턴을 가능하게 하는 것 외에 다른 기능을 제공할 수 있다. 예를 들면, 제 1 비-전도성 물질은 건조 레지스트(dry resist)로 형성될 수 있지만, 제 2 비-전도성 물질은 감광성 절연물질로 형성될 수 있다. 전류 운반 층이 제 1 측면(312) 상에 형성된 후에 건조 레지스트가 벗겨지는 동안, 감광성 절연 물질은 영구적이고 제 2 표면(313) 상에 유지된다.
게다가, 상이한 도금 공정은 제 1 표면(312), 제 2 표면(313), 및 비아들(350)의 표면(355)를 도금하는데에 사용될 수 있다. 예를 들면, 기판(310)의 제 2 표면(313)은 제 1 표면(312)으로부터 분리된 단계에서 도금되어서, 제 1 및 제 2 표면들(312, 313)이 상이한 전극 및/또는 전해액을 사용하여 도금될 수 있도록 할 수 있다. 본 발명의 실시예가 전류 운반 층을 형성하기 위해 필요한 단계를 감소시키기 때문에, 이중-측면 기판(310) 상에 전류 운반 층(330, 340)을 형성하는 것은 특히 유리하다. 상이한 도금 공정의 사용은 기판(310)의 반대 측 상의 전류 운반 형성물에 대해 상이한 물질의 제조를 가능하게 한다. 상이한 유형의 전류 운반 물질은 전해질 욕조(baths)를 다른 상이한 전구체들을 포함하도록 교환함으로써 간단히 제공될 수 있다.
일 예에서, PCB와 같은 장치의 제 1 측면은 환경에 노출되도록 의도되지만, 반대편 측면은 고급 전도체를 요구한다. 이 예에서, 니켈 패턴은 기판의 제 1 측면 상에 도금될 수 있고, 금 패턴은 기판의 제 2 측면 상에 도금될 수 있다. 이는 PCB의 노출면 상에 더 내구성을 갖는 전류 운반 물질을 PCB가 가질 수 있게 한다.
비아들의 임의의 갯수가 구멍 뚫리거나, 식각되거나, 그렇지 않으면 기판 안으로 형성된다. 비아들은 전기적 구성 부재들 또는 회로를 포함하는 전류 운반 소자들을 상호 연결할 수 있다. 대안으로, 비아는 기판의 일 측 상의 전류-운반 소자를 기판의 제 2 측면으로부터 접근가능한 접지 소자에 접지하는데에 사용될 수 있다.
본 발명의 실시예 하에서 이중-측면 기판을 포함하는 장점 중에서, 전극으로부터의 전구체들은 비아들(350)의 표면에 전기화학적 결합을 형성한다. 그러므로, 비아들(350)은 견고히 도금되어, 기판(310)의 2 개의 측면들 사이의 전기 접속을 방해할 수 있는 불연속의 위험을 최소화한다.
C. 다층을 가진 기판을 갖는 장치
일부 장치는 1 개의 장치 내에 2 개 이상의 기판을 포함할 수 있다. 적층 기판은 상기 장치가 제한된 풋프린트(footprint) 내에, 회로 및 전기적 구성부재들과 같은 전류 운반 소자들의 고밀도를 포함할 수 있게 한다. 도 7은 다수의 기판 장치(700)를 도시한다. 실시예에서, 장치(700)는 제 1, 제 2 및 제 3 기판(710, 810, 910)을 포함한다. 각각의 기판(710-910)은 전압이 전환 가능한 유전체 물질로 형성된다. 이전 실시예에서와 같이, 기판(710-910)은 전압이 전환 가능한 유전체 물질의 특성 전압을 초과하는 인가 전압이 없는 비-전도성이다. 도 7이 3 개의 기판의 실시예를 도시하지만, 다른 실시예는 더 많거나 더 적은 기판을 포함할 수 있다. 또한, 기판이 상호간에 인접하거나 정규 직교(orthanormal)와 같은 방식으로 적층되는 것 외에 다른 배열로 정렬될 수 있다는 것이 인식될 것이다.
각각의 기판(710, 810, 910)은 각각의 전류 운반 형성물(730, 830, 930) 중 적어도 하나와 함께 제공된다. 각각의 전류 운반 형성물(730, 830, 930)은 각각의 전류 운반 소자들(735, 835, 935)로 형성된다. 전류 운반 소자들(735, 835, 935)은, 이들의 각각의 기판(710, 810, 910)이 전도성 상태 중에 전기 화학 공정을 겪는 경우에 각각 형성된다. 바람직하게, 각각의 전류 운반 층(735, 835, 935)이 형성된 후에, 기판(710, 810, 910)은 서로 실장된다.
장치(700)는 제 1 기판(710) 상의 전류 운반 소자들(735)이 제 3 기판(910) 상의 전류 운반 소자들(935)에 전기적으로 연결되도록 제 1 도금 비아(750)를 포함한다. 또한, 장치(700)는 제 2 기판(810) 상의 전류 운반 소자들(835)이 제 3 기판(910) 상의 전류 운반 소자들(935)와 함께 전기적으로 연결되도록 제 2 도금 비아(850)을 포함한다. 이 방식으로, 장치(700)의 전류 운반 형성물들(730, 830, 930)은 전기적으로 상호 연결된다. 장치(700)에서 도시되는 도금된 비아들(750, 850)의 배치는 오직 예시적인 것이며, 더 많거나 적은 비아들이 사용될 수 있다.
예를 들면, 추가적인 비아들은 전류 운반 소자들(735, 835, 935)이 또 다른 기판상의 임의의 다른 전류 운반 소자들에 연결하는데에 사용될 수 있다. 바람직하게, 기판(710, 810, 910)이 개별적으로 도금되기 이전에, 제 1 및 제 2 도금된 비아들(750, 850)은 기판(710, 810, 910)에 형성된다. 이로써, 도금 이전에, 도금된 비아들(750, 850)은 미리 결정된 위치에서 기판(710, 810, 910)을 통과해서 형성되어서, 필요한 만큼 상이한 기판의 전류 운반 소자들(735, 835, 935)을 연결한다. 제 1 도금 비아(750)와 관련하여, 어떤 기판이든 도금되기 이전에, 개구부는 기판(710, 810, 910)의 미리 결정된 위치에서 형성된다. 마찬가지로, 제 2 도금 비아(850)와 관련하여, 기판이 도금되기 이전에, 개구부는 기판(710, 810, 910)의 미리 결정된 위치에서 형성된다. 제 1 및 제 2 도금 비아(750, 850)에 대한 미리결정된 위치는 각각의 기판의 표면들 상에 드러난 영역들에 해당하며, 이 곳에서 전류 운반 물질이 형성될 것이다. 이어지는 전해 공정 중에, 전구체들은 기판의 드러난 영역들에 증착되며, 또한 각각의 기판에서 형성된 개구부 내에 증착되어 비아들(750, 850)을 수용한다.
간소화를 위해서, 장치(700)의 구체적인 것은 제 1 기판(710)을 참조하여 설명될 것이다. 제 1 기판(710)은 전류 운반 소자들(735) 사이의 갭(714)을 포함한다. 실시예에서, 갭(714)은 전류 운반 소자들(735)이 기판상에 제조된 후에 포토레지스트 층을 마스킹 한 뒤 잔류 포토레지스트를 제거함으로써 형성된다. 유사한 공정이 제 2 및 제 3 기판(810, 910)을 형성하는데에 사용된다. 제 1 기판(710)은 제 2 기판(810)의 전류 운반 형성물(830) 위로 실장된다. 제 1 기판(710)과 마찬가지로, 제 2 기판(810)은 제 3 기판(910)의 전류 운반 형성물(930) 위로 즉시 실장된다.
상술한 실시예의 변형예에서, 장치(700) 내의 하나 이상의 기판은 양면일 수 있다. 예를 들면, 제 3 기판(910)은 양면일 수 있는데, 그 이유는 장치(700)의 하부에서 제 3 기판(910)의 위치가 제 3 기판이 양면 구조를 포함할 수도록 쉽게 허용하기 때문이다. 그러므로, 장치(700)는 기판에 비해 더 많은 전류 운만 형성물들을 포함할 수 있어서, 구성 부분의 밀도를 최대화하거나 및/또는 장치의 전체 풋프린트를 최소화한다.
기판(710, 810, 910)의 구조, 또한 각각의 기판에 대해 사용되는 특정 전류 운반 물질은 기판마다 달라질 수 있다. 이로써, 예를 들면, 제 1 기판(710)의 전류 운반 형성물은 니켈로 형성될 수 있지만, 제 2 기판(810)의 전류 운반 형성물(830)은 금으로 형성된다.
도 8은 다층을 가진, 장치(700)와 같은 장치를 개선하기 위한 흐름 공정을 도시하며, 이때 기판들 중 2 개 이상은 전압이 전환 가능한 유전체 물질로 형성된다. 상기 장치는 단일- 및/또는 이중-측면 기판의 조합으로부터 형성될 수 있다. 실시예에서, 다수의 기판 장치(700)는 전류 운반 형성물들을 갖는 개별적으로 형성된 기판을 포함한다. 장치(700)와 관련하여, 단계(610)에서, 제 1 기판(710)은 전압이 전환 가능한 유전체 물질로부터 형성된다. 단계(620)에서, 제 1 비-전도성 층은 제 1 기판(710) 위로 증착된다. 이전에 상술된 실시예와 마찬가지로, 제 1 비-전도성 층은 예를 들면, 포토레지스트 층과 같은 감광성 물질일 수 있다. 단계 630에서, 제 1 비-전도성 층은 선택된 영역들을 형성하도록 패턴화되는데, 이 영역들에서, 기판(710)은 노출된다. 실시예에서, 포토레지스트 층은 마스킹된 후 노출되어서 패턴을 형성하고, 그 결과 기판은 포지티브 마스크의 패턴에 의해 노출된다.
단계(640)에서, 제 1 비아(750)는 기판(710) 내에 형성된다. 제 1 비아(750)는 기판(710) 내의 구멍을 식각함으로써 바람직하게 형성된다. 추가적인 비아들은 기판(710)의 필요에 따라 형성될 수 있다. 비아(750)는 장치(700) 내의 다른 기판들 중의 전류 운반 소자들에 연결하도록 선택 전류 운반 소자들(735)이 어디에 위치될지 미리 결정되는 기판상의 위치에서 식각된다. 단계(650)에서, 제 1 기판(710)은 전해 공정을 겪는다. 전해 공정은 제 1 기판(710)의 요건을 고안함에 따른 전극 및 용액을 사용한다. 전극 및 전해액의 구조를 포함하는 전해 공정의 구성부재들은 소정의 전구믈들, 즉 전도성 층(730)을 형성하는 물질을 제공하도록 선택된다. 단계(660)에서, 제 1 기판(710) 상의 잔류 비-전도성 층은 제거된다. 이후에, 제 1 기판(710) 상의 전류 운반 소자들(735)은 단계(670)에서, 바람직하게는 CMP를 사용하여 연마될 수 있다.
제 1 기판(710)이 일단 형성되면, 추가적인 기판(710, 810, 910)은 단계(680)에서 형성되어서, 다수의 기판 장치(700)를 완료할 수 있다. 이후의 기판(710, 810, 910)은 단계(610-670)의 조합을 사용하여 형성된다. 제 2 비아(850)과 같은 하나 이상의 추가적인 비아들은 단계(640, 650)에 의해 설명되는 바와 같이 또 다른 기판에서 형성될 수 있다. 장치(700)는 단계(610-680)에서 설명된 바와 같이 형성된 추가적인 기판, 또는 상기 이중-측면 기판으로 설명되는 바와 같이 형성된 추가적인 기판을 포함할 수 있다.
필요에 따라서, 기판(710, 810) 각각에 대해 변형이 이루어질 수 있다. 예를 들면, 장치에서 사용된 기판은 상이한 구조를 갖는 전압이 전환가능한 유전체 물질을 가질 수 있다. 이에 따라서, 특성 전압을 극복하기 위해 각각의 기판에 인가되는 외부 전압은 기판들 간에 다를 수 있다. 또한, 비-전도성 층에 대해 사용된 물질은 기판들마다 다를 수 있다. 게다가, 비-전도성 층은 예를 들면, 상이한 마스킹, 이미징(imaging), 및/또는 레지스트 향상 기술로 패턴화될 수 있다. 나아가, 기판의 표면들 상의 전류 운반 소자들을 개선하는데에 사용된 물질은 기판들마다 다를 수 있다. 예로서, 각각의 기판을 도금하는데에 사용되는 전극은 기판에 대한 특정 설계 파라미터에 의존하여, 상이한 기판에 대해 달라지거나 변화시킬 수 있다.
변형 하에서, 적어도 하나의 이중-측면 기판의 구조를 기판의 적층 중 끝에 포함하기 위한 공정이 바람직할 수 있다. 예를 들면, 제 3 기판(910)은 양쪽 평면 상에 전류 운반 소자들(935)을 포함하도록 형성될 수 있다. 이 변형예에서, 비-전도성 층은 제 3 기판(910)의 제 1 측면 및 제 2 측면 상에 증착된다. 제 2 측면 상의 비-전도성 층은, 일부 응용에서 기판의 제 2 측면이 상이한 유형의 감광성 물질 또는 다른 비-전도성 표면을 필요로 할 수 있음에도 불구하고, 제 1 측면 상의 비-전도성 층과 동일한 물질로 구성될 수 있다. 이후에, 제 3 기판(910)의 각각의 측면 상의 비-전도성 층은 개별적으로 패턴화된다. 제 3 기판(910)은, 각각의 비-전도성 층이 패턴화되는 경우에 제 1 및 제 2 측면 상에서 드러난다. 기판의 각각의 층 상에 노출된 영역들은 함께 도금되거나 개별적인 도금 단계에서 도금될 수 있다..
상술된 바와 같은 실시예는 PCB 장치에서 사용될 수 있다. PCB는 다양한 크기 및 응용, 예를 들면, 인쇄 배선 기판, 마더보드들, 및 인쇄 회로 카드들로서의 용도를 갖는다. 일반적으로, 전기적 구성부재들, 배선들(leads), and 회로와 같은 고 밀도의 전류 운반 소자들은 매립되거나, 그렇지 않으면 PCB와 함께 포함된다. 다수의 기판 장치에서, PCB의 크기 및 기능은 달라질 수 있다. 본 발명의 실시예에 따른 PCB를 포함하는 장치는 전압이 전환가능한 유전체 물질로 형성된 기판을 가진다. 건조 필름 레지스트와 같은 포토레지스트는 기판 위로 도포될 수 있다. 상업적으로 사용가능한 건조 필름 레지스트의 예는 미수비시 레이온 코퍼레이션(Mitsubishi Rayon Co)에 의해 제조된 디알론 FRA305(Dialon FRA305)를 포함한다. 기판상에 증착된 건조 필름 레지스트의 두께는 레지스트가 마스크에 의해 노출되는 곳에 해당하는 선택된 부분에서 기판이 노출되기에 충분하다.
도 3과 관련하여 설명되는 바와 같은 전기도금 공정은 기판의 노출된 영역들 상에서 전도성 물질을 도금하는데에 사용된다. 전압이 전환 가능한 유전체 물질로부터 형성된 기판은 다양한 응용을 위해 사용될 수 있다. 전압이 전환가능한 유전체 물질은 다양한 인쇄 회로 기판 응용에 대한 필요에 따라 형성되고, 형상화되고, 크기가 조절된다. 인쇄 회로 기판의 예는 예를 들면, (i) 컴퓨터 구성 부재들을 매립하고 상호 연결하기 위한 마더보드; (ii) 인쇄 배선 기판; 및 (iii) 개인용 컴퓨터(PC) 카드 및 유사한 장치를 포함한다.
기본 공정의 추가적인 변형을 하기에서 설명된다.
1. 펄스 도금 공정
본 발명의 실시예는 펄스 도금 공정을 사용한다.
이 공정에서, 전압이 전환가능한 유전체 물질을 포함하는 전극 및 기판은 전해액 내로 침지된다. 전압은 전극 및 기판 사이에 인가되어서, 전압이 전환가능한 유전체 물질은 전도성이 된다. 또한, 인가된 전압은 전해액 내에 이온을 발생시켜서 기판의 노출된 면적 위로 증착되며, 이에 의하여 전류 운반 형성물은 도금된다. 펄스 도금 공정에서, 전압은 조절되고, 도 9에서 도시되는 예시적인 파형(900)과 같은 파형을 따른다. 파형(900)은 방형파를 닯았지만, 선두 에지 스파이크(leading edge spike)(910)를 더 포함한다. 선두 에지 스파이크(910)는 전압이 전환 가능한 유전체 물질의 트리거 전압(Vt)을 극복하기에 충분한 매우 짧은 지속 전압 스파이크인 것이 바람직하며, 이때 트리거 전압은 전압이 전환가능한 유전체 물질이 전도성 상태로 진입하기 위해서 초과해야만 하는 임계치이다. 일부 실시예들에서, 트리거 전압은 100 내지 400 볼트와 같이 상대적으로 큰 전압이다.
일단 트리거 전압이 초과되고 전압이 전환가능한 유전체 물질이 전도성 상태가 되면, 전압이 전환 가능한 유전체 물질에 인가된 전압이 낮은 클램핑 전압(Ve)보다 높게 유지되는 한, 상기 전압이 전환 가능한 유전체 물질은 전도성 상태로 유지될 것이다. 도 9의 파형(900)에서, 클램핑 전압보다 큰 전압에서 안정 영역(plateau)(920)에 이어서 선두 에지 스파이크(910)가 이어진다는 것이 인식될 것이다. 상기 안정 영역(920)은 전압이 기저선(930), 예를 들어 0 볼트로 돌아오는 휴식기에 뒤에 이어지고, 그 후에 순환은 반복한다.
2. 역 펄스 도금 공정
본 발명의 또 다른 실시예는 역 펄스 도금 공정을 사용한다. 이 공정은 안정 영역(920)의 장소(도 9)를 제외하고 상술한 펄스 도금 공정과 본질적으로 동일하다. 전압의 극성은 반전되어서, 기판이 아닌 전극에서 도금이 발생한다. 예시적인 파형(1000)이 도 10에서 보여지며, 여기서 양 및 음의 부분은 반대의 극성을 갖지만 본질적으로 동일한 자성을 가진다. 음의 부분의 형상은 자성 또는 지속시간에 있어서 양의 부분의 형상과 매칭될 필요가 없고, 일부 실시예에서, 파형(1000)의 음의 부분은 선드 에지 전압 스파이크를 포함하지 않는다. 펄스 도금을 반전하는 것에 대한 이점은 부드러운 도금 결과를 생성한다는 점이다. 전압이 반전되는 경우, 반전이 일어나기 이전에 도금이 가장 신속히 발생하는 도금 표면상의 면적은 용해가 가장 용이하게 발생하는 면적이 된다. 이에 따라서, 도금의 불균일성은 시간이 지남에 따라 제거되는 경향을 보인다.
3. 증착되고 패턴화된 비-전도성 층
본 발명의 또 다른 실시예는 실크-스크린형 방법(silk-screening method)을 사용하여 전압이 전환가능한 유전체 물질로 형성된 기판상의 패턴화된 비-전도성 층을 개선한다. 이 실시예는 포토레지스트와 같은 물질의 사용을 회피하여 기판상의 전류 운반 물질을 증착하기 위한 패턴을 개선한다. 실크 스크린형 공정에서, 로보트 디스펜서는 유전체 물질을 기판의 표면에 미리프로그래밍된 패턴에 따라 적용한다. 실크스크린 액체 지원물질(applicant)은 일반적으로 캡톤(Kapton)과 같은 수지 또는 플라스틱의 형태이다. 비-전도성 층을 위해 포토레지스트 물질을 사용하는 다른 실시예에 반해서, 실크스크린화된(silkscreened) 캡톤, 또는 또 다른 플라스틱이나 수지는 기판의 표면에 영구적으로 적용된다. 따라서, 실크-스크린형은 기판상의 비-전도성 물질을 증착하고 패턴화하기 위한 단계를 혼합하는 이점을 제공할 뿐만 아니라, 기판의 표면으로부터 비-전도성 물질을 제거하기 위한 단계를 없애는 장점을 제공한다.
4. 단일 표면 상의 다 유형의 전도성 물질
게다가, 전류 운반 소자들은 2 개 이상의 유형의 전류 운반 물질로부터 기판의 표면 위로 제작될 수 있다. 전압이 전환가능한 유전체 물질을 포함하는 기판은 몇몇 유형의 전류 운반 물질에 의해 도금되기에 적합해진다. 예를 들면, 2 개 이상의 전해 공정들은 기판의 표면에 적용되어서 상이한 유형의 전류-운반 입자를 개선할 수 있다. 일 실시예에서, 제 1 전해 공정은 기판의 표면상에 형성된 제 1 패턴에서 제 1 전도성 물질을 증착하도록 사용된다. 그 다음으로, 제 2 비-전도성 층은 제 1 전도성 물질을 포함하는 기판상에 패턴화된다. 제 2 전해 공정은 이후에 사용되어서 제 2 패턴을 사용하는 제 2 전도성 물질을 증착할 수 있다. 이 방식으로, 기판은 다 유형의 전도성 물질을 포함할 수 있다. 예를 들면, 구리는 기판상의 배선들을 형성하도록 증착될 수 있고, 금과 같은 또 다른 전도성 물질은 우수한 전도성이 요구되는 동일한 표면상의 어디에든지 증착될 수 있다.
E. 본 발명의 실시예에 대한 다른 적용
본 발명의 실시예들은 전압이 전환가능한 유전체 물질의 기판을 구비한 다양한 장치를 포함하고, 상기 전압이 전환가능한 유전체 물질 상에는 전류 운반 형성물이 증착된다. 전류 운반 형성물은 회로들, 배선들, 전기 구성부재들, 및 자기 물질을 포함할 수 있다. 본 발명의 실시예들의 대표적인 적용은 이하에서 제시되거나 나열된다. 본원에서 개시되거나 나열된 적용은 단지 본 발명의 다양성 및 융통성을 제시할 뿐, 완전하게 나열된 것으로 간주되어서는 아니된다.
1. 핀 커넥터들
실시예에서, 핀 커넥터는 제공된다. 예를 들면, 전압이 전환가능한 유전체 물질은 암 핀 커넥터의 내부 구조물을 형성하도록 사용된다. 전압이 전환가능한 유전체 물질은 암 핀 커넥터의 내부 구조물 내의 접촉 배선들을 형성하기 위해 사용될 수 있다. 전압이 전환가능한 유전체 물질은 액체 형성을 한, 전압이 전환가능한 유전체 물질을 수용하는, 예를 들면, 금형(mold)을 사용하여 내부 구조물에서 형성될 수 있다. 최종 내부 구조물은, 2 개의 커넥터들이 체결되는 경우, 해당 수 핀 커넥터에 대향하는 체결 표면을 포함한다. 핀 리셉터클들은 체결 표면의 홀들을 통하여 이용가능하다. 홀들 및 핀 리셉터클들은 수 커넥터로부터 나온 핀이 수용되는 것에 대응된다.
커넥터 내에서 전도성 접촉 소자들을 제공하기 위해, 도 11에 도시된 바와 같이, 내부 구조물은 세그먼트들(1100)로 분리될 수 있어서, 체결 표면(1120)의 홀들로 연장된 핀 리셉터클들(1110)의 길이가 노출될 수 있다. 도 12에 도시된 비-전도성 층(1200)은, 예를 들면, 포토레지스트 층은 세그먼트들(1100) 중 하나에 증착될 수 있다. 그 후, 비-전도성 층(1200)은 각 핀 리셉터클(1110)의 하부 표면(1210)이 비-전도성 층(1200)을 통하여 노출되도록 패턴화될 수 있다. 그 후, 내부 구조물의 하나 또는 둘 다의 세그먼트들(1100)은 전해 도금 공정을 받을 수 있다. 도금 공정 동안, 전압은 내부 구조물에 인가되어, 전압이 전환가능한 유전체 물질은 전도성을 가진다. 그 후, 전도성 물질은 내부 구조물의 각 핀 리셉터클(1110)의 하부 표면(1210) 상에 도금된다. 접촉 배선들이 핀 리셉터클들(1110)에서 형성되면, 비-전도성 층(1200)은 제거될 수 있고, 세그먼트들(1100)은 재결합된다. 내부 구조물은 또한 암 핀 커넥터를 만들기 위해 쉘(shell) 내에서 하우징될 수 있다.
본 발명의 실시예에 따르면, 핀 커넥터를 형성하는 것에는 여러 이점이 있다. 내부 구조물을 도금하면, 다량의 핀 리셉터클들은 일 도금 공정에서 내부 구조물에 포함될 수 있다. 나아가, 배선 접촉부들(lead contacts)이 보다 얇게 구현될 수 있기 때문에, 핀 리셉터클들은 핀 커넥터의 크기를 감소시키기 위해 서로 인접하게 형성될 수 있다. 핀 커넥터는, 전압이 전환가능한 유전체 물질에 내재된 과-전압 보호 속성을 제공할 수도 있다.
2. 표면 실장 패키지들
표면 실장 패키지들은 인쇄 회로 기판의 표면에 전자 구성부재들을 실장시킨다. 표면 실장 패키지들은, 예를 들면, 저항기들, 캐패시터들, 다이오드들, 트랜지스터들, 및 직접 회로 장치들(프로세서들, DRAM 등)을 덮는다. 패키지들은 덮어진 전기 구성부재에 내부 방향으로 또는 외부 방향으로 연결된 배선들을 포함한다. 표면 실장 반도체 패키지들의 특정 예는 SOP(small outline package), QFP(quad flat package), PLCC(plastic leaded chip carriers), 및 칩 캐리어 소켓들(chip carrier sockets)을 포함한다.
표면 실장 패키지들을 제조하는 것은 패키지의 배선들을 위한 프레임(frame)을 형성하는 것을 포함한다. 프레임은 에폭시 수지와 같은 물질을 이용하여 성형된다. 이후에, 배선들은 성형된 프레임에 전기도금된다. 본 발명의 실시예에서, 전압이 전환가능한 유전체 물질은 프레임을 형성하기 위해 사용될 수 있다. 비-전도성 층은 배선들의 위치를 정의하기 위해 프레임 상에 형성된다. 비-전도성 층은 금형 공정 동안, 후속되는 금형 공정 동안, 또는 상술된 바와 같이, 포토-이미져블 불질을 사용하여 마스킹 공정을 통하여 형성될 수 있다. 전압은 프레임이 전도성을 갖도록 전기도금 공정 동안 프레임에 인가된다. 배선들은 비-전도성 층의 패턴에 의해 정의된 위치에서 프레임 상에 형성된다.
전압이 전환가능한 유전체 물질을 사용함으로써, 배선들은 보다 얇아지거나 보다 작아질 수 있어서, PCB 상의 보다 작은 풋프린트(smaller footprint)를 차지하는 패키지가 보다 작아지도록 한다. 전압이 전환가능한 유전체 물질은 또한, 전압 스파이크로부터 패키지의 내용물을 보호하기 위해, 과-전압 보호부를 본질적으로 구비한다.
도 13은 중간층과 관련된 특정 실시예들을 제시한다. 일부 적용에 있어서, 전류 운반 형성물에서, VSDM과 전류 운반 물질 간의 하나 이상의 층들을 통합시키는 것은 이점을 가질 수 있다. 이러한 층들은 상당한 두께(예를 들면, 몇십 nm보다 크고, 몇 미크론, 몇십 미크론, 또는 심지어 몇십 mm)를 가질 수 있거나, 단층들만큼 얇을 수 있다(예를 들면, 원자 정도, 소수의 원자, 또는 분자 정도의 두께를 가짐). 본 명세서의 목적에 대해서, 상기와 같은 층들은 중간층들이라 한다.
도 13은 일부 실시예들에 따른 중간층의 사용과 관련된, 대표적인 공정 단계(좌측) 및 이에 대응하는 구조물(우측)의 개략적인 표시를 포함한다. 단계 1300에서, VSDM(1302)는 제공된다. 일부 경우에서, VSDM은 기판(1304) 상의 층 또는 코팅으로서 제공될 수 있다. VSDM은 특성 전압을 가질 수 있고, 특성 전압을 초과하면, VSDM은 전도성을 갖는다. 일부 실시예들에서, VSDM의 특성 전압은 전자 장치에 관련된, 통상적인 "이용" 전압을 초과한다(예를 들면, 3 볼트, 5 볼트, 12 볼트, 또는 24 볼트 초과). 일부 실시예들에서, VSDM의 특성 전압은 물질을 전기 도금하기 위해서, 사용된 통상적인 전압을 초과한다(예를 들면, 0.5 볼트, 1.5 볼트, 또는 2.5 볼트 초과). 일부 경우에서, 전기 도금하는 것은 통상적인 도금 전압 및특성 전압 둘다를 초과한 전압을 필요로 할 수 있다.
단계 1310에서, VSDM(1302)은 마스크(1312)를 사용하여 마스킹될 수 있지만,마스킹은 특정한 적용을 필요로 하지 않을 수 있다. 통상적으로, 마스크(1312)는 VSDM의 노출부(1314)를 정의하고, 상기 노출부 상에는 전류 운반 형성물이 형성되고, "마스킹된" 영역(예를 들면, 마스크 아래) 상에는 전류 운반 물질이 증착되지 않는다. 도 13에 도시된 예에서, 마스크(1312)는 VSDM(1302)의 노출부(1314)를 정의하고, 상기 노출부 상에는 전류 운반 형성물이 제조될 수 있다.
단계 1320에서, 중간층(1322)은 적어도 일부의 노출부(1314) 상에 증착될 수 있다. 중간층(1322)은 특정으로 필요로 하는 속성이 드러나도록 충분한 두께를 가질 수 있다(예를 들면, 부착, 확산 차단, 전기 속성 개선 등). 일부 경우에서, 중간층은 중합체를 VSDM(1302)에 부착하도록 사용될 수 있다. 일부 경우에서, 중간층은 현저하게 얇거나 그리고/또는 전도성을 가질 수 있어서, 중간층(1322) 상에 전류 운반 물질의 차후 증착이 실행될 수 있다. 중간층(1322)은 절연 격벽을 형성할 수 있고, 일부 경우에서, 비아 터널링(via tunneling) 및/또는 다른 비선형 효과를 통해 전도성을 제공할 수 있다.
단계(1330)에서, 전류 운반 물질(1332)은 중간층 상에 증착될 수 있다. 일부 실시예들에서, 마스크(1312)는 전류 운반 형성물을 형성한 후에 제거될 수 있다. 도 13에 도시된 예에서, 단계(1340)는 마스크(1312) 제거, 전류 운반 물질 및 중간층을 포함한 전류 운반 형성물(1342) 생성을 도시한다.
중간층은 전류 운반 물질(예를 들면, Cu)과 VSDM 물질 간의 확산을 감소 또는 막는 확산 격벽을 포함할 수 있다. 대표적인 확산 격벽들은 금속, 질화물, 탄화물, 규소화물, 및 일부 경우에서 이들의 조합물을 포함한다. 대표적인 확산 격벽들은 TiN, TaN, Ta, W, WN, SiC, Si3N4, TaTiN, SiON, Re, MoSi2, TiSiN, WCN, 이들의 합성물, 및 다른 물질들을 포함한다.
중간층은 전기 전도성을 가질 수 있다. 매우 얇은 중간층(예를 들면, 100nm, 50nm 미만 또는 심지어 1Onm 미만)에 대해서, 심지어 상대적인 저항 물질에는 증착 전류 운반 물질로부터 VSDM 상(phase)으로 전류가 흐를 수 있는 충분한 전류 alfe도가 제공될 수 있다. 중간층은 특정 도핑된 폴리치오펜 및/또는 폴리아닐린과 같은 전도성 중합체일 수 있다.
중간층들은 시선 증착법, 물리 증기 증착법, 화학 증기 증착법, 전착, 스핀 코팅법(spin coating), 분무법(spraying), 및 다른 방법을 사용하여 제조될 수 있다.
다양한 실시예들은 전류 운반 물질의 전착을 포함한다. 일부 실시예들에서, VSDM(선택적으로 중간층을 포함)은 도금액에 담기고, 그 후에, 도금 바이어스(bias)는 전류 운반 물질의 전기 도금을 일으키기 위해 생성된다. 일부 경우에서, 도금 바이어스를 받는 동안, 도금된 VSDM은 도금욕(plating bath)으로부터 제거된다. 전착은 0.1 내지 10 밀리암페어/평방 cm의 부과 전류를 포함할 수 있다. 대표적인 도금액은 0.4 내지 100mM의 농도에서 구리 이온[에틸아민, 피리딘, 피롤리딘, 하이드록시에틸디에틸아민(hydroxyethyldiethylamine), 방향족 아민, and 니트로젠 헤테로사이클(nitrogen heterocycles] 등과 같고, 몰 비율이 0.1 내지 2이고, pH가 3 내지 7인 구리 착화제를 포함할 수 있다. 일부 실시예들은, 본원에 참조로서 병합된 내용의 미국 특허 공보 2007/0062817 A1 및 2007/0272560 A1에 기술된 바와 같은 절차 및 물질을 사용할 수 있다.
특정 실시예들은, 예를 들면, 본원에 참조로서 병합된 내용의 미국 특허 출원 공보 2005/0255631 A1에 기술된 바와 같이, 전자융합 하나 이상의 층을 포함한다. 일부 실시예들에서, 중간층을 증착하는 것은 중간층을 전자 융합시키는 것을 포함할 수 있다. 전자융합을 포함한 실시예들은 전자융합 중간층을 포함한 VSDM 물질 상에 절연층들(예를 들면, 절연 중합체들)을 증착하기 위해 사용될 수 있다. 전자융합은 중합체의 전기 화학 결합(예를 들면, 전기 결합)으로 기술될 수 있고, 용해된 유기 전구체(dissolved organic precursor)을 갖는 용액에 VSDM을 담는 것을 포함할 수 있다. 적당한 전압의 인가(전압 프로파일 포함)는 VSDM이 전자를 전도하도록 할 수 있고, 용해된 중합체의 전기적 화학 증착을 VSDM의 표면 상에서 초래할 수 있다.
대표적인 전자융합 실시예는 유기 전구체를 포함한 용액에 VSDM를 담그는 것을 포함할 수 있다. 대표적인 용액은 DMF에서, 5E-2 mol/L의 테트라에틸암모늄 퍼클로레이트(tetraethylammonium perchlorate)를 포함한 용액이고, 양이 5 mol의 부틸메타크릴레이트/L 용액인 부틸메타크릴레이트(butylmethacrylate)를 포함할 수 있다. VSDM은 Pt 대전극, 및 Ag 기준 전극을 갖는 작업 전극일 수 있다. 담긴 VSDM은 VSDM이 전도되도록 하기 위해(예를 들면, -0.1 내지 -2.6 V/(Ag+-Ag)의 주기 전압(cycling voltage)), 그리고 유기막(예를 들면, 폴리-부틸메타크릴레이트)을 증착시키기 위해 주기적으로(예를 들면, 비율이 100 mV/s 임), 충분한 전압 프로파일을 받을 수 있다.
다른 실시예들에서, pMMA(poly-methyl-methacrylate) 막은, MMA(예를 들면, DMF에서, 3.125 mol/L의 MMA, 1E-2 mol/L의 4-니트로펜일디아조니윰 테트라플루오로보레이트(nitrophenyldiazonium tetrafluoroborate) 및 2.5E-2 mol/L의 Na-니트레이트(nitrate))을 포함하고, VSDM이 전도성을 가지도록 충분한 전압 주기가 담긴 VSDM에 가해지는 용액에 VSDM을 담금으로써, VSDM 물질에 전자융합될 수 있다. 대표적인 전압 주기는 VSDM 상에 pMMA 층을 형성하기 위해, 100 mV/sec에서, -0.1 내지 -3 V/(Ag+/Ag)의 주기를 포함할 수 있다.
도 14는 전도성 백플레인을 포함하는, 대표적인 방법 및 구조를 도시한다. 일부 적용에서, VSDM 층 "아래" 또는 "뒤"에 전도성 백플레인을 제공하는 것은 이점이 있을 수 있다. 도 14는 특정 실시예들에 따른 전도성 백플레인과 관련된, 대표적인 공정 단계(좌측) 및 대응 구조물(우측)의 개략적인 도면이다.
단계(1400)에서, 전도성 백플레인(1402)은 제공된다. 일부 경우에서, 전도성 백플레인은 기판에 또는 기판 상에 통합될 수 있다. 일부 실시예들에서, 전도성 백플레인은 기판 그 자체(예를 들면, 두꺼운 금속 호일(foil) 또는 시트(sheet))로 작동할 수 있다. 단계(1410)에서, 전압이 전환가능한 유전체 물질(1412)은 전도성 백플레인의 적어도 일부 상에서 (예를 들면, 스핀 코팅에 의해) 증착될 수 있다.
일부 실시예들에서, VSDM(1412)은 전류 운반 형성물의 다음 생성을 위해 노출된 영역들을 정하기 위해 마스킹될 수 있다. 다른 실시예들에서, VSDM(1412)은 마스킹될 수 없다. 동작 단계(1420)에서, 마스크(1422)는 VSDM(1412)에 적용될 수 있고, 전류 운반 형성물이 증착될 수 있는 영역(1424)을 정의한다.
단계(1430)에서, 전류 운반 형성물(1432)은 VSDM(1412) 상에(이 예에서, 영역( 1424)에서) 전도성 물질을 증착시킴으로써 형성될 수 있다. 동작 단계(1440)에서, 마스크(1422)는 제거될 수 있다.
전도성 백플레인은 VSDM의 간격 또는 두께를 감소시킬 수 있고, VSDM을 통하여 전류는 흐른다(예를 들면, 전도성 백플레인은 "버스 바"(bus bar)로 작동될 수 있음). 전도성 백플레인은 VSDM을 통하여 전류 밀도 분배를 개선시킬 수 있다(예를 들면, 매끄럽게 하거나 보다 균일하게). 전도성 백플레인이 없는 실시예들은 수평 면적(즉, VSDM 층의 두께와 수직을 이룸)에서 일부 전류 통로를 필요로 할 수 있다. 전도성 백플레인을 가진 실시예들은, 전류가 층에 대해 수직 방향으로 전류 운반 형성물로부터 VSDM 층을 통하여 전도성 백플레인으로 흐를 수 있다는 점에서 전류 통로의 간격을 감소시킬 수 있다.
전도성 백플레인은 (예를 들면, 전류 운반 형성물의) 증착 동안 전류 밀도의 균일성을 개선시킬 수 있고, 특정 정전 방전(ESD) 경우에서 VSDM의 성능을 개선시킬 수 있다. 전도성 백플레인은, 전류가 흐르고, 전도성 백플레인 상에 배치되지 않은 VSDM 층에 비해 저항이 낮을 수 있는 간격은 감소될 수 있다. 대안으로, 보다 얇은 VSDM 층은 전도성 백플레인 없이 보다 두꺼운 VSDM 층과 균등한 속성을 제공하기 위해 전도성 백플레인과 결합될 수 있다. 전도성 백플레인은 금속성을 가질 수 있고(예를 들면, Cu, Al, TiN); 전도성 백플레인은 전도성 중합체를 포함할 수 있다.
도 15는 일부 실시예에 따라서, 패키지를 부착시키는 개략적인 도면이다. 패키지는 전류 운반 형성물 및/또는 전압이 전환가능한 유전체 물질에 부착될 수 있다. 부착된 구성부재들은 패키지를 이용하여 보호될 수 있다(예를 들면, 먼지, 습기 등). 패키지는 기계적인 속성(예를 들면, 비틀림에 대한 강도, 강성, 저항)을 개선시킬 있거나, 그리고/또는 패키징된 구성부재들이 더 처리될 수 있는 용이성을 개선시킬 수 있다(예를 들면, 배선들을 장치에 부착). 패키지 내에 포함된 장치로의 비아들, 스터드들(studs), 라인들, 배선들 및/또는 다른 연결부들은 패키지와 함께 포함될 수 있다.
도 15는 전압이 전환가능한 유전체 물질(1505) 상에 증착된 전류 운반 형성물(1504)을 포함한 구성부재에 패키지(1502)를 부착시키는 것을 도시한 도면이다. 이 예에서, 전압이 전환가능한 유전체 물질(1505)은 옵션용 전도성 백플레인(1506) 상에 배치될 수 있고, 상기 옵션용 전도성 백플레인은 옵션용 기판(1508) 상에 배치될 수 있다. 특정 실시예들에서, 패키지는 전도성 백플레인 없이, 그리고/또는 기판 없이 전류 운반 형성물 및/또는 VSDM에 부착될 수 있다.
단계(1500)에서, 패키지(1502)는, 통상적으로 전압이 전환가능한 유전체 물질(1504) 및 전류 운반 형성물(1505) 중 적어도 일부에 부착된다. 패키지는 중합체, 합성물, 세라믹, 유리 또는 다른 물질을 포함할 수 있다. 패키지는 절연될 수 있다. 일부 실시예들에서, 패키지는 중합체 코팅, 예를 들면, 페노릭(phenolic), 에폭시, 케톤(예를 들면, 폴리-에테르-에테르 케톤 또는 PEEK) 및/또는 마이크로전자소자 패키징에 사용되는 다양한 무질 및/또는 인쇄 배선 기판의 제조를 포함할 수 있다.
옵션용 단계(1510)에서, 기판(1508)은 제거될 수 있다. 특정 실시예들은 용해가능하고, 식각가능하거나, 녹을 수 있는 기판을 포함한다. 기판은 섭씨 50도 미만의 온도에서 녹는 왁스 또는 다른 물질을 포함할 수 있다. 기판은 금속 호일을 포함할 수 있다. 특정 실시예들에서, 비-결합 층은 기판과 기판의 제거 가능성을 개선시킬 수 있는 전도성 백플레인(또는 상기 경우에서 VSDM) 간의 계면에 통합될 수 있다. 비-결합 층은 중간층을 포함할 수 있다.
옵션용 단계(1520)에서, 전도성 백플레인(1506)은 제거될 수 있다. 일부 경우에서(예를 들면, Cu를 포함한 전도성 백플레인), 전도성 백플레인은 용해되거나 식각될 수 있다(예를 들면, 적당한 산을 이용). 일부 경우에서, 전기 전도성 중합체를 포함한 전도성 백플레인은 유기 용제에서 용해될 수 있다. 전도성 백플레인은 열에 의해, 플라즈마에 의해 식각될 수 있고, 재가될 수 있거나 제거될 수 있다.
일부 실시예들에서, VSDM은 기판 상에 직접 배치될 수 있고, 기판은 전류 운반 형성물의 형성 후에, 그리고 부착된 패키지를 가진 후에 자주 제거될 수 있다. 일부 실시예들에서, VSDM은 기판이 없는 전도성 백플레인 상에 배치될 수 있고, 전도성 백플레인은 전류 운반 형성물을 형성한 후에 제거될 수 있다. 비-결합 층은 이러한 적용 및 다른 적용에서 제거하는데 도움을 준다.
도 16a 및 16b는 특정 실시예들에 따라서, 제거가능한 접촉 마스크의 단면도 및 사시도(각각)를 도시한다. 이 예에서, 전압이 전환가능한 유전체 물질(VSDM)(1602)의 층을 갖는 기판(1600)이 도시되지만, 접촉 마스크는 기판 없이 전압이 전환가능한 유전체 물질과 함께 이용될 수 있다.
일부 실시예들에서, 접촉 마스크(1610)는 절연 풋(insulating foot)(1620) 및 전극(1630)을 포함한다. 전극(1630)은 하나 이상의 전기 배선들(1632)에 연결될 수 있고, 전기 화학 반응을 제공할 수 있다. 접촉 마스크(1610)는 통상적으로 하나 이상의 개구부들(1640)을 포함할 수 있고, 상기 개구부들은 절연 풋(1620)에서 개방될 수 있다.
절연 풋(1620)은 밀봉을 형성하기 위해, 접촉 마스크(1610)를 VSDM(1602)에 밀봉되게 부착될 수 있다. VSDM(1602)의 밀봉된 영역들은 증착 또는 다른 반응으로부터 마스킹된다. 일부 실시예들에서, 접촉 마스크(1610)는 VSDM(1602)에 대해 가압될 수 있다. 통상적으로, 절연 풋(1620)은, 접촉 마스크(1610)가 전류 운반 구조물의 형성을 한 VSDM(1602)의 영역을 마스킹하고, 전류 운반 형성물이 형성될 수 있는 VSDM(1602)의 부분(1650)을 정의한다는 점에서 충분한 유연성을 가질 수 있다.
절연 풋(1620)은 간격(1660)에 의해 VSDM(1602)로부터 전극(1630)을 분리시킬 수 있다. 간격(1660)은 1cm, 5mm, 1mm 미만이거나 심지어 500 미크론 미만일 수 있다. 절연 풋(1620)은 또한 VSDM(1602)과 실질적으로 평행하는 전극(1630)을 지지할 수 있고, 상기 VSDM은 부분(1650)을 통하여 전류 밀도의 균일성을 개선시킬 수 있다(예를 들면, 증착 동안). 절연 풋(1620)은 다양한 세라믹, 중합체 또는 다른 절연 물질, 예를 들면, 폴리이미드, 폴리-테트라플루오로에틸렌(poly-tetrafluoroethylene), 라텍스(latex), 포토레지스트 물질, 에폭시, 폴리에틸렌, 및 스핀-온 중합체(spin-on polymers)로 제조될 수 있다. 일부 실시예들에서, 중간층은 전극에 절연 풋을 부착하거나, 그리고 또는 밀봉하는 것을 개선시키기 위해 사용될 수 있다. 일부 실시예들에서, 중간층은 VSDM에 절연 풋을 밀봉하거나, 그리고/또는 부착하는 것을 개선시키기 위해 사용될 수 있다.
개구부들(1640)은 전류 운반 구조물의 형성물과 관련된 이온을 포함한 유체(예를 들면, 액체, 기체, 플라즈마 등)에 하나 이상의 부분들(1650)을 노출시키도록 구성될 수 있다. 예를 들면, 구리 전도체를 증착시키는 것은 구리 이온을 갖는 용액에 부분(1650)을 노출시키는 것을 포함한다. 통상적으로, 개구부들(1640)은 충분하게 크거나, 그리고/또는 풍부해서, 증착 유체의 공급이 증착에 제한받지 않도록 증착 유체는 "연속적으로" 또는 고속으로 충분하게 공급될 수 있다.
전극(1630)은 적합한 전도성 물질로 제조될 수 있다. 일부 실시예들에서, 전극(1630)은 금속 호일, 예를 들면, Ti, Pt, 또는 Au 호일을 포함할 수 있다. 접촉 마스크(1610)는, 기계적인 속성을 개선시키는 층, 부착을 개선시키는 층, 증착 품질을 개선시키는 층 등과 같은 추가 물질들도 포함할 수 있다. 전극(1630) 및 절연 풋(1620)은 복수의 물질을 각각 포함할 수 있다. 특정 실시예들에서, 패턴을 갖는 다이(die)(미도시)(예를 들면, 형상된 부분(1650)과 일치)는 접촉 마스크(1610)의 "상부" 측면에 균일한 압력을 가하기 위해 사용된다.
하나 이상의 전류 운반 형성물들의 형상부는 전기적 화학 증착을 포함할 수 있고, 일부 경우에서, 참조로서 본원에 내용이 포함된 미국 특허 출원 공보 2004/0154828 A1에 기술된 바와 같이, ECPR(electrochemical pattern replication)을 포함할 수 있다.
도 17은 특정 실시예들에 따라서, 전류 운반 형성물을 형성하기 위해, 전류 운반 물질의 증착을 도시한다. 증착 공정에서 대표적인 단계들은 도 17의 우측의 대표적인 구조물과 함께, 도 17의 좌측 상에 도시된다.
단계(1700)에서, 접촉 마스크(1610)는 "샌드위치부(sandwich)"(1720)를 형성하기 위해, 전압이 전환가능한 유전체 물질(VSDM)(1710)에 적용될 수 있다. 샌드위치부(1720)는 옵션용으로 기판(1712)을 포함할 수 있다. 통상적으로, VSDM(1710) 및 기판(1712)은 평면일 수 있고 강도가 충분하여, 접촉 마스크(1610)는 VSDM(1710)에 밀봉되게 부착될 수 있다. 통상적으로, 접촉 마스크(1610)는 예를 들면, 클램프(clamp) 또는 가해지는 압력의 다른 수단을 이용하여 VSDM(1710)에 제거가능하게 부착된다.
단계(1730)에서, 샌드위치부(1720)는 전류 운반 물질과 관련된 이온 소스를 제공하는 유체(1732)에 담길 수 있다. 일부 실시예들에서, 유체(1732)는 도금액일 수 있다. 예를 들면, 구리 이온을 갖는 용액은 구리 전류 운반 형성물을 제조하기 위해 사용될 수 있고, 금속성 구리는 형성물인 전기 전도체를 형성한다. 유체(1732)는 순환되거나, 그리고/또는 교반될 수 있어서, 개구부들(1640), 유체에 대해 노출된 부분들(1650)을 통하여 지나간다.
단계(1740)에서, 전압(1742)은 전극(1630)과 VSDM(1710) 간에서 생성될 수 있다. 통상적으로, 전압(1742)은 VSDM(1710)과 관련된 특성 전압보다 (크기가) 커서, VSDM(1710)은 전압(1742)을 가진 전류를 전도한다. 전압(1742)은 부분(1650) 상의 전류 운반 형성물(1744)의 증착을 일으킬 수 있다. 유체(1732)는 전류 운반 형성물이 균일하게 도금되도록, 충분하게 채워질 수 있다(예를 들면, 비아 개구부들(1640)).
단계(1750)에서, 접촉 마스크(1610)는 제거될 수 있다. 일부 실시예들에서, 접촉 마스크는 다수의 증착을 위해 재-사용될 수 있다. 일부 실시예들에서, 전압은 도금액에 VSDM/접촉 마스크가 담기기 전에, 인가될 수 있다. 일부 실시예들에서, 인가된 전압은 VSDM/접촉 마스크가 도금액으로부터 제거된 후 까지 유지될 수 있다.
도 18은 특정 실시예들에 따른 식각 공정을 사용하여 제조되는 전류 운반 형성물을 도시한다. 대표적인 단계들은 도 18의 좌측에 도시되고, 대표적인 구조물들은 도 18의 우측에 도시된다.
단계(1800)에서, 접촉 마스크(1610)는 전압이 전환가능한 유전체 물질 (VSDM(1804) 상에 배치된 전도체(1802)에 적용될 수 있고, 상기 전압이 전환가능한 유전체 물질은 "샌드위치부"(1808)를 형성한 기판(1806)의 상부 상에 배치될 수 있다. 접촉 마스크(1610)는 부식액에 노출되도록 전도체(1802)의 하나 이상의 부분들(1814)을 정의하고, 마스크 아래의 영역들에서 전도체(1802)의 영역들의 식각을 방지한다.
단계(1810)에서, 샌드위치부(1808)는 부식액(1812)에 담길 수 있다. 부식액(1812)은 인가된 전압을 자주 사용하여 전기화학적으로 전도체(1802)를 식각하기 위해 선택될 수 있다. 부식액(1812)은 개구부들(1640)을 통과하여 노출부들(1814)에 이를 수 있다. 증착액은 또한 인가된 전압의 사인(또는 극성)을 반전시킴으로써, 부식액으로 동작될 수 있다.
단계(1820)에서, 전압(1822)은 전극(1630)과 VSDM(1804) 사이에서 인가될 수 있다. 전압(1822)은 부식액(1812)의 구조물, 옵션용으로 개구부들(1640)을 통한 부식액(1812)의 순환을 맞추기 위해 선택될 수 있고, 그 결과 전도체(1802)는 식각될 수 있다. 통상적으로, 전압(1822)은 VSDM(1804)과 관련되고, 통상적인 식각 전압(예를 들면, 1 볼트, 3 볼트, 또는 5 볼트)보다 큰 특성 전압보다 크다. 식각되지 않은 전도체(1802)의 영역들은 하나 이상의 전류 운반 형성물들(1824)이 될 수 있다.
단계(1830)에서, 접촉 마스크(1610)는 제거될 수 있다. 일부 실시예들에서, 전도체(1802)는, 전류 운반 형성물(1824)이 식각되는데 사용될 수 있고 충분한 크기를 가진 층(예를 들면, 몇 미크론 또는 그 이상)으로 증착될 수 있다.
동작 단계(1840)에서, 추가 전류 운반 물질(1842)은 전류 운반 형성물(1824)에 통합될 수 있다. 예를 들면, 증착 액에 전류 운반 물질(1824)을 노출시키고, 용액에 VSDM(1804)과 대전극 간의 적당한 전압을 생성함으로써, 추가적인 전류 운반 물질(1842)은 전류 운반 형성물(1824) 상에 증착될 수 있다.
도 19는 특정 실시예들에 따라서, 서로 다른 특성 전압을 가진 영역들을 포함한 전압이 전환가능한 유전체 물질(VSDM)(1910)을 도시한다. 상기와 같은 구성은 서로 다른 영역들에서 전류 운반 형성물들을 제조하기 위한 능력을 개선시킬 수 있다. VSDM(1910)은 서로 다른 증착 및/또는 식각 특성을 가진 영역들을 가질 수 있다. 예를 들면, 제 1 영역(1940)은 제 1 특성 전압을 가진, 하나 이상의 전압이 전환가능한 유전체 물질을 포함할 수 있고, 제 2 영역(1950)은 제 2 특성 전압을 가진 하나 이상의 전압이 전환가능한 유전체 물질을 포함할 수 있다. 전류 운반 형성물은 서로 다른 증착 상황에 따라서, 제 1 영역(1940) 또는 제 2 영역(1950), 또는 양 영역들 상에서 형성될 수 있다. VSDM(1910)은 기판(1930) 상에 옵션용으로 배치될 수 있는 전도성 백플레인(1920) 상에 배치될 수 있다.
실시예에서, 제 1 영역(1940)은, 전도성 백플레인(1920)과 영역(1940)의 표면 간의 제 1 두께(1942)에 의해 특징지어질 수 있다. 제 2 영역(1950)은 전도성 백플레인(1920)과 영역(1950)의 표면 간의 제 2 두께(1952)에 의해 특징지어질 수 있다.
특정 실시예들에서, 영역들(1940 및 1950)은 또한 깊이(1946 및 1956)에 의해 각각 특징지어질 수도 있다. 특정 증착 상황 하에서, 증착은 증착된 물질에 관련된 이온을 가진 증착 액에 VSDM(1910)을 담그는 것을 포함할 수 있다. 일부 경우에서, 벌크 용액으로부터 영역들(1940 및 1950)의 표면들로 이온 확산(예를 들면, 아래 깊이(1946 및 1956))는, 깊이(1946 및 1956) 간의 차이가 각각의 표면들에서 상대적인 증착 및/또는 식각률에 상당한 영향을 미치는데 충분하게 느릴 수 있다. 일부 실시예들에서, 주기적인 전압은 시행될 수 있고, 일부 경우에서, 주기적인 전압의 주파수는 깊이(1946 및 1956) 내에서 이온의 확산과 관련된 확산 시간에 따라서 선택된다.
증착은, 평면 전극일 수 있는 전극(1960)의 사용을 포함할 수 있다. 특정 실시예들에서, 영역들(1940 및 1950)의 증착 및/또는 식각은 각각의 표면으로부터 전극(1960)까지 적당한 간격을 선택함으로써 변화될 수 있다. 예를 들면, 제 1 간격(1944)은 영역(1940)의 표면으로부터 전극(1960)까지의 길이를 특징지을 수가 있고, 제 2 간격(1954)은 영역(1950)의 표면으로부터 전극(1960)까지의 길이를 특징지을 수가 있다.
일부 실시예들에서, 제 1 영역(1940)은 제 2 영역(1950)의 특성 전압과는 다른 특성 전압을 가질 수 있다. 일부 경우에서, 이 차이는 각 영역에서 VSDM의 서로 다른 두께로 인한 것일 수 있고, 상기 두께는 영역들과 관련된 필드 밀도의 차이를 일으킬 수 있다. 일부 실시예들에서, 서로 다른 VSDM은 각각의 영역에서 사용될 수 있다. 일부 실시예들에서, VSDM 층은 복수의 VSDM 물질(예를 들면, 층 배열)을 포함할 수 있다. 예를 들면, 제 1 VSDM은 제 2 두께(1952)와 같은 깊이를 가질 수 있고, 제 1 VSDM 및 제 2 VSDM의 결합은 제 1 두께(1942)와 같은 깊이를 가질 수 있다.
서로 다른 특성 전압을 갖는 영역들은 스탬핑(stamping) 또는 다른 물질 형성에 의해 제조될 수 있다. 서로 다른 특성 전압을 갖는 영역들은 물질을 삭마(ablating), 레이저로 삭마, 식각 또는 제거함으로써 제조될 수 있다. 제 1 영역은 제 1 마스크(예를 들면, 포토레지스트)를 사용하여 형성될 수 있고, 제 2 영역은 제 2 마스크를 사용하여 형성될 수 있다.
도 20a-c는 특정 실시예들에 따라서, 하나 이상의 전류 운반 형성물들의 증착을 도시한다. 각 도면에서, VSDM(1920)은 단지 예시적인 목적을 위한 예로서 사용된다. VSDM(1920)은 제 1 특성 전압을 갖는 제 1 영역(1940), 및 제 2 특성 전압을 갖는 제 2 영역(1950)을 포함한다. 전류 운반 형성물은 서로 다른 공정 상황에 따라서, 제 1 영역(1940) 또는 제 2 영역(1950) 또는 이들 둘 영역들(1940 및 1950) 상에서 형성될 수 있다.
도 20a는 제 2 영역(1950) 상에서 형성된 제 1 전기 전도체(2010)를 포함한 구조물을 도시한다. 전기 전도체(2010)는, 예를 들면, 이온 소스(전도체와 관련됨)에 VSDM(1910)을 노출시킴으로써, 형성될 수 있다. 전압차는 VSDM(1910)과 이온 소스 간에서 생성될 수 있고, 상기 전압차는 제 2 영역(1950)과 관련된 특성 전압보다 크고, 제 1 영역(1940)과 관련된 특성 전압보다는 낮다. 제 1 영역(1940)은 절연된 상태로 되는 반면, 제 2 영역(1950)은 전도 상태가 되고, 증착은 제 2 영역(1950) 상에서만 일어날 수 있다.
도 20b는, 제 1 영역(1940) 상에 형성된 제 1 전기 전도체(2020) 및 제 2 영역(1950) 상에 형성된 제 2 전기 전도체(2030)를 포함한 구조를 도시한다. 전기 전도체들(2020 및 2030)은, 예를 들면, 이온 소스(전도체와 관련됨)에 VSDM(1910)을 노출시킴으로써, 형성될 수 있다. 전압차는 VSDM(1910)과 이온 소스 간에서 생성될 수 있고, 상기 전압차는 제 1 영역(1940) 및 제 2 영역(1950) 둘 다에 관련된 특성 전압보다 크다. 증착은 제 1 영역(1940) 및 제 2 영역(1950) 둘 다에서 일어날 수 있다.
도 20c는 제 2 영역(1950)과 관련된 특성 전압보다 큰 특성 전압을 갖는 제 1 영역(1940) 상에 형성된 제 1 전기 전도체(2020)를 갖는 구조를 도시한다. 상기와 같은 구조는, 예를 들면, 도 20b에 따라서 형성된 구조물을 선택적으로 식각함으로써, 형성될 수 있다. 예를 들면, 전기 전도체들(2020 및 2030)은 이온 소스(전도체에 관련됨)에 VSDM(1910)을 노출시킴으로써 형성될 수 있다. 전압차는 VSDM(1910)과 이온 소스 간에서 생성될 수 있고, 상기 전압차는 제 1 영역(1940) 및 제 2 영역(1950) 둘 다에 관련된 특성 전압보다 크다. 증착은 제 1 영역(1940) 및 제 2 영역(1950) 둘 다에서 일어날 수 있고, 2 개(또는 그 이상) 전류 운반 형성물들을 형성한다. 그 후에, 전기 전도체(2030)는 도시된 바와 같이, 우선적으로 식각될 수 있고(예를 들면, 전기 전도체의 완전한 제거 지점), 전기 전도체(2020)는 도시된 바와 같이, 방치된다. 일부 실시예들에서, 전도체는 증착 전압의 극성을 반전시킴으로써 식각될 수 있다. 상기와 같은 경우, 식각은 영역을 통하여 전류 흐름과 관련될 수 있다. 제 2 영역(1950)과 관련된 특성 전압보다 크고 제 1 영역(1940)과 연관된 특성 전압보다 작은 식각 전압을 선택함으로써, 제 2 영역(1950)과 관련된 바람직한 식각은 이루어질 수 있다.
3. 마이크로-회로 기판 적용
본 발명의 실시예는 또한 마이크로-회로 기판 적용을 제공한다. 예를 들면, 스마트 카드는 하나 이상의 내장된 컴퓨터 칩을 갖는 신용 카드 크기의 기판 장치들이다. 스마트 카드는 통상적으로 마이크로-메모리 모듈(마이크로-메모리 모듈)과 다른 구성부재들, 예를 들면, 스마트 카드 리더기들을 검출하는 센서를 상호 연결시키는 실장형 마이크로-메모리 모듈 및 전도체들을 포함한다. 스마트 카드의 크기 및 스마트 카드에 내장되거나 실장된 구성부재들의 크기로 인해, 스마트 카드의 기판 상의 전도성 소자들은 또한 매우 작을 수 있다.
실시예에서, 전압이 전환가능한 유전체 물질은 스마트 카드의 기판을 위해 사용된다. 상술된 바와 같이, 전해 도금 공정은 다른 구성부재들에 메모리 모듈을 연결시키기 위해, 스마트 카드 상에서 커넥터들의 패턴을 생성하기 위해 사용된다. 커넥터들의 패턴을 포함한 전도성 층은 상술된 바와 같이, 포토레지스트 마스크를 통하여 기판의 표면 상에서 도금된다. 전압이 전환가능한 유전체 물질을 사용함으로써, 커넥터들의 패턴은 에칭할 필요 없이 기판 상에 도금될 수 있다. 이는 기판 상의 전도성 층의 두께를 감소시킬 수 있다.
또 다른 마이크로-회로 기판 적용은 2 개 이상의 프로세서들을 함께 패키징하는 회로 기판을 포함한다. 회로 기판은, 프로세서들이 하나의 처리 유닛으로서 실질적으로 작동하기 위해, 기판 상에 실장된 여러 개의 프로세서들 간에서 높은 등급 통신을 가능케 하는 배선들 및 회로들을 포함한다. 추가적인 구성부재들, 예를 들면, 메모리는 또한 프로세서들과 통신하기 위해 회로 기판에 실장될 수도 있다. 그러므로, 미세 회로(fine circuitry) 및 배선 패턴들은 2 개 이상의 프로세서들 간에 통하는 통신용 처리 속도를 유지하는데 필요하다.
이전의 실시예들과 같이, 예를 들면 스마트 카드에 대한 실시예들과 같이, 마이크로-회로 기판은 또한 전압이 전환가능한 유전체 물질로부터 형성된 기판을 포함한다. 미세 레지스트 층은 다음에 증착되는 전도성 물질의 선택 영역들에 대한 패턴을 정의하기 위해 기판 상에서 패턴화된다. 전해 공정은 회로 기판에 다음에 실장되는 프로세서들을 상호 연결시키기 위해, 패턴에 따른 선택 영역들에서 전도성 물질을 도금하는데 사용된다.
다시, 전압이 전환가능한 유전체 물질을 사용함으로써 제공된 하나의 이점은, 전도성 층의 두께가 감소될 수 있다는 점이다. 소수의 제조 단계를 가진 도금 전도성 물질이 마이크로-회로 기판에 대한 제조 비용을 감소시킨다는 또 다른 이점이 있다. 마이크로-회로 기판이 2 개 이상의 유형의 전도성 물질로 형성된 전도성 소자들을 가지도록 개발될 수 있다는 또 다른 이점이 있다. 이는 특히 하나의 마이크로-회로 기판 상에서 프로세서들을 상호 연결시키기 위한 이점이 있는데, 그 이유는 전도체들의 물질 요건이 품질, 기능, 또는 각 프로세서의 위치에 따라서 각 프로세서에 대해 변화될 수 있기 때문이다. 예를 들면, 환경에 노출되는 마이크로-회로 기판의 프로세서들은 온도 변화 및 극한 상황을 이겨내도록, 예를 들면 니켈로 구성된 내구성 및 전도성을 가진 보다 많은 소자들을 필요로 할 수 있다. 그 반면, 컴퓨터를 사용하여 보다 많은 요구 기능을 처리하고, 환경으로부터 떨어져 위치된 프로세서는 금 또는 은 등의 전기 전도성이 보다 높은 물질로 형성된 접촉부 및 배선들을 가질 수 있다.
4. 자기 메모리 장치
또 다른 적용에서, 기판은 복수의 메모리 셀들을 포함한 메모리 장치에 집적된다. 각 메모리 셀은 자기 물질의 층을 포함한다. 자기 물질의 층의 자기장의 배향은 데이터 비트를 저장한다. 메모리 셀들은 전기 배선들에 의해 접속된다. 전기 배선들을 통한 메모리 셀들에 적용된 전압은 자기장의 배향을 설정 및 판독하는데 사용된다. 기판에 실장되거나 형성되는 트랜지스터들은 설정 및 판독되는 메모리 셀을 선택하기 위해 사용된다.
본 발명의 실시예에서, 메모리 장치에 사용된 기판은 전압이 전환가능한 유전체 물질로 형성된다. 제 1 비-전도성 층은 자기 물질 증이 제조되는 영역들을 정의하기 위해 기판 상에 증착되고 패턴화된다. 기술된 바와 같이, 제 1 전해 공정은 기판 상의 자기 물질 층을 도금하기 위해 사용된다. 예를 들면, 전해 공정은 자기 물질의 층으로서 코발트-크로뮴(CoCr) 막을 도금하는데 사용될 수 있다. 이와 유사하게, 제 2 비-전도성 층은 전기 배선들이 위치하는 영역들을 정의하기 위해 기판 상에서 증착되고 마스킹될 수 있다. 그 후, 제 2 전해 공정은 전기 배선들을 도금하는데 사용된다.
5. 적층형 메모리 장치들
또 다른 실시예에 따르면, 다수의 기판 메모리 장치는 전압이 전환가능한 유전체 물질로부터 각각 형성된 복수의 기판들을 포함한다. 기판들은 적층되고, 하나 이상의 비아들을 사용하여 전기가 통하도록 상호 연결된다. 도 5 및 7에 의해 도시된 바와 같이, 비아들은 전해 공정에 의해 전류 운반 층과 함께 도금된다. 여러 이점은 본 발명의 이러한 실시예에서 분명해진다. 비아들은 각각의 기판 표면 상에 형성된 하나 이상의 전류 운반 형성물과 함께 제조 단계 동안 도금될 수 있다. 비아들의 표면 상의 도금은 또한, 만들어내는데 비용이 적게 들고, 이전의 방법에 의하여, 예를 들면, 비아들의 표면들을 시딩하거나 접착제들을 사용함으로써 만들어지고 도금된 비아들보다 신뢰성이 높다.
6. 가요성 회로 기판 장치들
본 발명의 또 다른 실시예는 가요성 회로 기판 장치들을 제공한다. 가요성 회로 기판들은 일반적으로 높은 밀도의 전기 배선들 및 구성부재들을 포함한다. 유감스럽게도, 전기 전도 소자의 밀도의 증가는 가요성 회로 기판의 속도 및/또는 성능을 약화시킬 수 있다. 본 발명의 실시예들은 가요성 회로 기판 상에 전기 전도 구성부재들의 밀도를 증가시키기 위해, 전압이 전환가능한 유전체 물질을 바람직하게 사용하는 가요성 회로 기판을 제공한다.
실시예에 따라, 전압이 전환가능한 유전체 물질의 구조는 선택되어 유연하고 얇은 회로 기판에 성형된다. 레지스트 층은 상술된 바와 같이, 미세한 공간 영역들을 정의하도록 기판 상에 패턴화된다. 특히, 전압이 전환가능한 유전체 물질의 특성 전압을 초과한 전압은 전압이 전환가능한 유전체 물질에 인가되고, 전류 운반 형성물은 배선들을 형성하기 위해 도금되고, 미세한 공간 영역들에 접촉된다.
전압이 전환가능한 유전체 물질을 사용함으로써, 전류 운반 전구체들은 전류 운반 형성물을 형성하기 위해 기판의 표면 상에 직접 증착된다. 이는 전류 운반 형성물이 이전의 가요성 회로 기판 장치들에 비해 두께가 감소되도록 한다. 이에 따라서, 가요성 회로 기판의 표면 상의 각각의 전기 전도성 소자들은 얇아질 수 있고 간격이 서로 보다 인접하게 될 수 있다. 본 발명의 실시예에 따라서, 가요성 회로 기판에 대한 적용은 잉크 제트 스타일 프린터(ink jet style printer)용 프린트 헤드(print head)를 포함한다. 이로써, 전압이 전환가능한 유전체 물질의 사용은
가요성 회로 기판이 보다 미세하게 간격을 둔 전기 구성부재들 및 배선들을 가질 수 있도록 하며, 프린터 헤드로부터 인쇄 해상도는 증가된다.
7. 무선 주파수 ID (RFID) 태그들
본 발명의 또 다른 실시예는 RFID 태그를 제공한다. 이러한 실시예들에서, 본 발명의 방법은 또한 RFID 및 무선 칩 적용을 위한 기판 상의 다른 회로 및 안테나들을 제조하기 위해 사용될 수도 있다. 추가로, 전압이 전환가능한 유전체 물질의 층은 봉합재(encapsulant)로 사용될 수 있다.
결론
상술된 명세서에서, 본 발명은 특정 실시예들에 관련되어 기술되지만, 그러나, 기술 분야의 통상의 기술자는 본 발명이 이에 제한되지 않는다는 것을 인지할 것이다. 상술된 발명의 다양한 특징 및 양태는 개별적으로 또는 조합하여 사용될 수 있다. 나아가, 본 발명은 명세서의 보다 넓은 권리 범위 및 기술 사상으로부터 벗어남 없이 본원에서 기술된 것을 넘어 다양한 환경 및 적용에서도 사용될 수 있다. 이에 따라서, 명세서 및 도면은 제한적이기보다는 예시적으로 간주되어야 한다. 인식될 수 있는 바와 같이, 본원에서 사용된 용어 "포함하는(comprising)," "포함하는(including)," 및 "가지는(having)"은 특히 기술 분야의 제약을 두지 않은 용어로 이해될 수 있다.

Claims (29)

  1. 전류 운반 형성물을 제조하는 방법에 있어서,
    전압이 전환가능한 유전체 물질(voltage switchable dielectric material)을 제공하는 단계;
    전압이 전환가능한 유전체 물질의 적어도 일부 상에 중간층을 증착하는 단계; 및
    중간층의 적어도 일부 상에 전기 전도성 물질을 증착하는 단계
    를 포함하는, 전류 운반 형성물 제조 방법.
  2. 제 1 항에 있어서,
    중간층은 확산 격벽을 포함하고,
    확산 격벽은, 전압이 전환가능한 유전체 물질과 전기 전도성 물질 간에서 하나 이상의 종(species)의 확산을 감소시키는, 전류 운반 형성물 제조 방법.
  3. 제 1 항에 있어서,
    중간층은 W, Ti, Ta, Ru, Re, 및 Mo 중 하나를 포함하는, 전류 운반 형성물 제조 방법.
  4. 제 1 항에 있어서,
    중간층은 규소화물, 산화물, 질화물 및 탄화물 중 하나를 포함하는, 전류 운반 형성물 제조 방법.
  5. 제 1 항에 있어서,
    중간층은 전도성 중합체를 포함하는, 전류 운반 형성물 제조 방법.
  6. 제 5 항에 있어서,
    전도성 중합체는 폴리치오펜 및 폴리아닐린 중 하나를 포함하는, 전류 운반 형성물 제조 방법.
  7. 제 1 항에 있어서,
    중간층을 증착하는 단계는 중간층을 전자융합하는 단계를 포함하는, 전류 운반 형성물 제조 방법.
  8. 제 1 항에 있어서,
    중간층은 전기 전도성 물질의 증착을 향상시키는 시드 층을 포함하는, 전류 운반 형성물 제조 방법.
  9. 제 8 항에 있어서,
    시드 층은 중간층의 하나 이상의 구성부재들을 포함하는, 전류 운반 형성물 제조 방법.
  10. 제 8 항에 있어서,
    시드 층은 전기 전도성 물질을 포함하는, 전류 운반 형성물 제조 방법.
  11. 제 8 항에 있어서,
    시드 층은 금속을 포함하는, 전류 운반 형성물 제조 방법.
  12. 다층 구조물을 제조하는 방법에 있어서,
    전압이 전환가능한 유전체 물질을 제공하는 단계;
    전압이 전환가능한 유전체 물질을, 중합체 전구체를 포함한 용액에 담그는 단계;
    용액으로부터 제 1 중합체의 전착을 일으키는데 충분한 전압이, 상기 담긴, 전압이 전환가능한 유전체 물질에 인가되는 단계; 및
    상기 담긴, 전압이 전환가능한 유전체 물질 상에 제 1 중합체를 증착하는 단계를 포함하는, 다층 구조물 제조 방법.
  13. 제 12 항에 있어서,
    다층 구조물 제조 방법은 제 2 중합체를 제 1 중합체에 적용하는 단계를 더 포함하는, 다층 구조물 제조 방법.
  14. 제 12 항에 있어서,
    상기 증착하는 단계는 전기 도금하는 단계를 포함하는, 다층 구조물 제조 방법.
  15. 제 12 항에 있어서,
    상기 증착하는 단계는 전자융합하는 단계를 포함하는, 다층 구조물 제조 방법.
  16. 제 12 항에 있어서,
    상기 증착하는 단계는 주기 전압을 사용하는 단계를 포함하는, 다층 구조물 제조 방법.
  17. 제 12 항에 있어서,
    상기 증착하는 단계는 부분적으로 식각되는 단계를 포함하는, 다층 구조물 제조 방법.
  18. 전압이 전환가능한 유전체 물질;
    전압이 전환가능한 유전체 물질의 적어도 일부 상에 증착되는, 중간층; 및
    중간층의 적어도 일부 상에 증착되는, 전기 전도체
    를 포함하는, 전류 운반 형성물.
  19. 제 18 항에 있어서,
    전기 전도체는 Cu, Ti, Al, Ag, Au, 및 Pt 중 하나를 포함하는, 전류 운반 형성물.
  20. 제 18 항에 있어서,
    전압이 전환가능한 유전체 물질은 3 내지 100 볼트의 특성 전압을 포함하는, 전류 운반 형성물.
  21. 제 18 항에 있어서,
    상기 중간층은 전자융합 중합체를 포함하는, 전류 운반 형성물.
  22. 제 21 항에 있어서,
    전기 전도체는 전도성 중합체를 포함하는, 전류 운반 형성물.
  23. 제 18 항에 있어서,
    중간층은 W, Ti, Ta, Ru, Re, 및 Mo 중 하나를 포함하는, 전류 운반 형성물.
  24. 제 18 항에 있어서,
    중간층은 규소화물, 산화물, 질화물 및 탄화물 중 적어도 하나를 포함하는, 전류 운반 형성물.
  25. 제 18 항에 있어서,
    중간층은 확산 격벽을 포함하는, 전류 운반 형성물.
  26. 제 18 항에 있어서,
    전기 전도체는 전도성 중합체를 포함하는, 전류 운반 형성물.
  27. 전압이 전환가능한 유전체 물질;
    전압이 전환가능한 유전체 물질의 적어도 일부 상에 증착되는, 중간층; 및
    중간층의 적어도 일부 상에 증착되는, 중합체
    를 포함하는, 다층 구조물.
  28. 제 27 항에 있어서,
    중간층은 전자융합 중합체를 포함하는, 다층 구조물.
  29. 제 27 항에 있어서,
    중간층은 확산 격벽을 포함하는, 다층 구조물.
KR1020127013897A 2009-10-29 2010-10-28 금속 증착 KR20120095943A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/608,309 US20100040896A1 (en) 1999-08-27 2009-10-29 Metal Deposition
US12/608,309 2009-10-29

Publications (1)

Publication Number Publication Date
KR20120095943A true KR20120095943A (ko) 2012-08-29

Family

ID=43991949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127013897A KR20120095943A (ko) 2009-10-29 2010-10-28 금속 증착

Country Status (7)

Country Link
US (1) US20100040896A1 (ko)
EP (1) EP2494856A1 (ko)
JP (1) JP2013509719A (ko)
KR (1) KR20120095943A (ko)
CN (1) CN102714914A (ko)
TW (1) TW201125038A (ko)
WO (1) WO2011059771A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US20100038119A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
AU6531600A (en) 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US20100038121A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
EP1969627A4 (en) 2005-11-22 2010-01-20 Shocking Technologies Inc SEMICONDUCTOR DEVICES COMPRISING VOLTAGE SWITCHING MATERIALS PROVIDING OVERVOLTAGE PROTECTION
CN101536190A (zh) 2006-09-24 2009-09-16 肖克科技有限公司 具有分级电压响应的电压可切换介电材料的配方及其制造方法
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
EP2412212A1 (en) 2009-03-26 2012-02-01 Shocking Technologies Inc Components having voltage switchable dielectric materials
US20110198544A1 (en) * 2010-02-18 2011-08-18 Lex Kosowsky EMI Voltage Switchable Dielectric Materials Having Nanophase Materials
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9320135B2 (en) * 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9224728B2 (en) * 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
US10141090B2 (en) 2017-01-06 2018-11-27 Namics Corporation Resin composition, paste for forming a varistor element, and varistor element
US11417987B2 (en) * 2019-11-25 2022-08-16 Northeastern University Magnetic matrix connector for high density, soft neural interface

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3231118C1 (de) * 1982-08-20 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Kombinierte Schaltungsanordnung mit Varistor und Verfahren zu ihrer Herstellung
US4702860A (en) * 1984-06-15 1987-10-27 Nauchno-Issledovatelsky Institut Kabelnoi Promyshlennosti Po "Sredazkabel" Current-conducting composition
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JP2000059986A (ja) * 1998-04-08 2000-02-25 Canon Inc 太陽電池モジュ―ルの故障検出方法および装置ならびに太陽電池モジュ―ル
AU6531600A (en) * 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US6448900B1 (en) * 1999-10-14 2002-09-10 Jong Chen Easy-to-assembly LED display for any graphics and text
US6407411B1 (en) * 2000-04-13 2002-06-18 General Electric Company Led lead frame assembly
US6525953B1 (en) * 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
TWI299559B (en) * 2002-06-19 2008-08-01 Inpaq Technology Co Ltd Ic substrate with over voltage protection function and method for manufacturing the same
FR2843756B1 (fr) * 2002-08-26 2005-04-22 Commissariat Energie Atomique Procede de soudage d'une surface polymere avec une surface conductrice ou semi-conductrice et ses applications
US6709944B1 (en) * 2002-09-30 2004-03-23 General Electric Company Techniques for fabricating a resistor on a flexible base material
AU2003292554A1 (en) * 2002-12-26 2004-07-22 Showa Denko K. K. Carbonaceous material for forming electrically conductive material and use thereof
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
US20050274455A1 (en) * 2004-06-09 2005-12-15 Extrand Charles W Electro-active adhesive systems
EP1990834B1 (en) * 2007-05-10 2012-08-15 Texas Instruments France Local integration of non-linear sheet in integrated circuit packages for ESD/EOS protection
US8203421B2 (en) * 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration

Also Published As

Publication number Publication date
WO2011059771A1 (en) 2011-05-19
JP2013509719A (ja) 2013-03-14
EP2494856A1 (en) 2012-09-05
CN102714914A (zh) 2012-10-03
US20100040896A1 (en) 2010-02-18
TW201125038A (en) 2011-07-16

Similar Documents

Publication Publication Date Title
KR20120095942A (ko) 금속 증착
KR20120095941A (ko) 금속 증착
KR20120095944A (ko) 금속 증착
KR20120095943A (ko) 금속 증착
KR20120095945A (ko) 금속 증착
US9144151B2 (en) Current-carrying structures fabricated using voltage switchable dielectric materials
US7446030B2 (en) Methods for fabricating current-carrying structures using voltage switchable dielectric materials
CN103518265A (zh) 具有铝基电极的板组合件
US7245001B2 (en) Multi-layer integrated circuit package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid