KR20120077585A - Microelectrode array and fabrication method thereof - Google Patents

Microelectrode array and fabrication method thereof Download PDF

Info

Publication number
KR20120077585A
KR20120077585A KR1020100139590A KR20100139590A KR20120077585A KR 20120077585 A KR20120077585 A KR 20120077585A KR 1020100139590 A KR1020100139590 A KR 1020100139590A KR 20100139590 A KR20100139590 A KR 20100139590A KR 20120077585 A KR20120077585 A KR 20120077585A
Authority
KR
South Korea
Prior art keywords
insulator
silicon wafer
pattern
microelectrode
cured
Prior art date
Application number
KR1020100139590A
Other languages
Korean (ko)
Other versions
KR101241336B1 (en
Inventor
변동학
김소희
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020100139590A priority Critical patent/KR101241336B1/en
Publication of KR20120077585A publication Critical patent/KR20120077585A/en
Application granted granted Critical
Publication of KR101241336B1 publication Critical patent/KR101241336B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/05—Electrodes for implantation or insertion into the body, e.g. heart electrode
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/05—Electrodes for implantation or insertion into the body, e.g. heart electrode
    • A61N1/0551—Spinal or peripheral nerve electrodes
    • A61N1/0556—Cuff electrodes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/3605—Implantable neurostimulators for stimulating central or peripheral nerve system
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/3605—Implantable neurostimulators for stimulating central or peripheral nerve system
    • A61N1/36125—Details of circuitry or electric components

Abstract

PURPOSE: A minute electrode array and a manufacturing method thereof are provided to stably fix a minute electrode array in the human body. CONSTITUTION: A minute electrode array comprises minute electrodes(350) and insulating supporters(200). The minute electrodes are formed in a needle shape, are made of a silicon material, and apply stimulus to the organs of the human body. The insulating supporter supports the minute electrode and prevents the minute electrodes from being separated from the insulating supporter.

Description

미세전극 배열체 및 그 제작방법{Microelectrode Array and Fabrication Method thereof}Microelectrode Array and Fabrication Method

본 발명은 미세전극 배열체 및 그 제작방법에 관한 것이다. 보다 상세하게는 본 발명은 미세전극을 지지하는 지지체로서 유연성 있는 절연체를 사용함으로서, 굴곡진 신체 부위에 미세전극 배열체가 안정적으로 고정될 수 있게 하기 위한 유연성 있는 미세전극 배열체 및 그 제작방법에 관한 것이다.The present invention relates to a microelectrode assembly and a method of manufacturing the same. More particularly, the present invention relates to a flexible microelectrode array and a method of manufacturing the same, by using a flexible insulator as a support for supporting the microelectrode, so that the microelectrode array can be stably fixed to a curved body part. will be.

일반적으로, 침습형 전극 또는 마이크로 니들(micro needle)이라 함은 질병의 연구 또는 치료를 위하여 인체에 삽입되는 전극을 의미하며 통상적으로 마이크로전극 어레이(microelectrode array)형태로 제작되며 전극은 실리콘을 기반으로 제작된다. In general, an invasive electrode or a micro needle means an electrode inserted into a human body for the study or treatment of a disease, and is generally manufactured in the form of a microelectrode array, and the electrode is based on silicon. Is produced.

여기서, 미세전극의 각 전극들이 서로 전기적으로 연결되지 않도록 하기 위해서 일반적으로 절연체가 상기 전극들을 격리시키는 구성이 요구되었다. 따라서, 종래에는 절연체를 유리(glass)로 하여 최종 제작된 미세전극 배열체가 유연성을 갖지 못하여 인체에 적용할 경우에 불안정하게 고정되거나 생체조직에 상처를 입히게 되는 등의 문제점이 지적되었다.Here, in order to prevent the electrodes of the microelectrodes from being electrically connected to each other, an insulator is generally required to isolate the electrodes. Therefore, in the related art, a problem such as unstable fixation or damage to a living tissue has been pointed out when the microelectrode array manufactured by using an insulator as glass is not flexible and applied to a human body.

또한, 상술한 바와 같이 종래의 유리를 기반을 한 미세전극 어레이는 그 제작에 있어서, 전극 상호간 전기적 격리를 달성하기 위해서 먼저 실리콘 웨이퍼에 일정한 깊이의 홈을 형성하고 유리가루를 채워 넣은 후 퍼니스(furnace)에서 용융한 후 이를 다시 경화하는 등의 방식을 사용하여 공정의 증가 및 공정시간의 증가가 초래되는 문제점이 있었다.In addition, as described above, in the fabrication of the microelectrode array based on the conventional glass, in order to achieve electrical isolation between the electrodes, first, grooves having a predetermined depth are formed in the silicon wafer and filled with glass powder, followed by furnace (furnace). There was a problem that the increase in the process and the increase in the process time by using a method such as melting again after melting in the).

상술한 문제점을 해결하기 위한 관점으로부터 본 발명이 이루고자 하는 기술적 과제는 미세전극 배열체의 절연체를 유연성 있는 재질(flexible material)로 형성된 미세전극 배열체를 제공하여 굴곡있는 인체에 안정적으로 적용시킬 수 있게 하는 것에 있다.The technical problem to be solved by the present invention from the viewpoint of solving the above problems is to provide a microelectrode array formed of a flexible material insulators of the microelectrode array to be stably applied to a curved human body It is in doing it.

상기 기술적 과제와 관련하여, 본 발명은 유연성 있는 미세전극 배열체를 제작하는 방법을 제공함을 목적으로 한다.In connection with the above technical problem, an object of the present invention is to provide a method for manufacturing a flexible microelectrode array.

그러나, 본 발명의 기술적 과제는 상기에 언급된 사항으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the technical problem of the present invention is not limited to the above-mentioned matters, and other objects not mentioned will be clearly understood by those skilled in the art from the following description.

상기한 기술적 과제를 달성하기 위해서 본 발명에 따른 미세전극 배열체는, 복수 개로 형성되는 실리콘 재질의 미세전극들 및 상기 미세전극들이 상호간 전기적으로 격리되도록 상기 미세전극들을 지지하는 절연성 지지체를 포함한다.In order to achieve the above technical problem, the microelectrode array according to the present invention includes a plurality of microelectrodes made of silicon and an insulating support for supporting the microelectrodes so that the microelectrodes are electrically isolated from each other.

여기서, 상기 절연성 지지체는 유연한 성질의 PDMS(Polydimethylsiloxane)로 형성되는 것이 바람직하다.Here, the insulating support is preferably formed of polydimethylsiloxane (PDMS) of a flexible property.

한편, 상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 미세전극 배열체 제작방법은, (a) 실리콘 웨이퍼의 일면을 가공하여 미리 결정된 형상의 패턴을 형성하는 단계와 (b) 상기 실리콘 웨이퍼의 일면에 경화된 리드(lid)용 제1 절연체를 접합하는 단계와, (c) 상기 패턴에 액상의 제2 절연체를 주입하고 경화시키는 단계와, (d) 상기 리드용 제1 절연체를 제거하는 단계 및 (e) 상기 실리콘 웨이퍼의 타면을 식각하여 상기 제2 절연체에 의해 전기적으로 격리되는 미세전극을 형성하는 단계를 포함한다.On the other hand, the method for manufacturing a microelectrode array according to an embodiment of the present invention for achieving the above technical problem, the step of forming a pattern of a predetermined shape by (a) processing one surface of the silicon wafer and (b) the Bonding a cured lead insulator to one surface of the silicon wafer; (c) injecting and curing a liquid insulator into the pattern; and (d) forming the lead insulator. And (e) etching the other surface of the silicon wafer to form a microelectrode electrically isolated by the second insulator.

여기서, 상기 제1 절연체 및 상기 제2 절연체는 PDMS(Polydimethylsiloxane)인 것이 좋다.The first insulator and the second insulator may be polydimethylsiloxane (PDMS).

그리고, 상기 (a)단계에서 미리 결정된 형상의 패턴은 상기 실리콘 웨이퍼의 일면에 적어도 하나 이상의 직선형 홈으로 형성되는 제1 그루브 및 상기 제1 그루브에 수직하게 형성되는 적어도 하나 이상의 직선형 홈으로 형성되는 제2 그루브에 의해 바둑판 무늬로 형성되는 패턴인 것이어도 좋다.In addition, the pattern of the predetermined shape in the step (a) is formed of at least one linear groove formed on at least one linear groove on one surface of the silicon wafer and at least one linear groove formed perpendicular to the first groove It may be a pattern formed in a checkered pattern by two grooves.

바람직하게는, 상기 제1 그루브 및 제2 그루브는 다이아몬드 블레이드에 의해 형성될 수 있다.Preferably, the first groove and the second groove may be formed by a diamond blade.

또한, 상기 (b)단계는 (b1) 상기 실리콘 웨이퍼의 일면 및 상기 미리 결정된 형상의 패턴에 친수성 표면처리를 하는 단계와, (b2) 상기 실리콘 웨이퍼의 일면에 접합되는 상기 경화된 리드용 제1 절연체의 일면에 소수성 표면처리를 하는 단계 및 (b3) 상기 실리콘 웨이퍼의 일면과 상기 경화된 리드용 제1 절연체의 일면을 접합하는 단계를 포함하는 것이 바람직하다.In addition, the step (b) is (b1) performing a hydrophilic surface treatment on one surface of the silicon wafer and the pattern of the predetermined shape, and (b2) the first hardened lead for bonding to one surface of the silicon wafer And hydrophobic surface treatment on one surface of the insulator, and (b3) bonding one surface of the silicon wafer to one surface of the cured lead insulator.

또한 바람직하게는, 상기 (c)단계는 진공 챔버에서 시행하여 상기 제2 절연체가 상기 패턴에 밀착 주입되도록 할 수 있을 것이다.Also preferably, the step (c) may be performed in a vacuum chamber so that the second insulator is intimately injected into the pattern.

또한, 상기 (e)단계의 미세전극은 (e1) 상기 실리콘 웨이퍼의 타면을 이방성 식각하여 실리콘 기둥을 형성하는 단계 및 (e2) 상기 실리콘 기둥을 등방성 식각하여 끝단을 뽀족하게 형성하는 단계를 포함하는 것이 바람직할 것이다.In addition, the microelectrode of step (e) includes (e1) anisotropically etching the other surface of the silicon wafer to form a silicon pillar, and (e2) isotropically etching the silicon pillar to form a sharp tip. It would be desirable.

한편, 상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 미세전극 배열체 제작방법은, (a) 제1 실리콘 웨이퍼의 일면을 가공하여 미리 결정된 형상의 패턴을 형성하는 단계와, (b) 상기 제1 실리콘 웨이퍼의 일면에 경화된 리드(lid)용 제1 절연체를 부착하는 단계와, (c) 상기 패턴에 의해 생성된 공간에 액상의 제2 절연체를 주입하고 경화시키는 단계와 (d) 상기 리드용 제1 절연체를 제거하는 단계와, (e) 상기 경화된 제2 절연체를 상기 제1 실리콘 웨이퍼에서 분리하는 단계 와, (f) 상기 경화된 제2 절연체의 일면에 제2 실리콘 웨이퍼의 일면을 접합하는 단계 및 (g) 상기 제2 실리콘 웨이퍼의 타면을 식각하여 상기 경화된 제2 절연체에 의해 전기적으로 격리되는 미세전극을 형성하는 단계를 포함한다.On the other hand, according to another aspect of the present invention for achieving the above-described technical problem, the method of manufacturing a microelectrode array includes the steps of (a) forming a pattern of a predetermined shape by processing one surface of the first silicon wafer; b) attaching a hardened first insulator to one surface of the first silicon wafer, (c) injecting and curing a liquid second insulator into the space created by the pattern; d) removing the lead first insulator, (e) separating the cured second insulator from the first silicon wafer, and (f) second silicon on one surface of the cured second insulator Bonding one side of the wafer and (g) etching the other side of the second silicon wafer to form a microelectrode electrically isolated by the cured second insulator.

여기서, 상기 제1 절연체 및 상기 제2 절연체는 PDMS(Polydimethylsiloxane)인 것이 좋다.The first insulator and the second insulator may be polydimethylsiloxane (PDMS).

그리고, 상기 (a)단계에서 상기 미리 결정된 형상의 패턴은 상기 제1 실리콘 웨이퍼의 일면의 가장자리 및 복수 개의 실리콘 기둥들로 형성된 것이어도 좋다.In addition, in the step (a), the predetermined shape pattern may be formed of an edge of one surface of the first silicon wafer and a plurality of silicon pillars.

또한, 상기 (b)단계는 상기 제1 실리콘 웨이퍼의 일면 및 상기 제1 실리콘 웨이퍼의 일면에 부착되는 상기 리드용 제1 절연체의 일면에 소수성 표면처리를 단계를 포함하는 것이어도 좋다.In addition, the step (b) may include hydrophobic surface treatment on one surface of the first silicon wafer and one surface of the lead insulator attached to one surface of the first silicon wafer.

또한 바람직하게는, 상기 (f)단계는 상기 경화된 제2 절연체의 일면 및 상기 제2 실리콘 웨이퍼의 일면에 소수성 표면처리를 시행하여 접합하는 것일 수 있다.Also preferably, the step (f) may be performed by performing hydrophobic surface treatment on one surface of the cured second insulator and one surface of the second silicon wafer.

또한, 상기 (g)단계의 미세전극은 (g1) 상기 제2 실리콘 웨이퍼의 타면을 이방성 식각하여 실리콘 기둥을 형성하는 단계 및 (g2) 상기 실리콘 기둥을 등방성 식각하여 끝단을 뽀족하게 형성하는 단계를 포함하는 것이 바람직할 것이다.In addition, the microelectrode of step (g) includes (g1) anisotropically etching the other surface of the second silicon wafer to form a silicon pillar, and (g2) isotropically etching the silicon pillar to form a sharp tip. It would be desirable to include.

한편, 상기한 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 미세전극 배열체 제작방법은 (a) 제1 실리콘 웨이퍼의 일면에 포토레지스트를 이용한 포토리소크래피를 시행하여 미리 결정된 형상의 패턴을 형성하는 단계와, (b) 상기 제1 실리콘 웨이퍼의 일면에 경화된 리드(lid)용 제1 절연체를 부착하는 단계와, (c) 상기 패턴 및 상기 리드용 제1 절연체에 의해 생성된 공간에 액상의 제2 절연체를 주입하고 경화시키는 단계와, (d) 상기 리드용 제1 절연체를 제거하는 단계와, (e) 상기 제1 실리콘 웨이퍼의 일면에서 상기 패턴을 제거하는 단계와, (f) 상기 경화된 제2 절연체를 상기 제1 실리콘 웨이퍼에서 분리하는 단계와, (g) 상기 경화된 제2 절연체의 일면에 제2 실리콘 웨이퍼의 일면을 접합하는 단계 및 (h) 상기 제2 실리콘 웨이퍼의 타면을 식각하여 상기 경화된 제2 절연체에 의해 전기적으로 격리되는 미세전극을 형성하는 단계를 포함한다.On the other hand, according to another embodiment of the present invention for achieving the above-described technical problem is a method of manufacturing a microelectrode array (a) by performing photolithography using a photoresist on one surface of the first silicon wafer predetermined shape Forming a pattern of (b) attaching a hardened first insulator to one surface of the first silicon wafer, and (c) creating the pattern and the first insulator for the leads Injecting and curing a liquid second insulator into the space formed therein, (d) removing the first insulator for the lead, (e) removing the pattern from one surface of the first silicon wafer, (f) separating the cured second insulator from the first silicon wafer, (g) bonding one surface of the second silicon wafer to one surface of the cured second insulator, and (h) the second The other side of the silicon wafer Etching to form a microelectrode electrically isolated by the cured second insulator.

여기서, 상기 (a)단계의 패턴은 상기 제1 실리콘 웨이퍼의 일면에 돌출된 포토레지스트 가장자리 및 복수개의 포토레지스트 기둥들이며, 상기 (e)단계에서 상기 패턴의 제거는 포토레지스트 리무버(remover)를 이용하여 제거하는 것도 좋다.Here, the pattern of step (a) is a photoresist edge and a plurality of photoresist pillars protruding from one surface of the first silicon wafer, and in step (e), the pattern is removed using a photoresist remover. It is also good to remove.

바람직하게는, 상기 제1 절연체 및 상기 제2 절연체는 PDMS(Polydimethylsiloxane)일 수 있다. 또한, 바람직하게는, 상기 (b)단계는 상기 제1 실리콘 웨이퍼의 일면 및 상기 제1 실리콘 웨이퍼의 일면에 부착되는 상기 리드용 제1 절연체의 일면에 소수성 표면처리를 단계를 포함하며, 상기 (g)단계는 상기 경화된 제2 절연체의 일면 및 상기 제2 실리콘 웨이퍼의 일면에 친수성 표면처리를 시행하여 접합할 수 있을 것이다.Preferably, the first insulator and the second insulator may be polydimethylsiloxane (PDMS). Also, preferably, the step (b) may include hydrophobic surface treatment on one surface of the first silicon wafer and one surface of the lead insulator attached to one surface of the first silicon wafer. Step g) may be bonded to one surface of the cured second insulator and one surface of the second silicon wafer by performing hydrophilic surface treatment.

본 명세서의 기재내용으로부터 파악되는 본 발명에 의하면, 미세전극 배열체에 있어서 절연체를 유리로 하지 아니하므로, 제작과정에서 퍼니스(furnace)공정 및 유리가루 제거를 위한 후처리 공정이 불필요하여 공정 수 및 공정 시간을 줄일 수 있는 장점이 있다.According to the present invention grasped from the description of the present specification, since the insulator is not made of glass in the microelectrode array, a furnace process and a post-treatment process for removing glass powder are unnecessary in the manufacturing process, thereby eliminating the number of processes and This has the advantage of reducing process time.

또한, 본 발명에 따른 미세전극 배열체는 유연성 재질의 절연체가 미세전극들을 지지하므로 인체 조직에 적용할 때, 굴곡진 형태의 조직, 예를 들면,peripheral nerve 등 다양한 형상의 인체 조직에 안정적으로 고정이 가능하며, 외력 등 외부환경 요인에 의한 미세전극의 파손 및 생체조직의 손상등의 염려가 적게 되는 장점이 있다.In addition, the microelectrode array according to the present invention is stably fixed to various shapes of human tissues, such as curved nerves, for example, a peripheral nerve when applied to human tissues because the insulator made of a flexible material supports the microelectrodes This is possible, and there is an advantage that there is less concern about damage to the microelectrode and damage to the biological tissue due to external environmental factors such as external force.

더불어, 안정적인 신경 신호 측정 및 자극 또한 가능하고, 밴드(band) 또는 커프(cuff)등의 별도의 지지대가 필요하지 않은 장점이 있다. In addition, stable nerve signal measurement and stimulation is also possible, and there is an advantage that a separate support such as a band or a cuff is not required.

도 1은 본 발명의 일 실시예에 따른 미세전극 배열체를 설명하기 위해 도시한 도,
도 2는 본 발명의 일 실시예에 따른 미세전극 배열체 제작방법을 설명하기 위해 도시한 플로우 차트,
도 3은 본 발명의 일 실시예에 따른 미세전극 배열체의 제작과정에 대한 설명을 위해 도시한 도,
도 4는 본 발명의 다른 실시예에 따른 미세전극 배열체의 제작방법을 설명하기 위해 도시한 도,
도 5는 본 발명의 또 다른 실시예에 따른 미세전극 배열체의 제작과정에 대한 설명을 위해 도시한 플로우 차트,
도 6은 본 발명의 또 다른 실시예에 따른 미세전극 배열체의 제작과정에 대한 설명을 위해 도시한 도이다.1 is a view illustrating a microelectrode arrangement according to an embodiment of the present invention;
2 is a flowchart illustrating a method of manufacturing a microelectrode array according to an embodiment of the present invention;
3 is a view for explaining the manufacturing process of the microelectrode arrangement according to an embodiment of the present invention,
4 is a view illustrating a method of manufacturing a microelectrode array according to another embodiment of the present invention;
5 is a flowchart illustrating a manufacturing process of the microelectrode array according to another embodiment of the present invention;
6 is a view for explaining the manufacturing process of the microelectrode array according to another embodiment of the present invention.

이하에서는 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 여기의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소에 바로 연결될 수도 그 사이에 제3의 구성 요소가 개재될 수도 있음을 의미한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description herein, when a component is described as being connected to another component, this means that the component may be directly connected to another component or an intervening third component may be interposed therebetween. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are assigned to the same components as much as possible, even if shown on different drawings. At this time, the configuration and operation of the present invention shown in the drawings and described by it will be described as at least one embodiment, by which the technical spirit of the present invention and its core configuration and operation is not limited.

먼저, 본 명세서에서 사용되는 몇 가지 용어에 대한 설명을 개시하여 동일의 물건 또는 물질을 의미하는 용어가 복수 개로 사용될 수 있어 이로 인한 혼란을 배제하기 위함이다. 본 명세서에서 사용되는 실리콘 웨이퍼의 일면, 실리콘 웨이퍼의 타면이라는 용어가 사용되는데, 이는 일정한 형상을 갖는 실리콘 웨이퍼에서 한쪽 면을 일면이라 하여 이 한쪽 면에 대응되는 반대쪽 면을 타면이라 지칭한 것임에 유의하여야 한다. 이는 또한 절연체의 일면 및 타면에 대해서도 상기와 같은 설명이 적용된다.First, a description of some terms used in the present specification is disclosed to avoid confusion caused by a plurality of terms meaning the same thing or material. As used herein, the term “one side of a silicon wafer,” the other side of a silicon wafer, is used. It should be noted that one side of a silicon wafer having a constant shape is referred to as one side and the other side corresponding to this side is referred to as the other side. do. This also applies to the one side and the other side of the insulator.

도 1은 본 발명의 일 실시예에 따른 미세전극 배열체를 설명하기 위해 도시한 도이다.1 is a view illustrating a microelectrode array according to an embodiment of the present invention.

도 1(A)에 도시된 바와 같이, 미세전극 배열체(100)는 미세전극(350) 및 절연성 지지체(200)를 포함하여 형성된다. As shown in FIG. 1A, the microelectrode array 100 includes a microelectrode 350 and an insulating support 200.

미세전극(350)은 복수 개로 형성되며 끝단이 뽀족한 형상 즉, 바늘(needle)형상으로 형성된다. 여기의 미세전극(350)은 실리콘 재질로 형성되어 외부에서의 전기신호 인가에 따라 인체의 장기(10)로 적절한 자극을 줄 수 있도록 형성된다. The microelectrode 350 is formed in plural and has a sharp tip, that is, a needle shape. The microelectrode 350 is formed of a silicon material so as to give an appropriate stimulus to the organ 10 of the human body in response to the application of an electrical signal from the outside.

절연성 지지체(200)는 상기 미세전극(350)들을 지지하여 미세전극(350)들이 절연성 지지체(200)에서 이탈되거나 형성된 배열에서 벗어나는 것을 방지한다. 또한 절연성 지지체(200)는 각 미세전극(350)들이 상호 전기적으로 연결되지 않도록 한다. 특히, 여기의 절연성 지지체(200)는 유연성을 갖는 재질(flexible material)로 형성되어 도 1(B) 및 도 1(C)에 도시된 바와 같이, 굴곡진 인체에 부착되는 경우 별도의 밴드(band) 또는 커프(cuff)들의 도움 없이도 긴밀한 밀착력을 유지한다. 상술한 유연성 재질의 절연성 지지체(200)는 PDMS(Polydimethylsiloxane)로 형성되는 것이 바람직한데, 그 이유는 PDMS는 투명한 비활성의 고분자로서 표면에너지가 매우 낮고 형태의 변화가 용이하며 소수성을 가지는 물질로서 상대적으로 넓은 기판 영역에 안정적으로 점착되며, 이는 평탄하지 않은 표면에 대해서도 동일하게 만족하며, 또한 PDMS는 내구성이 매우 강해 오랜 시간이 경화하더라도 성질의 열화(degradation)가 일어나지 않으므로 인체에서 장기간 또는 반영구적으로 사용하는 것이 가능하기 때문이다.The insulating support 200 supports the microelectrodes 350 to prevent the microelectrodes 350 from being separated or formed from the insulating support 200. In addition, the insulating support 200 prevents the microelectrodes 350 from being electrically connected to each other. In particular, the insulating support 200 here is formed of a flexible material (flexible material) as shown in Figure 1 (B) and Figure 1 (C), a separate band when attached to a curved human body (band) Or close cuffs without the aid of cuffs. The insulating support 200 of the above-mentioned flexible material is preferably formed of polydimethylsiloxane (PDMS), because the PDMS is a transparent inert polymer having a very low surface energy, easy change of form, and relatively hydrophobic material. It stably adheres to a large substrate area, which satisfies the same for uneven surfaces, and PDMS is extremely durable and does not cause degradation even after long time hardening. Because it is possible.

이하에서는 본 발명에 따른 미세전극 배열체를 제작하기 위한 실시예들에 대하여 상세히 설명하기로 한다.Hereinafter, embodiments for manufacturing the microelectrode array according to the present invention will be described in detail.

도 2는 본 발명의 일 실시예에 따른 미세전극 배열체 제작방법을 설명하기 위해 도시한 플로우 차트, 도 3은 본 발명의 일 실시예에 따른 미세전극 배열체의 제작과정에 대한 설명을 위해 도시한 도이다.2 is a flowchart illustrating a method of manufacturing a microelectrode array according to an embodiment of the present invention, and FIG. 3 is a diagram for explaining a process of manufacturing a microelectrode array according to an embodiment of the present invention. It is a degree.

도 2에 도시된 바와 같이, 일 실시예에 따른 미세전극 배열체 제작방법은 (S10) 실리콘 웨이퍼에 패턴을 형성하는 단계, (S20) 실리콘 웨이퍼의 일면에 제1 절연체를 접합하는 단계, (S30) S10단계에서 형성된 패턴에 제2 절연체를 주입하고 경화하는 단계, (S40) 상기 제1 절연체를 제거하는 단계 및 (S50) 실리콘 웨이퍼의 타면에 미세전극을 형성하는 단계를 포함한다.As shown in FIG. 2, in the method of fabricating the microelectrode array according to the embodiment, (S10) forming a pattern on the silicon wafer, (S20) bonding the first insulator to one surface of the silicon wafer, (S30 Injecting and curing the second insulator in the pattern formed in step S10 (S40) removing the first insulator (S50) and forming a fine electrode on the other surface of the silicon wafer.

이하에서, 상술한 일 실시예에 의한 미세전극 배열체 제작방법에 대해 설명한다.Hereinafter, a method of manufacturing the microelectrode array according to the above-described embodiment will be described.

도 3에 도시된 바와 같이, (A)단계에서 실리콘 웨이퍼(300)를 준비하여 (B)단계 및 (C)단계를 통해 상기 실리콘 웨이퍼(300)의 일면에 미리 결정된 형상의 패턴을 형성한다. 보다 구체적으로 여기의 미리 결정된 형상의 패턴은 (B)단계에서 실리콘 웨이퍼(300)의 일면에 적어도 하나 이상의 직선형 홈이 형성되도록 제1 그루브(310)를 가공하고, (C)단계에서 상기 제1 그루브(310)에 수직하는 적어도 하나 이상의 직선형 홈이 형성되도록 제2 그루브(320)를 형성한다. 따라서, 실리콘 웨이퍼(300)의 일면에서는 바둑판 무늬의 홈 형상의 패턴이 형성된다. 이 때, 상기 실리콘 웨이퍼(300)의 가공에는 다이아몬드 블레이드를 사용하여 가공하는 것이 가능하나, 공지된 다른 기술에 의해 패턴을 형성하는 것도 무방함을 물론이다.As shown in FIG. 3, the silicon wafer 300 is prepared in step (A), and a pattern having a predetermined shape is formed on one surface of the silicon wafer 300 through steps (B) and (C). More specifically, the predetermined shape pattern herein processes the first groove 310 so that at least one linear groove is formed on one surface of the silicon wafer 300 in step (B), and in step (C), the first groove 310 is processed. The second groove 320 is formed to form at least one straight groove perpendicular to the groove 310. Therefore, a checkered groove-shaped pattern is formed on one surface of the silicon wafer 300. In this case, the silicon wafer 300 may be processed using a diamond blade, but the pattern may be formed by another known technique.

다음으로, (D)단계에서는 (C)단계까지 가공된 실리콘 웨이퍼(300)의 일면에 경화된 제1 절연체(400)를 접합한다. 여기서 경화된 제1 절연체(400)는 평면형상으로 형성된 절연체로서 상기 실리콘 웨이퍼(300)의 일면에 부착된 다음 이후의 공정이 진행된 후 제거되는 것이기 때문에 리드(lid)용 제1 절연체로 표현될 수도 있음에 유의해야 한다. 또한, 제1 절연체(400)의 재질은 PDMS로 형성하는 것이 바람직한데, 이는 PDMS에 표면개질을 시행하면 접착력을 조절할 수 있어 제1 절연체(400)의 접합 및 분리를 용이하게 시행할 수 있기 때문이다. 이에 관한 보다 상세한 설명은 후술한다.Next, in step (D), the cured first insulator 400 is bonded to one surface of the silicon wafer 300 processed up to step (C). Here, the cured first insulator 400 may be represented as a first insulator for lid because it is an insulator formed in a planar shape and attached to one surface of the silicon wafer 300 and then removed after the subsequent process. It should be noted. In addition, the material of the first insulator 400 is preferably formed of PDMS, since the adhesion can be adjusted when surface modification is performed on the PDMS, so that the bonding and separating of the first insulator 400 can be easily performed. to be. A more detailed description thereof will be provided later.

(E)단계에서는 (D)단계에서 제1 절연체(400) 및 실리콘 웨이퍼(300)에 의해 생성되는 빈 공간(이하에서는 채널(330)이라 함)에 제2 절연체(200)를 주입하고 경화한다. 채널(330)은 (C)단계에서 생성된 패턴이 리드용 제1 절연체(400)에 의해 그 상단면에 막히게 되어 생성된 공간으로 사실상 패턴과 같은 의미이다. 또한 여기의 제2 절연체(200)는 액상의 절연체로서 상기 채널(330)에 들어차게 되는 물질이다. 이 때, 제2 절연체(200)를 상기 채널(330)에 주입하는 공정은 진공챔버에서 시행하는 것이 바람직한데, 이는 제2 절연체(200)가 채널(330)에 빈틈없이 밀착 주입되도록 진공조건을 설정해 주는 것이 유리하기 때문이다. 또한 제2 절연체(200)의 재질은 상기 제1 절연체(400)에서 설명된 이유와 같은 이유에서 PDMS로 형성하는 것이 바람직하다. 따라서, 제1 절연체(400)와 제2 절연체(200)는 모두 PDMS로 형성할 수 있는 것이며, 나아가 (D)단계를 시행하기 전에 상기 제1 절연체(400)와 제2 절연체(200)의 기능을 고려하여 적절한 표면처리를 시행하는 것이 바람직한데, 이하에서는 표면처리에 대하여 설명한다.In the step (E), the second insulator 200 is injected into the empty space (hereinafter referred to as the channel 330) created by the first insulator 400 and the silicon wafer 300 in step (D) and cured. . The channel 330 is a space created by blocking the upper surface of the pattern generated in the step (C) by the first insulator 400 for lead. In addition, the second insulator 200 is a material that enters the channel 330 as a liquid insulator. At this time, the process of injecting the second insulator 200 into the channel 330 is preferably carried out in a vacuum chamber, which is a vacuum condition so that the second insulator 200 is tightly injected into the channel 330 tightly. This is because setting is advantageous. In addition, the material of the second insulator 200 is preferably formed of PDMS for the same reason as described in the first insulator 400. Therefore, both the first insulator 400 and the second insulator 200 may be formed of PDMS, and further, the functions of the first insulator 400 and the second insulator 200 before the step (D) is performed. In consideration of this, it is preferable to perform an appropriate surface treatment, which will be described below.

(D)단계를 시행하기 이전에, 상기 실리콘 웨이퍼(300)의 일면 및 일면에 형성된 미리 결정된 형상의 패턴에는 친수성 표면처리를 시행하며, 상기 실리콘 웨이퍼(300)의 일면에 접합되는 제1 절연체(400)의 일면에는 소수성 표면처리를 시행한다. 소수성 표면처리는 상기 제1 절연체(400)가 리드(lid)용이므로 (E)단계 이후 공정에서 제거할 때, 실리콘 웨이퍼(300)의 일면 및 제2 절연체(200)로부터 쉽게 분리될 수 있도록 하기 위함이다. 한편, 친수성 표면처리는 상술한 채널(330)에 주입되어 경화되는 제2 절연체(200)가 상기 실리콘 웨이퍼(300)의 일면에 형성된 패턴에 의해 형성된 실리콘 기둥들과 완전히 접착되도록 하기 위함이다.Before the step (D), the surface of the silicon wafer 300 has a hydrophilic surface treatment on a pattern of a predetermined shape formed on one surface and one surface, and a first insulator bonded to one surface of the silicon wafer 300 ( Hydrophobic surface treatment is performed on one side of 400). Hydrophobic surface treatment is such that the first insulator 400 is intended for lid, so that when removed in the process after step (E), it can be easily separated from one surface of the silicon wafer 300 and the second insulator 200. For sake. On the other hand, the hydrophilic surface treatment is to ensure that the second insulator 200 that is injected and cured in the channel 330 is completely adhered to the silicon pillars formed by the pattern formed on one surface of the silicon wafer 300.

다음, (F)단계에서는 제1 절연체(400)를 실리콘 웨이퍼(300)에서 제거하고, (G)단계에서는 실리콘 웨이퍼(300)의 타면을 식각하여 제2 절연체(200)에 의해 전기적으로 격리되는 미세전극(350)을 형성한다. 여기서, 실리콘 웨이퍼(300)에 미세전극(350)을 형성하는 방법은 실리콘 웨이퍼(300)의 타면을 이방성 식각기법에 의해 상기 패턴에 대응되는 형태로 식각하여 실리콘 기둥(shank)을 형성하고, 상기 형성된 실리콘 기둥을 등방성 식각기법에 의해 끝단을 뽀족하게 형성한다. 미세전극(350)을 형성하는 보다 상세한 설명은, 공지된 방법을 사용하여도 무방하며, 또한 이는 본 발명의 범주를 벗어나는 것이므로 여기서는 이에 대한 상세한 설명한 설명은 생략한다.Next, in step (F), the first insulator 400 is removed from the silicon wafer 300, and in step (G), the other surface of the silicon wafer 300 is etched to be electrically isolated by the second insulator 200. The microelectrode 350 is formed. Here, in the method of forming the microelectrode 350 on the silicon wafer 300, the other surface of the silicon wafer 300 is etched into a shape corresponding to the pattern by an anisotropic etching method to form a silicon pillar (shank), The formed silicon pillars are sharply formed by an isotropic etching method. A more detailed description of the formation of the microelectrode 350 may be performed using a known method, and since this is outside the scope of the present invention, a detailed description thereof will be omitted herein.

이하에서, 본 발명에 따른 미세전극 배열체를 제작하기 위한 다른 실시예를 설명한다.Hereinafter, another embodiment for manufacturing the microelectrode array according to the present invention will be described.

도 4는 본 발명의 다른 실시예에 따른 미세전극 배열체 제작방법을 설명하기 위해 도시한 도이다.4 is a view illustrating a method for manufacturing a microelectrode array according to another embodiment of the present invention.

도 4에 도시된 바와 같이, (A)단계에서 제1 실리콘 웨이퍼(300)를 준비하고 (B)단계에서 상기 제1 실리콘 웨이퍼(300)의 일면에 미리 결정된 형상의 패턴을 형성한다. 여기의 (B)단계는 마이크로 머신닝을 통해 제1 실리콘 웨이퍼(300)의 일면을 가공하여 패턴을 형성하는 것이며, 여기서 미리 결정된 형상의 패턴은 실리콘 기둥(340)과 제1 실리콘 웨이퍼의 가장자리(360)로 형성된다. As shown in FIG. 4, a first silicon wafer 300 is prepared in step (A), and a pattern having a predetermined shape is formed on one surface of the first silicon wafer 300 in step (B). Here, step (B) is to form a pattern by processing one surface of the first silicon wafer 300 through micro-machining, wherein the predetermined shape of the pattern is a silicon pillar 340 and the edge of the first silicon wafer ( 360).

(C)단계에서는 상기 가공된 제1 실리콘 웨이퍼(300)의 일면에 제1 절연체(410)를 부착한다. 여기서 제1 절연체(410)는 평면형상의 경화된 절연체로서 제1 실리콘 웨이퍼(300)의 일면에 부착된 다음 이후의 공정이 진행된 후 제거되는 것이기 때문에 리드(lid)용 제1 절연체 표현될 수도 있음에 유의해야 한다. 또한, 제1 절연체(410)의 재질은 PDMS로 형성하는 것이 바람직한데, 이는 PDMS에 표면개질을 시행하면 접착력을 조절할 수 있어 제1 절연체(400)의 접합 및 분리를 용이하게 시행할 수 있기 때문이다. 이에 관한 보다 상세한 설명은 후술한다.In step (C), the first insulator 410 is attached to one surface of the processed first silicon wafer 300. The first insulator 410 may be represented as a first insulator for lid because the first insulator 410 is a planar cured insulator attached to one surface of the first silicon wafer 300 and then removed after a subsequent process. Be careful. In addition, the material of the first insulator 410 is preferably formed of PDMS, since the adhesion can be adjusted when surface modification is performed on the PDMS, so that the bonding and separating of the first insulator 400 can be easily performed. to be. A more detailed description thereof will be provided later.

(D)단계에서는 상기 패턴 및 리드용 제1 절연체(410)에 의해 생성된 공간에 액상의 제2 절연체(420)를 주입하고 이를 경화하는 단계로, 여기의 제2 절연체(200)는 액상의 절연체이며, 경화된 이후 유연성을 갖을 수 있는 재질(flexible material), 예를 들면, PDMS로 형성된다. In the step (D), the liquid phase insulator 420 is injected into the space created by the first insulator 410 for the pattern and the lead and cured. The second insulator 200 is made of liquid It is an insulator and is formed of a flexible material, for example PDMS, after curing.

(E)단계는 (C)단계에서 부착된 리드용 제1 절연체(410)를 분리하는 단계로, (E)단계에서의 제1 절연체(410) 분리가 용이하게 시행할 수 있도록 (B)단계와 (C)단계 사이에서 상기 제1 실리콘 웨이퍼(300)의 일면 및 제1 절연체(410)의 표면에 적절한 표면처리가 시행되는 것이 바람직하다. 즉, 제1 실리콘 웨이퍼(300)의 패턴이 형성된 일면 및 제1 실리콘 웨이퍼(300)의 일면에 부착되는 리드용 제1 절연체(410)의 일면에 공통적으로 소수성 표면처리를 시행하여 제1 절연체(410) 및 후술할 제2 절연체(420)를 상기 제1 실리콘 웨이퍼(300)에서 용이하게 분리할 수 있게 된다.(E) is a step of separating the first insulator 410 for the lead attached in step (C), step (B) to facilitate the separation of the first insulator 410 in step (E) It is preferable that an appropriate surface treatment is performed on one surface of the first silicon wafer 300 and the surface of the first insulator 410 between steps (C) and (C). That is, the hydrophobic surface treatment is commonly applied to one surface of the first silicon wafer 300 on which the pattern is formed and one surface of the lead insulator 410 attached to one surface of the first silicon wafer 300 to form the first insulator ( 410 and the second insulator 420 to be described later may be easily separated from the first silicon wafer 300.

(F)단계는 제2 절연체(420)를 제1 실리콘 웨이퍼(300) 및 제1 실리콘 웨이퍼(300)의 일면에 형성된 패턴(340,360)에서 분리시키는 단계이다. 상술한 바와 같이, 제1 실리콘 웨이퍼(300)의 패턴이 형성된 일면 및 제1 실리콘 웨이퍼(300)의 일면에 부착되는 리드용 제1 절연체(410)의 일면에 공통적으로 소수성 표면처리가 시행되면, 제2 절연체(420)를 보다 쉽게 분리할 수 있다.In step (F), the second insulator 420 is separated from the first silicon wafer 300 and the patterns 340 and 360 formed on one surface of the first silicon wafer 300. As described above, when hydrophobic surface treatment is commonly performed on one surface of the pattern of the first silicon wafer 300 and one surface of the lead insulator 410 attached to one surface of the first silicon wafer 300, The second insulator 420 may be more easily separated.

(G)단계에서는 제2 절연체(420)의 양면중 어느 한 면에 제2 실리콘 웨이퍼(300`)의 일면을 부착하고, (H)단계에서는 제2 실리콘 웨이퍼(300`)의 타면에 대하여 미세전극(350) 제작공정을 수행한다. (G)단계에서 제2 절연체(420)와 제2 실리콘 웨이퍼(300`)의 접촉을 견고하게 하기 위해서 제2 절연체의 일면에 대하여 친수성 표면처리를 시행하는 것이 가능함에 유의하여야 한다. 또한, 제2 실리콘 웨이퍼(300`)의 타면에 미세전극을 형성하는 것은 제2 실리콘 웨이퍼(300`)의 타면을 이방성 식각기법 또는 공지된 다양한 기술에 의해 상기 패턴에 대응되는 형태로 식각하여 실리콘 기둥(shank)을 형성하고, 상기 형성된 실리콘 기둥을 등방성 식각기법에 의해 끝단을 뽀족하게 형성한다. 미세전극(350)을 형성하는 보다 상세한 설명은, 공지된 방법을 사용하여도 무방하며, 또한 이는 본 발명의 범주를 벗어나는 것이므로 여기서는 이에 대한 상세한 설명한 설명은 생략하기로 한다.In step (G), one surface of the second silicon wafer 300` is attached to one of both surfaces of the second insulator 420, and in step (H), the second surface of the second silicon wafer 300` is minutely attached to the other surface of the second silicon wafer 300`. The electrode 350 is manufactured. In step (G), it should be noted that hydrophilic surface treatment may be performed on one surface of the second insulator in order to firmly contact the second insulator 420 and the second silicon wafer 300 ′. In addition, forming the microelectrode on the other surface of the second silicon wafer 300 ′ may be performed by etching the other surface of the second silicon wafer 300 ′ into a shape corresponding to the pattern by anisotropic etching or various known techniques. A shank is formed, and the formed silicon pillar is sharply formed by an isotropic etching method. A more detailed description of the formation of the microelectrode 350 may be performed using a known method, and since this is outside the scope of the present invention, a detailed description thereof will be omitted herein.

이하에서, 본 발명의 또 다른 실시예에 따른 미세전극 배열체 제작방법을 설명한다.Hereinafter, a method of fabricating a microelectrode array according to another embodiment of the present invention will be described.

도 5는 본 발명의 또 다른 실시예에 따른 미세전극 배열체의 제작방법을 설명하기 위해 도시한 플로우 차트, 도 6은 본 발명의 또 다른 실시예에 따른 미세전극 배열체의 제작과정에 대한 설명을 위해 도시한 도이다.5 is a flowchart illustrating a method of manufacturing a microelectrode array according to still another embodiment of the present invention, and FIG. 6 is a description of a process of manufacturing a microelectrode array according to another embodiment of the present invention. This is the figure shown for.

도 5에 도시한 바와 같이, 또 다른 실시예에 따른 미세전극 배열체 제작방법은 (S100) 제1 웨이퍼의 일면에 패턴을 형성하는 단계, (S200) 제1 웨이퍼의 일면에 제1 절연체를 부착하는 단계, (S300) 상기 패턴 및 제1 절연체에 의해 생성된 공간에 제2 절연체를 주입하고 경화하는 단계, (S400) 제1 절연체를 제거하는 단계, (S500) 상기 패턴을 제거하는 단계, (S600) 제1 실리콘 웨이퍼에서 제2 절연체를 분리하는 단계, (S700) 제2 절연체의 일면에 제2 실리콘 웨이퍼의 일면을 접합하는 단계, 및 (S800) 제2 웨이퍼의 타면을 식각하여 미세전극을 형성하는 단계를 포함한다.As shown in FIG. 5, in the method of manufacturing a microelectrode array according to another embodiment, forming a pattern on one surface of a first wafer (S100) and attaching a first insulator to one surface of the first wafer (S200). (S300) injecting and curing a second insulator into the space created by the pattern and the first insulator, (S400) removing the first insulator, (S500) removing the pattern, ( S600) separating the second insulator from the first silicon wafer, (S700) bonding one surface of the second silicon wafer to one surface of the second insulator, and (S800) etching the other surface of the second wafer to form a microelectrode. Forming a step.

상술한 또 다른 실시예에 의한 미세전극 배열체 제작방법에 대한 보다 상세한 설명은 도 6을 참조하여 하기에서 설명한다.A more detailed description of the method of manufacturing the microelectrode array according to another embodiment described above will be described below with reference to FIG. 6.

도 6에 도시된 바와 같이, (A)단계에서 제1 실리콘 웨이퍼(300)를 준비하여 (B)단계에서 상기 제1 실리콘 웨이퍼(300)의 일면에 미리 결정된 형상의 패턴을 형성한다. 여기서 미리 결정된 형상의 패턴은 제1 실리콘 웨이퍼(300)를 기판으로 사용하여 포토레지스트를 이용하여 제1 실리콘 웨이퍼(300)의 일면에 돌출된 복수개의 포토레지스트 기둥(540) 및 가장자리(560)를 의미하는 것으로, 이러한 패턴의 형성은 포토레지스트를 이용한 포토리소그래피 공정으로 형성된다.As shown in FIG. 6, the first silicon wafer 300 is prepared in step (A) to form a pattern having a predetermined shape on one surface of the first silicon wafer 300 in step (B). The pattern having a predetermined shape may include a plurality of photoresist pillars 540 and edges 560 protruding from one surface of the first silicon wafer 300 using photoresist using the first silicon wafer 300 as a substrate. Meaning, the formation of such a pattern is formed by a photolithography process using a photoresist.

(C)단계에서는 상기 가공된 제1 실리콘 웨이퍼(300)의 일면에 제1 절연체(410)를 부착한다. 여기서 제1 절연체(410)는 평면형상의 경화된 절연체로서 제1 실리콘 웨이퍼(300)의 일면에 부착된 다음 이후의 공정이 진행된 후 제거되는 것이기 때문에 리드(lid)용 제1 절연체 표현될 수도 있음에 유의해야 한다. 또한, 제1 절연체(410)의 재질은 PDMS로 형성하는 것이 바람직한데, 이는 PDMS에 표면개질을 시행하면 접착력을 조절할 수 있어 제1 절연체(400)의 접합 및 분리를 용이하게 시행할 수 있기 때문이다. 이에 관한 보다 상세한 설명은 후술한다.In step (C), the first insulator 410 is attached to one surface of the processed first silicon wafer 300. The first insulator 410 may be represented as a first insulator for lid because the first insulator 410 is a planar cured insulator attached to one surface of the first silicon wafer 300 and then removed after a subsequent process. Be careful. In addition, the material of the first insulator 410 is preferably formed of PDMS, since the adhesion can be adjusted when surface modification is performed on the PDMS, so that the bonding and separating of the first insulator 400 can be easily performed. to be. A more detailed description thereof will be provided later.

(D)단계에서는 상기 패턴 및 리드용 제1 절연체(410)에 의해 생성된 공간에 액상의 제2 절연체(420)를 주입하고 이를 경화하는 단계로, 여기의 제2 절연체(200)는 액상의 절연체이며, 경화된 이후 유연성을 갖을 수 있는 재질(flexible material), 예를 들면, PDMS로 형성된다. In the step (D), the liquid phase insulator 420 is injected into the space created by the first insulator 410 for the pattern and the lead and cured. The second insulator 200 is made of liquid It is an insulator and is formed of a flexible material, for example PDMS, after curing.

(E)단계는 (C)단계에서 부착된 리드용 제1 절연체(410)를 분리하는 단계로, (E)단계에서의 제1 절연체(410) 분리가 용이하게 시행할 수 있도록 (B)단계와 (C)단계 사이에서 상기 제1 실리콘 웨이퍼(300)의 일면 및 제1 절연체(410)의 표면에 적절한 표면처리가 시행되는 것이 바람직하다. 즉, 제1 실리콘 웨이퍼(300)의 패턴이 형성된 일면 및 제1 실리콘 웨이퍼(300)의 일면에 부착되는 리드용 제1 절연체(410)의 일면에 공통적으로 소수성 표면처리를 시행하여 제1 절연체(410) 및 후술할 제2 절연체(420)를 상기 제1 실리콘 웨이퍼(300)에서 용이하게 분리할 수 있게 된다.(E) is a step of separating the first insulator 410 for the lead attached in step (C), step (B) to facilitate the separation of the first insulator 410 in step (E) It is preferable that an appropriate surface treatment is performed on one surface of the first silicon wafer 300 and the surface of the first insulator 410 between steps (C) and (C). That is, the hydrophobic surface treatment is commonly applied to one surface of the first silicon wafer 300 on which the pattern is formed and one surface of the lead insulator 410 attached to one surface of the first silicon wafer 300 to form the first insulator ( 410 and the second insulator 420 to be described later may be easily separated from the first silicon wafer 300.

(F)단계에서는 제1 절연체(410)가 분리된 상태의 제2 절연체(420) 표면에 대하여 상술한 패턴(즉, 포토레지스트 기둥(540)과 포토레지스트 가장자리(560))을 제거한다. 즉, 상기 패턴은 포토레지스트를 이용하여 형성된 것이므로 패턴의 제거는 포토레지스트 리무버(remover)를 이용하면 쉽게 제거된다.In the step (F), the above-described pattern (ie, the photoresist pillar 540 and the photoresist edge 560) is removed with respect to the surface of the second insulator 420 in which the first insulator 410 is separated. That is, since the pattern is formed using a photoresist, the removal of the pattern is easily removed using a photoresist remover.

(G)단계에서는 제2 절연체(420)를 제1 실리콘 웨이퍼(300)로부터 분리한다. 상술한 바와 같이, 제1 실리콘 웨이퍼(300)의 가공된 표면에는 소수성 처리가 되어있으므로 제2 절연체(420)는 용이하게 분리된다. In the step (G), the second insulator 420 is separated from the first silicon wafer 300. As described above, since the hydrophobic treatment is performed on the processed surface of the first silicon wafer 300, the second insulator 420 is easily separated.

(H)단계에서는 제2 절연체(420)의 양면 중 어느 한 면에 제2 실리콘 웨이퍼(300`)의 일면을 부착하고, (I)단계에서는 제2 실리콘 웨이퍼(300`)의 타면에 대하여 미세전극(350) 제작공정을 수행한다. (H)단계에서 제2 절연체(420)와 제2 실리콘 웨이퍼(300`)의 접촉을 견고하게 하기 위해서 제2 절연체의 일면에 대하여 친수성 표면처리를 시행하는 것이 가능함에 유의하여야 한다. 또한, 제2 실리콘 웨이퍼(300`)의 타면에 미세전극을 형성하는 것은 제2 실리콘 웨이퍼(300`)의 타면을 이방성 식각기법 또는 공지된 다양한 기술에 의해 상기 패턴에 대응되는 형태로 식각하여 실리콘 기둥(shank)를 형성하고, 상기 형성된 실리콘 기둥을 등방성 식각기법에 의해 끝단을 뽀족하게 형성한다. 미세전극(350)을 형성하는 보다 상세한 설명은, 공지된 방법을 사용하여도 무방하며, 또한 이는 본 발명의 범주를 벗어나는 것이므로 여기서는 이에 대한 상세한 설명한 설명은 생략하기로 한다.In step (H), one surface of the second silicon wafer 300 'is attached to one of both surfaces of the second insulator 420, and in step (I), the second surface of the second silicon wafer 300' is fine with respect to the other surface of the second silicon wafer 300 '. The electrode 350 is manufactured. In step (H), it should be noted that hydrophilic surface treatment may be performed on one surface of the second insulator in order to firmly contact the second insulator 420 and the second silicon wafer 300 ′. In addition, forming the microelectrode on the other surface of the second silicon wafer 300 ′ may be performed by etching the other surface of the second silicon wafer 300 ′ into a shape corresponding to the pattern by anisotropic etching or various known techniques. A shank is formed, and the formed silicon pillar is sharply formed by an isotropic etching method. A more detailed description of the formation of the microelectrode 350 may be performed using a known method, and since this is outside the scope of the present invention, a detailed description thereof will be omitted herein.

(I)단계 이후의 공정은 미도시 되어 있으나, 제2 절연체(420)의 일면에는 미세전극(350)들이 형성되고, 타면에는 (B)단계에서 형성되었던 실리콘 기둥(540)에 의해 천공된 홀(hole)들이 존재하게 된다. 따라서, 각 미세전극(350)들에 전기적 신호를 주입하기 위해 상기 홀들에 전도성 분말(예를 들면, silver paste)을 채워넣어 외부의 전기장치와 연결하는 것이 가능하다.Although the process after the step (I) is not shown, the microelectrode 350 is formed on one surface of the second insulator 420, and the hole drilled by the silicon pillar 540 formed on the other surface of the second insulator 420. There will be holes. Accordingly, in order to inject an electrical signal into each of the microelectrodes 350, it is possible to fill the holes with conductive powder (eg, silver paste) to connect the external electrical device.

한편, 각 실시예에 따라 제작된 미세전극 배열체를 유연성의 측면에서 비교하면, 일 실시예에 따라 제작되는 미세전극 배열체 보다는 다른 실시예에 따라 제작되는 미세전극 배열체가 더욱 유연성이 크다. 이는 일 실시예에 따라 제작된 미세전극 배열체는 제2 절연체가 미세전극의 일부를 감싸며 지지하고 있는 형태인데 비해,다른 실시예에 따라 제작된 미세전극 배열체는 제2 절연체의 일면 상부에 미세전극들이 형성된 상태로 제2 절연체가 미세전극을 지지하도록 된 점에서 기인한다.On the other hand, when comparing the microelectrode array manufactured according to each embodiment in terms of flexibility, the microelectrode array manufactured according to another embodiment is more flexible than the microelectrode array manufactured according to one embodiment. This is because the microelectrode array manufactured according to one embodiment has a shape in which a second insulator surrounds and supports a portion of the microelectrode, whereas the microelectrode array manufactured according to another embodiment has a fine structure on one surface of the second insulator. This is due to the fact that the second insulator supports the microelectrode with the electrodes formed.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명의 사상적 범주에 속한다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above-described embodiments, which can be variously modified and modified by those skilled in the art to which the present invention pertains. Modifications are possible. Accordingly, it is intended that the scope of the invention be defined solely by the claims appended hereto, and that all equivalents or equivalent variations thereof fall within the spirit and scope of the invention.

Claims (19)

복수 개로 형성되는 실리콘 재질의 미세전극들; 및
상기 미세전극들이 상호간 전기적으로 격리되도록 상기 미세전극들을 지지하는 절연성 지지체를 포함하는 것을 특징으로 하는 미세전극 배열체.A plurality of micro electrodes formed of silicon material; And
And an insulating support for supporting the microelectrodes so that the microelectrodes are electrically isolated from each other. 제1항에 있어서,
상기 절연성 지지체는 유연한 성질의 PDMS(Polydimethylsiloxane)로 형성되는 것임을 특징으로 하는 미세전극 배열체.The method of claim 1,
The insulating support is a microelectrode arrangement, characterized in that formed of flexible polydimethylsiloxane (PDMS). (a) 실리콘 웨이퍼의 일면을 가공하여 미리 결정된 형상의 패턴을 형성하는 단계;
(b) 상기 실리콘 웨이퍼의 일면에 경화된 리드(lid)용 제1 절연체를 접합하는 단계;
(c) 상기 패턴에 액상의 제2 절연체를 주입하고 경화시키는 단계;
(d) 상기 리드용 제1 절연체를 제거하는 단계; 및
(e) 상기 실리콘 웨이퍼의 타면을 식각하여 상기 제2 절연체에 의해 전기적으로 격리되는 미세전극을 형성하는 단계를 포함하는 것을 특징으로 하는 미세전극 배열체 제작방법.(a) processing one surface of the silicon wafer to form a pattern of a predetermined shape;
(b) bonding a first insulator for a cured lid to one surface of the silicon wafer;
(c) injecting and curing a liquid second insulator into the pattern;
(d) removing the lead first insulator; And
(e) etching the other surface of the silicon wafer to form a microelectrode electrically isolated by the second insulator. 제3항에 있어서,
상기 제1 절연체 및 상기 제2 절연체는 PDMS(Polydimethylsiloxane)인 것임을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 3,
And the first insulator and the second insulator are polydimethylsiloxane (PDMS). 제4항에 있어서, 상기 (a)단계에서
미리 결정된 형상의 패턴은 상기 실리콘 웨이퍼의 일면에 적어도 하나 이상의 직선형 홈으로 형성되는 제1 그루브; 및
상기 제1 그루브에 수직하게 형성되는 적어도 하나 이상의 직선형 홈으로 형성되는 제2 그루브에 의해 바둑판 무늬로 형성되는 패턴인 것임을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 4, wherein in step (a)
The pattern of a predetermined shape may include a first groove formed on at least one linear groove on one surface of the silicon wafer; And
And a pattern formed in a checkered pattern by a second groove formed by at least one linear groove formed perpendicularly to the first groove. 제4항에 있어서, 상기 제1 그루브 및 제2 그루브는
다이아몬드 블레이드를 이용한 절삭으로 형성되는 것임을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 4, wherein the first groove and the second groove are
Method of producing a microelectrode array, characterized in that formed by cutting with a diamond blade. 제4항에 있어서, 상기 (b)단계는
(b1) 상기 실리콘 웨이퍼의 일면 및 상기 미리 결정된 형상의 패턴에 친수성 표면처리를 하는 단계;
(b2) 상기 실리콘 웨이퍼의 일면에 접합되는 상기 경화된 리드용 제1 절연체의 일면에 소수성 표면처리를 하는 단계; 및
(b3) 상기 실리콘 웨이퍼의 일면과 상기 경화된 리드용 제1 절연체의 일면을 접합하는 단계를 포함하는 것을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 4, wherein step (b)
(b1) performing hydrophilic surface treatment on one surface of the silicon wafer and the pattern of the predetermined shape;
(b2) performing hydrophobic surface treatment on one surface of the cured lead first insulator bonded to one surface of the silicon wafer; And
(b3) bonding the one surface of the silicon wafer to one surface of the cured lead insulator. 제4항에 있어서, 상기 (c)단계는
진공 챔버에서 시행하여 상기 제2 절연체가 상기 패턴에 밀착 주입되도록 하는 것임을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 4, wherein step (c)
The method of manufacturing a microelectrode assembly according to claim 1, wherein the second insulator is intimately injected into the pattern. 제4항에 있어서, 상기 (e)단계의 미세전극은
(e1) 상기 실리콘 웨이퍼의 타면을 이방성 식각하여 실리콘 기둥을 형성하는 단계; 및
(e2) 상기 실리콘 기둥을 등방성 식각하여 끝단을 뽀족하게 형성하는 단계를 포함하는 것을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 4, wherein the fine electrode of step (e)
(e1) anisotropically etching the other surface of the silicon wafer to form a silicon pillar; And
(e2) forming the microelectrode array by isotropically etching the silicon pillar to form a sharp tip. (a) 제1 실리콘 웨이퍼의 일면을 가공하여 미리 결정된 형상의 패턴을 형성하는 단계;
(b) 상기 제1 실리콘 웨이퍼의 일면에 경화된 리드(lid)용 제1 절연체를 부착하는 단계;
(c) 상기 패턴 및 상기 리드용 제1 절연체에 의해 생성된 공간에 액상의 제2 절연체를 주입하고 경화시키는 단계;
(d) 상기 리드용 제1 절연체를 제거하는 단계;
(e) 상기 경화된 제2 절연체를 상기 제1 실리콘 웨이퍼에서 분리하는 단계;
(f) 상기 경화된 제2 절연체의 일면에 제2 실리콘 웨이퍼의 일면을 접합하는 단계; 및
(g) 상기 제2 실리콘 웨이퍼의 타면을 식각하여 상기 경화된 제2 절연체에 의해 전기적으로 격리되는 미세전극을 형성하는 단계를 포함하는 것을 특징으로 하는 미세전극 제작방법.(a) processing one surface of the first silicon wafer to form a pattern of a predetermined shape;
(b) attaching a hardened first insulator to one surface of the first silicon wafer;
(c) injecting and hardening a liquid second insulator into the space created by the pattern and the first insulator for leads;
(d) removing the lead first insulator;
(e) separating the cured second insulator from the first silicon wafer;
(f) bonding one surface of the second silicon wafer to one surface of the cured second insulator; And
(g) etching the other surface of the second silicon wafer to form a microelectrode electrically isolated by the cured second insulator. 제10항에 있어서,
상기 제1 절연체 및 상기 제2 절연체는 PDMS(Polydimethylsiloxane)인 것임을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 10,
And the first insulator and the second insulator are polydimethylsiloxane (PDMS). 제11항에 있어서, 상기 (a)단계에서
상기 미리 결정된 형상의 패턴은 상기 제1 실리콘 웨이퍼의 일면의 가장자리 및 복수 개의 실리콘 기둥들로 형성되는 것임을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 11, wherein in step (a)
The pattern of the predetermined shape is a microelectrode array manufacturing method, characterized in that formed on the edge of one surface of the first silicon wafer and a plurality of silicon pillars. 제12항에 있어서, 상기 (b)단계는
상기 제1 실리콘 웨이퍼의 일면 및 상기 제1 실리콘 웨이퍼의 일면에 부착되는 상기 리드용 제1 절연체의 일면에 소수성 표면처리를 단계를 포함하는 것을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 12, wherein step (b)
And hydrophobic surface treatment on one surface of the first silicon wafer and one surface of the lead insulator attached to one surface of the first silicon wafer. 제13항에 있어서, 상기 (f)단계는
상기 경화된 제2 절연체의 일면 및 상기 제2 실리콘 웨이퍼의 일면에 친수성 표면처리를 시행하여 접합하는 것임을 특징으로 하는 미세전극 제작방법.The method of claim 13, wherein step (f)
The method of manufacturing a microelectrode, characterized in that for bonding to one surface of the cured second insulator and one surface of the second silicon wafer by performing a hydrophilic surface treatment. 제10항에 있어서, 상기 (g)단계의 미세전극은
(g1) 상기 제2 실리콘 웨이퍼의 타면을 이방성 식각하여 실리콘 기둥을 형성하는 단계; 및
(g2) 상기 실리콘 기둥을 등방성 식각하여 끝단을 뽀족하게 형성하는 단계를 포함하는 것을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 10, wherein the fine electrode of step (g)
(g1) anisotropically etching the other surface of the second silicon wafer to form a silicon pillar; And
(g2) isotropically etching the silicon pillar to form a sharp tip. (a) 제1 실리콘 웨이퍼의 일면에 포토레지스트를 이용한 포토리소그래피를 시행하여 미리 결정된 형상의 패턴을 형성하는 단계;
(b) 상기 제1 실리콘 웨이퍼의 일면에 경화된 리드(lid)용 제1 절연체를 부착하는 단계;
(c) 상기 패턴 및 상기 리드용 제1 절연체에 의해 생성된 공간에 액상의 제2 절연체를 주입하고 경화시키는 단계;
(d) 상기 리드용 제1 절연체를 제거하는 단계;
(e) 상기 제1 실리콘 웨이퍼의 일면에서 상기 패턴을 제거하는 단계;
(f) 상기 경화된 제2 절연체를 상기 제1 실리콘 웨이퍼에서 분리하는 단계;
(g) 상기 경화된 제2 절연체의 일면에 제2 실리콘 웨이퍼의 일면을 접합하는 단계; 및
(h) 상기 제2 실리콘 웨이퍼의 타면을 식각하여 상기 경화된 제2 절연체에 의해 전기적으로 격리되는 미세전극을 형성하는 단계를 포함하는 것을 특징으로 하는 미세전극 제작방법.(a) performing photolithography using photoresist on one surface of the first silicon wafer to form a pattern having a predetermined shape;
(b) attaching a hardened first insulator to one surface of the first silicon wafer;
(c) injecting and hardening a liquid second insulator into the space created by the pattern and the first insulator for leads;
(d) removing the lead first insulator;
(e) removing the pattern from one surface of the first silicon wafer;
(f) separating the cured second insulator from the first silicon wafer;
(g) bonding one surface of a second silicon wafer to one surface of the cured second insulator; And
(h) etching the other surface of the second silicon wafer to form a microelectrode electrically isolated by the cured second insulator. 제16항에 있어서,
상기 (a)단계의 패턴은 상기 제1 실리콘 웨이퍼의 일면에 돌출된 포토레지스트 가장자리 및 복수개의 포토레지스트 기둥들이며,
상기 (e)단계에서 상기 패턴의 제거는 포토레지스트 리무버(remover)를 이용하여 제거하는 것임을 특징으로 하는 미세전극 제작방법.The method of claim 16,
The pattern of step (a) is a photoresist edge and a plurality of photoresist pillars protruding from one surface of the first silicon wafer,
The removing of the pattern in the step (e) is a microelectrode manufacturing method, characterized in that for removing using a photoresist remover (remover). 제17항에 있어서,
상기 제1 절연체 및 상기 제2 절연체는 PDMS(Polydimethylsiloxane)인 것임을 특징으로 하는 미세전극 배열체 제작방법.The method of claim 17,
And the first insulator and the second insulator are polydimethylsiloxane (PDMS). 제18항에 있어서, 상기 (b)단계는
상기 제1 실리콘 웨이퍼의 일면 및 상기 제1 실리콘 웨이퍼의 일면에 부착되는 상기 리드용 제1 절연체의 일면에 소수성 표면처리를 단계를 포함하며,
상기 (g)단계는 상기 경화된 제2 절연체의 일면 및 상기 제2 실리콘 웨이퍼의 일면에 친수성 표면처리를 시행하여 접합하는 것임을 특징으로 하는 미세전극 제작방법.19. The method of claim 18, wherein step (b)
Hydrophobic surface treatment on one surface of the first silicon wafer and one surface of the lead insulator attached to one surface of the first silicon wafer;
The step (g) is a method of manufacturing a fine electrode, characterized in that for bonding to one surface of the cured second insulator and one surface of the second silicon wafer by performing a hydrophilic surface treatment.
KR1020100139590A 2010-12-30 2010-12-30 Microelectrode Array and Fabrication Method thereof KR101241336B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100139590A KR101241336B1 (en) 2010-12-30 2010-12-30 Microelectrode Array and Fabrication Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139590A KR101241336B1 (en) 2010-12-30 2010-12-30 Microelectrode Array and Fabrication Method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130009114A Division KR20130022419A (en) 2013-01-28 2013-01-28 Microelectrode array and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20120077585A true KR20120077585A (en) 2012-07-10
KR101241336B1 KR101241336B1 (en) 2013-03-11

Family

ID=46711044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139590A KR101241336B1 (en) 2010-12-30 2010-12-30 Microelectrode Array and Fabrication Method thereof

Country Status (1)

Country Link
KR (1) KR101241336B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109893127A (en) * 2019-03-25 2019-06-18 惠州善雅医疗器械有限公司 Anaesthesia depth monitor
WO2019122819A1 (en) * 2017-12-21 2019-06-27 Galvani Bioelectronics Limited Nerve stimulation device for unidirectional stimulation and current steering
CN113533468A (en) * 2021-07-02 2021-10-22 广东省科学院工业分析检测中心 Preparation method of fence type array electrode
US11745010B2 (en) 2017-12-21 2023-09-05 Galvani Bioelectronics Limited Nerve stimulation device for current steering

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102373657B1 (en) 2020-02-04 2022-03-15 한국과학기술연구원 Carbon nanotube microelectrode applicable to artificial retina

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3108499B2 (en) * 1992-02-14 2000-11-13 日本電信電話株式会社 Microelectrode cell for electrochemical detection and method for producing the same
US7013179B2 (en) * 2000-01-07 2006-03-14 Biowave Corporation Percutaneous electrode array
US8865288B2 (en) * 2006-07-17 2014-10-21 University Of Utah Research Foundation Micro-needle arrays having non-planar tips and methods of manufacture thereof
KR100838416B1 (en) 2007-03-15 2008-06-13 재단법인서울대학교산학협력재단 Three dimensional structured micro-electrode array

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019122819A1 (en) * 2017-12-21 2019-06-27 Galvani Bioelectronics Limited Nerve stimulation device for unidirectional stimulation and current steering
US11672972B2 (en) 2017-12-21 2023-06-13 Galvani Bioelectronics Limited Nerve stimulation device for unidirectional stimulation and current steering
US11745010B2 (en) 2017-12-21 2023-09-05 Galvani Bioelectronics Limited Nerve stimulation device for current steering
CN109893127A (en) * 2019-03-25 2019-06-18 惠州善雅医疗器械有限公司 Anaesthesia depth monitor
CN109893127B (en) * 2019-03-25 2021-06-25 惠州善雅医疗器械有限公司 Anesthesia depth monitor
CN113533468A (en) * 2021-07-02 2021-10-22 广东省科学院工业分析检测中心 Preparation method of fence type array electrode
CN113533468B (en) * 2021-07-02 2023-08-18 广东省科学院工业分析检测中心 Preparation method of fence type array electrode

Also Published As

Publication number Publication date
KR101241336B1 (en) 2013-03-11

Similar Documents

Publication Publication Date Title
KR101616294B1 (en) Hybrid type microelectrode array and fabrication method thereof
US8738110B2 (en) Rigid spine reinforced polymer microelectrode array probe and method of fabrication
KR101241336B1 (en) Microelectrode Array and Fabrication Method thereof
Norlin et al. A 32-site neural recording probe fabricated by DRIE of SOI substrates
CN100431487C (en) Processing method of three-dimensional implantable microelectrode array
US6829498B2 (en) Device for creating a neural interface and method for making same
US7790493B2 (en) Wafer-level, polymer-based encapsulation for microstructure devices
US9248273B2 (en) 3D microelectrode device for live tissue applications
Lee et al. Biocompatible benzocyclobutene (BCB)-based neural implants with micro-fluidic channel
US20090299166A1 (en) Mems flexible substrate neural probe and method of fabricating same
US9241651B2 (en) Fabrication, methods, apparatuses, and systems for ultra-compliant probes for neural and other tissues
CN107684417B (en) Injection type microneedle electrode based on liquid metal micro-channel and preparation method thereof
US11376005B2 (en) Tissue-engineered electronic peripheral nerve interface
US20130150696A1 (en) Hybrid multielectrode arrays
US20160317802A1 (en) Three-dimensional multi-electrode array
KR20130022419A (en) Microelectrode array and fabrication method thereof
AU2007222773A1 (en) Device with flexible multilayer system for contacting or electrostimulation of living tissue cells or nerves
GB2481901A (en) Microneedle arrays
EP2891478B1 (en) Artificial sensory epithelium
KR101501283B1 (en) Manufacturing method of microneedles array panel
CN103239800A (en) Flexible multi-channel deep brain stimulation three-dimension electrode based on micromachining technology
KR102435899B1 (en) Micro probe array device comprising flexible substrate and manufacturing method of the device
KR101689769B1 (en) The multi-channel metal microneedle array electrode for biosignal measurement and the manufacturing method thereof
Mukerjee et al. Microneedle array for measuring wound generated electric fields
Otte et al. Customized thinning of silicon-based neural probes down to 2 µm

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191203

Year of fee payment: 8