KR20120077280A - 반도체 메모리 장치의 컬럼 어드레스 카운터 회로 - Google Patents

반도체 메모리 장치의 컬럼 어드레스 카운터 회로 Download PDF

Info

Publication number
KR20120077280A
KR20120077280A KR1020100139180A KR20100139180A KR20120077280A KR 20120077280 A KR20120077280 A KR 20120077280A KR 1020100139180 A KR1020100139180 A KR 1020100139180A KR 20100139180 A KR20100139180 A KR 20100139180A KR 20120077280 A KR20120077280 A KR 20120077280A
Authority
KR
South Korea
Prior art keywords
clock
mask
output
counter
column address
Prior art date
Application number
KR1020100139180A
Other languages
English (en)
Inventor
김지열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100139180A priority Critical patent/KR20120077280A/ko
Priority to US13/332,021 priority patent/US8854917B2/en
Publication of KR20120077280A publication Critical patent/KR20120077280A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 컬럼 어드레스 카운터 회로에 관한 것으로, 다수의 어드레스 신호 중 일부 어드레스 신호에 응답하여 카운팅 클럭이 설정된 횟수만큼 토글할 때마다 토글되는 마스크 클럭을 생성함으로써, 컬럼 어드레스의 카운팅 동작시 카운팅 클럭을 카운팅하여 컬럼 어드레스를 출력하되 카운팅 클럭이 설정된 횟수만큼 토글될 때마다 카운팅 마스크 클럭에 의해 컬럼 어드레스 중 최상위 비트를 증가시켜 카운팅 동작의 마진을 확보하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로를 제공한다.

Description

반도체 메모리 장치의 컬럼 어드레스 카운터 회로{Column address counter circuit in semiconductor memory device}
본 발명은 반도체 메모리 장치의 컬럼 어드레스 카운터 회로에 관한 것으로, 특히 고속 동작을 위한 반도체 메모리 장치의 컬럼 어드레스 카운터 회로에 관한 것이다.
반도체 메모리 장치 중 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 장치에 대한 수요가 증가하고 있다.
불휘발성 메모리 장치는 외부로부터 데이터를 입력받을 때, 어드레스와 명령신호 및 데이터를 동시에 입력받는다. 이는 불휘발성 메모리 장치가 데이터를 순차적으로 입력받거나 순차적으로 출력하는 특성이 반영된 것이다.
이러한 특성상 불휘발성 메모리 장치는 외부로부터 스타트 컬럼 어드레스만 내부 클럭(CK4CNT)이 토글할때 마다 컬럼 어드레스를 증가시킨다.
도 1은 종래 기술에 따른 반도체 메모리 장치의 데이터 입출력 타이밍을 나타내는 파형도이다.
도 1을 참조하면, 반도체 메모리 장치는 데이터 입출력 동작시 클럭(CLK)을 이용하여 생성한 데이터 스트로브 신호(DQS)의 라이징(riging) 및 폴링(falling) 타이밍에 입출력 데이터가 동기되어 입출력된다. 즉 입출력 데이터는 언제나 라이징 타이밍과 폴링 타이밍이 하나의 묶음으로 입출력된다. 따라서 불휘발성 메모리 장치의 데이터 입출력 동작은 고속화 동작을 위하여 클럭을 내부적으로 라이징 클럭과 폴링 클럭으로 분기시켜 클럭의 라이징 타이밍 때 입출력되는 데이터와 클럭의 폴링 타이밍 때 입출력되는 데이터로 구분하고 이들을 각각 서로 다른 데이터 라인으로 입출력 동작을 수행한다.
또한, 컬럼 어드레스는 데이터가 라이징 타이밍 및 폴링 타이밍에 입출력되는 데이터가 하나의 쌍으로 정의되므로, 언제나 0/1, 2/3, 4/5...와 같이 이븐 및 오드 어드레스 하나의 쌍을 이루게 된다. 즉, 라이징 타이밍에 동기된 데이터는 이븐 컬럼 어드레스 폴링 타이밍에 동기된 데이터는 오드 컬럼 어드레스가 할당된다. 따라서 컬럼 어드레스 카운터는 라이징 및 폴링 타이밍에서 모두 어드레스를 카운트하지 않고 라이징 타이밍에서만 카운팅 동작을 수행한 후 내부적으로 라이징 타이밍과 폴링 타이밍에 동기된 데이터들에 이븐 및 오드 컬럼 어드레스를 할당한다. 이로 인하여 컬럼 카운터는 입출력되는 데이터의 절반만 어드레스 카운팅 동작을 하게 되므로 카운팅 속도 마진을 확보할 수 있다.
도 2a 및 도 2b는 종래 기술에 따른 데이터 입출력 동작시 컬럼 어드레스 카운팅 동작을 설명하기 위한 신호들의 파형도이다.
도 2a를 참조하면, 클럭의 주기가 긴 경우 현재의 컬럼 어드레스가 '0'이고 다음 어드레스가 '2'인 상태에서 초기 스타트 어드레스를 입력받아 카운팅 동작을 수행하게 되면, 카운팅 클럭(CK4CNT)의 폴링 타이밍인 1-1에서 카운팅 동작을 수행하여 현재 컬럼 어드레스로 출력한다. 또한, 2-1 타이밍에서 다음 컬럼 어드레스를 카운팅된 컬럼 어드레스로 출력한다. 컬럼 카운터는 카운팅 동작을 시작하기 전부터 현재 컬럼 어드레스와 다음 컬럼 어드레스를 미리 카운팅해 놓기 때문에 두 번째 컬럼 어드레스까지는 카운팅 동작 없이 바로 컬럼 어드레스를 출력한다. 이 후 3-1 타이밍에서부터는 카운팅 클럭(CK4CNT)의 폴링 타이밍을 카운팅하여 컬럼 어드레스를 출력한다. 카운팅 클럭(CK4CNT)의 주기가 긴 경우 상술한 컬럼 어드레스의 카운팅 동작은 카운팅 동작의 마진이 충분하다.
도 2b를 참조하면, 클럭의 주기가 짧은 경우, 카운팅 클럭(CK4CNT)의 폴링 타이밍인 1-2에서 카운팅 동작을 수행하여 현재 컬럼 어드레스로 출력한다. 또한, 2-2 타이밍에서 다음 컬럼 어드레스를 카운팅된 컬럼 어드레스로 출력한다. 그러나 카운팅 동작을 수행하여 카운팅된 컬럼 어드레스를 출력하는 3-2 타이밍에서는 카운팅 클럭(CK4CNT)의 클럭 주기가 짧아 카운팅 동작을 마친 시점이 카운팅 클럭(CK4CNT)의 폴링 타이밍을 지나쳐버리게 된다. 이로 인하여 컬럼 어드레스가 정상적으로 카운팅되지 못하는 문제점이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 외부에서 입력되는 다수의 어드레스 신호 중 일부 어드레스 신호에 응답하여 카운팅 클럭이 설정된 횟수만큼 토글할 때마다 토글되는 마스크 클럭을 생성함으로써, 컬럼 어드레스의 카운팅 동작시 카운팅 클럭을 카운팅하여 컬럼 어드레스를 출력하되 카운팅 클럭이 설정된 횟수만큼 토글될 때마다 카운팅 마스크 클럭에 의해 컬럼 어드레스 중 최상위 비트를 증가시켜 카운팅 동작의 마진을 확보하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로를 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 메모리 장치의 컬럼 어드레스 카운터 회로는 내부 클럭이 설정된 횟수만큼 토글할 때마다 토글되는 마스크 클럭을 생성하기 위한 클럭 마스크 회로, 및 상기 내부 클럭을 카운팅하여 스타트 컬럼 어드레스를 증가시킨 컬럼 어드레스를 생성하되, 상기 컬럼 어드레스의 최상위 비트는 상기 마스크 클럭에 따라 증가되도록 구성된 컬럼 어드레스 카운터부를 포함한다.
상기 클럭 마스크 회로는 외부에서 입력되는 다수의 어드레스 신호 중 일부 어드레스 신호에 응답하여 상기 마스크 클럭을 생성한다.
상기 클럭 마스크 회로는 상기 일부 어드레스 신호를 디코딩하여 다수의 디코딩 어드레스 신호를 출력하는 디코더와, 상기 다수의 디코딩 어드레스 신호와 커런트 스테이트에 응답하여 넥스트 마스크 및 넥스트 스테이트를 설정하여 출력하기 위한 클럭 스테이트부와, 상기 넥스트 마스크 및 넥스트 스테이트를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 커런트 마스크 및 상기 커런트 스테이트를 생성하기 위한 클럭 마스크부, 및 상기 커런트 마스크 및 상기 내부 클럭에 응답하여 상기 마스크 클럭을 생성하기 위한 마스크 클럭 출력부를 포함 한다.
상기 디코더는 상기 일부 어드레스 신호 및 상기 일부 어드레스 신호들의 반전 신호를 서로 논리 조합하여 상기 다수의 디코딩 어드레스 신호를 각각 출력하기 위한 다수의 논리 게이트를 포함한다.
상기 클럭 스테이트부 상기 다수의 디코딩 어드레스 신호를 판단하여 넥스트 마스크 및 넥스트 스테이트 값을 설정한다.
상기 클럭 마스크부는 상기 넥스트 스테이트를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 상기 커런트 스테이트로 출력하기 위한 제1 플립 플랍부, 및 상기 넥스트 마스크를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 상기 커런트 마스크로 출력하기 위한 제2 플립 플랍부를 포함한다.
상기 마스크 클럭 출력부는 상기 내부 클럭과 상기 카운팅 마스크를 논리 조합하여 상기 마스크 클럭을 생성하기 위한 논리 게이트를 포함한다.
상기 컬럼 어드레스 카운터부는 상기 내부 클럭을 카운팅하여 상기 컬럼 어드레스 중 상기 최상위 비트를 제외한 나머지 비트를 출력하기 위한 제1 카운터부, 및 상기 마스크 클럭을 카운팅하여 상기 컬럼 어드레스의 상기 최상위 비트를 증가시키기 위한 제2 카운터부를 포함한다.
본 발명의 일실시 예에 따르면, 외부에서 입력되는 다수의 어드레스 신호 중 일부 어드레스 신호에 응답하여 카운팅 클럭이 설정된 횟수만큼 토글할 때마다 토글되는 마스크 클럭을 생성함으로써, 컬럼 어드레스의 카운팅 동작시 카운팅 클럭을 카운팅하여 컬럼 어드레스를 출력하되 카운팅 클럭이 설정된 횟수만큼 토글될 때마다 카운팅 마스크 클럭에 의해 컬럼 어드레스 중 최상위 비트를 증가시켜 카운팅 동작의 마진을 확보할 수 있다.
도 1은 종래 기술에 따른 반도체 메모리 장치의 데이터 입출력 타이밍을 나타내는 파형도이다.
도 2a 및 도 2b는 종래 기술에 따른 데이터 입출력 동작시 컬럼 어드레스 카운팅 동작을 설명하기 위한 신호들의 파형도이다.
도 3은 본 발명의 일실시 예에 따른 반도체 메모리 장치의 컬럼 어드레스 카운터 회로의 구성도이다.
도 4는 도 3에 도시된 디코더의 상세 회로도이다.
도 5는 도 3에 도시된 클럭 마스크부의 상세 회로도이다.
도 6은 도 3에 도시된 마스크 신호 출력부의 상세 회로도이다.
도 7은 도 3에 도시된 컬럼 어드레스 카운터부의 상세 회로도이다.
도 8a 내지 도 8d는 본 발명의 일실시 예에 따른 컬럼 어드레스 카운터 회로의 동작을 설명하기 위한 신호들의 파형도이다.
도 9는 도 3에 도시된 클럭 스테이부의 동작을 설명하기 위한 알고리즘이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 일실시 예에 따른 반도체 메모리 장치의 컬럼 어드레스 카운터 회로의 구성도이다.
도 3을 참조하면, 반도체 메모리 장치의 컬럼 어드레스 카운터 회로(100)는 디코더(110), 클럭 스테이트부(120), 클럭 마스크부(130), 카운팅 마스크 클럭 출력부(140), 및 컬럼 어드레스 카운터부(150)를 포함한다.
디코더(110)는 외부에서 입력되는 다수의 어드레스 신호(AX<12:0>) 중 어드레스 신호(AX<2:1>)에 따라 현재의 어드레스를 플래그(Flag) 형태로 출력한다. 클럭 스테이트부(120)는 디코더(110)에서 출력된 플래그 형태의 어드레스 디코딩 신호들(AX00 내지 AX11)에 응답하여 몇 번째 클럭을 마스크 클럭 신호로 출력하여야 하는지를 설정하는 넥스트 마스크 신호(NEXT MASK)를 생성한다. 즉, 디코더(110)에서 출력된 플래그 형태의 어드레스 디코딩 신호들(AX00 내지 AX11)와 클럭 마스크부에서 출력된 커런트 스테이트(CURRENT STATE<2:0>)에 응답하여 넥스트 마스크 신호(NEXT MASK) 및 넥스트 스테이트(NEXT<2:0>)를 출력한다. 클럭 마스크부(130)는 클럭 스테이트부(120)에서 출력된 넥스트 마스크(NEXT MASK)를 받아 순차적으로 커런트 스테이트를 진행시키면서 넥스트 마스크(NEXT MASK)를 커런트 마스크(CURRENT MASK)로 정렬해준다. 카운팅 마스크 클럭 출력부(140)는 클럭 마스크부(130)에서 출력된 커런트 마스크 신호(CURRENT MASK)와 카운팅 클럭(CK4CNT)에 따라 카운팅 마스크 클럭(CK4CNT MASK)을 출력한다. 컬럼 어드레스 카운터부(150)는 카운팅 클럭(CK4CNT)을 카운팅하여 스타트 컬럼 어드레스를 증가시킨 컬럼 어드레스를 생성하되, 컬럼 어드레스의 최상위 비트는 카운팅 마스크 클럭(CK4CNT MASK)에 따라 증가시킨다.
컬럼 어드레스 카운터 회로(100)는 외부에서 입력되는 다수의 어드레스 신호(AX<12:0>) 중 어드레스 신호(AX<2:1>)에 따라 토글하는 카운팅 클럭(CK4CNT) 중 몇 번째 클럭을 카운팅 마스크 클럭(CK4CNT MASK)으로 대체하여 카운팅되는지에 대한 커런트 마스크(CURRENT MASK)를 생성하고, 카운팅 클럭(CK4CNT)을 이용하여 초기 컬럼 어드레스를 카운팅하여 컬럼 어드레스를 생성하되, 설정된 클럭에서는 커런트 마스크 신호(CURRENT MASK)를 이용하여 생성한 카운팅 마스크 클럭(CK4CNT MASK)을 이용하여 카운팅 동작을 실행함으로써, 카운팅 동작의 마진을 확보할 수 있다.
도 4는 도 3에 도시된 디코더의 상세 회로도이다.
도 3을 참조하면 디코더(110)는 외부에서 입력되는 다수의 어드레스 신호(AX<12:0>) 중 어드레스 신호(AX<2:1>)에 응답하여 다수의 어드레스 디코딩 신호(AX00, AX01, AX10 및 AX11)를 출력한다.
디코더(110)는 다수의 인버터(IV1 및 IV2) 및 다수의 노어 게이트(NOR1 내지 NOR4)를 포함한다. 인버터(IV1) 및 인버터(IV2)는 어드레스 신호(AX<1>) 및 어드레스 신호(AX<2>)를 각각 반전시켜 출력한다. 노어 게이트(NOR1)는 어드레스 신호(AX<1>)와 어드레스 신호(AX<2>)에 응답하여 어드레스 디코딩 신호(AX00)를 출력한다. 노어 게이트(NOR2)는 어드레스 신호(AX<1>)와 인버터(IV2)의 출력 신호에 응답하여 어드레스 디코딩 신호(AX01)를 출력한다. 노어 게이트(NOR3)는 인버터(IV1)의 출력 신호와 어드레스 신호(AX<2>)에 응답하여 어드레스 디코딩 신호(AX10)를 출력한다. 노어 게이트(NOR4)는 인버터(IV1) 및 인버터(IV2)의 출력 신호들에 응답하여 어드레스 디코딩 신호(AX11)를 출력한다.
도 5는 도 3에 도시된 클럭 마스크부의 상세 회로도이다.
클럭 마스크부(130)는 클럭 스테이트부(120)에서 출력된 넥스트 마스크(NEXT MASK)를 카운팅 클럭(CK4CNT)에 동기시켜 커런트 마스크(CURRENT MASK)를 출력하고, 넥스트 스테이트(NEXT STATE<2:0>)를 카운팅 클럭(CK4CNT)을 반전시킨 클럭에 동기시켜 커런트 스테이트(CURRENT STATE<2:0>)로 출력한다.
클럭 마스크부(130)는 제1 내지 제4 플립플랍을 포함한다. 제1 플립플랍(131)은 컬럼 카운터 회로의 동작 구간에서 활성화되는 컬럼 카운터 인에이블 신호(CNCOLEN)에 응답하여 활성화되고, 입력되는 넥스트 스테이트(NEXT STATE<1>)를 카운팅 클럭(CK4CNT)을 반전시킨 클럭에 동기시켜 커런트 스테이트(CURRENT STATE<1>)로 출력한다. 제2 플립플랍(132)은 컬럼 카운터 인에이블 신호(CNCOLEN)에 응답하여 활성화되고, 입력되는 넥스트 스테이트(NEXT STATE<2>)를 카운팅 클럭(CK4CNT)을 반전시킨 클럭에 동기시켜 커런트 스테이트(CURRENT STATE<2>)로 출력한다. 제3 플립플랍(133)은 컬럼 카운터 인에이블 신호(CNCOLEN)에 응답하여 활성화되고, 입력되는 넥스트 스테이트(NEXT STATE<0>)를 카운팅 클럭(CK4CNT)을 반전시킨 클럭에 동기시켜 커런트 스테이트(CURRENT STATE<0>)로 출력한다. 제4 플립플랍(134)은 컬럼 카운터 인에이블 신호(CNCOLEN)에 응답하여 활성화되고, 입력되는 넥스트 마스크(NEXT MASK)를 카운팅 클럭(CK4CNT)을 반전시킨 클럭에 동기시켜 커런트 마스크(CURRENT MASK)로 출력한다.
도 6은 도 3에 도시된 카운팅 마스크 클럭 출력부의 상세 회로도이다.
카운팅 마스크 클럭 출력부(140)는 카운팅 클럭(CK4CNT)과 클럭 마스크부(130)에서 출력된 커런트 마스크 신호(CURRENT MASK)에 응답하여 카운팅 마스크 클럭(CK4CNT MASK)을 출력한다.
카운팅 마스크 클럭 출력부(140)는 인버터(IV11) 및 노어 게이트(NOR11)를 포함한다. 인버터(IV11)는 카운팅 클럭(CK4CNT)을 반전하여 출력한다. 노어 게이트(NOR11)는 인버터(IV11)의 출력 신호와 커런트 마스크 신호(CURRENT MASK)를 논리 조합하여 카운팅 마스크 클럭(CK4CNT MASK)을 출력한다.
도 7은 도 3에 도시된 컬럼 어드레스 카운터부의 상세 회로도이다.
컬럼 어드레스 카운터부(150)는 카운팅 클럭(CK4CNT)과 클럭 카운팅 마스크 클럭(CK4CNT MASK)을 카운팅하여 컬럼 어드레스 신호들(Col Address<3:0>)를 출력한다.
컬럼 어드레스 카운터부(150)는 앤드 게이트(AND1 및 AND2) 및 제1 내지 제4 카운터(151 내지 154)를 포함한다. 제1 카운터(151)는 카운터 인에이블 신호(COUNTER_EN)에 응답하여 활성화되고, 입력되는 카운팅 클럭(CK4CNT)을 카운팅하여 컬럼 어드레스 신호(Col_Address<0>)를 출력한다. 앤드 게이트(AND1)는 제1 카운터(151)에서 출력된 컬럼 어드레스 신호(Col_Address<0>)와 카운터 인에이블 신호(COUNTER_EN)를 논리 조합하여 출력 신호를 제2 카운터(152)로 출력한다. 제2 카운터(152)는 앤드 게이트(AND1)의 출력 신호에 응답하여 활성화되고, 입력되는 카운팅 클럭(CK4CNT)을 카운팅하여 컬럼 어드레스 신호(Col_Address<1>)를 출력한다. 앤드 게이트(AND2)는 제2 카운터(152)에서 출력된 컬럼 어드레스 신호(Col_Address<1>)와 카운터 인에이블 신호(COUNTER_EN)를 논리 조합하여 출력 신호를 제3 카운터(153)로 출력한다. 제3 카운터(153)는 앤드 게이트(AND2)의 출력 신호에 응답하여 활성화되고, 입력되는 카운팅 클럭(CK4CNT)을 카운팅하여 컬럼 어드레스 신호(Col_Address<2>)를 출력한다. 제4 카운터(154)는 카운터 인에이블 신호(COUNTER_EN)에 응답하여 활성화되고, 입력되는 카운팅 마스크 클럭(CK4CNT MASK)을 카운팅하여 컬럼 어드레스 신호(Col_Address<3>)를 출력한다. 컬럼 어드레스 신호 중 컬럼 어드레스 신호(Col_Address<3>)는 최상위 비트이다.
즉, 컬럼 어드레스 카운터부(150)의 제1 내지 제3 카운터(151 내지 153)는 입력되는 카운팅 클럭(CK4CNT)을 순차적으로 카운팅하여 컬럼 어드레스 신호(Col_Address<2:0>)를 출력하고, 제4 카운터(154)는 카운팅 마스크 클럭(CK4CNT MASK)을 카운팅하여 최상위 컬럼 어드레스 비트인 컬럼 어드레스 신호(Col_Address<3>)를 출력한다.
본 발명의 실시 예에서는 다수의 카운터가 직렬 연결된 직렬 구조의 카운터 회로를 구현하였으나 다수의 카운터를 병렬 구조로 연결된 병렬 구조의 카운터 회로를 이용하여 구현할 수 있다.
도 8a 내지 도 8d는 본 발명의 일실시 예에 따른 컬럼 어드레스 카운터 회로의 동작을 설명하기 위한 신호들의 파형도이다.
도 8a는 외부에서 입력되는 어드레스 신호(AX<2:1>)가 "00"인 경우, 도 8b는 외부에서 입력되는 어드레스 신호(AX<2:1>)가" 01"인 경우, 도 8c는 외부에서 입력되는 어드레스 신호(AX<2:1>)가 "10" 인 경우, 도 8d는 외부에서 입력되는 어드레스 신호(AX<2:1>)가 "11"인 경우를 나타낸다.
도 9는 도 3에 도시된 클럭 스테이부의 동작을 설명하기 위한 알고리즘이다.
도 3 내지 도 9를 참조하여 본 발명의 실시 예에 따른 반도체 메모리 장치의 컬럼 어드레스 카운터 회로의 동작을 설명하면 다음과 같다.
외부에서 입력되는 어드레스 신호(AX<2:1>)가 "00"인 경우, 디코더(110)에서 출력되는 어드레스 디코딩 신호(AX00)를 하이 레벨로 출력하고, 나머지 어드레스 디코딩 신호(AX01, AX10, AX11)는 로우 레벨로 출력된다.
도 8a를 참조하면, 어드레스 신호(AX<2:1>)가 "00"인 경우 컬럼 카운팅 신호의 1번, 2번, 3번 클럭은 마스킹되어야 하고 4번 클럭은 배제되어야 한다.
클럭 스테이트부(120)는 디코더(110)에서 출력되는 어드레스 디코딩 신호(AX00 내지 AX11)의 상태에 따라 넥스트 마스크(NEXT MASK) 및 넥스트 스테이트(NEXT STATE)를 진행시키고, 클럭 마스크부(130)는 카운팅 클럭(CK4CNT)의 폴링 타이밍에 커런트 마스크(CURRENT MASK)와 커런트 스테이트(CURRENT STATE)를 증가시켜 갱신한다. 이 후, 클럭 스테이트부(120)는 다시 어드레스 디코딩 신호(AX00 내지 AX11)의 상태를 판별하여 상술한 동작을 반복한다.
이를 좀더 상세하게 설명하면, 클럭 스테이트부(120)는 커런트 스테이트(CURRENT STATE) 및 커런트 마스크(CURRENT MASK)를 각각 '000' 및 '1'로 설정한다(S110). 이 후, 디코더(110)에서 출력된 어드레스 디코딩 신호(AX11)의 값을 판단(S120)하게 되는데 어드레스 디코딩 신호(AX11)가 '0'이므로 넥스트 마스크(NEXT MASK) 및 넥스트 스테이트(NEXT STATE)를 '1' 및 '001'로 설정하고(S130), 커런트 스테이트(CURRENT STATE)를 '001'로 설정한다(S140). 이 후, 디코더(110)에서 출력된 어드레스 디코딩 신호(AX10)의 값을 판단(S150)하게 되는데 어드레스 디코딩 신호(AX10)가 '0'이므로 넥스트 스테이트(NEXT STATE)를 '010'로 설정하고(S160), 커런트 스테이트(CURRENT STATE)를 '010'로 설정한다(S170). 이 후, 디코더(110)에서 출력된 어드레스 디코딩 신호(AX01)의 값을 판단(S180)하게 되는데 어드레스 디코딩 신호(AX01)가 '0'이므로 넥스트 스테이트(NEXT STATE)를 '011'로 설정하고(S190), 커런트 스테이트(CURRENT STATE)를 '011'로 설정한다(S200). 디코더(110)에서 출력된 어드레스 디코딩 신호(AX00)의 값이 '0'으로 판단되면(S210), 넥스트 마스크(NEXT MASK) 및 넥스트 스테이트(NEXT STATE)를 '0' 및 '100'으로 설정한다(S220). 이 후, 순차적으로 커런트 스테이트(CURRENT STATE) 및 넥스트 커런트(NEXT CURRENT)의 값을 증가시켜 설정한다. 즉, 어드레스 신호(AX<2:1>)가 "00"인 경우 어드레스 디코딩 신호(AX11)는 1’이 아니므로, 넥스트 마스크 신호(NEXT MASK)는 '1’, 넥스트 스테이트(NEXT STATE)는 "001”인 상태로 대기하다가 첫 번째 카운팅 클럭(CK4CNT)의 폴링 타이밍에 커런트 스테이트(CURRENT STATE)는 “001”로 커런트 마스크(CURRENT MASK)는 ‘1’이 된다. 또한, 어드레스 디코딩 신호(AX10, AX01)도 1이 아니므로 추가로 두 번의 카운팅 클럭(CK4CNT)의 폴링 타이밍이 지난 후 커런트 스테이트(CURRENT SATE)는 "011", 커런트 마스크(CURRENT MASK)는 ‘1’이 된다. 그리고 어드레스 디코딩 신호(AX00)는 ‘1’이므로, 넥스트 마스크(NEXT_MASK)는 ‘0’이 되고, 넥스트 스테이트(NEXT STATE)는 “100”이 된다. 그리고 카운팅 클럭(CK4CNT)의 4번째 폴링 타이밍 시 커런트 마스크(CURRENT MASK)는 ‘0’이 되어 마스킹하던 클럭 카운팅 신호(CK4CNT)를 풀게 된다.
카운팅 마스크 클럭 출력부(140)는 카운팅 클럭(CK4CNT)과 클럭 마스크부(130)에서 출력된 커런트 마스크 신호(CURRENT MASK)에 응답하여 카운팅 마스크 클럭(CK4CNT MASK)을 출력한다.
컬럼 어드레스 카운터부(150)의 제1 내지 제3 카운터(151 내지 153)는 입력되는 카운팅 클럭(CK4CNT)을 순차적으로 카운팅하여 컬럼 어드레스 신호(Col_Address<2:0>)를 출력하고, 제4 카운터(154)는 카운팅 마스크 클럭(CK4CNT MASK)을 카운팅하여 컬럼 어드레스 신호(Col_Address<0>)를 출력한다. 즉, 제1 내지 제3 카운터(151 내지 153)는 카운팅 클럭(CK4CNT)의 제1 내지 제3 클럭을 카운팅하여 컬럼 어드레스 신호(Col_Address<2:0>)를 출력하고 제4 클럭이 토글하는 타이밍에서는 제4 카운터(154)가 카운팅 마스크 클럭(CK4CNT MASK)을 카운팅하여 최상위 컬럼 어드레스 비트인 컬럼 어드레스 신호(Col_Address<3>)를 출력한다. 따라서 컬럼 어드레스 카운터부(150)의 카운팅 동작시 3번째 클럭을 카운팅 한 후, 한 번의 클럭 마진 동안 5번째 클럭의 카운팅 동작을 준비할 수 있어 전체 마진의 1/4 확보된다.
110 : 디코더 120 : 클럭 스테이트부
130 : 클럭 마스크부 140 : 카운팅 마스크 클럭 출력부
150 : 컬럼 어드레스 카운터부

Claims (17)

  1. 내부 클럭이 설정된 횟수만큼 토글할 때마다 토글되는 마스크 클럭을 생성하기 위한 클럭 마스크 회로; 및
    상기 내부 클럭을 카운팅하여 스타트 컬럼 어드레스를 증가시킨 컬럼 어드레스를 생성하되, 상기 컬럼 어드레스의 최상위 비트는 상기 마스크 클럭에 따라 증가되도록 구성된 컬럼 어드레스 카운터부를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  2. 제 1 항에 있어서,
    상기 클럭 마스크 회로는 외부에서 입력되는 다수의 어드레스 신호 중 일부 어드레스 신호에 응답하여 상기 마스크 클럭을 생성하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  3. 제 2 항에 있어서,
    상기 클럭 마스크 회로는 상기 일부 어드레스 신호를 디코딩하여 다수의 디코딩 어드레스 신호를 출력하는 디코더;
    상기 다수의 디코딩 어드레스 신호와 커런트 스테이트에 응답하여 넥스트 마스크 및 넥스트 스테이트를 설정하여 출력하기 위한 클럭 스테이트부;
    상기 넥스트 마스크 및 넥스트 스테이트를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 커런트 마스크 및 상기 커런트 스테이트를 생성하기 위한 클럭 마스크부; 및
    상기 커런트 마스크 및 상기 내부 클럭에 응답하여 상기 마스크 클럭을 생성하기 위한 마스크 클럭 출력부를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  4. 제 3 항에 있어서,
    상기 디코더는 상기 일부 어드레스 신호 및 상기 일부 어드레스 신호들의 반전 신호를 서로 논리 조합하여 상기 다수의 디코딩 어드레스 신호를 각각 출력하기 위한 다수의 논리 게이트를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  5. 제 3 항에 있어서,
    상기 클럭 스테이트부 상기 다수의 디코딩 어드레스 신호를 판단하여 넥스트 마스크 및 넥스트 스테이트 값을 설정하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  6. 제 3 항에 있어서,
    상기 클럭 마스크부는 상기 넥스트 스테이트를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 상기 커런트 스테이트로 출력하기 위한 제1 플립 플랍부; 및
    상기 넥스트 마스크를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 상기 커런트 마스크로 출력하기 위한 제2 플립 플랍부를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  7. 제 3 항에 있어서,
    상기 마스크 클럭 출력부는 상기 내부 클럭과 상기 카운팅 마스크를 논리 조합하여 상기 마스크 클럭을 생성하기 위한 논리 게이트를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  8. 제 1 항에 있어서,
    상기 컬럼 어드레스 카운터부는 상기 내부 클럭을 카운팅하여 상기 컬럼 어드레스 중 상기 최상위 비트를 제외한 나머지 비트를 출력하기 위한 제1 카운터부; 및
    상기 마스크 클럭을 카운팅하여 상기 컬럼 어드레스의 상기 최상위 비트를 증가시키기 위한 제2 카운터부를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  9. 제 8 항에 있어서,
    상기 제1 카운터부는 카운터 인에이블 신호에 응답하여 활성화되고, 상기 내부 클럭을 카운팅하여 출력하는 제1 카운터;
    상기 제1 카운터의 출력 신호와 상기 카운터 인에이블 신호를 논리 조합하기 위한 제1 논리 게이트;
    상기 제1 논리 게이트의 출력 신호에 응답하여 활성화되고, 상기 내부 클럭을 카운팅하여 출력하는 제2 카운터;
    상기 제2 카운터의 출력 신호와 상기 카운터 인에이블 신호를 논리 조합하기 위한 제2 논리 게이트; 및
    상기 제2 논리 게이트의 출력 신호에 응답하여 활성화되고, 상기 내부 클럭을 카운팅하여 상기 컬럼 어드레스를 출력하기 위한 제3 카운터를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  10. 다수의 디코딩 어드레스 신호와 커런트 스테이트에 응답하여 넥스트 마스크 및 넥스트 스테이트를 설정하여 출력하기 위한 클럭 스테이트부;
    상기 넥스트 마스크 및 넥스트 스테이트를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 커런트 마스크 및 상기 커런트 스테이트를 생성하기 위한 클럭 마스크부;
    상기 커런트 마스크 및 상기 내부 클럭에 응답하여 상기 마스크 클럭을 생성하기 위한 마스크 클럭 출력부; 및
    상기 내부 클럭을 카운팅하여 스타트 컬럼 어드레스를 증가시킨 컬럼 어드레스를 생성하되, 상기 컬럼 어드레스의 최상위 비트는 상기 마스크 클럭에 따라 증가되도록 구성된 컬럼 어드레스 카운터부를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  11. 제 10 항에 있어서,
    외부에서 입력되는 다수의 어드레스 신호 중 일부를 디코딩하여 상기 다수의 디코딩 어드레스 신호를 출력하기 위한 디코더를 더 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  12. 제 11 항에 있어서,
    상기 디코더는 상기 일부 어드레스 신호 및 상기 일부 어드레스 신호들의 반전 신호를 서로 논리 조합하여 상기 다수의 디코딩 어드레스 신호를 각각 출력하기 위한 다수의 논리 게이트를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  13. 제 10 항에 있어서,
    상기 클럭 스테이트부 상기 다수의 디코딩 어드레스 신호를 판단하여 넥스트 마스크 및 넥스트 스테이트 값을 설정하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  14. 제 10 항에 있어서,
    상기 클럭 마스크부는 상기 넥스트 스테이트를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 상기 커런트 스테이트로 출력하기 위한 제1 플립 플랍부; 및
    상기 넥스트 마스크를 상기 내부 클럭을 반전시킨 클럭에 동기시켜 상기 커런트 마스크로 출력하기 위한 제2 플립 플랍부를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  15. 제 10 항에 있어서,
    상기 마스크 클럭 출력부는 상기 내부 클럭과 상기 카운팅 마스크를 논리 조합하여 상기 마스크 클럭을 생성하기 위한 논리 게이트를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  16. 제 10 항에 있어서,
    상기 컬럼 어드레스 카운터부는 상기 내부 클럭을 카운팅하여 상기 컬럼 어드레스 중 상기 최상위 비트를 제외한 나머지 비트를 출력하기 위한 제1 카운터부; 및
    상기 마스크 클럭을 카운팅하여 상기 컬럼 어드레스의 상기 최상위 비트를 증가시키기 위한 제2 카운터부를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
  17. 제 16 항에 있어서,
    상기 제1 카운터부는 카운터 인에이블 신호에 응답하여 활성화되고, 상기 내부 클럭을 카운팅하여 출력하는 제1 카운터;
    상기 제1 카운터의 출력 신호와 상기 카운터 인에이블 신호를 논리 조합하기 위한 제1 논리 게이트;
    상기 제1 논리 게이트의 출력 신호에 응답하여 활성화되고, 상기 내부 클럭을 카운팅하여 출력하는 제2 카운터;
    상기 제2 카운터의 출력 신호와 상기 카운터 인에이블 신호를 논리 조합하기 위한 제2 논리 게이트; 및
    상기 제2 논리 게이트의 출력 신호에 응답하여 활성화되고, 상기 내부 클럭을 카운팅하여 상기 컬럼 어드레스를 출력하기 위한 제3 카운터를 포함하는 반도체 메모리 장치의 컬럼 어드레스 카운터 회로.
KR1020100139180A 2010-12-30 2010-12-30 반도체 메모리 장치의 컬럼 어드레스 카운터 회로 KR20120077280A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100139180A KR20120077280A (ko) 2010-12-30 2010-12-30 반도체 메모리 장치의 컬럼 어드레스 카운터 회로
US13/332,021 US8854917B2 (en) 2010-12-30 2011-12-20 Column address counter circuit of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139180A KR20120077280A (ko) 2010-12-30 2010-12-30 반도체 메모리 장치의 컬럼 어드레스 카운터 회로

Publications (1)

Publication Number Publication Date
KR20120077280A true KR20120077280A (ko) 2012-07-10

Family

ID=46380686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139180A KR20120077280A (ko) 2010-12-30 2010-12-30 반도체 메모리 장치의 컬럼 어드레스 카운터 회로

Country Status (2)

Country Link
US (1) US8854917B2 (ko)
KR (1) KR20120077280A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140082173A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 어드레스 카운팅 회로 및 이를 이용한 반도체 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850368A (en) * 1995-06-01 1998-12-15 Micron Technology, Inc. Burst EDO memory address counter
US6532180B2 (en) * 2001-06-20 2003-03-11 Micron Technology, Inc. Write data masking for higher speed DRAMs
KR20070002821A (ko) 2005-06-30 2007-01-05 주식회사 하이닉스반도체 컬럼 어드레스 카운트 회로
JP4869011B2 (ja) * 2006-09-29 2012-02-01 富士通セミコンダクター株式会社 メモリシステム
US7826299B2 (en) * 2008-04-21 2010-11-02 Infineon Technologies Ag Method and apparatus for operating maskable memory cells

Also Published As

Publication number Publication date
US20120170398A1 (en) 2012-07-05
US8854917B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
US7016237B2 (en) Data input circuit and method for synchronous semiconductor memory device
US20060104150A1 (en) Semiconductor memory device
US8320205B2 (en) Semiconductor memory device, semiconductor system including the semiconductor memory device, and method for operating the semiconductor memory device
US7843743B2 (en) Data output circuit for semiconductor memory apparatus
US8462568B2 (en) Command latency systems and methods
US10802721B2 (en) Memory devices configured to latch data for output in response to an edge of a clock signal generated in response to an edge of another clock signal
US6188640B1 (en) Data output circuits for semiconductor memory devices
TWI230941B (en) Circuit and method for generating mode register set code
US20040252564A1 (en) Test mode flag signal generator of semiconductor memory device
KR20120077280A (ko) 반도체 메모리 장치의 컬럼 어드레스 카운터 회로
TWI540429B (zh) 半導體記憶體裝置及操作其之方法
WO2023231263A1 (zh) 一种刷新地址产生电路
KR20120119348A (ko) 지연회로 및 메모리의 레이턴시 제어회로 및 신호 지연 방법
US10068627B2 (en) Semiconductor integrated circuit including CAS latency setting circuit
US20100142296A1 (en) Semiconductor memory device and delay locked loop control method thereof
KR101221234B1 (ko) 반도체 메모리 장치의 컬럼 어드레스 회로 및 컬럼 어드레스 생성 방법
US7813217B2 (en) Semiconductor memory device and method for operating the same
JP2009124532A (ja) 半導体集積回路
JP4767462B2 (ja) カラムアドレスバッファ装置
US6356504B1 (en) Address generating and decoding circuit for use in a burst-type and high-speed random access memory device which has a single data rate and a double data rate scheme
US7755969B2 (en) Address receiving circuit for a semiconductor apparatus
KR100976406B1 (ko) 플립플롭 및 그를 포함하는 반도체 메모리 장치
KR100903384B1 (ko) 반도체 메모리 장치와 그의 구동 방법
JP2018055330A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee