KR20120074181A - Method of manufacturing a solar cell - Google Patents

Method of manufacturing a solar cell Download PDF

Info

Publication number
KR20120074181A
KR20120074181A KR1020110074934A KR20110074934A KR20120074181A KR 20120074181 A KR20120074181 A KR 20120074181A KR 1020110074934 A KR1020110074934 A KR 1020110074934A KR 20110074934 A KR20110074934 A KR 20110074934A KR 20120074181 A KR20120074181 A KR 20120074181A
Authority
KR
South Korea
Prior art keywords
layer
thin film
film layer
electrode layer
lower electrode
Prior art date
Application number
KR1020110074934A
Other languages
Korean (ko)
Other versions
KR101277109B1 (en
Inventor
오종석
박완우
정종엽
황재군
한덕우
이석진
Original Assignee
주식회사 아바코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아바코 filed Critical 주식회사 아바코
Publication of KR20120074181A publication Critical patent/KR20120074181A/en
Application granted granted Critical
Publication of KR101277109B1 publication Critical patent/KR101277109B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B10/00—Integration of renewable energy sources in buildings
    • Y02B10/10—Photovoltaic [PV]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Development (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A method for manufacturing a solar cell is provided to simplify a process by reducing the number of scribe processes. CONSTITUTION: A lower electrode layer(200) is formed on a substrate(100). A first scribe area(S1) is formed by scribing one side of the lower electrode layer. A first thin film layer and a second thin film layer are formed on the lower electrode layer including the first scribe area. A light absorption layer(300) is formed by reacting the first thin film layer with the second film layer by implementing a heat treatment process. An alloy film(500) is formed between the light absorption layer and the lower electrode layer.

Description

태양 전지의 제조 방법{Method of manufacturing a solar cell}Method of manufacturing a solar cell

본 발명은 태양 전지의 제조 방법에 관한 것으로, 특히 화합물 반도체를 이용한 태양 전지의 제조 방법에 관한 것이다.
TECHNICAL FIELD This invention relates to the manufacturing method of a solar cell. Specifically, It is related with the manufacturing method of the solar cell using a compound semiconductor.

태양 전지(Solar Cell)는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심 소자이다. 태양 전지는 시계나 계산기 등 휴대용 전자기기의 전원으로 이용되거나, 건물 지붕에 설치된 소규모 분산 발전용으로부터 넓은 개활지에 설치된 산업 발전용에 이르기까지 다양한 형태로 이용되고 있다.Solar cells are key components of solar power generation that convert sunlight directly into electricity. Solar cells are used as power sources for portable electronic devices such as clocks and calculators, or in various forms, ranging from small-scale distributed generation on the roof of a building to industrial power generation on a large open ground.

태양 전지는 일반적으로 단결정 실리콘 태양 전지, 다결정 실리콘 태양 전지 및 박막 태양 전지로 분류될 수 있다. 그 중에서 단결정 및 다결정 실리콘 태양 전지에 비해 변환 효율은 낮지만, 기판의 두께를 혁신적으로 줄일 수 있고 유리 등의 저렴한 기판 상에 제조 가능하여 저가화할 수 있는 박막 태양 전지가 주목을 받고 있다.Solar cells can generally be classified into monocrystalline silicon solar cells, polycrystalline silicon solar cells and thin film solar cells. Among them, although the conversion efficiency is lower than that of monocrystalline and polycrystalline silicon solar cells, thin-film solar cells that can reduce the thickness of the substrate and can be manufactured on inexpensive substrates such as glass and can be reduced in price have attracted attention.

이러한 박막 태양 전지는 기판 상의 하부 전극층, 광 흡수층, 버퍼층, 윈도우층 및 상부 전극층이 적층된 구조를 갖는다. 또한, 광 변환층의 재료로서 변환 효율이 상대적으로 높은 CdTe, CuInGaSe2계의 화합물 반도체를 이용한 박막 태양 전지에 대한 연구가 증가하고 있다. 특히, 변환 효율이 비교적 우수한 CuInGeSe2계의 화합물 반도체를 이용하여 박막 태양 전지의 변환 효율을 더욱 증가시키기 위한 다양한 시도가 이루어지고 있다.The thin film solar cell has a structure in which a lower electrode layer, a light absorbing layer, a buffer layer, a window layer, and an upper electrode layer on a substrate are stacked. In addition, research on thin film solar cells using CdTe and CuInGaSe 2 compound semiconductors having relatively high conversion efficiency as a material for the light conversion layer is increasing. In particular, various attempts have been made to further increase the conversion efficiency of a thin film solar cell using a CuInGeSe 2 compound semiconductor having excellent conversion efficiency.

한편, 박막 태양 전지를 제조하기 위해 복수의 기계적인 스크라이빙 공정이 실시된다. 즉, 하부 전극층을 형성한 후 제 1 스크라이빙 공정을 실시하고, 광 흡수층 및 버퍼층을 형성한 후 제 2 스크라이빙 공정을 실시하며, 투명 도전 물질을 이용하여 상부 전극층을 형성한 후 제 3 스크라이빙 공정을 실시한다. 여기서, 광 흡수층은 구리, 인듐 및 갈륨의 혼합 박막을 증착한 후 셀렌 분위기에서 열처리하여 형성할 수 있다.On the other hand, a plurality of mechanical scribing processes are performed to produce thin film solar cells. That is, after forming the lower electrode layer, a first scribing process is performed, a light absorbing layer and a buffer layer are formed, a second scribing process is performed, and an upper electrode layer is formed using a transparent conductive material. Perform a scribing process. Here, the light absorbing layer may be formed by depositing a mixed thin film of copper, indium and gallium and then heat-treating in a selenium atmosphere.

이러한 태양 전지의 제조 공정에서 제 2 스크라이빙 영역은 이후 형성되는 상부 전극층이 매립되어 상부 전극층과 하부 전극층이 연결된다. 예를 들어, 한국등록특허 10-1034146호 및 한국공개특허 2011-0035797호에는 제 2 스크라이빙 영역을 형성한 후 상부 전극층으로 매립하여 상부 전극층과 하부 전극층을 연결하는 태양 전지의 제조 방법이 제시되어 있다.In the manufacturing process of such a solar cell, the second scribing region is then embedded with the upper electrode layer formed therebetween so as to connect the upper electrode layer and the lower electrode layer. For example, Korean Patent Nos. 10-1034146 and 2011-0035797 disclose a method of manufacturing a solar cell that connects an upper electrode layer and a lower electrode layer by forming a second scribing region and then filling the upper electrode layer. It is.

그런데, 투명 도전성 물질은 전기 전도도가 낮아 상부 전극층과 하부 전극층 사이에 저항이 증가하게 되고, 그에 따라 효율이 감소하게 된다. 또한, 스크라이빙 공정의 수가 증가함에 따라 발전에 이용되지 않는 데드 존(dead zone)이 증가하게 되어 효율을 감소시키게 된다. 그리고, 스크라이빙 공정과 층들의 형성 공정은 익스시투(exsitu)로 진행되기 때문에 공정 수 및 시간이 증가하게 된다.
However, the transparent conductive material has low electrical conductivity, thereby increasing resistance between the upper electrode layer and the lower electrode layer, thereby decreasing efficiency. In addition, as the number of scribing processes increases, dead zones not used for power generation increase, thereby decreasing efficiency. In addition, since the scribing process and the process of forming the layers proceed in exsitu, the number of processes and time increase.

본 발명은 상부 전극층과 하부 전극층 사이의 저항을 줄일 수 있는 태양 전지의 제조 방법을 제공한다.The present invention provides a method for manufacturing a solar cell that can reduce the resistance between the upper electrode layer and the lower electrode layer.

본 발명은 스크라이빙 공정을 줄일 수 있는 태양 전지의 제조 방법을 제공한다.The present invention provides a method of manufacturing a solar cell that can reduce the scribing process.

본 발명은 제 2 스크라이빙 공정을 실시하지 않고 제 2 스크라입 영역에 광 흡수층 형성 시 콘택층을 형성하는 태양 전지의 제조 방법을 제공한다.
The present invention provides a method of manufacturing a solar cell that forms a contact layer when forming a light absorbing layer in a second scribe region without performing a second scribing process.

본 발명의 일 양태에 따른 태양 전지의 제조 방법은 기판 상에 제 1 박막층 및 제 2 박막층을 형성하는 단계; 상기 제 2 박막층의 소정 영역을 제거하는 단계; 및 열처리 공정을 실시하여 상기 제 1 및 제 2 박막층을 반응시켜 광 흡수층을 형성하고, 상기 제 2 박막층이 제거된 영역에 콘택층을 형성하는 단계를 포함한다.A solar cell manufacturing method according to an aspect of the present invention comprises the steps of forming a first thin film layer and a second thin film layer on a substrate; Removing a predetermined region of the second thin film layer; And performing a heat treatment process to react the first and second thin film layers to form a light absorbing layer, and forming a contact layer in a region from which the second thin film layer is removed.

또한, 본 발명의 다른 양태에 따른 태양 전지의 제조 방법은 기판 상에 하부 전극층을 형성한 후 상기 하부 전극층의 소정 영역을 제거하여 제 1 스크라이브 영역을 형성하는 단계; 상기 하부 전극층을 포함한 전체 상부에 제 1 박막층 및 제 2 박막층을 형성하는 단계; 상기 제 2 박막층의 소정 영역을 제거하는 단계; 열처리 공정을 실시하여 제 1 및 제 2 박막층으로부터 광 흡수층을 형성하고 제 1 박막층으로부터 콘택층을 형성하는 단계; 전체 상부에 버퍼층, 윈도우층 및 상부 전극층을 형성하는 단계; 및 상기 상부 전극층 내지 광 흡수층의 소정 영역을 제거하여 상기 하부 전극층의 소정 영역을 노출시키는 제 2 스크라이브 영역을 형성하는 단계를 포함한다.In addition, according to another aspect of the present invention, there is provided a method of manufacturing a solar cell, after forming a lower electrode layer on a substrate, removing a predetermined region of the lower electrode layer to form a first scribe region; Forming a first thin film layer and a second thin film layer on the whole including the lower electrode layer; Removing a predetermined region of the second thin film layer; Performing a heat treatment process to form a light absorbing layer from the first and second thin film layers and a contact layer from the first thin film layer; Forming a buffer layer, a window layer, and an upper electrode layer over the entirety; And removing a predetermined region of the upper electrode layer or the light absorbing layer to form a second scribe region exposing the predetermined region of the lower electrode layer.

상기 제 1 박막층은 I족 원소 및 Ⅲ족 원소를 포함하고, 상기 제 2 박막층은 Ⅵ족 원소를 포함한다.The first thin film layer includes a group I element and a group III element, and the second thin film layer includes a group VI element.

상기 제1 박막층은 인듐, 구리, 갈륨이 각각 적층되거나, 적어도 두 원소의 합금으로 형성한다.The first thin film layer is formed of indium, copper, and gallium, respectively, or formed of an alloy of at least two elements.

상기 제 2 박막층은 셀렌, 황의 적어도 어느 하나 또는 혼합물로 형성한다.The second thin film layer is formed of at least one or a mixture of selenium and sulfur.

상기 제 2 박막층은 소정 영역이 국부적인 열처리로 제거된다.The second thin film layer is removed by heat treatment in which a predetermined region is locally.

상기 열처리 공정에 의해 상기 제 1 박막층 및 제 2 박막층이 반응하여 광 흡수층이 형성되고, 상기 제 2 박막층이 제거된 영역에는 상기 제 1 박막층에 의한 콘택층이 형성된다.The light absorbing layer is formed by reacting the first thin film layer and the second thin film layer by the heat treatment process, and a contact layer formed by the first thin film layer is formed in a region where the second thin film layer is removed.

상기 광 흡수층 형성 시 상기 하부 전극층과 상기 광 흡수층의 반응에 의해 상기 광 흡수층과 하부 전극층의 계면에 합금막이 형성된다.
When the light absorbing layer is formed, an alloy film is formed at an interface between the light absorbing layer and the lower electrode layer by a reaction between the lower electrode layer and the light absorbing layer.

본 발명의 실시 예는 광 흡수층을 형성하기 위해 구리, 인듐 및 갈륨으로 이루어진 제 1 박막층을 증착한 후 그 상부에 셀렌으로 이루어진 제 2 박막층을 증착하고, 제 2 박막층의 소정 영역을 국부적인 열처리에 의해 제거한 후 열처리 공정으로 제 1 및 제 2 박막층을 반응시켜 광 흡수층을 형성한다. 이때, 제 2 박막층이 제거된 영역은 제 1 박막층과 제 2 박막층의 반응이 이루어지지 않고 제 1 박막층 내의 원소들만 반응하므로 도전성 물질의 콘택층이 형성되고, 제 2 박막층이 제거되지 않은 영역은 제 1 박막층과 제 2 박막층이 반응하여 반도체 물질의 광 흡수층이 형성된다. 여기서, 콘택층은 이후 형성되는 상부 전극층과 하부 전극층을 전기적으로 연결하는 기능을 한다.An embodiment of the present invention is to deposit a first thin film layer made of copper, indium and gallium to form a light absorbing layer, and then depositing a second thin film layer made of selenium on top of it, and a predetermined region of the second thin film layer is subjected to local heat treatment. After the removal, the first and second thin film layers are reacted by a heat treatment to form a light absorbing layer. In this case, the region in which the second thin film layer is removed does not react with the first thin film layer and reacts only with elements in the first thin film layer, thereby forming a contact layer of a conductive material, and forming a region in which the second thin film layer is not removed. The first thin film layer and the second thin film layer react to form a light absorbing layer of a semiconductor material. Here, the contact layer functions to electrically connect the upper electrode layer and the lower electrode layer formed thereafter.

본 발명에 의하면 적어도 한번의 스크라이브 공정을 실시하지 않아도 되므로 스크라이빙 공정의 수를 줄여 공정을 단순화시킬 수 있고, 그에 따라 생산성을 향상시킬 수 있다.According to the present invention, it is not necessary to perform at least one scribing process, so that the number of scribing processes can be reduced, thereby simplifying the process, thereby improving productivity.

또한, 광 흡수층을 스크라이빙한 후 상부 도전층으로 그 부분을 매립하는 종래에 비해 저항을 줄일 수 있고, 그에 따라 신뢰성 및 효율을 향상시킬 수 있다.
In addition, the resistance can be reduced as compared with the conventional scribing the light absorbing layer and then filling the portion with the upper conductive layer, thereby improving the reliability and efficiency.

도 1 내지 도 7은 본 발명의 일 실시 예에 따른 태양 전지의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도.1 to 7 are cross-sectional views sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information.

도 1 내지 도 7은 본 발명의 일 실시 예에 따른 태양 전지의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도이다.1 to 7 are cross-sectional views sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 1을 참조하면, 기판(100) 상에 하부 전극층(200)을 형성한 후 하부 전극층(200)의 소정 영역을 스크라이빙하여 제 1 스크라이브 영역(S1)을 형성한다.Referring to FIG. 1, after forming the lower electrode layer 200 on the substrate 100, the first scribe region S1 is formed by scribing a predetermined region of the lower electrode layer 200.

기판(100)은 용도에 따라 다양한 특성의 기판을 이용할 수 있다. 예를 들어, 광 투과 특성에 따라 투명 기판, 불투명 또는 반투명 기판을 이용할 수 있다. 또한, 기판(100)은 재질에 따라 유리 기판, 세라믹 기판, 금속 기판, 폴리머 기판 등을 이용할 수도 있다. 그리고, 기판(100)은 굽힘 특성에 따라 리지드(rigid) 기판 또는 플렉서블(flexible) 기판을 이용할 수 있다. 이러한 기판(100)은 바람직하게는 광 투과성을 가지고 비용이 저렴한 유리 기판을 이용할 수 있다. 유리 기판으로는 예를 들어 소다라임 유리(sodalime galss) 또는 고변형점 소다유리(high strained point soda glass)를 이용할 수 있다. 또한, 금속 기판으로는 스테인레스 스틸 또는 티타늄을 포함하는 기판을 이용할 수 있고, 폴리머 기판으로는 폴리이미드(polyimide)를 사용할 수 있다.The substrate 100 may use a substrate having various characteristics depending on the use. For example, a transparent substrate, an opaque or semitransparent substrate may be used depending on the light transmitting characteristics. In addition, the substrate 100 may use a glass substrate, a ceramic substrate, a metal substrate, a polymer substrate, or the like depending on the material. The substrate 100 may use a rigid substrate or a flexible substrate according to bending characteristics. Such a substrate 100 may preferably use a glass substrate having light transmittance and low cost. As the glass substrate, for example, soda lime glass (sodalime galss) or high strained soda glass (high strained point soda glass) can be used. In addition, a substrate including stainless steel or titanium may be used as the metal substrate, and polyimide may be used as the polymer substrate.

하부 전극층(200)은 금속 등의 도전 물질을 이용하여 형성할 수 있으며, 단일층 또는 서로 다른 물질의 복수의 층으로 형성할 수 있다. 이때, 하부 전극층(200)은 비저항이 낮고, 열팽창 계수의 차이로 인해 기판(100)과 박리 현상이 일어나지 않도록 기판(100)과의 점착성이 뛰어난 물질을 이용하는 것이 바람직하다. 이러한 하부 전극층(200)으로는 크롬(Cr), 몰리브덴(Mo), 크롬과 몰리브덴의 합금을 이용할 수 있다. 특히, 하부 전극층(200)으로 전기 전도도가 높고, 광 흡수층과의 오믹(ohmic) 특성이 우수하며, 셀레늄(Se) 분위기에서의 고온 안정성이 뛰어난 몰리브덴(Mo)을 이용하는 것이 바람직하다. 하부 전극층(200)은 다양한 방식으로 형성할 수 있는데, 예를 들어 금속 타겟(target)을 이용하여 스퍼터링(sputtering) 공정으로 형성할 수 있다. 한편, 하부 전극층(200)의 도전 물질에 나트륨(Na) 이온이 도핑되어 형성될 수 있다.The lower electrode layer 200 may be formed using a conductive material such as metal, and may be formed of a single layer or a plurality of layers of different materials. In this case, the lower electrode layer 200 preferably has a low specific resistance and a material having excellent adhesion to the substrate 100 so that the lower electrode does not peel due to a difference in thermal expansion coefficient. As the lower electrode layer 200, an alloy of chromium (Cr), molybdenum (Mo), chromium, and molybdenum may be used. In particular, it is preferable to use molybdenum (Mo) having high electrical conductivity, excellent ohmic characteristics with the light absorbing layer, and excellent high temperature stability in a selenium (Se) atmosphere as the lower electrode layer 200. The lower electrode layer 200 may be formed in various ways. For example, the lower electrode layer 200 may be formed by a sputtering process using a metal target. Meanwhile, sodium (Na) ions may be doped into the conductive material of the lower electrode layer 200.

제 1 스크라이브 영역(S1)은 하부 전극층(200)의 소정 영역을 일 방향으로 스크라이빙하여 제거함으로써 기판(100)의 소정 영역을 노출시켜 형성한다. 제 1 스크라이브 영역(S1)에 의하여 하부 전극층(200)은 스트라이프(stripe) 형태 또는 매트릭스(matrix) 형태로 배치될 수 있으며, 각각의 셀에 대응할 수 있다. 물론, 하부 전극층(200)은 스크라이브 형태 또는 매트릭스 형태에 한정되지 않고, 다양한 형태로 패터닝될 수 있다. 이러한 제 1 스크라이브 영역(S1)은 기계적 장치 또는 레이저 장치를 이용하여 형성할 수 있는데, 예를 들어 레이저를 일 방향으로 조사하여 하부 전극층(200)을 제거함으로써 형성할 수 있다. 이러한 제 1 스크라이브 영역(S1)은 예를 들어 50㎛?100㎛의 폭으로 형성할 수 있다.
The first scribe region S1 is formed by exposing a predetermined region of the substrate 100 by scribing and removing a predetermined region of the lower electrode layer 200 in one direction. The lower electrode layer 200 may be arranged in a stripe form or a matrix form by the first scribe region S1 and may correspond to each cell. Of course, the lower electrode layer 200 is not limited to a scribe form or a matrix form, and may be patterned in various forms. The first scribe region S1 may be formed using a mechanical device or a laser device. For example, the first scribe area S1 may be formed by removing the lower electrode layer 200 by irradiating a laser in one direction. The first scribe region S1 may be formed to have a width of 50 μm to 100 μm, for example.

도 2를 참조하면, 제 1 스크라이브 영역(S1)을 포함한 하부 전극층(200) 상에 제 1 박막층(310)과 제 2 박막층(320)을 적층 형성한다.Referring to FIG. 2, the first thin film layer 310 and the second thin film layer 320 are stacked on the lower electrode layer 200 including the first scribe region S1.

제 1 박막층(310)과 제 2 박막층(320)은 광 흡수층을 형성하기 위해 형성한다. 광 흡수층은 예를 들어 Ⅰ-Ⅲ-Ⅵ계 화합물로 형성할 수 있다. I족 원소의 예로는 구리(Cu)를 들 수 있으며, Ⅲ족 원소로는 인듐(In), 갈륨(Ga), 알루미늄(Al) 등을 들 수 있고, Ⅵ족 원소로는 셀렌(Se) 또는 황(S)을 들 수 있다. 여기서, 제 1 박막층(310)은 I족 원소 및 Ⅲ족 원소로 이루어지고, 제 2 박막층(320)은 Ⅵ족 원소로 이루어진다. 예를 들어, 제 1 박막층(310)은 인듐, 구리, 갈륨이 각각 적층되거나, 두 원소의 합금과 한 원소의 박막이 적층되거나, 세 원소의 합금으로 형성될 수 있고, 제 2 박막층(320)은 셀렌 및 황의 적어도 어느 하나로 형성될 수 있다. 즉, 제 1 박막층(310)은 Cu/Ga/In, Cu-In 합금/Ga, Cu-Ga 합금/In, Ca-In 합급/Cu, Cu-Ga-In 합금 등으로 이루어질 수 있고, 제 2 박막층(320)은 Se, S 또는 Se/S로 이루어질 수 있다.The first thin film layer 310 and the second thin film layer 320 are formed to form a light absorbing layer. The light absorbing layer can be formed of, for example, an I-III-VI compound. Examples of group I elements include copper (Cu), and group III elements include indium (In), gallium (Ga), aluminum (Al), and the like. Group VI elements include selenium (Se) or Sulfur (S) is mentioned. Here, the first thin film layer 310 is composed of Group I elements and Group III elements, and the second thin film layer 320 is composed of Group VI elements. For example, the first thin film layer 310 may be formed of indium, copper, and gallium, respectively, an alloy of two elements and a thin film of one element, or an alloy of three elements, and the second thin film layer 320. Silver may be formed of at least one of selenium and sulfur. That is, the first thin film layer 310 may be made of Cu / Ga / In, Cu-In alloy / Ga, Cu-Ga alloy / In, Ca-In alloy / Cu, Cu-Ga-In alloy, and the like. The thin film layer 320 may be made of Se, S, or Se / S.

이러한 제 1 박막층(320) 및 제 2 박막층(320)은 스퍼터링, 기화 등의 다양한 방식으로 증착할 수 있다. 예를 들어 제 1 박막층(310)은 적층 구조에 따라 구리 타겟, 인듐 타겟 및 갈륨 타겟을 각각 이용하거나, 두 혼합 타켓과 하나의 단일 타겟을 이용하거나, 세 혼합 타겟을 각각 이용하여 스퍼터링 방식으로 형성하고, 제 2 박막층(320)은 셀렌 기체를 기화시켜 형성할 수 있다. 또한, 구리, 인듐, 갈륨을 순차적으로 기화시키거나 적어도 둘 이상을 동시 기화시켜 제 1 박막층(310)을 형성한 후 셀렌을 기화시켜 증착하여 제 2 박막층(320)을 형성할 수도 있다.
The first thin film layer 320 and the second thin film layer 320 may be deposited by various methods such as sputtering and vaporization. For example, the first thin film layer 310 is formed by sputtering using copper targets, indium targets, and gallium targets, two mixed targets and one single target, or three mixed targets, respectively, according to the stacked structure. The second thin film layer 320 may be formed by vaporizing selenium gas. In addition, copper, indium, and gallium may be sequentially vaporized or at least two or more may be simultaneously vaporized to form the first thin film layer 310, and then selenium may be vaporized and deposited to form the second thin film layer 320.

도 3을 참조하면, 제 2 박막층(320)의 소정 영역을 제거한다.Referring to FIG. 3, a predetermined region of the second thin film layer 320 is removed.

제 2 박막층(320)이 제거되는 영역은 제 1 스크라이브 영역(S1)과 소정 간격 이격되고, 제 1 스크라이브 영역(S1)과 동일 형상으로 마련할 수 있다. 예를 들어, 제 1 스크라이브 영역(S1)과 50㎛?100㎛의 간격을 유지하고, 50㎛?100㎛의 폭으로 제 2 박막층(320)을 제거할 수 있다.The region from which the second thin film layer 320 is removed may be spaced apart from the first scribe region S1 by a predetermined interval and may have the same shape as the first scribe region S1. For example, the second thin film layer 320 may be removed with a width of 50 μm to 100 μm while maintaining a distance between the first scribe region S1 and 50 μm to 100 μm.

여기서, 제 2 박막층(320)은 국부적인 열처리로 제거할 수 있는데, 예를 들어 레이저 어닐링을 실시하여 제 2 박막층(320)의 소정 영역을 제거할 수 있다. 즉, 국부적으로 레이저를 조사하면 증기압이 가장 높은 제 2 박막층(320)을 국부적으로 휘발시켜 제거할 수 있다. 이를 위해 소정 영역만을 노출시키는 슬릿 마스크(slit mask)를 통해 레이저를 조사할 수 있다. 이때, 제 2 박막층(320)은 휘발되어 제거되지만 그 하부의 제 1 박막층(310)은 제거되지 않도록 조절하여 레이저를 조사해야 한다. 이러한 레이저는 제 2 박막층(320)의 두께 및 제거하는 폭에 따라 제 1 박막층(310)이 용융되지 않도록 에너지 밀도 및 펄스 폭을 조절할 수 있는데, 예를 들어 0.5J/㎠?5J/㎠의 에너지 밀도와 1㎱?500㎱의 펄스 폭으로 인가할 수 있다.
Here, the second thin film layer 320 may be removed by a local heat treatment. For example, a predetermined region of the second thin film layer 320 may be removed by performing laser annealing. That is, when the laser is locally irradiated, the second thin film layer 320 having the highest vapor pressure may be locally volatilized and removed. For this purpose, the laser may be irradiated through a slit mask that exposes only a predetermined area. At this time, the second thin film layer 320 is removed by volatilization, but the first thin film layer 310 underneath is to be removed so as to irradiate a laser. The laser may adjust the energy density and the pulse width so that the first thin film layer 310 is not melted according to the thickness and width of the second thin film layer 320, for example, energy of 0.5 J / cm 2 to 5 J / cm 2. It can be applied at a density and pulse width of 1 kHz to 500 kHz.

도 4를 참조하면, 열처리 공정을 실시하여 제 1 박막층(310)과 제 2 박막층(320)을 반응시켜 광 흡수층(300)을 형성한다.Referring to FIG. 4, the light absorbing layer 300 is formed by reacting the first thin film layer 310 and the second thin film layer 320 by performing a heat treatment process.

광 흡수층(300)은 외부로부터 입사되는 태양광을 흡수하여 기전력을 발생시키며, 제 1 박막층(310)과 제 2 박막층(320)이 반응하여 형성된다. 즉, 제 2 박막층(320)이 제거되지 않은 영역은 제 1 박막층(310)과 제 2 박막층(320)이 반응하여 광 흡수층(300)이 형성된다. 그러나, 제 2 박막층(320)이 제거된 영역은 제 1 박막층(310)과 제 2 박막층(320)의 반응이 이루어지지 않고 제 1 박막층(310)의 원소들만이 반응하게 되므로 도전성 물질로 이루어진 콘택층(400)이 형성된다. 예를 들어 광 흡수층(300)은 구리, 인듐, 갈륨 및 셀렌이 반응하여 CuInGaSe2(CIGS) 조성의 반도체 물질로 형성되고, 콘택층(400)은 구리, 인듐 및 갈륨이 반응하여 CuInGa(CIG) 조성의 도전성 물질로 형성된다. 또한, 광 흡수층(300)은 도전층(400)보다 두껍게 형성되는데, 이는 제 2 박막층(320)의 잔류 여부에 따라 광 흡수층(300)과 도전층(400)은 제 2 박막층(320)의 두께 만큼의 두께 차이가 난다. 한편, 광 흡수층(300)이 형성될 때 하부 전극층(200)을 이루는 금속 원소와 광 흡수층(300)을 이루는 원소가 상호 반응에 의하여 결합될 수 있다. 이에 따라, 금속간 화합물, 즉 합금막(500)이 하부 전극층(200)의 표면에 형성될 수 있다. 예를 들어, 합금막(500)은 몰리브덴(Mo)과 셀렌의 화합물인 이셀렌화몰리브덴(MoSe2)일 수 있다. 합금막(500)은 광 흡수층(300)과 하부 전극층(200)이 접촉하는 계면에 형성되고, 하부 전극층(200)의 표면을 보호할 수 있다. 합금막(400)은 하부 전극층(200)인 몰리브덴보다 높은 면저항을 가지게 된다. 그런데, 합금막(500)은 셀렌과의 반응에 의해 형성되므로 콘택층(400)의 하부에는 형성되지 않는다. 따라서, 합금막(500)에 의해 콘택층(400)과 하부 전극층(200) 사이의 접촉 저항은 증가되지 않는다.
The light absorbing layer 300 absorbs sunlight incident from the outside to generate an electromotive force, and is formed by the reaction between the first thin film layer 310 and the second thin film layer 320. That is, in the region where the second thin film layer 320 is not removed, the light absorbing layer 300 is formed by reacting the first thin film layer 310 and the second thin film layer 320. However, in the region from which the second thin film layer 320 is removed, the first thin film layer 310 and the second thin film layer 320 do not react, and only the elements of the first thin film layer 310 react so that the contact made of a conductive material. Layer 400 is formed. For example, the light absorbing layer 300 reacts with copper, indium, gallium, and selenium to form a semiconductor material of CuInGaSe 2 (CIGS) composition, and the contact layer 400 reacts with CuInGa (CIG). It is formed of a conductive material of composition. In addition, the light absorbing layer 300 is formed thicker than the conductive layer 400, which is the thickness of the second thin film layer 320, the light absorbing layer 300 and the conductive layer 400, depending on whether the second thin film layer 320 remains. There is a difference in thickness. Meanwhile, when the light absorbing layer 300 is formed, the metal elements constituting the lower electrode layer 200 and the elements constituting the light absorbing layer 300 may be combined by mutual reaction. Accordingly, the intermetallic compound, that is, the alloy film 500 may be formed on the surface of the lower electrode layer 200. For example, the alloy film 500 may be molybdenum selenide (MoSe 2 ), which is a compound of molybdenum (Mo) and selenium. The alloy film 500 may be formed at an interface between the light absorbing layer 300 and the lower electrode layer 200 to protect the surface of the lower electrode layer 200. The alloy film 400 has a higher sheet resistance than molybdenum, which is the lower electrode layer 200. However, since the alloy film 500 is formed by reaction with selenium, the alloy film 500 is not formed below the contact layer 400. Therefore, the contact resistance between the contact layer 400 and the lower electrode layer 200 is not increased by the alloy film 500.

도 5를 참조하면, 광 흡수층(300) 및 도전층(400) 상에 버퍼층(600) 및 윈도우층(700)을 형성한다.Referring to FIG. 5, the buffer layer 600 and the window layer 700 are formed on the light absorbing layer 300 and the conductive layer 400.

버퍼층(600)은 광 흡수층(300) 및 도전층(400) 상에 적어도 하나 이상의 층으로 형성될 수 있다. 버퍼층(600)은 예를 들어 화학 용액 증착법(chemical bath deposition: CBD)에 의하여 황화 카드뮴(CdS)으로 형성할 수 있다. 윈도우층(700)은 버퍼층(600) 상에 투명 도전성 물질로 형성할 수 있는데, 예를 들어 ITO, ZnO 및 i-ZnO의 어느 하나로 형성될 수 있다. 이러한 윈도우층(700)은 다양한 방식으로 형성할 수 있는데, 예를 들어 ZnO을 타겟으로 한 스퍼터링 공정으로 ZnO층으로 형성할 수 있고, 산소 분위기에서 Zn 타겟을 이용하여 ZnO층을 형성할 수도 있다. 버퍼층(600) 및 윈도우층(700)은 광 흡수층(300)과 이후 형성될 상부 전극층의 사이에 형성되어 광 흡수층(300)과 상부 전극층이 양호하게 접합되도록 한다. 즉, 광 흡수층(300)과 상부 전극층은 격자 상수와 에너지 밴드 갭의 차이가 크기 때문에 두 물질의 중간 밴드 갭을 갖는 버퍼층(600) 및 윈도우층(700)을 형성하여 광 흡수층(300)과 상부 전극층이 양호하게 접합될 수 있다.
The buffer layer 600 may be formed of at least one layer on the light absorbing layer 300 and the conductive layer 400. The buffer layer 600 may be formed of cadmium sulfide (CdS) by, for example, chemical bath deposition (CBD). The window layer 700 may be formed of a transparent conductive material on the buffer layer 600. For example, the window layer 700 may be formed of any one of ITO, ZnO, and i-ZnO. The window layer 700 may be formed in various ways. For example, the window layer 700 may be formed of a ZnO layer by a sputtering process targeting ZnO, or a ZnO layer may be formed using a Zn target in an oxygen atmosphere. The buffer layer 600 and the window layer 700 are formed between the light absorbing layer 300 and the upper electrode layer to be formed later, so that the light absorbing layer 300 and the upper electrode layer are well bonded. That is, since the light absorbing layer 300 and the upper electrode layer have a large difference between the lattice constant and the energy band gap, the light absorbing layer 300 and the upper layer are formed by forming the buffer layer 600 and the window layer 700 having the intermediate band gap of the two materials. The electrode layer can be bonded well.

도 6을 참조하면, 윈도우층(700)을 포함한 전체 구조 상에 상부 전극층(800)을 형성한다.Referring to FIG. 6, the upper electrode layer 800 is formed on the entire structure including the window layer 700.

상부 전극층(800)이 형성될 때 도전층(500)이 형성되어 있어 상부 전극층(800)은 도전층(500)을 통해 하부 전극층(200)과 연결된다. 상부 전극층(800)은 스퍼터링 공정으로 형성할 수 있으며, 예를 들어 알루미늄을 이용하여 형성할 수 있다. 또한, 상부 전극층(800)은 투명 물질로 형성할 수도 있는데, 이는 상부 전극층(800)이 태양 전지 전면의 투명 전극으로 기능할 수 있도록 광투과율이 높은 투명 도전성 산화물, 예를 들어 ZnO을 이용하여 형성할 수도 있다. 또한, ZnO에 알루미늄 또는 알루미나를 도핑함으로써 낮은 저항값을 갖는 상부 전극층(800)을 형성할 수 있다. 그런데, 투명 도전성 산화물을 이용하는 상부 전극층(800)은 금속 물질로 형성된 도전층(500)보다 저항이 높기 때문에 도전층(500)을 형성하면 광 흡수층(300)을 스크라이빙한 후 상부 전극층(800)으로 매립하는 종래의 경우에 비해 저항을 줄일 수 있다. 한편, 상부 전극층(800)은 다양한 방법으로 형성할 수 있는데, 예를 들어 RF 스퍼터링 방법으로 ZnO 타겟을 사용하여 형성하는 방법과, Zn 타겟을 이용한 반응성 스퍼터링 방법, 그리고 유기금속화학 증착법 등으로 형성될 수 있다. 또한, 전기 광학적 특성이 뛰어난 ITO(Indium Tin Oxide) 박막을 ZnO 박막 상에 증착하여 이중 구조의 상부 전극층(800)을 형성할 수도 있다.
When the upper electrode layer 800 is formed, the conductive layer 500 is formed so that the upper electrode layer 800 is connected to the lower electrode layer 200 through the conductive layer 500. The upper electrode layer 800 may be formed by a sputtering process, for example, may be formed using aluminum. In addition, the upper electrode layer 800 may be formed of a transparent material, which is formed using a transparent conductive oxide having a high light transmittance, such as ZnO, so that the upper electrode layer 800 may function as a transparent electrode on the front of the solar cell. You may. In addition, the upper electrode layer 800 having a low resistance value may be formed by doping ZnO with aluminum or alumina. However, since the upper electrode layer 800 using the transparent conductive oxide has a higher resistance than the conductive layer 500 formed of a metal material, when the conductive layer 500 is formed, the upper electrode layer 800 is scribed after scribing the light absorbing layer 300. The resistance can be reduced as compared with the conventional case of embedding with). Meanwhile, the upper electrode layer 800 may be formed by various methods, for example, a method of forming using a ZnO target by RF sputtering, a reactive sputtering method using a Zn target, an organometallic chemical vapor deposition method, or the like. Can be. In addition, an indium tin oxide (ITO) thin film having excellent electro-optic properties may be deposited on the ZnO thin film to form the upper electrode layer 800 having a dual structure.

도 7을 참조하면, 상부 전극층(800), 윈도우층(700), 버퍼층(600) 및 광 흡수층(300)의 소정 영역을 제거하여 제 2 스크라이브 영역(S2)을 형성한다. 즉, 제 2 스크라이브 영역(S2)은 합금막(500)을 선택적으로 노출시키도록 형성할 수 있다. 이러한 제 2 스크라이브 영역(S2)은 기계적 장치 또는 레이저 장치를 이용하여 형성할 수 있는데, 예를 들어 레이저를 일 방향으로 조사하여 형성할 수 있다. 제 2 스크라이브 영역(S2)은 제 1 스크라이브 영역(S) 및 콘택층(400)의 평면 형상과 동일 형상으로 형성할 수 있다. 즉, 제 1 스크라이브 영역(S1) 및 콘택층(400)과 동일 방향의 스크라이프 형상으로 형성하거나 매트릭스 형상을 포함한 다양한 형상으로 제 2 스크라이브 영역(S2)을 형성할 수 있다. 또한, 제 2 스크라이브 영역(S2)은 콘택층(400)과 인접하도록 형성할 수 있다. 예를 들어, 제 2 스크라이브 영역(S2)은 콘택층(400)과 50㎛?100㎛의 간격을 유지하도록 50㎛?100㎛의 폭으로 형성할 수 있다. 한편, 제 2 스크라이브 영역(S2)이 형성될 때 합금막(500)에 의하여 하부 전극층(200)의 표면이 보호될 수 있다. 즉, 합금막(500)이 하부 전극층(200)의 표면에 형성되어 있으므로, 합금막(500)이 하부 전극층(200)의 보호층 역할을 하게 되어 제 2 스크라이브 영역(P2)의 형성 공정에서 하부 전극층(200)이 손상되는 것을 방지할 수 있다. 이러한 제 2 스크라이브 영역(P2)에 의하여 광 흡수층(300), 버퍼층(600), 윈도우층(700) 및 상부 전극층(800)이 단위셀 별로 분리될 수 있다. 이때, 콘택층(400)에 의해 각각의 셀은 서로 연결될 수 있다. 즉, 콘택층(400)은 상호 인접하는 셀의 하부 전극층(200)과 상부 전극층(800)을 물리적, 전기적으로 연결할 수 있다.
Referring to FIG. 7, predetermined regions of the upper electrode layer 800, the window layer 700, the buffer layer 600, and the light absorbing layer 300 are removed to form a second scribe region S2. That is, the second scribe region S2 may be formed to selectively expose the alloy film 500. The second scribe region S2 may be formed using a mechanical device or a laser device. For example, the second scribe area S2 may be formed by irradiating a laser in one direction. The second scribe region S2 may be formed in the same shape as the planar shape of the first scribe region S and the contact layer 400. That is, the first scribe region S1 and the contact layer 400 may be formed in the same stripe shape or the second scribe region S2 may be formed in various shapes including a matrix shape. In addition, the second scribe region S2 may be formed to be adjacent to the contact layer 400. For example, the second scribe region S2 may be formed to have a width of 50 μm to 100 μm so as to maintain a distance between the contact layer 400 and 50 μm to 100 μm. Meanwhile, when the second scribe region S2 is formed, the surface of the lower electrode layer 200 may be protected by the alloy film 500. That is, since the alloy film 500 is formed on the surface of the lower electrode layer 200, the alloy film 500 serves as a protective layer of the lower electrode layer 200, and thus the lower portion in the process of forming the second scribe region P2. It is possible to prevent the electrode layer 200 from being damaged. The light absorbing layer 300, the buffer layer 600, the window layer 700, and the upper electrode layer 800 may be separated for each unit cell by the second scribe region P2. In this case, each cell may be connected to each other by the contact layer 400. That is, the contact layer 400 may physically and electrically connect the lower electrode layer 200 and the upper electrode layer 800 of adjacent cells.

상기와 같이 본 발명의 일 실시 예는 광 흡수층(300)을 형성하기 위해 구리, 인듐 및 갈륨으로 이루어진 제 1 박막층(310)을 증착한 후 그 상부에 셀렌으로 이루어진 제 2 박막층(320)을 증착하고, 제 2 박막층(320)의 소정 영역을 국부적인 열처리에 의해 제거한 후 열처리 공정으로 제 1 및 제 2 박막층(310 및 320)을 반응시켜 광 흡수층(300)을 형성한다. 이때, 제 2 박막층(320)이 제거된 영역은 제 1 박막층(310)과 제 2 박막층(320)의 반응이 이루어지지 않고 제 1 박막층(310) 내의 원소들만 반응하므로 도전성 물질의 콘택층(400)이 형성되고, 제 2 박막층(320)이 제거되지 않은 영역은 제 1 박막층(310)과 제 2 박막층(320)이 반응하여 반도체 물질의 광 흡수층(300)이 형성된다. 콘택층(400)은 상부 전극층(800)과 하부 전극층(200)을 전기적으로 연결하는 기능을 한다. 따라서, 적어도 한번의 스크라이브 공정을 실시하지 않아도 되므로 스크라이빙 공정의 수를 줄여 공정을 단순화시킬 수 있고, 그에 따라 생산성을 향상시킬 수 있다. 또한, 광 흡수층(300)을 스크라이빙한 후 상부 도전층(800)으로 그 부분을 매립하는 종래에 비해 저항을 줄일 수 있고, 그에 따라 신뢰성 및 효율을 향상시킬 수 있다.
As described above, the exemplary embodiment of the present invention deposits the first thin film layer 310 made of copper, indium, and gallium to form the light absorbing layer 300, and then deposits the second thin film layer 320 made of selenium on the top. The predetermined region of the second thin film layer 320 is removed by local heat treatment, and then the first and second thin film layers 310 and 320 are reacted by the heat treatment process to form the light absorbing layer 300. In this case, the region in which the second thin film layer 320 is removed does not react with the first thin film layer 310 and only the elements in the first thin film layer 310 react with each other. ) Is formed and the first thin film layer 310 and the second thin film layer 320 react in the region where the second thin film layer 320 is not removed to form the light absorbing layer 300 of the semiconductor material. The contact layer 400 functions to electrically connect the upper electrode layer 800 and the lower electrode layer 200. Therefore, at least one scribing step is not required, so the number of scribing steps can be reduced, thereby simplifying the process, thereby improving productivity. In addition, since the light absorbing layer 300 is scribed, the resistance may be reduced as compared with the conventional method of filling the portion with the upper conductive layer 800, thereby improving reliability and efficiency.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 기판 200 : 하부 전극층
300 : 광 흡수층 400 : 콘택층
500 : 합금막 600 : 버퍼층
700 : 윈도우층 800 : 상부 전극층
S1 : 제 1 스크라이브 영역 S2 : 제 2 스크라이브 영역100 substrate 200 lower electrode layer
300: light absorbing layer 400: contact layer
500: alloy film 600: buffer layer
700: window layer 800: upper electrode layer
S1: first scribe area S2: second scribe area

Claims (8)

기판 상에 제 1 박막층 및 제 2 박막층을 형성하는 단계;
상기 제 2 박막층의 소정 영역을 제거하는 단계; 및
열처리 공정을 실시하여 상기 제 1 및 제 2 박막층을 반응시켜 광 흡수층을 형성하고, 상기 제 2 박막층이 제거된 영역에 콘택층을 형성하는 단계를 포함하는 태양 전지의 제조 방법.
Forming a first thin film layer and a second thin film layer on the substrate;
Removing a predetermined region of the second thin film layer; And
Performing a heat treatment process to react the first and second thin film layers to form a light absorbing layer, and forming a contact layer in a region where the second thin film layer is removed.
기판 상에 하부 전극층을 형성한 후 상기 하부 전극층의 소정 영역을 제거하여 제 1 스크라이브 영역을 형성하는 단계;
상기 하부 전극층을 포함한 전체 상부에 제 1 박막층 및 제 2 박막층을 형성하는 단계;
상기 제 2 박막층의 소정 영역을 제거하는 단계;
열처리 공정을 실시하여 제 1 및 제 2 박막층으로부터 광 흡수층을 형성하고 제 1 박막층으로부터 콘택층을 형성하는 단계;
전체 상부에 버퍼층, 윈도우층 및 상부 전극층을 형성하는 단계; 및
상기 상부 전극층 내지 광 흡수층의 소정 영역을 제거하여 상기 하부 전극층의 소정 영역을 노출시키는 제 2 스크라이브 영역을 형성하는 단계를 포함하는 태양 전지의 제조 방법.Forming a first scribe region by removing a predetermined region of the lower electrode layer after forming the lower electrode layer on the substrate;
Forming a first thin film layer and a second thin film layer on the whole including the lower electrode layer;
Removing a predetermined region of the second thin film layer;
Performing a heat treatment process to form a light absorbing layer from the first and second thin film layers and a contact layer from the first thin film layer;
Forming a buffer layer, a window layer, and an upper electrode layer over the entirety; And
Removing a predetermined region of the upper electrode layer or the light absorbing layer to form a second scribe region exposing the predetermined region of the lower electrode layer. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 박막층은 I족 원소 및 Ⅲ족 원소를 포함하고, 상기 제 2 박막층은 Ⅵ족 원소를 포함하는 태양 전지의 제조 방법.
The method of claim 1, wherein the first thin film layer includes a group I element and a group III element, and the second thin film layer includes a group VI element.
제 3 항에 있어서, 상기 제1 박막층은 인듐, 구리, 갈륨이 각각 적층되거나, 적어도 두 원소의 합금으로 형성하는 태양 전지의 제조 방법.
The method of claim 3, wherein the first thin film layer is formed of indium, copper, and gallium, respectively, or formed of an alloy of at least two elements.
제 3 항에 있어서, 상기 제 2 박막층은 셀렌, 황의 적어도 어느 하나 또는 혼합물로 형성하는 태양 전지의 제조 방법.
The method of claim 3, wherein the second thin film layer is formed of at least one or a mixture of selenium and sulfur.
제 1 항 또는 제 2 항에 있어서, 상기 제 2 박막층은 소정 영역이 국부적인 열처리로 제거되는 태양 전지의 제조 방법.
The method of claim 1, wherein the second thin film layer is removed by a local heat treatment at a predetermined region.
제 2 항에 있어서, 상기 열처리 공정에 의해 상기 제 1 박막층 및 제 2 박막층이 반응하여 광 흡수층이 형성되고, 상기 제 2 박막층이 제거된 영역에는 상기 제 1 박막층에 의한 콘택층이 형성되는 태양 전지의 제조 방법.The solar cell of claim 2, wherein the first thin film layer and the second thin film layer react with each other by the heat treatment to form a light absorbing layer, and a contact layer formed by the first thin film layer is formed in a region where the second thin film layer is removed. Method of preparation. 제 1 항 또는 제 2 항에 있어서, 상기 광 흡수층 형성 시 상기 하부 전극층과 상기 광 흡수층의 반응에 의해 상기 광 흡수층과 하부 전극층의 계면에 합금막이 형성되는 태양 전지의 제조 방법.The method of claim 1, wherein an alloy film is formed at an interface between the light absorbing layer and the lower electrode layer by a reaction of the lower electrode layer and the light absorbing layer when the light absorbing layer is formed.
KR1020110074934A 2010-12-27 2011-07-28 Method of manufacturing a solar cell KR101277109B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100135799 2010-12-27
KR1020100135799 2010-12-27

Publications (2)

Publication Number Publication Date
KR20120074181A true KR20120074181A (en) 2012-07-05
KR101277109B1 KR101277109B1 (en) 2013-06-20

Family

ID=46708430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074934A KR101277109B1 (en) 2010-12-27 2011-07-28 Method of manufacturing a solar cell

Country Status (1)

Country Link
KR (1) KR101277109B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019104653A1 (en) 2017-11-30 2019-06-06 China Triumph International Engineering Co., Ltd. Thin film device with additional conductive lines and method for producing it

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201304A (en) * 2006-01-30 2007-08-09 Honda Motor Co Ltd Solar cell and its manufacturing method
JP2010056142A (en) * 2008-08-26 2010-03-11 Ngk Spark Plug Co Ltd Photoelectric conversion element and method for manufacturing the same
KR20100136303A (en) * 2009-06-18 2010-12-28 엘지이노텍 주식회사 A method of fabricating the solar cell
KR101091379B1 (en) * 2009-10-30 2011-12-07 엘지이노텍 주식회사 Solar cell and mehtod of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019104653A1 (en) 2017-11-30 2019-06-06 China Triumph International Engineering Co., Ltd. Thin film device with additional conductive lines and method for producing it
EP3718145A4 (en) * 2017-11-30 2021-06-23 China Triumph International Engineering Co., Ltd. Thin film device with additional conductive lines and method for producing it

Also Published As

Publication number Publication date
KR101277109B1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
Kessler et al. Technological aspects of flexible CIGS solar cells and modules
KR101173344B1 (en) Solar cell and mehtod of fabricating the same
KR101081294B1 (en) Solar cell and method of fabricating the same
KR101154763B1 (en) Solar cell and method of fabricating the same
US20120273039A1 (en) Solar Cell Apparatus and Method for Manufacturing the Same
KR101091475B1 (en) Solar cell and method of fabircating the same
CN102576758A (en) Solar power generation apparatus and manufacturing method thereof
US20130037099A1 (en) Device for generating solar power and method for manufacturing same
KR101081075B1 (en) Solar cell and method of fabricating the same
KR101034150B1 (en) Solar cell and method of fabircating the same
US20130133740A1 (en) Photovoltaic device and method for manufacturing same
JPH11298016A (en) Solar battery
KR101277109B1 (en) Method of manufacturing a solar cell
KR20110012954A (en) Method of manufacturing thin film solar cell
KR20110036173A (en) Solar cell and method of fabircating the same
KR20110043358A (en) Solar cell and method of fabircating the same
KR20110012552A (en) Method of manufacturing thin film solar cell
KR101284698B1 (en) Solar cell and method of manufacturing the same
US9331218B2 (en) Solar cell module and method of manufacturing the same
KR101405639B1 (en) Solar cell and method of fabricating the same
KR101277111B1 (en) Solar cell and method of manufacturing the same
KR20120074183A (en) Method of manufacturing a solar cell
KR101034146B1 (en) Solar cell and method of fabricating the same
EP2432028B1 (en) Photovoltaic device
KR101222559B1 (en) Solar cell and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee