KR20120055920A - 메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법 - Google Patents

메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법 Download PDF

Info

Publication number
KR20120055920A
KR20120055920A KR1020100117376A KR20100117376A KR20120055920A KR 20120055920 A KR20120055920 A KR 20120055920A KR 1020100117376 A KR1020100117376 A KR 1020100117376A KR 20100117376 A KR20100117376 A KR 20100117376A KR 20120055920 A KR20120055920 A KR 20120055920A
Authority
KR
South Korea
Prior art keywords
address
memory
record information
change
information
Prior art date
Application number
KR1020100117376A
Other languages
English (en)
Other versions
KR101218886B1 (ko
Inventor
김병준
조성래
진성호
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020100117376A priority Critical patent/KR101218886B1/ko
Publication of KR20120055920A publication Critical patent/KR20120055920A/ko
Application granted granted Critical
Publication of KR101218886B1 publication Critical patent/KR101218886B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법이 개시된다. 메모리 보호를 위한 컨트롤러 장치는 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하고, 상기 제1 어드레스에서 기록정보를 리딩하는 리딩부와, 상기 리딩된 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정하고, 상기 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록하는 프로세서를 포함한다.

Description

메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법{CONTROLLER APPARATUS FOR PROTECTING MEMORY AND METHOD FOR OPERATING CONTROLLER APPARATUS}
본 발명의 실시예는 메모리에 기록된 기록정보의 변동을 감지하는 경우, 기록정보에 대해 변동치를 환원하여 오류를 정정하는 컨트롤러 장치 및 컨트롤러 장치의 동작 방법에 관한 것이다.
다양한 분야에서 메모리를 포함하는 전자 장치가 이용되고 있다. 전자 장치는 주위 환경(예컨대, 온도, 습도, 진동, 전자기파 또는 소자 특성)의 변화에 의해, 장치 오류가 발생할 수 있고, 이에 따라 전자 장치 내 메모리에 기록된 기록정보가 변동될 수 있다.
메모리에 기록된 기록정보의 변동은 메모리의 신뢰성을 저하시키고, 메모리를 포함하는 전자 장치의 오동작을 유발할 수 있다.
이에, 메모리에 기록된 기록정보의 변동을 감지하고, 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정 함으로써, 기록정보를 복구할 수 있는 기술이 필요하다.
본 발명의 실시예는 메모리에 기록된 기록정보의 변동을 감지하는 경우, 기록정보에 대해 변동치를 환원하여 오류를 정정 함으로써, 메모리에 기록된 기록정보를 보호할 수 있게 하는 것을 목적으로 한다.
본 발명의 실시예는 메모리에 중앙처리장치(CPU)가 접근하지 않는 것으로 확인되는 상태에서, 메모리에 기록된 기록정보의 변동을 감지하면, 기록정보에 대해 변동치를 환원하여 오류를 정정 함으로써, 메모리로의 중앙처리장치 접근을 제한하지 않으면서, 메모리에 기록된 기록정보를 보호할 수 있게 하는 것을 목적으로 한다.
본 발명의 실시예에 따른 메모리 보호를 위한 컨트롤러 장치는 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하고, 상기 제1 어드레스에서 기록정보를 리딩하는 리딩부와, 상기 리딩된 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정하고, 상기 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록하는 프로세서를 포함한다.
본 발명의 실시예에 따른 메모리 보호를 위한 컨트롤러 장치의 동작 방법은 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하고, 상기 제1 어드레스에서 기록정보를 리딩하는 단계와, 상기 리딩된 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정하는 단계와, 상기 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록하는 단계를 포함한다.
본 발명의 실시예에 따르면, 메모리에 기록된 기록정보의 변동을 감지하는 경우, 기록정보에 대해 변동치를 환원하여 오류를 정정 함으로써, 메모리에 기록된 기록정보를 보호할 수 있다.
본 발명의 실시예에 따르면, 메모리에 중앙처리장치(CPU)가 접근하지 않는 것으로 확인되는 상태에서, 메모리에 기록된 기록정보의 변동을 감지하면, 기록정보에 대해 변동치를 환원하여 오류를 정정 함으로써, 메모리로의 중앙처리장치 접근을 제한하지 않으면서, 메모리에 기록된 기록정보를 보호할 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 보호를 위한 컨트롤러 장치를 포함하는 전자 장치의 구성을 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 메모리 보호를 위한 컨트롤러 장치의 구성을 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 메모리 보호를 위한 컨트롤러 장치의 동작 방법을 나타내는 흐름도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법에 대해 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 메모리 보호를 위한 컨트롤러 장치를 포함하는 전자 장치의 구성을 도시한 도면이다.
도 1을 참조하면, 전자 장치(101)는 메모리(103), 중앙처리장치(CPU, 105) 및 메모리 보호를 위한 컨트롤러 장치(107)를 포함한다.
메모리(103)는 어드레스 별로 기록정보를 기록할 수 있다. 여기서, 메모리(103)는 기록정보로서, 데이터 비트 및 패리티 비트를 기록할 수 있다.
중앙처리장치(105)는 메모리(103)에 접근하여, 데이터 비트를 기록하거나 또는 기록된 데이터 비트를 리딩할 수 있다.
메모리 보호를 위한 컨트롤러 장치(107)는 메모리(103)에 기록된 기록정보의 변동을 감지하는 경우, 기록정보에 대해 변동치를 환원하여 오류를 정정 함으로써, 메모리(103)에 기록된 기록정보를 보호할 수 있다.
또한, 메모리 보호를 위한 컨트롤러 장치(107)는 메모리(103)에 중앙처리장치(105)가 접근하지 않는 것으로 확인되는 상태에서, 메모리(103)에 기록된 기록정보의 변동을 감지하면, 기록정보에 대해 변동치를 환원하여 오류를 정정 함으로써, 메모리(103)로의 중앙처리장치(105) 접근을 제한하지 않으면서, 메모리(103)에 기록된 기록정보를 보호할 수 있다.
도 2는 본 발명의 일실시예에 따른 메모리 보호를 위한 컨트롤러 장치의 구성을 도시한 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 메모리 보호를 위한 컨트롤러 장치(201)는 리딩부(203), 프로세서(205) 및 접근 인지부(207)를 포함한다.
리딩부(203)는 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하고, 상기 제1 어드레스에서 기록정보를 리딩한다. 리딩부(203)는 상기 기록정보로서, 데이터 비트 및 패리티 비트를 리딩할 수 있다. 예컨대, 리딩부(203)는 상기 기록정보에 포함되는 데이터 비트가 '0'에서 '1'로 변동되거나 또는 '1'에서 '0'로 변동되는 것을 감지하여, 상기 기록정보를 리딩할 수 있다.
리딩부(203)는 접근 인지부(207)에 의해 상기 중앙처리장치가 상기 메모리에 접근하지 않는 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면 상기 기록정보를 리딩할 수 있다. 반면, 리딩부(203)는 접근 인지부(207)에 의해 상기 중앙처리장치가 상기 메모리에 접근한 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면, 상기 기록정보의 변동을 정상으로 판단하여, 상기 기록정보의 리딩을 중지할 수 있다. 즉, 리딩부(203)는 메모리로의 중앙처리장치 접근에, 기록정보의 변동 감지에 따른 오류 정정 보다 우선순위를 부여 함으로써, 메모리로의 중앙처리장치 접근을 제한하지 않으면서, 메모리에 기록된 기록정보를 보호할 수 있다.
또한, 리딩부(203)는 상기 제1 어드레스에 대한 갱신기록이 완료되면, 상기 제1 어드레스에 인접하는 제2 어드레스에 기록된 기록정보에 변동이 있는지를 판단하여, 변동이 감지되면, 상기 제2 어드레스에서 기록정보를 리딩할 수 있다. 여기서, 상기 제1 어드레스가 예컨대, '00000000'인 경우, 상기 제2 어드레스는 '00000001'일 수 있고, 상기 제1 어드레스가 'FFFFFFFF'인 경우, 상기 제2 어드레스는 '00000000'일 수 있다.
이후, 제2 어드레스에 기록된 기록정보는 제1 어드레스에 기록된 기록정보와 마찬가지로, 프로세서(205)에 의해, 변동치를 환원하여 상기 오류가 정정된 기록정보로 갱신될 수 있다.
프로세서(205)는 상기 리딩된 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정하고, 상기 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록한다.
여기서, 프로세서(205)는 상기 기록정보에 대한 가공 여부를 확인하고, 상기 확인 결과, 상기 기록정보가 가공된 경우에, 상기 기록정보에 대한 오류 여부를 확인하고, 상기 오류가 존재하면, 상기 오류를 정정할 수 있다.
프로세서(205)는 리딩부(203)에 의해, 상기 기록정보로서 데이터 비트 및 패리티 비트를 포함하여 리딩되면, 상기 패리티 비트를 이용하여 기록정보에 대한 가공 여부를 확인할 수 있다.
즉, 프로세서(205)는 상기 패리티 비트가 초기화 상태가 아닌 경우, 예컨대 상기 패리티 비트가 '0'이 아닌 경우, 상기 기록정보가 가공된 것으로 확인하여, 상기 데이터 비트를 디코딩하고, 상기 디코딩된 데이터 비트에 대해 상기 오류를 정정할 수 있다. 이때, 프로세서(205)는 오류가 정정된 데이터 비트를 인코딩하고, 상기 패리티 비트의 값을 조정한 후, 상기 인코딩된 데이터 비트와 함께, 상기 제1 어드레스에 갱신기록할 수 있다.
반면, 프로세서(205)는 상기 패리티 비트가 초기화 상태인 경우, 예컨대 상기 패리티 비트가 '0'인 경우, 상기 기록정보가 가공되지 않은 것으로 확인하고, 상기 기록정보를 가공하여 상기 제1 어드레스에 기록할 수 있다. 즉, 프로세서(205)는 상기 패리티 비트가 '0'인 경우, 상기 리딩된 데이터 비트를 인코딩하고, 패리티 비트의 값을 조정한 후, 상기 인코딩된 데이터 비트와 함께, 상기 제1 어드레스에 기록할 수 있다.
접근 인지부(207)는 메모리로의 중앙처리장치 접근을 인지할 수 있다. 이때, 접근 인지부(207)는 메모리의 Read/Write 신호를 이용하여, 메모리로의 중앙처리장치 접근을 인지할 수 있다. 예컨대, 접근 인지부(207)는 Read/Write 신호가 '0'인 경우, 중앙처리장치가 메모리에 접근하는 것으로 인지하고, Read/Write 신호가 '1'인 경우, 중앙처리장치가 메모리에 접근하지 않는 것으로 인지할 수 있다.
도 3은 본 발명의 일실시예에 따른 메모리 보호를 위한 컨트롤러 장치의 동작 방법을 나타내는 흐름도이다.
도 3을 참조하면, 단계 301에서, 메모리 보호를 위한 컨트롤러 장치는 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하고, 상기 제1 어드레스에서 기록정보를 리딩한다. 메모리 보호를 위한 컨트롤러 장치는 상기 기록정보로서 데이터 비트 및 패리티 비트를 포함하여 리딩할 수 있다.
이때, 메모리 보호를 위한 컨트롤러 장치는 메모리로의 중앙처리장치(CPU) 접근을 인지하고, 상기 중앙처리장치가 상기 메모리에 접근하지 않는 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면 상기 기록정보를 리딩할 수 있다.
반면, 메모리 보호를 위한 컨트롤러 장치는 상기 중앙처리장치가 상기 메모리에 접근한 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면, 상기 기록정보의 변동을 정상으로 판단하여, 상기 기록정보의 리딩을 중지할 수 있다.
단계 303에서, 메모리 보호를 위한 컨트롤러 장치는 리딩된 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정한다.
메모리 보호를 위한 컨트롤러 장치는 상기 기록정보에 대한 가공 여부를 확인하고, 상기 확인 결과, 상기 기록정보가 가공된 경우에, 상기 기록정보에 대한 오류 여부를 확인하고, 상기 오류가 존재하면, 상기 오류를 정정할 수 있다.
구체적으로, 메모리 보호를 위한 컨트롤러 장치는 기록정보에 포함된 패리티 비트가 '0'이 아닌 경우, 상기 기록정보가 가공된 것으로 확인하여, 상기 데이터 비트를 디코딩하고, 상기 디코딩된 데이터 비트에 대해 상기 오류를 정정할 수 있다.
반면, 메모리 보호를 위한 컨트롤러 장치는 상기 패리티 비트가 '0'인 경우, 상기 기록정보가 가공되지 않은 것으로 확인하고, 상기 기록정보를 가공하여 상기 제1 어드레스에 기록할 수 있다. 즉, 메모리 보호를 위한 컨트롤러 장치는 상기 패리티 비트가 '0'인 경우, 상기 리딩된 데이터 비트를 인코딩하고, 패리티 비트의 값을 조정한 후, 상기 인코딩된 데이터 비트와 함께, 상기 제1 어드레스에 기록할 수 있다.
단계 305에서, 메모리 보호를 위한 컨트롤러 장치는 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록한다.
메모리 보호를 위한 컨트롤러 장치는 상기 오류가 정정된 데이터 비트를 인코딩하고, 상기 패리티 비트의 값을 조정한 후, 상기 인코딩된 데이터 비트와 함께, 상기 제1 어드레스에 갱신기록할 수 있다.
메모리 보호를 위한 컨트롤러 장치는 상기 제1 어드레스에 대한 갱신기록이 완료되면, 상기 제1 어드레스에 인접하는 제2 어드레스에 기록된 기록정보에 변동이 있는지를 판단하여 변동이 감지되면, 상기 제2 어드레스에서 기록정보를 리딩할 수 있다. 또한, 메모리 보호를 위한 컨트롤러 장치는 상기 단계 303 및 305를 반복하여 수행 함으로써, 제2 어드레스에 기록된 기록정보에 대한 오류 정정 및 오류가 정정된 기록정보를 제2 어드레스에 갱신기록할 수 있다.
본 발명의 실시예에 따르면, 메모리에 기록된 기록정보의 변동을 감지하는 경우, 기록정보에 대해 변동치를 환원하여 오류를 정정 함으로써, 메모리에 기록된 기록정보를 보호할 수 있다.
본 발명의 실시예에 따르면, 메모리에 중앙처리장치(CPU)가 접근하지 않는 것으로 확인되는 상태에서, 메모리에 기록된 기록정보의 변동을 감지하면, 기록정보에 대해 변동치를 환원하여 오류를 정정 함으로써, 메모리로의 중앙처리장치 접근을 제한하지 않으면서, 메모리에 기록된 기록정보를 보호할 수 있다.
본 발명의 실시예는 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
201: 메모리 보호를 위한 컨트롤러 장치
203: 리딩부
205: 프로세서
207: 접근 인지부

Claims (13)

  1. 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하고, 상기 제1 어드레스에서 기록정보를 리딩하는 리딩부; 및
    상기 리딩된 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정하고, 상기 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록하는 프로세서
    를 포함하는 메모리 보호를 위한 컨트롤러 장치.
  2. 제1항에 있어서,
    상기 메모리로의 중앙처리장치(CPU) 접근을 인지하는 접근 인지부
    를 더 포함하고,
    상기 리딩부는,
    상기 접근 인지부에 의해 상기 중앙처리장치가 상기 메모리에 접근하지 않는 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면 상기 기록정보를 리딩하는, 메모리 보호를 위한 컨트롤러 장치.
  3. 제2항에 있어서,
    상기 접근 인지부에 의해 상기 중앙처리장치가 상기 메모리에 접근한 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면,
    상기 리딩부는,
    상기 기록정보의 변동을 정상으로 판단하여, 상기 기록정보의 리딩을 중지하는, 메모리 보호를 위한 컨트롤러 장치.
  4. 제1항에 있어서,
    상기 프로세서는,
    상기 기록정보에 대한 가공 여부를 확인하고,
    상기 확인 결과, 상기 기록정보가 가공된 경우에, 상기 기록정보에 대한 오류 여부를 확인하고, 상기 오류가 존재하면, 상기 오류를 정정하는, 메모리 보호를 위한 컨트롤러 장치.
  5. 제4항에 있어서,
    상기 리딩부에 의해, 상기 기록정보로서 데이터 비트 및 패리티 비트를 포함하여 리딩하고,
    상기 프로세서는,
    상기 패리티 비트가 '0'이 아닌 경우, 상기 기록정보가 가공된 것으로 확인하여, 상기 데이터 비트를 디코딩하고, 상기 디코딩된 데이터 비트에 대해 상기 오류를 정정하는, 메모리 보호를 위한 컨트롤러 장치.
  6. 제5항에 있어서,
    상기 프로세서는,
    상기 오류가 정정된 데이터 비트를 인코딩하고, 상기 패리티 비트의 값을 조정한 후, 상기 인코딩된 데이터 비트와 함께, 상기 제1 어드레스에 갱신기록하는, 메모리 보호를 위한 컨트롤러 장치.
  7. 제1항에 있어서,
    상기 리딩부는,
    상기 제1 어드레스에 대한 갱신기록이 완료되면, 상기 제1 어드레스에 인접하는 제2 어드레스에 기록된 기록정보에 변동이 있는지를 판단하여, 변동이 감지되면, 상기 제2 어드레스에서 기록정보를 리딩하는, 메모리 보호를 위한 컨트롤러 장치.
  8. 메모리 내 제1 어드레스에 기록된 기록정보의 변동을 감지하고, 상기 제1 어드레스에서 기록정보를 리딩하는 단계;
    상기 리딩된 기록정보에 대해 변동치를 환원하여 상기 기록정보에 대한 오류를 정정하는 단계; 및
    상기 오류가 정정된 기록정보를 상기 제1 어드레스에 갱신기록하는 단계
    를 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 메모리로의 중앙처리장치(CPU) 접근을 인지하는 단계
    를 더 포함하고,
    상기 제1 어드레스에서 기록정보를 리딩하는 단계는,
    상기 접근 인지부에 의해 상기 중앙처리장치가 상기 메모리에 접근하지 않는 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면 상기 기록정보를 리딩하는 단계
    를 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법.
  10. 제8항에 있어서,
    상기 메모리로의 중앙처리장치(CPU) 접근을 인지하는 단계; 및
    상기 중앙처리장치가 상기 메모리에 접근한 것으로 인지한 상태에서, 상기 기록정보의 변동을 감지하면, 상기 기록정보의 변동을 정상으로 판단하여, 상기 기록정보의 리딩을 중지하는 단계
    를 더 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법.
  11. 제8항에 있어서,
    상기 기록정보로서 데이터 비트 및 패리티 비트를 포함하여 리딩하는 경우,
    상기 기록정보에 대한 오류를 정정하는 단계는,
    상기 패리티 비트가 '0'이 아닌 경우, 상기 기록정보가 가공된 것으로 확인하여, 상기 데이터 비트를 디코딩하고, 상기 디코딩된 데이터 비트에 대해 상기 오류를 정정하는 단계
    를 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 제1 어드레스에 갱신기록하는 단계는,
    상기 오류가 정정된 데이터 비트를 인코딩하고, 상기 패리티 비트의 값을 조정한 후, 상기 인코딩된 데이터 비트와 함께, 상기 제1 어드레스에 갱신기록하는 단계
    를 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법.
  13. 제9항에 있어서,
    상기 제1 어드레스에 대한 갱신기록이 완료되면, 상기 제1 어드레스에 인접하는 제2 어드레스에 기록된 기록정보에 변동이 있는지를 판단하여, 변동이 감지되면, 상기 제2 어드레스에서 기록정보를 리딩하는 단계
    를 더 포함하는 메모리 보호를 위한 컨트롤러 장치의 동작 방법.
KR1020100117376A 2010-11-24 2010-11-24 메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법 KR101218886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100117376A KR101218886B1 (ko) 2010-11-24 2010-11-24 메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100117376A KR101218886B1 (ko) 2010-11-24 2010-11-24 메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20120055920A true KR20120055920A (ko) 2012-06-01
KR101218886B1 KR101218886B1 (ko) 2013-01-07

Family

ID=46608206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100117376A KR101218886B1 (ko) 2010-11-24 2010-11-24 메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법

Country Status (1)

Country Link
KR (1) KR101218886B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102058638B1 (ko) * 2019-05-27 2020-01-28 전금희 싱글 환편기 및 상기 싱글 환편기를 이용한 싱글원단의 편직방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2835107B2 (ja) * 1989-11-16 1998-12-14 沖電気工業株式会社 不揮発性半導体記憶装置のエラー訂正回路及びそのエラー訂正方法
KR100652002B1 (ko) * 1999-11-09 2006-11-30 엘지전자 주식회사 롬 정정 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102058638B1 (ko) * 2019-05-27 2020-01-28 전금희 싱글 환편기 및 상기 싱글 환편기를 이용한 싱글원단의 편직방법

Also Published As

Publication number Publication date
KR101218886B1 (ko) 2013-01-07

Similar Documents

Publication Publication Date Title
US9632863B2 (en) Track error-correcting code extension
US7810016B2 (en) Semiconductor storage device equipped with ECC function
US8255774B2 (en) Data storage system with non-volatile memory for error correction
US20040015771A1 (en) Error correction for non-volatile memory
US7865784B1 (en) Write validation
US8074113B2 (en) System and method for data protection against power failure during sector remapping
JP2006268524A (ja) 記憶装置、その制御方法及びプログラム
WO2009020969A2 (en) Ecc functional block placement in a multi-channel mass storage device
US9665423B2 (en) End-to-end error detection and correction
CN109669800B (zh) 用于写入路径错误的高效数据恢复
KR20140063138A (ko) Rfid 태그 및 rfid 태그의 키 갱신 방법
CN103594120A (zh) 以读代写的存储器纠错方法
US8868517B2 (en) Scatter gather list for data integrity
TWI564904B (zh) 資料處理方法、記憶體控制電路單元以及記憶體儲存裝置
US10574270B1 (en) Sector management in drives having multiple modulation coding
KR101218886B1 (ko) 메모리 보호를 위한 컨트롤러 장치 및 컨트롤러 장치의 동작 방법
US20100058145A1 (en) Storage device and method of controlling storage device
KR101512927B1 (ko) 비휘발성 메모리의 페이지 관리 방법 및 장치
CN112445639A (zh) 错误检测
US9299387B2 (en) Magnetic disk apparatus, controller and data processing method
US20140281677A1 (en) Error correction method and device and information storing device
JP2007317307A (ja) 記憶装置、読み取りデータ保証制御装置及び読み取りデータ保証方法
US8612777B2 (en) Apparatus and method for writing data to be stored to a predetermined memory area
KR101460240B1 (ko) 메모리 기반 저장 장치 및 그것의 블록 관리 기법
CN109144409B (zh) 数据处理方法及装置、存储介质、数据系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151222

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 7