KR20120050711A - Substrate and method for manufacturing the substrate - Google Patents

Substrate and method for manufacturing the substrate Download PDF

Info

Publication number
KR20120050711A
KR20120050711A KR1020100112104A KR20100112104A KR20120050711A KR 20120050711 A KR20120050711 A KR 20120050711A KR 1020100112104 A KR1020100112104 A KR 1020100112104A KR 20100112104 A KR20100112104 A KR 20100112104A KR 20120050711 A KR20120050711 A KR 20120050711A
Authority
KR
South Korea
Prior art keywords
base member
groove
material layer
layer
photoactive material
Prior art date
Application number
KR1020100112104A
Other languages
Korean (ko)
Inventor
유상수
구성근
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020100112104A priority Critical patent/KR20120050711A/en
Publication of KR20120050711A publication Critical patent/KR20120050711A/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0061—Tools for holding the circuit boards during processing; handling transport of printed circuit boards
    • H05K13/0069—Holders for printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/068—Apparatus for etching printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: A circuit board and a manufacturing method thereof are provided to implement a multilayered circuit pattern by using a metal base member. CONSTITUTION: A base member(110) is made of metal with copper or copper alloy. The base member includes one side(111) and the other side(112). A light active material layer(120) is made of non-conductive metal compounds with metal powder. A protection layer(140) protects a conductive unit(121a,121b) of the light active material layer. A plating layer(150) is formed on the upper surface of the base member.

Description

회로 기판 및 회로 기판의 제조 방법{Substrate and method for manufacturing the substrate}Substrate and method for manufacturing the substrate}

본 발명은 회로 기판에 관한 것으로서, 보다 상세하게는, 광 활성 소재층을 포함하는 회로 기판 및 그 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a circuit board, and more particularly, to a circuit board including a photoactive material layer and a method of manufacturing the same.

산업이 발전함에 따라, 각 산업 영역에서 회로 기판의 사용이 증가하고 있다. 특히, 최근에는 일반적인 경성 회로 기판, 연성 회로 기판 뿐만 아니라 반도체 패키지용 회로 기판의 수요가 급증하고 있다.As the industry develops, the use of circuit boards in each industry area is increasing. In particular, in recent years, the demand for circuit boards for semiconductor packages as well as general rigid circuit boards and flexible circuit boards is rapidly increasing.

반도체 패키지용 회로 기판은 반도체 소자를 실장할 수 있는 기판인데, 금속 소재로 이루어진 리드 프레임과, 비도전성 소재를 포함한 BGA 기판 등이 알려져 있다. The circuit board for a semiconductor package is a board | substrate which can mount a semiconductor element, The lead frame which consists of metal materials, BGA board | substrate containing a nonelectroconductive material, etc. are known.

그 중 리드 프레임은 열적, 전기적으로 우수한 특성을 가지며, 원소재가 저가라는 장점이 있으나, 고집적도의 단자 구성에 한계가 있으며 다층 구조로 회로 패턴을 형성하기 어렵다는 단점이 있다. 그에 비하여, BGA 기판은 고집적도의 단자 구성이 가능하나, 원소재 가격이 고가이며, 열적, 전기적 특성이 리드 프레임에 비해 떨어지는 단점이 있다.Among them, the lead frame has excellent thermal and electrical characteristics and has the advantage of low cost of raw materials. However, the lead frame has a disadvantage in that the terminal structure has a high density and it is difficult to form a circuit pattern in a multilayer structure. In contrast, the BGA substrate has a high density of terminal configuration, but the raw material price is expensive, and thermal and electrical characteristics are inferior to the lead frame.

금속 소재의 베이스 부재를 사용하면서도 다층의 회로 패턴을 구현할 수 있는 회로 기판을 제공하는 것을 주된 과제로 한다.It is a main problem to provide a circuit board which can implement a multilayer circuit pattern while using a base member made of a metal material.

본 발명의 일 측면에 따르면, 일면에 적어도 하나의 제1홈이 형성된 금속 소재의 베이스 부재;와, 상기 베이스 부재의 일면 중 적어도 상기 제1홈에 배치되며, 적어도 일부가 도전성으로 활성화된 광 활성 소재층;과, 상기 베이스 부재의 타면에서 상기 베이스 부재의 일면 방향으로 형성되며, 상기 제1홈에 연통되도록 형성되는 제2홈;과, 상기 제2홈에 배치된 절연층;을 포함하는 회로 기판을 제공한다.According to an aspect of the present invention, a base member of a metal material having at least one first groove formed on one surface thereof, and at least a portion of one surface of the base member disposed at least in the first groove, the at least part of which is electrically active A material layer; and a second groove formed on one surface of the base member on the other surface of the base member and formed to communicate with the first groove; and an insulating layer disposed on the second groove. Provide a substrate.

여기서, 상기 금속 소재는 구리 또는 구리 합금을 포함할 수 있다.Here, the metal material may include copper or a copper alloy.

여기서, 상기 제1홈은 상기 베이스 부재의 일면을 하프 에칭하여 형성될 수 있다.Here, the first groove may be formed by half etching one surface of the base member.

여기서, 상기 광 활성 소재층은 금속 분말이 함유된 비도전성 금속 복합물을 포함하여 이루어질 수 있다.Here, the photoactive material layer may be made of a non-conductive metal composite containing a metal powder.

여기서, 상기 광 활성 소재층을 활성화하기 위해 조사하는 광은 레이저 광일 수 있다.Here, the light irradiated to activate the photoactive material layer may be laser light.

여기서, 상기 제2홈은 에칭법에 의해 형성될 수 있다.Here, the second groove may be formed by an etching method.

여기서, 상기 절연층은 솔더 레지스트 소재로 이루어질 수 있다.Here, the insulating layer may be made of a solder resist material.

여기서, 상기 절연층은 상기 광 활성 소재층에 접촉할 수 있다.Here, the insulating layer may contact the photoactive material layer.

여기서, 상기 베이스 부재의 일면에 배치되는 도금층을 더 포함할 수 있다.Here, the method may further include a plating layer disposed on one surface of the base member.

여기서, 상기 광 활성 소재층의 부분 중 도전성으로 활성화된 부분의 표면에 배치되는 도금층을 더 포함할 수 있다.The method may further include a plating layer disposed on the surface of the conductively activated portion of the portion of the photoactive material layer.

또한, 본 발명의 일 측면에 따르면, 금속 소재의 베이스 부재의 일면에 적어도 하나의 제1홈을 형성하는 단계;와, 상기 베이스 부재의 일면 중 적어도 상기 제1홈에 광 활성 소재층을 형성하는 단계;와, 상기 광 활성 소재층에 광을 조사함으로써, 상기 형성된 광 활성 소재층의 적어도 일부를 도전성으로 활성화시키는 단계;와, 상기 베이스 부재의 타면에서 상기 베이스 부재의 일면 방향으로 제2홈을 형성하되, 상기 제2홈은 상기 제1홈에 연통되도록 형성하는 단계;와, 상기 제2홈에 절연층을 배치하는 단계;를 포함하는 회로 기판의 제조 방법을 제공한다.In addition, according to an aspect of the present invention, forming at least one first groove on one surface of the base member of the metal material; and forming a photoactive material layer in at least one of the first groove of the base member And activating at least a portion of the formed photoactive material layer conductively by irradiating light to the photoactive material layer; and forming a second groove in one direction of the base member from the other surface of the base member. Forming a second groove so as to communicate with the first groove; and arranging an insulating layer in the second groove.

여기서, 상기 금속 소재는 구리 또는 구리 합금을 포함할 수 있다.Here, the metal material may include copper or a copper alloy.

여기서, 상기 제1홈은 상기 베이스 부재의 일면을 하프 에칭하여 형성될 수 있다.Here, the first groove may be formed by half etching one surface of the base member.

여기서, 상기 광 활성 소재층은 금속 분말이 함유된 비도전성 금속 복합물을 배치하여 형성될 수 있다.Here, the photoactive material layer may be formed by disposing a non-conductive metal composite containing a metal powder.

여기서, 상기 광 활성 소재층을 활성화하기 위해 조사하는 광은 레이저 광일 수 있다.Here, the light irradiated to activate the photoactive material layer may be laser light.

여기서, 상기 광 활성 소재층의 적어도 일부를 도전성으로 활성화시키는 단계에서, 상기 광 활성 소재층의 부분 중 도전성으로 활성화되는 부분이 상기 베이스 부재에 접촉하지 않게 형성되도록 상기 광의 조사를 조절할 수 있다.Here, in the step of activating at least a portion of the photoactive material layer conductively, the irradiation of the light may be adjusted so that the conductively activated portion of the portion of the photoactive material layer does not contact the base member.

여기서, 상기 제2홈은 에칭법에 의해 형성될 수 있다.Here, the second groove may be formed by an etching method.

여기서, 상기 제2홈에 솔더 레지스트 소재를 배치하여 상기 절연층을 형성할 수 있다.Here, the insulating layer may be formed by disposing a solder resist material in the second groove.

여기서, 상기 절연층은 상기 광 활성 소재층에 접촉하도록 배치될 수 있다.Here, the insulating layer may be disposed to contact the photoactive material layer.

여기서, 상기 베이스 부재의 일면에 도금층을 배치하는 단계를 더 포함할 수 있다.Here, the method may further include disposing a plating layer on one surface of the base member.

여기서, 상기 광 활성 소재층의 부분 중 도전성으로 활성화된 부분의 표면에 도금층을 배치하는 단계를 더 포함할 수 있다.Here, the method may further include disposing a plating layer on the surface of the conductively activated portion of the portion of the photoactive material layer.

본 발명의 일측면에 따르면, 금속 소재의 베이스 부재를 사용하면서도 다층의 회로 패턴을 가지는 회로 기판을 구현할 수 있는 효과가 있다.According to one aspect of the invention, there is an effect that can be implemented a circuit board having a multi-layered circuit pattern while using a base member of a metal material.

도 1은 본 발명의 제1 실시예에 관한 회로 기판의 단면도이다.
도 2 내지 도 9는 본 발명의 제1 실시예에 관한 회로 기판의 각 제조 공정별 단계를 도시한 도면들이다.
도 10은 본 발명의 제2 실시예에 관한 회로 기판의 단면도이다.
도 11 내지 도 18은 본 발명의 제2 실시예에 관한 회로 기판의 각 제조 공정별 단계를 도시한 도면들이다.1 is a cross-sectional view of a circuit board according to a first embodiment of the present invention.
2 to 9 are diagrams showing the steps for each manufacturing process of the circuit board according to the first embodiment of the present invention.
10 is a sectional view of a circuit board according to a second embodiment of the present invention.
11 to 18 are diagrams showing the steps for each manufacturing process of the circuit board according to the second embodiment of the present invention.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 관한 회로 기판(100)의 단면도이다.1 is a cross-sectional view of a circuit board 100 according to the first embodiment of the present invention.

도 1에 도시된 바와 같이, 회로 기판(100)은, 베이스 부재(110), 광 활성 소재층(120), 절연층(130), 보호층(140), 도금층(150)을 포함한다.As shown in FIG. 1, the circuit board 100 includes a base member 110, a photoactive material layer 120, an insulating layer 130, a protective layer 140, and a plating layer 150.

베이스 부재(110)는, 금속 소재로 이루어지는데, 금속 소재로는 구리 또는 구리 합금을 포함하는 소재가 사용된다.The base member 110 is made of a metal material, and a material containing copper or a copper alloy is used as the metal material.

본 제1 실시예의 베이스 부재(110)는 구리 또는 구리 합금을 포함하는 금속 소재로 이루어지나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 베이스 부재의 소재는 도전성의 금속의 소재로 이루어지기만 하면 되고, 그 외의 특별한 제한은 없다. 즉, 종래의 리드 프레임용 소재는 일반적으로 구리 또는 구리 합금을 포함하므로, 재료의 수급이나 가격, 소재의 특성 등을 종합적으로 고려할 때 베이스 부재의 소재로 리드 프레임용 소재인 구리를 사용하는 것이 경제적으로 바람직하나, 반드시 이에 한정하는 것은 아니고, 구리 이외의 은(Ag), 금(Au) 등의 소재를 사용할 수 있다.The base member 110 of the first embodiment is made of a metal material including copper or a copper alloy, but the present invention is not limited thereto. That is, the material of the base member according to the present invention only needs to be made of a conductive metal material, and there are no other special limitations. That is, since a conventional lead frame material generally includes copper or a copper alloy, it is economical to use copper, which is a lead frame material, as the base member material in consideration of supply and demand of materials, price, and material characteristics. However, the present invention is not limited thereto, and materials such as silver (Ag) and gold (Au) other than copper may be used.

베이스 부재(110)의 일면(111)에는 제1홈(111a)이 형성되고, 타면(112)에는 제2홈(112a)이 형성되는데, 제1홈(111a)과 제2홈(112a)은 서로 연통될 정도의 깊이로 형성된다. 여기서, 제1홈(111a) 및 제2홈(112a)의 구체적인 형성 방법에 대해서는 후술한다. The first groove 111a is formed on one surface 111 of the base member 110, and the second groove 112a is formed on the other surface 112. The first groove 111a and the second groove 112a are formed. It is formed to a depth enough to communicate with each other. Here, the specific formation method of the first groove 111a and the second groove 112a will be described later.

한편, 제1홈(111a)을 포함한 일면(111)에는 광 활성 소재층(120)이 배치된다.Meanwhile, the photoactive material layer 120 is disposed on one surface 111 including the first groove 111a.

광 활성 소재층(120)은 금속 분말이 함유된 비도전성 금속 복합물을 배치하여 형성되는데, 그와 같은 비도전성 금속 복합물은 광에 의해 금속화 또는 도전성으로 활성화 되는 성질을 가지고 있다. 본 제1 실시예에 적용되는 비도전성 금속 복합물에 대해서는 한국공개특허공보 제2001-0040872호 "프린트 도체 구조물의 제조방법", 한국등록특허 제10-0374667호 "비도전성 지지재상에 위치한 전도성 패스 구조물, 특히 미소 전도성 패스 구조물 및 이의 제조방법" 등에 개시된 바 있으므로, 여기서는 이에 대한 구체적인 설명은 생략하기로 한다.The photoactive material layer 120 is formed by disposing a non-conductive metal composite containing metal powder. Such a non-conductive metal composite has a property of being activated by metallization or conductivity by light. For the non-conductive metal composite applied to the first embodiment, Korean Patent Publication No. 2001-0040872 "Method of Manufacturing Printed Conductor Structure", Korean Patent No. 10-0374667 "Conductive Pass Structure Located on Non-Conductive Support Material" , In particular, a micro-conductive pass structure and a method for manufacturing the same ", and thus a detailed description thereof will be omitted.

본 제1 실시예에서는 비도전성 금속 복합물이 배치되는 일면(111)에 대한 추가적인 가공없이 그대로 비도전성 금속 복합물을 일면(111)에 배치하여 광 활성 소재층(120)을 형성하지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 비도전성 금속 복합물을 배치하기 전에, 제1홈(111a)을 포함한 일면(111)에 니켈(Ni), 구리(Cu) 등의 소재로 도금을 실시할 수도 있다. 그 경우, 비도전성 금속 복합물은 상기의 도금에 의해 베이스 부재(110)의 일면(111)에 더 신뢰성 있게 부착될 수 있게 된다. In the first embodiment, the non-conductive metal composite is disposed on the one surface 111 as it is without further processing on the one surface 111 on which the non-conductive metal composite is disposed, thereby forming the photoactive material layer 120. It is not limited. That is, according to the present invention, before disposing the non-conductive metal composite, plating may be performed on one surface 111 including the first grooves 111a using a material such as nickel (Ni) or copper (Cu). In that case, the non-conductive metal composite can be more reliably attached to one surface 111 of the base member 110 by the above plating.

본 제1 실시예에서는 광 활성 소재층(120)이 제1홈(111a)을 포함한 일면(111)에 배치되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 광 활성 소재층(120)은 제1홈(111a)에만 배치될 수 있다. Although the photoactive material layer 120 is disposed on one surface 111 including the first groove 111a in the first embodiment, the present invention is not limited thereto. That is, according to the present invention, the photoactive material layer 120 may be disposed only in the first groove 111a.

한편, 배치된 광 활성 소재층(120)의 일부 표면은 입사되는 레이저 광에 의해 도전성으로 활성화되어 도전부(121a)(121b)를 형성하는데, 도전부(121a)(121b)는 회로 기판(100)의 하부 회로 패턴을 형성하게 된다. On the other hand, a part of the surface of the photoactive material layer 120 disposed is conductively activated by the incident laser light to form the conductive portions 121a and 121b, and the conductive portions 121a and 121b are the circuit board 100. Will form the lower circuit pattern.

여기서, 도전부(121a)(121b)의 형성 두께는 조사되는 레이저 광의 출력 및 조사 시간에 따라 조절될 수 있는데, 회로 기판(100)의 단면 중 도 1에 도시된 단면의 도전부(121a)의 경우 그 상부 표면(121a_1)이 베이스 부재(110)의 B부분에 접촉할 정도의 두께로 형성된다. Here, the formation thickness of the conductive parts 121a and 121b may be adjusted according to the output and irradiation time of the laser light to be irradiated, and the conductive part 121a of the cross section of the circuit board 100 shown in FIG. In this case, the upper surface 121a_1 is formed to a thickness enough to contact the B portion of the base member 110.

제2홈(112a)에는 솔더 레지스트(solder resist) 소재가 배치되어 절연층(130)이 형성된다. A solder resist material is disposed in the second groove 112a to form an insulating layer 130.

본 제1 실시예의 절연층(130)을 이루는 솔더 레지스트 소재로는 폴리 이미드계 수지가 사용되지만, 본 발명은 이에 한정하지 않는다. 즉, 솔더 레지스트는 전기 절연성의 물질로 이루어지기만 하면 되므로, 그 외의 다른 수지로 이루어질 수 있다. 예를 들어, 솔더 레지스트 소재로 에폭시계의 수지가 사용될 수도 있다.Although a polyimide resin is used as the solder resist material constituting the insulating layer 130 of the first embodiment, the present invention is not limited thereto. That is, since the solder resist only needs to be made of an electrically insulating material, it may be made of other resins. For example, an epoxy resin may be used as the solder resist material.

한편, 전술한 바와 같이, 제1홈(111a)과 제2홈(112a)은 서로 연통되도록 형성되어 있으므로, 각각의 홈(111a)(112a)에 배치되는 광 활성 소재층(120)과 절연층(130)도 서로 닿도록 배치되게 된다. 그러한 구성은, 회로 기판(100)의 단면 중 도 1에 도시된 단면의 베이스 부재(110)의 A, B, C 부분들을 서로 전기적으로 절연시킴으로써, 회로 기판(100)의 회로 패턴이 용이하게 형성될 수 있게 된다.Meanwhile, as described above, since the first groove 111a and the second groove 112a are formed to communicate with each other, the photoactive material layer 120 and the insulating layer disposed in each of the grooves 111a and 112a. 130 is also arranged to touch each other. Such a configuration makes the circuit pattern of the circuit board 100 easily formed by electrically insulating the A, B, and C portions of the base member 110 of the cross section shown in FIG. 1 among the cross sections of the circuit board 100 from each other. It becomes possible.

또한, 광 활성 소재층(120)의 하면에는 보호층(140)이 형성되는데, 보호층(140)은 광 활성 소재층(120)의 도전부(121a)(121b)를 보호함으로써, 회로 기판(100)의 하부 회로 패턴을 보호하게 된다. 여기서, 보호층(140)의 소재로는 절연층(130)의 소재와 동일한 소재가 사용될 수 있다.In addition, a protective layer 140 is formed on the lower surface of the photoactive material layer 120. The protective layer 140 protects the conductive portions 121a and 121b of the photoactive material layer 120, thereby providing a circuit board ( The lower circuit pattern 100 is protected. Here, the same material as that of the insulating layer 130 may be used as the material of the protective layer 140.

한편, 베이스 부재(110)의 상부 표면에는 도금층(150)이 형성되는데, 도금층(150)은 상부 회로 패턴을 형성하게 된다.Meanwhile, the plating layer 150 is formed on the upper surface of the base member 110, and the plating layer 150 forms an upper circuit pattern.

본 제1 실시예의 경우에는, 베이스 부재(110)의 상부 표면에 도금층(150)을 형성하나 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 베이스 부재(110)의 상부 표면에 도금층(150)을 형성하지 않을 수 있으며, 그 경우 회로 기판(100)의 상부 회로 패턴은 베이스 부재(110)의 A, B, C 부분들의 상부 표면이 된다.In the case of the first embodiment, the plating layer 150 is formed on the upper surface of the base member 110, but the present invention is not limited thereto. That is, according to the present invention, the plating layer 150 may not be formed on the upper surface of the base member 110, in which case the upper circuit pattern of the circuit board 100 may be A, B, C of the base member 110. The top surface of the parts.

이상과 같이, 본 제1 실시예에 따른 회로 기판(100)은, 도금층(150)으로 이루어진 상부 회로 패턴과, 광 활성 소재층(120)의 도전부(121a)(121b)로 이루어진 하부 회로 패턴을 포함하고 있어, 전체적으로 2층의 회로 기판의 구조를 가지게 된다. 여기서, 회로 기판(100)의 단면 중 도 1에 도시된 단면을 보면, 베이스 부재(110)의 부분 B와 도전부(121a)는 서로 접촉하여 전기적으로 연결되고, 베이스 부재(110)의 A, B, C 부분 및 도전부(121b)는 서로 전기적으로 절연되는 구성을 가지고 있다. 그렇지만, 회로 패턴들 간의 전기적인 연결 구조 및 절연 구조는, 설계자의 설계에 따라 변동될 수 있음은 물론이며, 그 경우에도 본 발명의 권리범위에 속함은 당연하다.As described above, the circuit board 100 according to the first embodiment includes an upper circuit pattern made of the plating layer 150 and a lower circuit pattern made of the conductive parts 121a and 121b of the photoactive material layer 120. It includes, and has a structure of a circuit board of two layers as a whole. Here, in the cross section of FIG. 1 of the cross section of the circuit board 100, the portion B of the base member 110 and the conductive portion 121a are electrically connected in contact with each other, and A, The B, C portions, and the conductive portion 121b have a structure that is electrically insulated from each other. However, the electrical connection structure and the insulating structure between the circuit patterns, of course, can vary depending on the design of the designer, and in that case it is naturally within the scope of the present invention.

이하, 도 2 내지 도 9를 참조하여, 본 제1 실시예에 관한 회로 기판(100)의 제조 방법에 대해 살펴보기로 한다.Hereinafter, a method of manufacturing the circuit board 100 according to the first embodiment will be described with reference to FIGS. 2 to 9.

도 2 내지 도 9는 본 제1 실시예에 관한 회로 기판(100)의 각 제조 공정별 단계를 도시한 도면들이다.2 to 9 are diagrams showing steps for each manufacturing process of the circuit board 100 according to the first embodiment.

먼저, 도 2에 도시된 바와 같이, 제조자는 금속 소재로 이루어진 베이스 부재(110)를 준비하는데, 베이스 부재(110)는 일면(111)과 그에 마주보는 타면(112)을 포함한다(S11 단계). First, as shown in Figure 2, the manufacturer prepares a base member 110 made of a metal material, the base member 110 includes one surface 111 and the other surface 112 facing it (step S11) .

이어, 도 3에 도시된 바와 같이, 베이스 부재(110)의 일면(111)에 하프 에칭을 수행하여 제1홈(111a)을 형성한다(S12 단계). 이 때, 제1홈(111a)의 형성 깊이(t1)은 베이스 부재(110)의 두께 t2의 0.8배 정도로 형성한다.Next, as shown in FIG. 3, half-etching is performed on one surface 111 of the base member 110 to form the first groove 111a (S12). At this time, the formation depth t1 of the first groove 111a is about 0.8 times the thickness t2 of the base member 110.

그 다음, 도 4에 도시된 바와 같이, 제조자는 베이스 부재(110)의 일면(111)에 금속 분말이 함유된 비도전성 금속 복합물을 배치함으로써, 광 활성 소재층(120)을 형성한다(S13 단계). 이때 광 활성 소재층(120)은 제1홈(111a) 뿐만 아니라 베이스 부재(110)의 일면(111)의 전체에 고루 배치된다. 아울러, 제조자는 도금용 포토 레지스트층(160)을 타면(112)의 전체에 고루 배치한다.Next, as shown in FIG. 4, the manufacturer forms the photoactive material layer 120 by disposing a non-conductive metal composite containing metal powder on one surface 111 of the base member 110 (S13). ). In this case, the photoactive material layer 120 is evenly disposed on the entirety of one surface 111 of the base member 110 as well as the first groove 111a. In addition, the manufacturer evenly distributes the plating photoresist layer 160 to the entirety of the other surface 112.

그 다음, 도 5에 도시된 바와 같이, 마스크 등을 이용한 포토 리소그래피 공정을 이용하여, 배치된 도금용 포토 레지스트층(160)을 소정의 패턴(160a)으로 형성한다(S14 단계).Next, as illustrated in FIG. 5, the photoresist layer 160 for plating is formed in a predetermined pattern 160a using a photolithography process using a mask or the like (step S14).

그 다음, 도 6에 도시된 바와 같이, 광 활성 소재층(120)에 소정의 패턴으로 레이저 광을 조사함으로써, 광 활성 소재층(120)의 일부를 도전성으로 활성화시켜 도전부(121a)(121b)를 형성한다(S15 단계). 여기서, 사용되는 레이저는 UV 레이저, 엑시머 레이저 등이 사용될 수 있다. 전술한 바와 같이, 도전부(121a)(121b)의 형성 두께는 조사되는 레이저 광의 출력 및 조사 시간으로 조절될 수 있는 바, 제조자는 도전부(121a)(121b)의 형성 두께를 설계된 대로 구현할 수 있다. 여기서, 도전부(121a)는 베이스 부재(110)에 접촉될 정도의 두께로 형성된다. Next, as shown in FIG. 6, by irradiating the photoactive material layer 120 with laser light in a predetermined pattern, a portion of the photoactive material layer 120 is electrically activated to conduct conductive portions 121a and 121b. ) (Step S15). The laser used may be a UV laser, an excimer laser, or the like. As described above, the formation thickness of the conductive parts 121a and 121b may be adjusted by the output and irradiation time of the irradiated laser light, so that the manufacturer may implement the forming thickness of the conductive parts 121a and 121b as designed. have. Here, the conductive portion 121a is formed to a thickness enough to contact the base member 110.

그 다음, 도 7에 도시된 바와 같이, 도금용 포토 레지스트층(160)의 소정의 패턴(160a)을 이용하여 도금 공정을 실시함으로써, 도금층(150)을 형성한다(S16 단계). 여기서, 도금의 방식으로 전해 도금, 무전해 도금이 사용될 수 있으며, 구체적으로, PPF 도금, Ni-x/Au-x 도금, 전기 Au/Ni 도금, 무전해 Au/Ni, Sn, Ag 도금, OSP, HASL 등이 사용될 수 있다.Next, as illustrated in FIG. 7, the plating layer 150 is formed by performing a plating process using a predetermined pattern 160a of the plating photoresist layer 160 (step S16). Here, electrolytic plating, electroless plating may be used as the plating method, specifically, PPF plating, Ni-x / Au-x plating, electro Au / Ni plating, electroless Au / Ni, Sn, Ag plating, OSP , HASL and the like can be used.

그 다음, 도 8에 도시된 바와 같이, 도금용 포토 레지스트층(160)의 소정의 패턴(160a)을 제거하고, 에칭으로 제2홈(112a)을 형성한다(S17 단계). 여기서, 에칭법으로는 플라즈마 에칭법, 화학 에칭법 등을 이용할 수 있다. 제조자는, 베이스 부재(110)의 타면(112)에서 일면(111) 방향으로 제2홈(112a)을 형성하되, 제2홈(112a)의 바닥이 제1홈(111a)에 연통되도록 형성한다. 즉, 제조자는 제2홈(112a)의 바닥을 통해 제1홈(111a)에 배치된 광 활성 소재층(120)이 보일 정도로 제2홈(112a)을 형성한다.Next, as shown in FIG. 8, the predetermined pattern 160a of the plating photoresist layer 160 is removed, and a second groove 112a is formed by etching (step S17). As the etching method, a plasma etching method, a chemical etching method, or the like can be used. The manufacturer forms a second groove 112a in the direction of one surface 111 on the other surface 112 of the base member 110, and forms the bottom of the second groove 112a so as to communicate with the first groove 111a. . That is, the manufacturer forms the second groove 112a such that the photoactive material layer 120 disposed in the first groove 111a is visible through the bottom of the second groove 112a.

그 다음, 도 9에 도시된 바와 같이, 제2홈(112a)을 포함한 타면(112)에 고루 솔더 레지스트 소재를 배치함으로써 절연층(130)을 형성한다(S18 단계). 전술한 바와 같이, 절연층(130)은 광 활성 소재층(120)과 서로 닿도록 배치된다. 그러한 구성은, 회로 기판(100)의 단면 중 도 1에 도시된 단면의 베이스 부재(110)의 A, B, C 부분들을 전기적으로 확실히 절연시켜, 회로 기판(100)의 회로 패턴을 용이하게 형성할 수 있게 한다.Next, as shown in FIG. 9, the insulating layer 130 is formed by disposing the solder resist material evenly on the other surface 112 including the second grooves 112a (S18). As described above, the insulating layer 130 is disposed to contact the photoactive material layer 120. Such a configuration electrically insulates the A, B, and C portions of the base member 110 of the cross section shown in FIG. 1 among the cross sections of the circuit board 100, thereby easily forming a circuit pattern of the circuit board 100. Make it possible.

아울러, 광 활성 수지층(120)의 하면에도 솔더 레지스트 소재를 배치함으로써 보호층(140)을 형성한다.In addition, the protective layer 140 is formed by disposing a solder resist material on the lower surface of the photoactive resin layer 120.

그 다음, 절연층(130)의 일부를 제거함으로써 도금층(150)의 적어도 일부를 노출시키고, 보호층(140)의 일부를 제거함으로써 도전부(121a)(121b)의 적어도 일부를 노출시켜, 상부 회로 패턴(도금층(150))과 하부 회로 패턴(도전부(121a)(121b))을 구비한 도 1의 회로 기판(100)을 완성시킨다(S19 단계). Next, at least a portion of the plating layer 150 is exposed by removing a portion of the insulating layer 130, and at least a portion of the conductive portions 121a and 121b is exposed by removing a portion of the protective layer 140, thereby The circuit board 100 of FIG. 1 having the circuit pattern (plating layer 150) and the lower circuit pattern (conductive parts 121a and 121b) is completed (step S19).

이상과 같이, 본 제1 실시예에 따른 회로 기판(100)의 제조 방법에 의하면, 베이스 부재(110)의 일면(111)에 광 활성 소재층(120)을 배치하고, 광 활성 소재층(120)의 일부에 레이저 광을 조사하여 도전부(121a)(121b)를 형성하여 하부 회로 패턴을 형성한다. 또한, 베이스 부재(110)의 타면(112)에 제2홈(112a), 도금층(150) 및 절연층(130)을 형성하여 도금층(150)으로 상부 회로 패턴을 형성함으로써, 2층의 회로 기판(100)을 용이하게 제조할 수 있는 장점이 있다. As described above, according to the method of manufacturing the circuit board 100 according to the first embodiment, the photoactive material layer 120 is disposed on one surface 111 of the base member 110, and the photoactive material layer 120 is provided. The lower portion of the circuit pattern is formed by irradiating a portion of the laser light with the laser light to form the conductive portions 121a and 121b. In addition, the second groove 112a, the plating layer 150, and the insulating layer 130 are formed on the other surface 112 of the base member 110 to form an upper circuit pattern with the plating layer 150, thereby forming two circuit boards. There is an advantage that can be easily manufactured (100).

또한, 본 제1 실시예에 따른 회로 기판(100)은, 베이스 부재(110)의 소재를 구리 또는 구리 합금을 포함하는 종래의 리드 프레임용 소재를 그대로 이용할 수 있으므로, 열적, 전기적 특성이 우수하면서도, 고집적도의 단자 구성을 구현할 수 있는 장점이 있다.In addition, the circuit board 100 according to the first embodiment may use a conventional lead frame material including copper or a copper alloy as the material of the base member 110 as it is, and thus have excellent thermal and electrical characteristics. Therefore, there is an advantage in that a high integration terminal configuration can be realized.

또한, 본 제1 실시예에 따른 회로 기판(100)은 상부 회로 패턴 및 하부 회로 패턴을 가지는 2층의 구조를 가지고 있으나, 본 발명은 이에 한정하지 않는다. 즉, 본 제1 실예에 따른 회로 기판(100)을 복수개 제조하여 적층한다면, 3층 이상의 회로 기판도 구현할 수 있음은 물론이다.In addition, the circuit board 100 according to the first embodiment has a two-layer structure having an upper circuit pattern and a lower circuit pattern, but the present invention is not limited thereto. That is, if a plurality of circuit boards 100 according to the first embodiment are manufactured and laminated, the circuit boards having three or more layers may be implemented.

이하, 도 10 내지 도 18을 참조하여, 본 발명의 제2 실시예에 관한 회로 기판(200)에 관하여 설명한다. 10 to 18, a circuit board 200 according to a second embodiment of the present invention will be described.

도 10은 본 발명의 제2 실시예에 관한 회로 기판(200)의 단면도이다.10 is a sectional view of a circuit board 200 according to a second embodiment of the present invention.

도 10에 도시된 바와 같이, 회로 기판(200)은, 베이스 부재(210), 광 활성 소재층(220), 절연층(230), 보호층(240), 도금층(251)(252)을 포함한다.As shown in FIG. 10, the circuit board 200 includes a base member 210, a photoactive material layer 220, an insulating layer 230, a protective layer 240, and plating layers 251 and 252. do.

베이스 부재(210)는, 금속 소재로 이루어지는데, 금속 소재는 구리 또는 구리 합금을 포함하는 소재가 사용된다. 본 제2 실시예의 베이스 부재(210)의 소재에 대하여는, 제1 실시예의 베이스 부재(110)에 관하여 설명한 내용이 그대로 적용될 수 있으므로, 여기서 자세한 설명은 생략한다.The base member 210 is made of a metal material, and a metal material includes copper or a copper alloy. Regarding the material of the base member 210 of the second embodiment, the content described with respect to the base member 110 of the first embodiment may be applied as it is, and thus the detailed description thereof will be omitted.

베이스 부재(210)의 일면(211)에는 제1홈(211a)이 형성되고, 타면(212)에는 제2홈(212a)이 형성되는데, 제1홈(211a)과 제2홈(212a)은 서로 연통될 정도의 깊이로 형성된다. 여기서, 제1홈(211a) 및 제2홈(212a)의 구체적인 형성 방법에 대해서는 후술한다. The first groove 211a is formed on one surface 211 of the base member 210, and the second groove 212a is formed on the other surface 212, and the first groove 211a and the second groove 212a are It is formed to a depth enough to communicate with each other. Here, the specific forming method of the first groove 211a and the second groove 212a will be described later.

한편, 제1홈(211a)을 포함한 일면(211)에는 광 활성 소재층(220)이 배치된다.Meanwhile, the photoactive material layer 220 is disposed on one surface 211 including the first groove 211a.

광 활성 소재층(220)은 금속 분말이 함유된 비도전성 금속 복합물을 배치하여 형성되는데, 그와 같은 비도전성 금속 복합물은 광에 의해 도전성으로 활성화 되는 성질을 가지고 있다. 본 제2 실시예의 광 활성 소재층(220)에 대하여는 제1 실시예의 광 활성 소재층(120)에 관하여 설명한 내용이 그대로 적용될 수 있으므로, 여기서 자세한 설명은 생략한다.The photoactive material layer 220 is formed by disposing a nonconductive metal composite containing metal powder. Such a nonconductive metal composite has a property of being electrically activated by light. The description of the photoactive material layer 120 of the first embodiment may be applied directly to the photoactive material layer 220 of the second embodiment, and thus, detailed description thereof will be omitted.

배치된 광 활성 소재층(220)의 일부 표면은 입사되는 레이저 광에 의해 도전성으로 활성화되어 도전부(221a)(221b)가 형성되게 된다. Part of the surface of the photoactive material layer 220 disposed is conductively activated by the incident laser light to form the conductive portions 221a and 221b.

여기서, 도전부(221a)(221b)의 형성 두께는 레이저 광의 출력 및 조사 시간에 따라 조절될 수 있는데, 회로 기판(200)의 단면 중 도 10에 도시된 단면의 도전부(221a)(221b)의 경우 베이스 부재(210)와 전기적으로 절연되도록 그 두께가 너무 두껍지 않게 형성된다. Here, the formation thickness of the conductive portions 221a and 221b may be adjusted according to the output and the irradiation time of the laser light. The conductive portions 221a and 221b of the cross section shown in FIG. In the case of the thickness is not formed so thick that it is electrically insulated from the base member 210.

제2홈(212a)에는 솔더 레지스트(solder resist) 소재가 배치되어 절연층(230)이 형성된다. 본 제2 실시예의 절연층(230)에 대하여는 제1 실시예의 절연층(130)에 관하여 설명한 내용이 그대로 적용될 수 있으므로, 여기서 자세한 설명은 생략한다.A solder resist material is disposed in the second groove 212a to form an insulating layer 230. Since the description of the insulating layer 130 of the first embodiment may be applied to the insulating layer 230 of the second embodiment, detailed description thereof will be omitted.

한편, 제1홈(211a)과 제2홈(212a)은 서로 연통되도록 형성되어 있으므로, 각각의 홈(211a)(212a)에 배치되는 광 활성 소재층(220)과 절연층(230)도 서로 닿도록 배치되게 된다. 그러한 구성은, 회로 기판(200)의 단면 중 도 10에 도시된 단면의 베이스 부재(210)의 A, B, C 부분들을 서로 전기적으로 절연시켜, 회로 기판(200)의 회로 패턴을 용이하게 형성할 수 있게 한다.On the other hand, since the first grooves 211a and the second grooves 212a are formed to communicate with each other, the photoactive material layer 220 and the insulating layer 230 disposed in each of the grooves 211a and 212a are also in contact with each other. Will be placed to reach. Such a configuration electrically insulates the A, B, and C portions of the base member 210 of the cross section shown in FIG. 10 of the cross section of the circuit board 200 from each other, thereby easily forming a circuit pattern of the circuit board 200. Make it possible.

또한, 광 활성 소재층(220)의 하면에는 보호층(240)이 형성되는데, 보호층(240)은 광 활성 소재층(220)의 도전부(221a)(221b)를 보호하게 된다. 여기서, 보호층(240)의 소재로는 절연층(230)의 소재와 같은 소재가 사용될 수 있다.In addition, a protective layer 240 is formed on the lower surface of the photoactive material layer 220, and the protective layer 240 protects the conductive portions 221a and 221b of the photoactive material layer 220. Here, the same material as the material of the insulating layer 230 may be used as the material of the protective layer 240.

한편, 광 활성 소재층(220)의 도전부(221a)(221b)에는 도금층(251)이 형성되어 하부 회로 패턴을 형성하고, 아울러 베이스 부재(210)의 상부 표면에는 도금층(252)이 형성되어 상부 회로 패턴을 형성하게 된다. Meanwhile, a plating layer 251 is formed on the conductive portions 221a and 221b of the photoactive material layer 220 to form a lower circuit pattern, and a plating layer 252 is formed on the upper surface of the base member 210. The upper circuit pattern is formed.

본 제2 실시예의 경우에는 광 활성 소재층(220)의 도전부(221a)(221b)에는 도금층(251)이 형성되고, 베이스 부재(210)의 상부 표면에는 도금층(252)이 형성되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 도금층(251)(252)이 형성되지 않을 수 있는데, 그 경우 상부 회로 패턴은 베이스 부재(210)의 각 A, B, C 부분들의 상부 표면이 되고, 하부 회로 패턴은 광 활성 소재층(220)의 도전부(221a)(221b)가 된다.In the second embodiment, the plating layer 251 is formed on the conductive portions 221a and 221b of the photoactive material layer 220, and the plating layer 252 is formed on the upper surface of the base member 210. The invention is not limited to this. That is, according to the present invention, the plating layers 251 and 252 may not be formed, in which case the upper circuit pattern becomes the upper surface of each of the A, B and C portions of the base member 210, and the lower circuit pattern It becomes conductive parts 221a and 221b of the photoactive material layer 220.

이상과 같이, 본 제2 실시예에 따른 회로 기판(200)은, 도금층(252)으로 이루어진 상부 회로 패턴과, 도금층(251)으로 이루어진 하부 회로 패턴을 포함하고 있어, 전체적으로 2층의 회로 기판의 구조를 가지게 된다. 여기서, 회로 기판(200)의 단면 중 도 10에 도시된 단면을 보면, 베이스 부재(210)의 A, B, C 부분, 도전부(221a) 및 도전부(221b)들은 서로 전기적으로 절연되는 구성을 가지고 있다. 물론, 그러한 전기적인 절연 구조는, 설계자의 설계에 따라 변동될 수 있음은 당연하다.As described above, the circuit board 200 according to the second embodiment includes an upper circuit pattern made of the plating layer 252 and a lower circuit pattern made of the plating layer 251, so that the circuit board 200 of the two circuit boards is formed as a whole. It has a structure. Here, in the cross section of FIG. 10 of the cross section of the circuit board 200, the A, B, C portions, the conductive portions 221a and the conductive portions 221b of the base member 210 are electrically insulated from each other. Have Of course, such an electrically insulating structure may vary depending on the design of the designer.

이하, 도 11 내지 도 18을 참조하여, 본 제2 실시예에 관한 회로 기판(200)의 제조 방법에 대해 살펴보기로 한다.Hereinafter, a manufacturing method of the circuit board 200 according to the second embodiment will be described with reference to FIGS. 11 to 18.

도 11 내지 도 18은 본 제2 실시예에 관한 회로 기판(200)의 각 제조 공정별 단계를 도시한 도면들이다.11 to 18 are diagrams showing the steps for each manufacturing process of the circuit board 200 according to the second embodiment.

먼저, 도 11에 도시된 바와 같이, 제조자는 금속 소재로 이루어진 베이스 부재(210)를 준비하는데, 베이스 부재(210)는 일면(211)과 그에 마주보는 타면(212)을 포함한다(S21 단계).First, as shown in FIG. 11, a manufacturer prepares a base member 210 made of a metal material, and the base member 210 includes one surface 211 and the other surface 212 facing it (step S21). .

이어, 도 12에 도시된 바와 같이, 베이스 부재(210)의 일면(211)에 하프 에칭을 수행하여 제1홈(211a)을 형성한다(S22 단계). 이 때, 제1홈(211a)의 형성 깊이는 베이스 부재(210)의 두께의 0.8배 정도로 형성한다.Next, as shown in FIG. 12, the first groove 211a is formed by performing half etching on one surface 211 of the base member 210 (step S22). At this time, the depth of formation of the first groove 211a is about 0.8 times the thickness of the base member 210.

그 다음, 도 13에 도시된 바와 같이, 제조자는 베이스 부재(210)의 일면(211)에 금속 분말이 함유된 비도전성 금속 복합물을 배치함으로써, 광 활성 소재층(220)을 형성한다(S23 단계). 이때 광 활성 소재층(220)은 제1홈(211a) 뿐만 아니라 베이스 부재(210)의 일면(211)의 전체에 고루 배치한다. 아울러, 제조자는 에칭용 포토 레지스트층(260)을 타면(212)에 배치한다.Next, as shown in FIG. 13, the manufacturer forms the photoactive material layer 220 by disposing a non-conductive metal composite containing metal powder on one surface 211 of the base member 210 (S23 step). ). In this case, the photoactive material layer 220 is evenly disposed on the entirety of one surface 211 of the base member 210 as well as the first groove 211a. In addition, the manufacturer arranges the etching photoresist layer 260 on the other surface 212.

그 다음, 도 14에 도시된 바와 같이, 마스크 등을 이용한 포토 리소그래피 공정을 이용하여, 배치된 에칭용 포토 레지스트층(260)을 소정의 패턴(260a)으로 형성한다(S24 단계).Next, as shown in FIG. 14, the photoresist layer 260 for etching is formed in a predetermined pattern 260a by using a photolithography process using a mask or the like (step S24).

그 다음, 도 15에 도시된 바와 같이, 에칭용 포토 레지스트층(260)의 소정의 패턴(260a)을 이용하여 에칭을 수행함으로써, 제2홈(212a)을 형성한다(S25 단계). 여기서, 에칭법으로는 플라즈마 에칭법, 화학 에칭법 등을 이용한다. 그 경우, 제조자는 베이스 부재(210)의 타면(212)에서 일면(211) 방향으로 제2홈(212a)을 형성하되, 제2홈(212a)의 바닥이 제1홈(211a)에 연통되도록 형성한다. 즉, 제조자는 제2홈(212a)의 바닥을 통해 제1홈(211a)에 배치된 광 활성 소재층(220)이 보일 정도로 제2홈(212a)을 형성한다.Next, as shown in FIG. 15, the second grooves 212a are formed by performing etching using a predetermined pattern 260a of the etching photoresist layer 260 (step S25). As the etching method, a plasma etching method, a chemical etching method, or the like is used. In this case, the manufacturer forms a second groove 212a in the direction of one surface 211 on the other surface 212 of the base member 210, so that the bottom of the second groove 212a communicates with the first groove 211a. Form. That is, the manufacturer forms the second groove 212a such that the photoactive material layer 220 disposed in the first groove 211a is visible through the bottom of the second groove 212a.

그 다음, 도 16에 도시된 바와 같이, 에칭용 포토 레지스트층(260)의 소정의 패턴(260a)을 제거하고, 광 활성 소재층(220)에 소정의 패턴으로 레이저 광을 조사함으로써 광 활성 소재층(220)의 일부를 도전성으로 활성화시켜 도전부(221a)(221b)를 형성한다(S26 단계). 여기서, 사용되는 레이저는 UV 레이저, 엑시머 레이저 등이 사용될 수 있다. 전술한 바와 같이, 제조자는 도전부(221a)(221b)의 형성 두께를 설계된 대로 구현할 수 있다. 여기서, 도전부(221a)(221b)가 베이스 부재(210)에 접촉되지 않을 정도로 도전부(221a)(221b)의 두께가 형성되어 있다. Next, as shown in FIG. 16, the photoactive material is removed by removing a predetermined pattern 260a of the photoresist layer 260 for etching and irradiating laser light to the photoactive material layer 220 in a predetermined pattern. A portion of the layer 220 is activated with conductivity to form conductive portions 221a and 221b (step S26). The laser used may be a UV laser, an excimer laser, or the like. As described above, the manufacturer can implement the thickness of the conductive portions 221a and 221b as designed. Here, the thicknesses of the conductive portions 221a and 221b are formed so that the conductive portions 221a and 221b do not contact the base member 210.

그 다음, 도 17에 도시된 바와 같이, 제2홈(212a)을 포함한 타면(212)에 고루 솔더 레지스트 소재를 배치함으로써 절연층(230)을 형성한다(S27 단계). 전술한 바와 같이, 절연층(230)은 광 활성 소재층(220)과 서로 닿도록 배치되게 된다. 그러한 구성은, 회로 기판(200)의 단면 중 도 10에 도시된 단면의 베이스 부재(210)의 A, B, C 부분들을 전기적으로 확실히 절연시켜, 회로 기판(200)의 회로 패턴을 용이하게 형성할 수 있게 한다.Next, as shown in FIG. 17, the insulating layer 230 is formed by disposing the solder resist material evenly on the other surface 212 including the second grooves 212a (step S27). As described above, the insulating layer 230 is disposed to contact the photoactive material layer 220 with each other. Such a configuration electrically insulates the A, B, and C portions of the base member 210 of the cross section shown in FIG. 10 among the cross sections of the circuit board 200 to easily form a circuit pattern of the circuit board 200. To do it.

아울러, 광 활성 수지층(220)의 하면에도 솔더 레지스트 소재를 배치함으로써 보호층(240)을 형성한다.In addition, the protective layer 240 is formed by disposing a solder resist material on the lower surface of the photoactive resin layer 220.

그 다음, 도 18에 도시된 바와 같이, 절연층(230)의 일부를 제거함으로써 베이스 부재(210)의 일부를 노출시키고, 보호층(240)의 일부를 제거함으로써 도전부(221a)(221b)의 적어도 일부를 노출시킨다(S28 단계). Next, as shown in FIG. 18, a portion of the base member 210 is exposed by removing a portion of the insulating layer 230, and conductive portions 221a and 221b are removed by removing a portion of the protective layer 240. At least a portion of is exposed (step S28).

그 다음, 도전부(221a)(221b)의 노출된 부분과 베이스 부재(210)의 노출된 부분에 각각 도금을 실시하여, 도금층(251)(252)을 형성함으로써, 상부 회로 패턴(도금층(252))과 하부 회로 패턴(도금층(251))을 구비한 도 10의 회로 기판(200)을 완성시킨다(S29 단계). 여기서, 도금의 방식으로 전해 도금, 무전해 도금이 사용될 수 있으며, 구체적으로, PPF 도금, Ni-x/Au-x 도금, 전기 Au/Ni 도금, 무전해 Au/Ni, Sn, Ag 도금, OSP, HASL 등이 사용될 수 있다.Then, the exposed portions of the conductive portions 221a and 221b and the exposed portions of the base member 210 are respectively plated to form plating layers 251 and 252, thereby forming the upper circuit pattern (plating layer 252). ) And the lower circuit pattern (plating layer 251) is completed (step S29). Here, electrolytic plating, electroless plating may be used as the plating method, specifically, PPF plating, Ni-x / Au-x plating, electro Au / Ni plating, electroless Au / Ni, Sn, Ag plating, OSP , HASL and the like can be used.

이상과 같이, 본 제2 실시예에 따른 회로 기판(200)의 제조 방법에 의하면, 베이스 부재(210)의 일면(211)에 광 활성 소재층(220)을 배치하고, 광 활성 소재층(220)의 일부에 레이저 광을 조사하여 도전부(221a)(221b)를 형성한 후, 도금 공정으로 도금층(251)을 형성하여 하부 회로 패턴을 형성한다. 또한, 베이스 부재(210)의 타면(212)에 제2홈(212a)을 형성하고 절연층(230)을 배치하고, 도금 공정으로 도금층(252)을 형성하여 상부 회로 패턴을 형성함으로써, 2층의 회로 기판(200)을 용이하게 제조할 수 있는 장점이 있다. As described above, according to the manufacturing method of the circuit board 200 according to the second embodiment, the photoactive material layer 220 is disposed on one surface 211 of the base member 210, and the photoactive material layer 220 is provided. After the laser light is irradiated to a part of the C) to form the conductive parts 221a and 221b, the plating layer 251 is formed by a plating process to form a lower circuit pattern. In addition, the second groove 212a is formed on the other surface 212 of the base member 210, the insulating layer 230 is disposed, and the plating layer 252 is formed by the plating process to form the upper circuit pattern. There is an advantage that the circuit board 200 can be easily manufactured.

또한, 본 제2 실시예에 따른 회로 기판(200)은 구리 또는 구리 합금을 포함하는 종래의 리드 프레임용 베이스 부재를 그대로 이용할 수 있으므로, 열적, 전기적 특성이 우수하면서도, 고집적도의 단자 구성을 구현할 수 있는 장점이 있다.In addition, the circuit board 200 according to the second exemplary embodiment may use a conventional lead frame base member including copper or a copper alloy as it is, thereby providing a high integration terminal configuration with excellent thermal and electrical characteristics. There are advantages to it.

본 발명의 일 측면들은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. While aspects of the present invention have been described with reference to the embodiments shown in the accompanying drawings, this is merely exemplary, and various modifications and equivalent other embodiments are possible from those skilled in the art. You will understand the point. Accordingly, the true scope of protection of the present invention should be determined only by the appended claims.

본 실시예의 회로 기판 및 회로 기판의 제조 방법은, 회로 기판을 제조하는 산업에 사용될 수 있다. The circuit board of this embodiment and the manufacturing method of a circuit board can be used for the industry which manufactures a circuit board.

100, 200: 회로 기판 110, 210: 베이스 부재
120, 220: 광 활성 소재층 130, 230: 절연층
140, 240: 보호층 150, 251, 252: 도금층
160: 도금용 포토 레지스트층 260: 에칭용 포토 레지스트층100, 200: circuit board 110, 210: base member
120, 220: photoactive material layers 130, 230: insulating layer
140, 240: protective layer 150, 251, 252: plating layer
160: photoresist layer for plating 260: photoresist layer for etching

Claims (21)

일면에 적어도 하나의 제1홈이 형성된 금속 소재의 베이스 부재;
상기 베이스 부재의 일면 중 적어도 상기 제1홈에 배치되며, 적어도 일부가 도전성으로 활성화된 광 활성 소재층;
상기 베이스 부재의 타면에서 상기 베이스 부재의 일면 방향으로 형성되며, 상기 제1홈에 연통되도록 형성되는 제2홈; 및
상기 제2홈에 배치된 절연층;을 포함하는 회로 기판.A base member of a metal material having at least one first groove formed on one surface thereof;
A photoactive material layer disposed in at least one of the first grooves of the base member, the at least one of which is conductively activated;
A second groove formed on the other surface of the base member in a direction of one surface of the base member and formed to communicate with the first groove; And
And an insulating layer disposed in the second groove. 제1항에 있어서,
상기 금속 소재는 구리 또는 구리 합금을 포함하는 회로 기판.The method of claim 1,
The metal material comprises a copper or copper alloy. 제1항에 있어서,
상기 제1홈은 상기 베이스 부재의 일면을 하프 에칭하여 형성된 회로 기판.The method of claim 1,
The first groove is formed by half-etching one surface of the base member. 제1항에 있어서,
상기 광 활성 소재층은 금속 분말이 함유된 비도전성 금속 복합물을 포함하여 이루어진 회로 기판.The method of claim 1,
The photoactive material layer comprises a non-conductive metal composite containing a metal powder. 제1항에 있어서,
상기 광 활성 소재층을 활성화하기 위해 조사하는 광은 레이저 광인 회로 기판.The method of claim 1,
And the light irradiated to activate the photoactive material layer is laser light. 제1항에 있어서,
상기 제2홈은 에칭법에 의해 형성되는 회로 기판.The method of claim 1,
The second groove is formed by the etching method. 제1항에 있어서,
상기 절연층은 솔더 레지스트 소재로 이루어진 회로 기판.The method of claim 1,
The insulating layer is a circuit board made of a solder resist material. 제1항에 있어서,
상기 절연층은 상기 광 활성 소재층에 접촉하는 회로 기판.The method of claim 1,
The insulating layer is in contact with the photoactive material layer. 제1항에 있어서,
상기 베이스 부재의 일면에 배치되는 도금층을 더 포함하는 회로 기판.The method of claim 1,
The circuit board further comprises a plating layer disposed on one surface of the base member. 제1항에 있어서,
상기 광 활성 소재층의 부분 중 도전성으로 활성화된 부분의 표면에 배치되는 도금층을 더 포함하는 회로 기판.The method of claim 1,
And a plating layer disposed on a surface of a portion of the photoactive material layer conductively activated. 금속 소재의 베이스 부재의 일면에 적어도 하나의 제1홈을 형성하는 단계;
상기 베이스 부재의 일면 중 적어도 상기 제1홈에 광 활성 소재층을 형성하는 단계;
상기 광 활성 소재층에 광을 조사함으로써, 상기 형성된 광 활성 소재층의 적어도 일부를 도전성으로 활성화시키는 단계;
상기 베이스 부재의 타면에서 상기 베이스 부재의 일면 방향으로 제2홈을 형성하되, 상기 제2홈은 상기 제1홈에 연통되도록 형성하는 단계; 및
상기 제2홈에 절연층을 배치하는 단계;를 포함하는 회로 기판의 제조 방법.Forming at least one first groove on one surface of the base member of the metallic material;
Forming a photoactive material layer in at least the first groove of one surface of the base member;
Irradiating light onto the photoactive material layer to activate at least a portion of the formed photoactive material layer conductively;
Forming a second groove on the other surface of the base member in a direction of one surface of the base member, the second groove being in communication with the first groove; And
Disposing an insulating layer in the second groove; 제11항에 있어서,
상기 금속 소재는 구리 또는 구리 합금을 포함하는 회로 기판의 제조 방법.The method of claim 11,
The metal material is a circuit board manufacturing method comprising a copper or a copper alloy. 제11항에 있어서,
상기 제1홈은 상기 베이스 부재의 일면을 하프 에칭하여 형성되는 회로 기판의 제조 방법.The method of claim 11,
The first groove is formed by half-etching one surface of the base member. 제11항에 있어서,
상기 광 활성 소재층은 금속 분말이 함유된 비도전성 금속 복합물을 배치하여 형성되는 회로 기판의 제조 방법.The method of claim 11,
The photoactive material layer is a method of manufacturing a circuit board formed by disposing a non-conductive metal composite containing a metal powder. 제11항에 있어서,
상기 광 활성 소재층을 활성화하기 위해 조사하는 광은 레이저 광인 회로 기판의 제조 방법.The method of claim 11,
The light irradiated for activating the photoactive material layer is laser light. 제11항에 있어서,
상기 광 활성 소재층의 적어도 일부를 도전성으로 활성화시키는 단계에서,
상기 광 활성 소재층의 부분 중 도전성으로 활성화되는 부분이 상기 베이스 부재에 접촉하지 않게 형성되도록 상기 광의 조사를 조절하는 회로 기판의 제조 방법.The method of claim 11,
Activating at least a portion of the photoactive material layer conductively,
And controlling the irradiation of the light so that the conductively activated portion of the portion of the photoactive material layer does not contact the base member. 제11항에 있어서,
상기 제2홈은 에칭법에 의해 형성되는 회로 기판의 제조 방법.The method of claim 11,
And the second groove is formed by an etching method. 제11항에 있어서,
상기 제2홈에 솔더 레지스트 소재를 배치하여 상기 절연층을 형성하는 회로 기판의 제조 방법.The method of claim 11,
The method of claim 1, wherein the insulating layer is formed by disposing a solder resist material in the second groove. 제11항에 있어서,
상기 절연층은 상기 광 활성 소재층에 접촉하도록 배치되는 회로 기판의 제조 방법.The method of claim 11,
And the insulating layer is disposed to contact the photoactive material layer. 제11항에 있어서,
상기 베이스 부재의 일면에 도금층을 배치하는 단계를 더 포함하는 회로 기판의 제조 방법.The method of claim 11,
The method of claim 1, further comprising disposing a plating layer on one surface of the base member. 제11항에 있어서,
상기 광 활성 소재층의 부분 중 도전성으로 활성화된 부분의 표면에 도금층을 배치하는 단계를 더 포함하는 회로 기판의 제조 방법.The method of claim 11,
And arranging a plating layer on a surface of a portion of the photoactive material layer conductively activated.
KR1020100112104A 2010-11-11 2010-11-11 Substrate and method for manufacturing the substrate KR20120050711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100112104A KR20120050711A (en) 2010-11-11 2010-11-11 Substrate and method for manufacturing the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100112104A KR20120050711A (en) 2010-11-11 2010-11-11 Substrate and method for manufacturing the substrate

Publications (1)

Publication Number Publication Date
KR20120050711A true KR20120050711A (en) 2012-05-21

Family

ID=46268057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100112104A KR20120050711A (en) 2010-11-11 2010-11-11 Substrate and method for manufacturing the substrate

Country Status (1)

Country Link
KR (1) KR20120050711A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169830A (en) * 2021-06-21 2022-12-28 해성디에스 주식회사 Pre-mold substrate and method for manufacturing the pre-mold substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169830A (en) * 2021-06-21 2022-12-28 해성디에스 주식회사 Pre-mold substrate and method for manufacturing the pre-mold substrate
WO2022270654A1 (en) * 2021-06-21 2022-12-29 해성디에스 주식회사 Pre-mold substrate and method for manufacturing pre-mold substrate
US20240038652A1 (en) * 2021-06-21 2024-02-01 Haesung Ds Co., Ltd. Pre-mold substrate and method of manufacturing pre-mold substrate

Similar Documents

Publication Publication Date Title
CN105228341B (en) Printed circuit board, package substrate and its manufacturing method
KR101973410B1 (en) Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor
US9295150B2 (en) Method for manufacturing a printed circuit board
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US20160351543A1 (en) Printed circuit board, package substrate and production method for same
CN104576596B (en) Semiconductor substrate and its manufacturing method
KR20070082537A (en) Circuit board structure and method for fabricating the same
US9839132B2 (en) Component-embedded substrate
US20140078706A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US11723153B2 (en) Printed circuit board and method of fabricating the same
CN105280834A (en) Packaging structure and manufacturing method thereof
JP2014033169A (en) Manufacturing method of printed circuit board
US10636562B2 (en) Coil electronic component and method of manufacturing the same
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
KR101897013B1 (en) The printed circuit board and the method for manufacturing the same
US10395814B2 (en) Coil electronic component and method of manufacturing the same
KR20140103787A (en) PCB with embedded chip and manufacturing method for the same
US20180122548A1 (en) Coil electronic component
KR20120050711A (en) Substrate and method for manufacturing the substrate
KR20130055335A (en) Printed circuit board and method of manufacturing a printed circuit board
TWI385765B (en) Method for manufacturing structure with embedded circuit
JP2016054216A (en) Printed wiring board manufacturing method
KR101211712B1 (en) PCB and Fabricaring method of the same
KR102222605B1 (en) Printed circuit board and method of fabricating the same
KR20120056523A (en) Substrate for semi-conductor package and method for manufacturing the substrate

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application