KR20120046580A - Image sensing device - Google Patents

Image sensing device Download PDF

Info

Publication number
KR20120046580A
KR20120046580A KR1020100108312A KR20100108312A KR20120046580A KR 20120046580 A KR20120046580 A KR 20120046580A KR 1020100108312 A KR1020100108312 A KR 1020100108312A KR 20100108312 A KR20100108312 A KR 20100108312A KR 20120046580 A KR20120046580 A KR 20120046580A
Authority
KR
South Korea
Prior art keywords
signal
binning
transistor
pixel
image
Prior art date
Application number
KR1020100108312A
Other languages
Korean (ko)
Inventor
황원석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100108312A priority Critical patent/KR20120046580A/en
Publication of KR20120046580A publication Critical patent/KR20120046580A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE: An image sensing device is provided to implement an operation which adds signals for a binning operation by control of a turn on resistance value of a transistor. CONSTITUTION: A first pixel(111) offers a first image signal. A second pixel(112) supplies a second image signal. A signal combining unit(200) receives a binning control signal which is supplied in a binning mode. The signal combining unit combines the first image signal and the second image signal. A CMOS(Complementary Metal Oxide Semiconductor) image sensing unit processes a signal by using neighbor two pixels signals without processing all image signals in a pixel array.

Description

이미지 센싱장치{IMAGE SENSING DEVICE}Image Sensing Device {IMAGE SENSING DEVICE}

본 발명은 반도체 집적회로에 관한 것으로 보다 자세하게는 이미지 센싱장치에 관한 것이다.
The present invention relates to a semiconductor integrated circuit, and more particularly, to an image sensing device.

이미지 센싱장치란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)내는 장치를 말하는 것이다. 지금까지 널리 사용되는 이미지 센싱장치는 CCD(Charge Coupled Device)를 이용한 것이었다. 그러나, 시모스(CMOS,Complementary Metal Oxide Semiconductor) 기술이 비약적으로 발달하면서 시모스(CMOS)를 이용한 이미지 센싱장치가 개발되었다. 시모스 이미지 센싱장치는 종래의 CCD 이미지 센싱장치와 달리 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점을 가지고 있다.An image sensing device is a device that captures an image by using a property of a semiconductor that reacts to light. Until now, a widely used image sensing device was a charge coupled device (CCD). However, with the rapid development of complementary metal oxide semiconductor (CMOS) technology, an image sensing device using CMOS is developed. The CMOS image sensing device has an advantage that analog and digital control circuits can be directly implemented on an integrated circuit (IC), unlike conventional CCD image sensing devices.

시모스 이미지 센싱장치의 동작중에 비닝(binning) 동작이라는 것이 있다. 비닝동작은 시모스 이미지 센싱장치의 픽셀 어레이에 구비된 모든 픽셀의 정보를 이용하여 이미지를 만드는 것이 아니라, 이웃한 두 픽셀의 정보를 취합하여 하나의 정보로 만든 다음, 그 취합된 정보를 이용하여 이미지를 만드는 것이다.
There is a binning operation during operation of the CMOS image sensing device. The binning operation does not create an image by using information of all pixels provided in the pixel array of the CMOS image sensing device, but collects information of two neighboring pixels into one information, and then uses the collected information. To make.

본 발명은 비닝 동작을 효율적으로 할 수 있는 이미지 센싱장치를 제공한다.
The present invention provides an image sensing device capable of efficient binning operation.

본 발명은 제1 영상신호를 제공하는 제1 픽셀; 제2 영상신호를 제공하는 제2 픽셀; 비닝모드에서 아날로그 값을 가지는 비닝 조절신호를 제공하는 비닝 제어부;상기 비닝 조절신호에 대응하는 저항값을 가지며, 상기 제1 영상신호를 공통 노드로 전달하는 제1 액티브 소자; 상기 비닝 조절신호에 대응하는 저항값을 가지며, 상기 제2 영상신호를 상기 공통 노드로 전달하는 제2 액티브 소자; 및 상기 공통 노드에서 제공되는 신호를 이용하여 이미지를 생성하기 위한 신호처리부를 포함하는 이미지 센싱장치를 제공한다.The present invention provides a display device comprising: a first pixel for providing a first video signal; A second pixel providing a second video signal; A binning controller configured to provide a binning control signal having an analog value in a binning mode; a first active element having a resistance corresponding to the binning control signal and transferring the first image signal to a common node; A second active element having a resistance value corresponding to the binning control signal and transferring the second image signal to the common node; And a signal processor for generating an image using the signal provided from the common node.

또한, 상기 제1 픽셀은 입력된 빛에 대응하는 전하량을 플로팅 노드에 제공하기 위한 포토다이오드; 상기 플로팅 노드를 리셋하기 위한 리셋 트랜지스터; 포토 다이오드에 의해 제공되는 전하량을 상기 플로팅 노드로 전달하기 위한 전달 트랜지스터; 상기 플로팅 노드에 인가된 전하량에 대응하여 드라이빙하기 위한 드라이빙 트랜지스터; 및 상기 드라이빙된 신호를 어드레스 정보에 대응하여 전달하기 위한 셀렉트 트랜지스터를 포함하는 것을 특징으로 한다.The first pixel may further include a photodiode for providing an amount of charge corresponding to the input light to the floating node; A reset transistor for resetting the floating node; A transfer transistor for transferring the amount of charge provided by the photodiode to the floating node; A driving transistor for driving in response to the amount of charge applied to the floating node; And a select transistor for transferring the driven signal corresponding to the address information.

또한, 상기 비닝 제어부는 직렬연결된 다수의 저항을 구비한 저항렬; 일측이 상기 다수의 저항의 일측에 각각 대응하여 연결되고, 타측으로 대응하는 저항에 인가되는 전압을 상기 아날로그 값으로 가지는 상기 비닝 조절신호를 출력하기 위한 다수의 제1 스위치; 상기 저항렬의 일측과 제1 구동전압 공급단과 연결하기 위한 제2 스위치; 상기 저항렬의 타측과 제2 구동전압 공급단과 연결하기 위한 제3 스위치; 및 상기 공통 출력단과 상기 제2 구동전압 공급단의 사이를 선택적으로 연결하기 위한 제4 스위치를 포함하는 것을 특징으로 한다.The binning control unit may further include a resistor row having a plurality of resistors connected in series; A plurality of first switches having one side connected to one side of the plurality of resistors respectively and outputting the binning control signal having a voltage applied to a corresponding resistor to the other side as the analog value; A second switch connected to one side of the resistor row and a first driving voltage supply terminal; A third switch connected to the other side of the resistor row and a second driving voltage supply terminal; And a fourth switch for selectively connecting between the common output terminal and the second driving voltage supply terminal.

또한, 상기 제1 및 제2 액티브 소자는 모스 트랜지스터인 것을 특징으로 한다.In addition, the first and second active devices are MOS transistors.

또한, 본 발명은 제1 영상신호를 제공하는 제1 픽셀; 제2 영상신호를 제공하는 제2 픽셀; 비닝모드에서 비닝 조절신호를 게이트로 입력받고, 상기 제1 영상신호를 일측으로 입력받아 타측에 연결된 공통 노드로 제공하는 제1 트랜지스터; 및상기 비닝모드에서 상기 비닝 조절신호를 게이트로 입력받고. 상기 제2 영상신호를 일측으로 입력받아 타측에 연결된 상기 공통 노드로 제공하는 제2 트랜지스터를 포함하는 이미지 센싱장치를 제공한다.In addition, the present invention includes a first pixel for providing a first video signal; A second pixel providing a second video signal; A first transistor receiving a binning control signal as a gate in a binning mode, and receiving the first image signal to one side and providing the first image signal to a common node connected to the other side; And receiving the binning control signal as a gate in the binning mode. The present invention provides an image sensing device including a second transistor configured to receive the second image signal to one side and provide the second image signal to the common node connected to the other side.

또한, 본 발명에 의한 이미지 센싱장치는 상기 비닝모드에서 비닝신호를 입력받아 디코딩한 비닝 디코딩 신호를 생성하기 위한 비닝 디코더; 및 상기 비닝 디코딩 신호에 대응하는 아날로그 값을 가지는 상기 비닝 조절신호를 생성하는 아날로그 신호 생성부를 더 포함하는 것을 특징으로 한다. In addition, the image sensing device according to the present invention comprises a binning decoder for generating a binning decoded signal received from the binning signal in the binning mode; And an analog signal generator for generating the binning control signal having an analog value corresponding to the binning decoding signal.

또한, 상기 아날로그 신호 생성부는 직렬연결된 다수의 저항을 구비한 저항렬; 일측이 상기 다수의 저항의 일측에 각각 대응하여 연결되고, 타측을 통해 대응하는 저항에 인가되는 전압을 상기 아날로그 값으로 가지는 상기 비닝 조절신호를 출력하기 위한 다수의 제1 스위치; 상기 저항렬의 일측과 제1 구동전압 공급단과 연결하기 위한 제2 스위치; 상기 저항렬의 타측과 제2 구동전압 공급단과 연결하기 위한 제3 스위치; 및 상기 공통 출력단과 상기 제2 구동전압 공급단의 사이를 선택적으로 연결하기 위한 제4 스위치를 포함하는 것을 특징으로 한다.The analog signal generator may further include a resistor string including a plurality of resistors connected in series; A plurality of first switches having one side connected to one side of the plurality of resistors and outputting the binning control signal having the voltage applied to the corresponding resistance through the other side as the analog value; A second switch connected to one side of the resistor row and a first driving voltage supply terminal; A third switch connected to the other side of the resistor row and a second driving voltage supply terminal; And a fourth switch for selectively connecting between the common output terminal and the second driving voltage supply terminal.

또한, 상기 제1 및 제2 트랜지스터는 모스 트랜지스터인 것을 특징으로 한다.In addition, the first and second transistors are MOS transistors.

또한, 상기 제1 픽셀은 입력된 빛에 대응하는 전하량을 플로팅 노드에 제공하기 위한 포토다이오드; 상기 플로팅 노드를 리셋하기 위한 리셋 트랜지스터; 포토 다이오드에 의해 제공되는 전하량을 상기 플로팅 노드로 전달하기 위한 전달 트랜지스터; 상기 플로팅 노드에 인가된 전하량에 대응하여 드라이빙하기 위한 드라이빙 트랜지스터; 및 상기 드라이빙된 신호를 어드레스 정보에 대응하여 전달하기 위한 셀렉트 트랜지스터를 포함하는 것을 특징으로 한다.
The first pixel may further include a photodiode for providing an amount of charge corresponding to the input light to the floating node; A reset transistor for resetting the floating node; A transfer transistor for transferring the amount of charge provided by the photodiode to the floating node; A driving transistor for driving in response to the amount of charge applied to the floating node; And a select transistor for transferring the driven signal corresponding to the address information.

본 발명에 의해서 시모스 이미지 센싱장치의 비닝동작을 보다 효과적으로 구현할 수 있다. 특히 트랜지스터의 턴온 저항값을 조절함으로서, 비닝동작을 수행하기 위한 신호들을 합치는 동작을 구현하였기 때문에, 최소한의 회로면적을 이용하여 효과적으로 원하는 아날로그 제어를 할 수 있는 비닝 회로를 구현할 수 있다.
According to the present invention, the binning operation of the CMOS image sensing device can be implemented more effectively. In particular, by adjusting the turn-on resistance of the transistor to implement the operation of combining the signals for performing the binning operation, it is possible to implement a binning circuit that can effectively perform the desired analog control using a minimum circuit area.

도1은 이미지 센싱장치의 전체 블럭의 일실시예를 나타내는 구성도.
도2는 시모스 이미지 센싱장치의 단위픽셀을 나타내는 회로도.
도3은 본 발명의 실시예에 따른 비닝동작을 수행하는 시모스 이미지 센싱장치의 회로도.
도4는 도3에 도시된 신호결합부를 제어하기 위한 제어블럭을 나타내는 회로도.1 is a block diagram showing an embodiment of an entire block of an image sensing device.
2 is a circuit diagram showing a unit pixel of a CMOS image sensing device.
3 is a circuit diagram of a CMOS image sensing device for performing a binning operation according to an embodiment of the present invention.
FIG. 4 is a circuit diagram showing a control block for controlling the signal combiner shown in FIG.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. do.

도1은 이미지 센싱장치의 전체 블럭의 일실시예를 나타내는 구성도이다.1 is a block diagram showing an embodiment of an entire block of an image sensing device.

도1을 참조하여 설명하면, 시모스 이미지 센싱장치는 픽셀 어레이(10), 비교기 어레이부(20), 라인버퍼(30), 램프신호 생성부(40), 디지털 제어부(50), 로우디코더(60)를 포함한다. 픽셀 어레이(10)는 다수의 단위 픽셀이 어레이되어 있다. 비교기 어레이부(20)는 픽셀 신호를 디지털값으로 변환하기 위하여, 픽셀 어레이(10)로부터 출력되는 아날로그 출력 전압을 램프신호와 비교하기 위한 비교기가 어레이되어 있다. 라인버퍼(30)는 비교기 어레이(20)로부터 출력되는 신호에 의해 대응하는 디지털 신호를 저장하기 위한 래치 어레이를 구비한다. 램프신호 생성부(40)는 램프신호를 생성하여 비교기 어레이부(20)로 출력한다. 디지털 제어부(50)는 상기의 블럭들에 대한 제어신호를 생성하여 출력한다. 로우디코더(60)는 디지털제어부(500)에서 출력되는 제어신호에 응답하여 픽셀어레이의 특정 행을 선택한다.Referring to FIG. 1, the CMOS image sensing apparatus includes a pixel array 10, a comparator array 20, a line buffer 30, a ramp signal generator 40, a digital controller 50, and a low decoder 60. ). The pixel array 10 has a plurality of unit pixels arrayed. The comparator array unit 20 has a comparator for comparing the analog output voltage output from the pixel array 10 with the ramp signal in order to convert the pixel signal into a digital value. The line buffer 30 has a latch array for storing a digital signal corresponding to the signal output from the comparator array 20. The ramp signal generator 40 generates a ramp signal and outputs the ramp signal to the comparator array unit 20. The digital controller 50 generates and outputs a control signal for the blocks. The row decoder 60 selects a specific row of the pixel array in response to a control signal output from the digital controller 500.

비교기 어레이(20)는 픽셀 어레이(10)의 컬럼 수에 대응하는 수의 비교기를 구비하며, 각각의 비교기는 비교기가 위치한 컬럼의 아날로그 픽셀값을 디지털 코드로 변환하는 기능을 수행한다. 변환된 디지털 신호는 픽셀 어레이(10)의 컬럼 수만큼 구비된 라인버퍼(30)에 저장된다. 라인 버퍼(30)에 저장된 디지털 픽셀 신호는 디지털 제어부(50)에 의해서 이미지 프로세싱된 후에 순서대로 하나씩 출력된다. 램프신호 생성부(40)는 램프신호를 발생하여 비교기 어레이(20)에 있는 비교기에 제공한다.The comparator array 20 has a number of comparators corresponding to the number of columns of the pixel array 10, and each comparator performs a function of converting analog pixel values of the column where the comparator is located into a digital code. The converted digital signal is stored in the line buffer 30 provided with the number of columns of the pixel array 10. The digital pixel signals stored in the line buffer 30 are output one by one after being processed by the digital controller 50. The ramp signal generator 40 generates a ramp signal and provides the ramp signal to a comparator in the comparator array 20.

도2는 도1의 시모스 이미지 센싱장치의 블럭중에서 단위픽셀에서 출력되는 신호가 디지털신호로 변환하여 저장되는 과정을 개략적으로 나타내 것이다. 단위픽셀(110)은 픽셀 어레이(100)에 구비된 다수의 픽셀중 하나이며, 비교기(210)는 비교기 어레이(20)에 구비되는 다수의 비교기중 하나이며, 래치셀(310)은 라인버퍼에 구비되는 다수의 래치셀중 하나를 도시한 것이다.FIG. 2 schematically illustrates a process in which a signal output from a unit pixel of a block of the CMOS image sensing apparatus of FIG. 1 is converted into a digital signal and stored. The unit pixel 110 is one of a plurality of pixels included in the pixel array 100, the comparator 210 is one of a plurality of comparators provided in the comparator array 20, and the latch cell 310 is connected to the line buffer. One of a plurality of latch cells provided is shown.

단위픽셀(110)은 포토 다이오드(320), 전달 트랜지스터(Tx), 드라이빙 트랜지스터(Dx), 리셋 트랜지스터(Rx), 및 셀렉션 트랜지스터(Sx)를 포함한다. 포토 다이오드(320)는 외부에 입력되는 빛에 대응하는 양의 전하를 모아서 제공한다. 전달 트랜지스터(Tx)는 포토다이오드(320)에 의해 저장된 전하를 전달한다. 드라이빙 트랜지스터(Dx)는 소스-폴로우(source follower)로 동작하며, 포토다이오드(320)에서 제공되는 전하에 대응하는 전압을 게이트로 입력받아 그 전압에 따라 소스-드레인간 전류를 흐르게 한다. 리셋 트랜지스터(Rx)는 소스-폴로우 트랜지스터(Dx)의 게이트로 리셋 전압을 인가한다. 셀렉션 트랜지스터(Sx)는 드라이빙 트랜지스터(Dx)에 의해 제공되는 전류를 비교기(210)로 제공한다. 여기서 비교기(210)에 제공되는 전류가 비교기(210)의 입력신호가 된다. 비교기(210)는 램프신호와 단위픽셀에서 제공되는 신호를 비교한다. 래치셀은 비교기(210)에서 제공되는 신호에 대응하는 디지털값을 저장하여, 어드레스 신호에 응답하여 외부로 출력한다.
The unit pixel 110 includes a photodiode 320, a transfer transistor Tx, a driving transistor Dx, a reset transistor Rx, and a selection transistor Sx. The photodiode 320 collects and provides a positive charge corresponding to light input to the outside. The transfer transistor Tx transfers the charge stored by the photodiode 320. The driving transistor Dx operates as a source follower, and receives a voltage corresponding to the charge provided from the photodiode 320 to the gate to flow a current between the source and the drain according to the voltage. The reset transistor Rx applies a reset voltage to the gate of the source-follower transistor Dx. The selection transistor Sx provides the comparator 210 with the current provided by the driving transistor Dx. Herein, the current provided to the comparator 210 becomes an input signal of the comparator 210. The comparator 210 compares a ramp signal with a signal provided at a unit pixel. The latch cell stores a digital value corresponding to the signal provided by the comparator 210 and outputs it externally in response to the address signal.

시모스 이미지 센싱장치는 픽셀어레이(도1의 10 참조)가 N×M 개의 단위 픽셀들로 구성된다. 만약 시모스 이미지 센싱장치가 저해상도 모드로 동작한다면, 픽셀어레이에 있는 모든 픽셀에서 제공되는 신호를 조합하여 이미지를 생성하는 것이 아니고, 일부의 신호만을 이용하여 이미지를 생성하게 된다.In the CMOS image sensing device, a pixel array (see 10 in FIG. 1) is composed of N × M unit pixels. If the CMOS image sensing device operates in the low resolution mode, the image is not generated by combining the signals provided from all the pixels in the pixel array, but the image is generated using only some of the signals.

저해상도 모드로 동작시키는 방법은 크게 두 가지 방법으로 나누어 볼 수 있는데, 하나는 서브 샘플링(Sub-Sampling) 모드로 동작하는 것이고, 다른 하나는 비닝(Binning) 모드 동작이다. 예를 들어, 전체 해상도의 1/4 해상도인 저해상도 모드로 센서가 동작하는 경우라면 전체 픽셀 N×M 개 중에서 N/2×M/2 개의 픽셀 출력만을 이용하여 이미지를 형성하게 된다. 서브 샘플링 모드에서는 N/2 개의 행 픽셀들 출력만을 내보내고, 나머지 N/2개의 행 출력은 내보내지 않는 동작을 한다. 비닝모드 동작에서는 이웃한 두 픽셀 출력을 더한 후 이를 하나의 픽셀 출력 값으로 내보낸다. 비닝모드 동작으로 할 경우 버리게 되는 픽셀 출력 값이 없이 전체 픽셀 출력 값을 이용하여 이미지를 구성하므로 서브 샘플링 모드로 동작하는 경우보다 양질의 이미지를 얻을 수 있는 장점이 있다.
The low resolution mode can be divided into two methods. One is the sub-sampling mode, and the other is the binning mode. For example, when the sensor operates in a low resolution mode of 1/4 resolution of the full resolution, an image is formed using only N / 2 × M / 2 pixel outputs among N × M pixels. In the subsampling mode, only N / 2 row pixels are output, and the remaining N / 2 row outputs are not exported. In binning mode, two neighboring pixel outputs are added together and exported as a single pixel output value. When the binning mode is used, the image is composed using the entire pixel output value without discarding the pixel output value. Therefore, there is an advantage in that a higher quality image is obtained than the sub sampling mode.

본 발명은 시모스 이미지 센싱장치의 비닝모드에서 보다 효율적으로 두 픽셀의 데이터를 합칠 수 있는 회로를 구비한 시모스 이미지 센싱장치를 제안한다.The present invention proposes a CMOS image sensing device having a circuit capable of combining data of two pixels more efficiently in a binning mode of the CMOS image sensing device.

도3은 본 발명의 실시예에 따른 비닝동작을 수행하는 시모스 이미지 센싱장치의 회로도이다.3 is a circuit diagram of a CMOS image sensing device for performing a binning operation according to an exemplary embodiment of the present invention.

도3을 참조하여 살펴보면, 본 실시예에 따른 시모스 이미지 센싱장치는 제1 영상신호를 제공하는 제1 픽셀(111)과, 제2 영상신호를 제공하는 제2 픽셀(112)과, 신호결합부(200)를 포함한다.Referring to FIG. 3, the CMOS image sensing apparatus according to the present embodiment includes a first pixel 111 providing a first image signal, a second pixel 112 providing a second image signal, and a signal combiner. 200.

픽셀(111)은 다이오드(D1), 전달 트랜지스터(T12), 리셋 트랜지스터(T11), 드라이빙 트랜지스터(T13) 및 셀렉션 트랜지스터(T14)를 포함한다. 캐패시터(C1)는 플로팅 노드(F1)에 생성되는 캐패시턴스 성분을 나타내는 것이다. 픽셀(112)는 다이오드(D2), 전달 트랜지스터(T22), 리셋 트랜지스터(T21), 드라이빙 트랜지스터(T23) 및 셀렉션 트랜지스터(T24)를 포함한다. 캐패시터(C2)는 플로팅 노드(F1)에 생성되는 캐패시턴스 성분을 나타내는 것이다. 픽셀(111) 및 픽셀(112)에 각각 있는 4개의 트랜지스터와 다이오드는 전술한 바와 같이 시모스 이미지 센싱장치의 일반적인 픽셀에 구비되는 트랜지스터와 같기 때문에, 자세한 동작 설명은 생략한다.The pixel 111 includes a diode D1, a transfer transistor T12, a reset transistor T11, a driving transistor T13, and a selection transistor T14. Capacitor C1 represents the capacitance component generated at floating node F1. The pixel 112 includes a diode D2, a transfer transistor T22, a reset transistor T21, a driving transistor T23, and a selection transistor T24. Capacitor C2 represents the capacitance component generated at floating node F1. Since the four transistors and the diodes in the pixel 111 and the pixel 112 are the same as the transistors included in the general pixel of the CMOS image sensing device as described above, detailed description of the operation is omitted.

신호결합부(200)는 비닝모드에서 제공되는 비닝 조절신호(BE)를 입력받아 픽셀(111)에서 제공하는 제1 영상신호와 픽셀(112)에서 제공하는 제2 영상신호를 조합히기 위한 것이다. 전술한 바와 같이, 비닝모드에서 시모스 이미지 센싱장치는 픽셀 어레이에서 제공하는 모든 영상신호를 처리하지 않고, 이웃한 두 픽셀의 신호를 조합한 신호를 이용하여 처리한다. 신호결합부(200)는 비닝모드에서 두 픽셀(111,112)에서 제공하는 영상신호를 합한 비닝 영상신호(OUT3)를 출력노드(BQ)를 통해 제공하기 위한 것이다. 비닝모드가 아닌 경우에는 픽셀(111,112)에서 제공되는 신호는 각각의 출력신호(OUT1,OUT2)로 출력된다.The signal combiner 200 receives the binning control signal BE provided in the binning mode and combines the first image signal provided by the pixel 111 and the second image signal provided by the pixel 112. As described above, in the binning mode, the CMOS image sensing apparatus does not process all the image signals provided by the pixel array, but processes the combined signals of two neighboring pixels. The signal combiner 200 provides the binning image signal OUT3, which is the sum of the image signals provided by the two pixels 111 and 112, in the binning mode through the output node BQ. In the non-bining mode, signals provided from the pixels 111 and 112 are output as respective output signals OUT1 and OUT2.

신호결합부(200)는 비닝모드에서 비닝 조절신호(BE)를 게이트로 입력받고, 픽셀(111)에서 제공되는 제1 영상신호를 일측으로 입력받아 타측에 연결된 공통 노드(CO)으로 제공하는 모스 트랜지스터(TR1)와, 비닝모드에서 비닝 조절신호(BE)를 게이트로 입력받고. 픽셀(112)에서 제공되는 제2 영상신호를 일측으로 입력받아 타측에 연결된 공통 출력단(BO)으로 제공하는 모스 트랜지스터(TR2)를 포함한다. 여기서는 신호결합부(200)를 모스 트랜지스터를 이용하여 구현하였으나, 경우에 따라서는 바이폴라 트랜지스터 또는 다른 형태의 트랜지스터를 이용하여 구현할 수도 있다. 즉, 본 실시예에서는 신호결합부(200)에서 두 영상신호를 합치는데 있어서, 아날로그 값을 가지는 비닝 조절신호(BE)에 대응하는 저항값을 가지는 액티브 소자를 이용하는 것이다. The signal combiner 200 receives a binning control signal BE as a gate in a binning mode, receives a first image signal provided from the pixel 111 to one side, and provides the MOS to a common node CO connected to the other side. The transistor TR1 and the binning control signal BE are input to the gate in the binning mode. The MOS transistor TR2 receives the second image signal provided from the pixel 112 to one side and provides the second image signal to the common output terminal BO connected to the other side. Although the signal coupling unit 200 is implemented using a MOS transistor, in some cases, the signal coupling unit 200 may be implemented using a bipolar transistor or another type of transistor. That is, in the present exemplary embodiment, in combining the two image signals in the signal combiner 200, an active element having a resistance value corresponding to the binning control signal BE having an analog value is used.

도4는 도3에 도시된 신호결합부을 제어하기 위한 제어블럭을 나타내는 회로도이다.FIG. 4 is a circuit diagram illustrating a control block for controlling the signal combiner shown in FIG. 3.

도4를 참조하여 살펴보면, 본 실시예에 따른 시모스 이미지 센싱장치는 신호결합부(200)를 제어하기 위해서, 비닝 디코더(410)와, 아날로그 신호 생성부(420)를 구비한다.Referring to FIG. 4, the CMOS image sensing apparatus according to the present exemplary embodiment includes a binning decoder 410 and an analog signal generator 420 to control the signal combiner 200.

비닝 디코더(410)는 비닝모드에서 비닝신호(In)를 입력받아 디코딩한 신호인 비닝 디코딩 신호(C<X>)를 생성한다. 비닝 디코더(410)는 n 비트의 비닝신호(In)를 입력받아 2n 비트의 비닝 디코딩 신호(C<X>)를 생성한다. 아날로그 신호 생성부(420)는 비닝 디코딩 신호(C<X>)에 대응하는 아날로그 값을 가지는 비닝 조절신호(BE)를 생성한다. The binning decoder 410 receives the binning signal In in the binning mode and generates a binning decoding signal C <X>, which is a signal decoded. The binning decoder 410 receives an n-bit binning signal In and generates a binning decoding signal C <X> of 2 n bits. The analog signal generator 420 generates a binning control signal BE having an analog value corresponding to the binning decoding signal C <X>.

아날로그 신호 생성부(420)는 직렬 연결된 다수의 저항(R1 ~ R2n -1)을 구비한 저항렬과, 일측이 다수의 저항(R1 ~ R2n-1)중 대응하는 저항 일측에 각각 연결되고, 타측은 공통 노드(CO)에 연결되며, 비닝 디코딩 신호(C<X>) 대응하는 저항(예를 들면 R3)에 인가되는 전압을 아날로그 값으로 가지는 비닝 조절신호(BE)를 출력하기 위한 다수의 스위치(S0 ~ S2n-1)와, 저항렬의 일측과 제1 구동전압 공급단(VDD)을 연결하기 위한 스위치(SW1)와, 저항렬의 타측과 제2 구동전압 공급단(VSS)을 연결하기 위한 스위치(SW2)와, 공통 노드(CO)와 제2 구동전압 공급단(VSS)의 사이를 선택적으로 연결하기 위한 스위치(SW3)를 포함한다. The analog signal generator 420 is connected to a resistor string having a plurality of resistors R1 to R 2n -1 connected in series, and one side of the analog signal generator 420 is connected to one side of a corresponding resistor among the plurality of resistors R1 to R 2 n -1. The other side is connected to the common node CO, and a plurality of binning control signals BE having an analog value of a voltage applied to a resistor (for example, R3) corresponding to the binning decoding signal C <X> are outputted. Switch S0 to S2 n -1, a switch SW1 for connecting one side of the resistor row and the first driving voltage supply terminal VDD, the other side of the resistor row and the second driving voltage supply terminal VSS. And a switch SW3 for selectively connecting between the common node CO and the second driving voltage supply terminal VSS.

여기서, 디코더(410) 및 아날로그 신호생성부(420)는 CDS 회로가 구비되는 영역에 구현될 수 있다. CDS 회로는 CDS(Correlated double sampling) 동작을 수행하기 위해 시모스 이미지 센싱장치에 구비되는 회로이다.
Here, the decoder 410 and the analog signal generator 420 may be implemented in an area where the CDS circuit is provided. The CDS circuit is a circuit provided in the CMOS image sensing apparatus to perform a correlated double sampling (CDS) operation.

계속해서 도1 내지 도4를 참조하여 본 실시예에 따른 시모스 이미지 센싱장치의 동작을 살펴본다. Subsequently, an operation of the CMOS image sensing apparatus according to the present embodiment will be described with reference to FIGS. 1 to 4.

비닝모드는 전술한 바와 같이, 저해상도 모드에서 이웃한 두 픽셀의 영상신호를 하나의 영상신호로 합친 다음 처리하는 동작 모드이다. 두 신호를 합치기 위해 단순히 2개의 저항을 사용할 수도 있다. 그러나, 저항을 픽셀에서 제공하는 신호를 합치는데 사용되는 저항값이 비닝모드에서 높게 요구되면, 픽셀 영역과 그 주변 영역의 회로면적이 증가될 수 밖에 없다.As described above, the binning mode is an operation mode in which video signals of two neighboring pixels are combined into one video signal and then processed in the low resolution mode. You can also simply use two resistors to combine the two signals. However, if the resistance value used to sum the signals provided by the pixels is required in the binning mode, the circuit area of the pixel area and its surrounding area is inevitably increased.

본 실시예에 따른 시모스 이미지 센싱장치는 제한된 공간에서 회로면적을 최소화하기 위해서, 두 신호를 합치는데 필요한 저항을 액티브 소자로 구현하고 있다. 구체적으로, 모스 트랜지스터의 액티브 저항값을 이용하고 있으며, 이를 위해 모스 트랜지스터를 신호결합부(200)에 사용하였다. 신호결합부(200)에 있는 모스 트랜지스터의 턴온 저항값을 제어하게 되면, 효과적으로 두 픽셀(111,112)에서 제공되는 영상신호를 하나로 합칠 수 있는 것이다. In order to minimize the circuit area in a limited space, the CMOS image sensing device according to the present embodiment implements a resistor required to combine the two signals as an active element. Specifically, the active resistance value of the MOS transistor is used, and for this purpose, the MOS transistor is used in the signal coupling unit 200. When the turn-on resistance value of the MOS transistor in the signal combiner 200 is controlled, the image signals provided from the two pixels 111 and 112 can be effectively combined into one.

일반적으로 시모스 이미지 센싱장치를 포함하는 이미지 센싱장치의 구동시 비닝 모드에 필요한 신호조합부(200)의 저항값은 가변될 수 있다. 그러나, 신호조합부(200)가 고정된 저항을 이용하게 되면, 가변되는 저항값을 반영하기 위해, 다양한 저항값을 가지는 다수의 저항을 신호결합부(200)가 구비되어야만 한다. 이전에는 신호결합 부(200에 저항열을 구비하고, 구비된 저항열의 저항값을 조절하여 두 픽셀에서 제공되는 신호를 더했는데, 그로 인해, 제한된 공간에 큰 저항값의 구현과 저항값 조절을 위한 동작 구현이 용이하지 않았다, In general, when the image sensing apparatus including the CMOS image sensing apparatus is driven, the resistance value of the signal combination unit 200 required for the binning mode may vary. However, when the signal combination unit 200 uses a fixed resistor, the signal combination unit 200 must be provided with a plurality of resistors having various resistance values in order to reflect the variable resistance value. Previously, the signal coupling unit 200 includes a resistor string, and adjusts the resistance value of the resistor string to add signals provided by two pixels. Operation was not easy to implement,

본 실시예에 따른 시모스 이미지 센싱장치는 액티브 소자와 디코더를 이용하고 있기 때문에, 신호조합부(200)의 저항값을 쉽게 가변할 수 있다. 본 실시예에 따른 시모스 이미지 센싱장치는 시모스 이미지 센싱장치의 제조공정상 특징을 반영하는, 또는 동작중 비닝모드에서 필요한 최적의 아날로그 값을 가지는 비닝 조절신호(BE)는 용이하게 조절할 수 있는 것이다. 그러므로, 본 실시예에 따른 시모스 이미지 센싱장치는 비닝모드 동작을 구현하기 위한 회로면적을 줄일 수 있다.Since the CMOS image sensing apparatus according to the present embodiment uses an active element and a decoder, the resistance value of the signal combination unit 200 can be easily changed. The CMOS image sensing apparatus according to the present exemplary embodiment may easily adjust a binning control signal BE that reflects a manufacturing process characteristic of the CMOS image sensing apparatus or has an optimal analog value required in a binning mode during operation. Therefore, the CMOS image sensing apparatus according to the present embodiment can reduce the circuit area for implementing the binning mode operation.

또한, 전술한 실시예에서 아날로그 신호 생성부(420)에 배치된 스위치는 모스 트랜지스터를 이용하거나 다른 형태를 트랜지스터를 이용할 수 있다. 또한, 전술한 실시예에서 아날로그 신호 생성부(420)에 배치된 구동전압(VDD,VSS)은 본 발명이 적용되는 경우에 따라 다른 레벨의 구동전압으로 대체될 수 있다. 또한, 아날로그 신호 생성부(420)에 배치된 스위치를 앤모스 트랜지스터 또는 피모스 트랜지스터로 필요에 따라 적절하게 구현할 수 있다.In addition, in the above-described embodiment, the switch disposed in the analog signal generator 420 may use a MOS transistor or another type of transistor. In addition, in the above-described embodiment, the driving voltages VDD and VSS disposed in the analog signal generator 420 may be replaced with driving voltages having different levels according to the case where the present invention is applied. In addition, a switch disposed in the analog signal generator 420 may be appropriately implemented as an NMOS transistor or a PMOS transistor as necessary.

지금까지 본 실시예는 시모스 이미지 센싱장치를 일례로 설명하였다. 그러나, 본 발명은 다양한 종류의 이미지 센싱장치에 적용될 수 있으며, 이미지를 처리하는 다양한 집적회로에도 적용될 수 있다.Thus far, this embodiment has described the CMOS image sensing device as an example. However, the present invention may be applied to various kinds of image sensing devices, and may be applied to various integrated circuits for processing an image.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the present invention. I will understand. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the scope of the appended claims, as well as the appended claims.

예를 들면, 두 픽셀이 아닌 4 픽셀에서 제공하는 신호를 합쳐서 하나의 영상신호로 만들어서 처리할 수 있으며, 이와 같은 경우 신호결합부에는 4개의 액티브 소자가 구비될 수 있다.For example, the signals provided by four pixels instead of two pixels may be combined into a single image signal and processed. In this case, four active elements may be provided in the signal combiner.

Claims (9)

제1 영상신호를 제공하는 제1 픽셀;
제2 영상신호를 제공하는 제2 픽셀;
비닝모드에서 아날로그 값을 가지는 비닝 조절신호를 제공하는 비닝 제어부;
상기 비닝 조절신호에 대응하는 저항값을 가지며, 상기 제1 영상신호를 공통 노드로 전달하는 제1 액티브 소자;
상기 비닝 조절신호에 대응하는 저항값을 가지며, 상기 제2 영상신호를 상기 공통 노드로 전달하는 제2 액티브 소자; 및
상기 공통 노드에서 제공되는 신호를 이용하여 이미지를 생성하기 위한 신호처리부를 포함하는 이미지 센싱장치.
A first pixel providing a first video signal;
A second pixel providing a second video signal;
A binning controller for providing a binning control signal having an analog value in the binning mode;
A first active element having a resistance value corresponding to the binning control signal and transferring the first image signal to a common node;
A second active element having a resistance value corresponding to the binning control signal and transferring the second image signal to the common node; And
And an image processing unit for generating an image using a signal provided from the common node.
제 1 항에 있어서,
상기 제1 픽셀은
입력된 빛에 대응하는 전하량을 플로팅 노드에 제공하기 위한 포토다이오드;
상기 플로팅 노드를 리셋하기 위한 리셋 트랜지스터;
포토 다이오드에 의해 제공되는 전하량을 상기 플로팅 노드로 전달하기 위한 전달 트랜지스터;
상기 플로팅 노드에 인가된 전하량에 대응하여 드라이빙하기 위한 드라이빙 트랜지스터; 및
상기 드라이빙된 신호를 어드레스 정보에 대응하여 전달하기 위한 셀렉트 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센싱장치.
The method of claim 1,
The first pixel
A photodiode for providing an amount of charge corresponding to the input light to the floating node;
A reset transistor for resetting the floating node;
A transfer transistor for transferring the amount of charge provided by the photodiode to the floating node;
A driving transistor for driving in response to the amount of charge applied to the floating node; And
And a select transistor for transferring the driven signal corresponding to the address information.
제 2 항에 있어서,
상기 비닝 제어부는
직렬연결된 다수의 저항을 구비한 저항렬;
일측이 상기 다수의 저항의 일측에 각각 대응하여 연결되고, 타측으로 대응하는 저항에 인가되는 전압을 상기 아날로그 값으로 가지는 상기 비닝 조절신호를 출력하기 위한 다수의 제1 스위치;
상기 저항렬의 일측과 제1 구동전압 공급단과 연결하기 위한 제2 스위치;
상기 저항렬의 타측과 제2 구동전압 공급단과 연결하기 위한 제3 스위치; 및
상기 공통 출력단과 상기 제2 구동전압 공급단의 사이를 선택적으로 연결하기 위한 제4 스위치를 포함하는 것을 특징으로 하는 이미지 센싱장치.
The method of claim 2,
The binning control unit
A resistor row having a plurality of resistors connected in series;
A plurality of first switches having one side connected to one side of the plurality of resistors respectively and outputting the binning control signal having a voltage applied to a corresponding resistor to the other side as the analog value;
A second switch connected to one side of the resistor row and a first driving voltage supply terminal;
A third switch connected to the other side of the resistor row and a second driving voltage supply terminal; And
And a fourth switch for selectively connecting between the common output terminal and the second driving voltage supply terminal.
제 1 항에 있어서,
상기 제1 및 제2 액티브 소자는 모스 트랜지스터인 것을 특징으로 하는 이미지 센싱장치.
The method of claim 1,
And the first and second active elements are MOS transistors.
제1 영상신호를 제공하는 제1 픽셀;
제2 영상신호를 제공하는 제2 픽셀;
비닝모드에서 비닝 조절신호를 게이트로 입력받고, 상기 제1 영상신호를 일측으로 입력받아 타측에 연결된 공통 노드로 제공하는 제1 트랜지스터; 및
상기 비닝모드에서 상기 비닝 조절신호를 게이트로 입력받고. 상기 제2 영상신호를 일측으로 입력받아 타측에 연결된 상기 공통 노드로 제공하는 제2 트랜지스터
를 포함하는 이미지 센싱장치.
A first pixel providing a first video signal;
A second pixel providing a second video signal;
A first transistor receiving a binning control signal as a gate in a binning mode, and receiving the first image signal to one side and providing the first image signal to a common node connected to the other side; And
The binning control signal is input to the gate in the binning mode. A second transistor which receives the second image signal to one side and provides the second image signal to the common node connected to the other side
Image sensing device comprising a.
제 5 항에 있어서,
상기 비닝모드에서 비닝신호를 입력받아 디코딩한 비닝 디코딩 신호를 생성하기 위한 비닝 디코더; 및
상기 비닝 디코딩 신호에 대응하는 아날로그 값을 가지는 상기 비닝 조절신호를 생성하는 아날로그 신호 생성부를 더 포함하는 것을 특징으로 하는 이미지 센싱장치.
The method of claim 5, wherein
A binning decoder configured to receive a binning signal in the binning mode to generate a binning decoded signal; And
And an analog signal generator for generating the binning control signal having an analog value corresponding to the binning decoding signal.
제 6 항에 있어서,
상기 아날로그 신호 생성부는
직렬연결된 다수의 저항을 구비한 저항렬;
일측이 상기 다수의 저항의 일측에 각각 대응하여 연결되고, 타측을 통해 대응하는 저항에 인가되는 전압을 상기 아날로그 값으로 가지는 상기 비닝 조절신호를 출력하기 위한 다수의 제1 스위치;
상기 저항렬의 일측과 제1 구동전압 공급단과 연결하기 위한 제2 스위치;
상기 저항렬의 타측과 제2 구동전압 공급단과 연결하기 위한 제3 스위치; 및
상기 공통 출력단과 상기 제2 구동전압 공급단의 사이를 선택적으로 연결하기 위한 제4 스위치를 포함하는 것을 특징으로 하는 이미지 센싱장치.
The method according to claim 6,
The analog signal generator
A resistor row having a plurality of resistors connected in series;
A plurality of first switches having one side connected to one side of the plurality of resistors and outputting the binning control signal having the voltage applied to the corresponding resistance through the other side as the analog value;
A second switch connected to one side of the resistor row and a first driving voltage supply terminal;
A third switch connected to the other side of the resistor row and a second driving voltage supply terminal; And
And a fourth switch for selectively connecting between the common output terminal and the second driving voltage supply terminal.
제 5 항에 있어서,
상기 제1 및 제2 트랜지스터는 모스 트랜지스터인 것을 특징으로 하는 이미지 센싱장치.
The method of claim 5, wherein
And the first and second transistors are MOS transistors.
제 5 항에 있어서,
상기 제1 픽셀은
입력된 빛에 대응하는 전하량을 플로팅 노드에 제공하기 위한 포토다이오드;
상기 플로팅 노드를 리셋하기 위한 리셋 트랜지스터;
포토 다이오드에 의해 제공되는 전하량을 상기 플로팅 노드로 전달하기 위한 전달 트랜지스터;
상기 플로팅 노드에 인가된 전하량에 대응하여 드라이빙하기 위한 드라이빙 트랜지스터; 및
상기 드라이빙된 신호를 어드레스 정보에 대응하여 전달하기 위한 셀렉트 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센싱장치.

The method of claim 5, wherein
The first pixel
A photodiode for providing an amount of charge corresponding to the input light to the floating node;
A reset transistor for resetting the floating node;
A transfer transistor for transferring the amount of charge provided by the photodiode to the floating node;
A driving transistor for driving in response to the amount of charge applied to the floating node; And
And a select transistor for transferring the driven signal corresponding to the address information.

KR1020100108312A 2010-11-02 2010-11-02 Image sensing device KR20120046580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100108312A KR20120046580A (en) 2010-11-02 2010-11-02 Image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100108312A KR20120046580A (en) 2010-11-02 2010-11-02 Image sensing device

Publications (1)

Publication Number Publication Date
KR20120046580A true KR20120046580A (en) 2012-05-10

Family

ID=46265647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108312A KR20120046580A (en) 2010-11-02 2010-11-02 Image sensing device

Country Status (1)

Country Link
KR (1) KR20120046580A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015414B2 (en) 2015-03-10 2018-07-03 Samsung Electronics Co., Ltd. Image sensor, data processing system including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015414B2 (en) 2015-03-10 2018-07-03 Samsung Electronics Co., Ltd. Image sensor, data processing system including the same
US10469773B2 (en) 2015-03-10 2019-11-05 Samsung Electronics Co., Ltd. Image sensor, data processing system including the same

Similar Documents

Publication Publication Date Title
US10681294B2 (en) Solid-state imaging device and camera system
US9728574B2 (en) CMOS image sensor with shared sensing node
US8810704B2 (en) Solid state image capture device and camera system
JP5123655B2 (en) Solid-state imaging device
US8675108B2 (en) Physical quantity detecting device and imaging apparatus
US8427566B2 (en) Pixel drive circuit, image capture device, and camera system
US7250897B2 (en) CMOS image sensor capable of performing analog correlated double sampling
US20060262205A1 (en) Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode
US10904468B2 (en) Signal processing apparatus and method, imaging element, and electronic apparatus
US7423680B2 (en) Apparatus and method for clamping reset voltage in image sensor
US8497921B2 (en) Image pickup device and image pickup system
US9241119B2 (en) Image pickup apparatus, method of driving image pickup apparatus, and image pickup system
JP4661212B2 (en) Physical information acquisition method, physical information acquisition device, and semiconductor device
TW201301879A (en) Solid-state imaging device
US8520109B2 (en) Solid-state image pickup apparatus and image pickup system
WO2018131521A1 (en) Image capturing element and electronic instrument
KR20120046580A (en) Image sensing device
KR100878305B1 (en) Low noise cmos image sensor with low power consumption
JP5177198B2 (en) Physical information acquisition method and physical information acquisition device
US11653113B2 (en) Image sensor having improved efficiency by reducing noise and time taken for capturing image
KR20110113917A (en) Cmos image sensor
JP2005198239A (en) Image sensor with improved sensitivity and method for driving the same
US20230353141A1 (en) Voltage generation circuit, image sensor, scope, and voltage generation method
JP4269957B2 (en) DC level conversion circuit and method for controlling DC level conversion circuit
TWI463869B (en) Sensing pixel arrays and sensing devices using the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid