KR20120032909A - Manufacturing apparatus for resistance memory device - Google Patents

Manufacturing apparatus for resistance memory device Download PDF

Info

Publication number
KR20120032909A
KR20120032909A KR1020100094468A KR20100094468A KR20120032909A KR 20120032909 A KR20120032909 A KR 20120032909A KR 1020100094468 A KR1020100094468 A KR 1020100094468A KR 20100094468 A KR20100094468 A KR 20100094468A KR 20120032909 A KR20120032909 A KR 20120032909A
Authority
KR
South Korea
Prior art keywords
chamber
oxide
layer
oxygen
resistance change
Prior art date
Application number
KR1020100094468A
Other languages
Korean (ko)
Inventor
장만
김창정
김영배
이명재
허지현
이동수
이창범
이승렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100094468A priority Critical patent/KR20120032909A/en
Publication of KR20120032909A publication Critical patent/KR20120032909A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A resistive memory device manufacturing apparatus is provided to manufacture oxide layers in different chambers with respect to the composition of each oxide layer, thereby preventing contamination generated by manufacturing the oxide layers in a single chamber. CONSTITUTION: A load-lock chamber(210) receives a substrate from the outside. A movable module chamber(220) comprises a robot arm which transfers the substrate from the load-lock chamber. A first oxide deposition chamber(240) is used for depositing a first buffer layer and a second buffer layer. A second oxide deposition chamber(250) is used for depositing a resistive change layer. A metal electrode deposition chamber(230) is used for depositing a first electrode and a second electrode.

Description

저항성 메모리소자 제조장치{Manufacturing apparatus for resistance memory device}Manufacturing apparatus for resistance memory device

저항성 메모리 소자의 제조에 맞게 특화된 장치에 관한 것이다. A device specialized for the fabrication of a resistive memory element.

비휘발성 메모리소자인 저항성 메모리소자(resistance random access memory: RRAM)는, 주로 전이금속 산화물의 저항변화 특성을 이용하여 데이터를 저장한다. 저항변화 물질에 세트 전압(set voltage) 이상의 전압이 인가되면 상기 저항변화 물질의 저항이 낮아진다. 이때를 온(ON) 상태라 한다. 그리고 저항변화 물질에 리세트 전압(reset voltage) 이상의 전압이 인가되면 상기 저항변화 물질의 저항이 높아진다. 이때를 오프(OFF) 상태라 한다. Resistive random access memory (RRAM), which is a nonvolatile memory device, stores data mainly by using resistance change characteristics of transition metal oxides. When a voltage above a set voltage is applied to the resistance change material, the resistance of the resistance change material is lowered. This is called an ON state. When a voltage equal to or greater than a reset voltage is applied to the resistance change material, the resistance of the resistance change material is increased. This is called an OFF state.

일반적으로, 저항성 메모리소자는 저항변화층을 포함하는 스토리지노드 (storage node)와 이에 전기적으로 연결된 스위칭소자를 포함한다. 스위칭소자는 그에 연결된 스토리지노드로의 신호 접근(access)을 제어한다. In general, a resistive memory device includes a storage node including a resistance change layer and a switching device electrically connected thereto. The switching device controls signal access to the storage node connected thereto.

저항성 메모리 소자에는 메모리층으로서 복수의 산화막이 형성되며, 이들 산화막의 제조조건이 상이할 수 있다. 제조환경이 다른 메모리층의 산화막의 성막시 오염, 산소로부터의 노출을 막기 위해서, 복수의 산화막을 in-situ로 제조하는 장치가 필요하다. In the resistive memory element, a plurality of oxide films are formed as memory layers, and manufacturing conditions of these oxide films may be different. In order to prevent contamination and exposure to oxygen during the deposition of oxide films of memory layers having different manufacturing environments, an apparatus for manufacturing a plurality of oxide films in-situ is required.

저항성 메모리 소자를 in-situ로 제조하는 장치를 제공한다. An apparatus for fabricating resistive memory devices in-situ is provided.

일 실시예에 따른 저항성 메모리 소자의 제조장치는: An apparatus for manufacturing a resistive memory device according to an embodiment may include:

외부로부터 기판이 반입되거나 또는 외부로 기판을 반입하는 로드락 챔버;A load lock chamber into which a substrate is brought in from outside or carried in to the outside;

상기 로드락 챔버로부터 상기 기판을 이송하는 로봇암이 설치된 이동모듈 챔버; 및A moving module chamber having a robot arm installed to transfer the substrate from the load lock chamber; And

상기 이동모듈 챔버를 상기 로드락 챔버와 함께 둘러싸며, 서로 분리된 금속전극 증착용 챔버, 산화물 증착용 챔버 및 플라즈마 산화처리 챔버;를 구비하며, 상기 산화물 증착용 챔버는 적어도 두개의 챔버로 이루어진다. And a metal electrode deposition chamber, an oxide deposition chamber, and a plasma oxidation treatment chamber that surround the moving module chamber with the load lock chamber and are separated from each other. The chamber for oxide deposition includes at least two chambers.

상기 산화물 증착용 챔버는, 버퍼용 산화물 증착용 제1챔버; 및The oxide deposition chamber may include a first chamber for oxide deposition for a buffer; And

저항성 변화층 증착용 제2챔버;를 구비할 수 있다. And a second chamber for depositing the resistive change layer.

본 발명의 실시예에 따른 저항성 메모리 소자 제조장치는, 다른 저항성 변화층 증착용 제3챔버를 더 구비할 수 있다. The resistive memory device manufacturing apparatus according to the embodiment of the present invention may further include a third chamber for depositing another resistive change layer.

상기 플라즈마 산화처리 챔버의 공정압력은 상기 금속전극 증착용 챔버, 상기 산화물 증착용 챔버 및 상기 플라즈마 산화처리 챔버의 공정압력 보다 진공도가 낮을 수 있다. The process pressure of the plasma oxidation chamber may be lower in vacuum than the process pressures of the metal electrode deposition chamber, the oxide deposition chamber, and the plasma oxidation chamber.

상기 이동모듈 챔버와 다른 챔버 사이에는 이들을 격리하는 출입구가 각각 설치된다. Between the mobile module chamber and the other chamber is provided an entrance to isolate them.

개시된 실시예들에 따르면, 저항성 메모리를 제조시, in-situ로 산소로부터 차단된 상태(진공 상태)에서 제조되므로, 내구성이 향상된 저항성 메모리 소자의 제조가 가능해진다. According to the disclosed embodiments, since the resistive memory is manufactured in a state of being blocked from oxygen (vacuum state) in-situ, it is possible to manufacture the resistive memory device having improved durability.

아울러, 조성이 다른 산화물층(버퍼층, 저항변화층, 산소교환층)의 제조를 서로 다른 챔버에서 수행함으로써 하나의 챔버에서 제조시 일어날 수 있는 오염을 방지할 수 있다. In addition, by manufacturing the oxide layer (buffer layer, resistance change layer, oxygen exchange layer) having a different composition in different chambers, it is possible to prevent contamination that may occur during manufacturing in one chamber.

도 1은 본 발명의 실시예에 따라 제조되는 비휘발성 메모리소자(100)를 보여주는 단면도이다.
도 2는 본 발명의 실시예에 따른 저항성 메모리 소자 제조 장치(200)의 개략적 평면도이다.
도 3은 TaOx의 저항변화층 위에 ZrOx 산소교환층을 형성한 메모리 소자의 내구성을 실험한 결과를 도시한 그래프이다.
도 4 및 도 5는 제조공정중 산소(대기)에 노출된 상태에서 제조한 경우(도 4)와, 본 발명에서의 제조장치와 같이 제조공정 분위기를 진공분위기로 하여 제조한 경우(도 5)의 내구성을 각각 도시한 그래프이다.
1 is a cross-sectional view illustrating a nonvolatile memory device 100 manufactured according to an embodiment of the present invention.
2 is a schematic plan view of a resistive memory device manufacturing apparatus 200 according to an embodiment of the present invention.
3 is a graph illustrating the results of experiments of durability of a memory device in which a ZrOx oxygen exchange layer is formed on a resistance change layer of TaOx.
4 and 5 are manufactured in a state exposed to oxygen (atmosphere) during the manufacturing process (Fig. 4), and when the manufacturing process atmosphere is manufactured in a vacuum atmosphere as in the manufacturing apparatus of the present invention (Fig. 5) Is a graph showing the durability of each.

도 1은 본 발명의 실시예에 따라 제조되는 비휘발성 메모리소자(100)를 보여주는 단면도이다. 1 is a cross-sectional view illustrating a nonvolatile memory device 100 manufactured according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따라 제조되는 저항성 메모리 소자(100)는 기판(102) 상에서, 제1 및 제2 전극(E1, E2) 사이에 순차적으로 적층된 제1 버퍼층(B1), 저항변화층(110), 산소교환층(oxygen exchange layer)(120), 제2 버퍼층(B2)을 구비한다. 저항변화층(110)과 산소교환층(120)은 메모리층(M1)을 구성한다. 저항변화층(110)과 산소교환층(120) 사이의 이온종(ionic species) 이동에 의한 저항변화 특성을 가질 수 있다. Referring to FIG. 1, a resistive memory device 100 manufactured according to an exemplary embodiment of the present invention may include a first buffer layer B1 sequentially stacked on a substrate 102 between first and second electrodes E1 and E2. ), A resistance change layer 110, an oxygen exchange layer 120, and a second buffer layer B2. The resistance change layer 110 and the oxygen exchange layer 120 constitute a memory layer M1. The resistance change layer 110 and the oxygen exchange layer 120 may have a resistance change characteristic due to the movement of ionic species.

제1 및 제2 버퍼층(B1, B2)에 의해 메모리 소자(100)의 신뢰성, 재현성, 안정성 등이 개선될 수 있다. 제1 및 제2 버퍼층(B1, B2)는 필요에 따라서 생략될 수 있는 층이다. Reliability, reproducibility, stability, etc. of the memory device 100 may be improved by the first and second buffer layers B1 and B2. The first and second buffer layers B1 and B2 may be omitted as necessary.

메모리층(M1)의 저항변화층(110)은 제1 금속산화물로 형성될 수 있다. 예컨대, 저항변화층(110)은 Ta 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 제1 금속산화물이 Ta 산화물을 포함하는 경우, 제1 금속산화물은 TaOx(여기서, x는 0<x<2.5 또는 0.5≤x≤2.0)일 수 있다. 저항변화층(110) 내에 산소 이온 및/또는 산소 공공(vacancy)이 존재할 수 있다. 이러한 저항변화층(110)은 "산소 저장층"(oxygen reservoir layer)이라 할 수 있다. 저항변화층(110)의 두께는 수 내지 수백 나노미터(nm), 예컨대, 수십 nm 정도일 수 있다. The resistance change layer 110 of the memory layer M1 may be formed of a first metal oxide. For example, the resistance change layer 110 may include at least one of Ta oxide, Zr oxide, yttria-stabilized zirconia (YSZ), Ti oxide, Hf oxide, Mn oxide, Mg oxide, and mixtures thereof. When the first metal oxide includes Ta oxide, the first metal oxide may be TaOx, where x is 0 <x <2.5 or 0.5 ≦ x ≦ 2.0. Oxygen ions and / or oxygen vacancies may be present in the resistance change layer 110. The resistance change layer 110 may be referred to as an "oxygen reservoir layer". The thickness of the resistance change layer 110 may be several to several hundred nanometers (nm), for example, several tens of nm or so.

산소교환층(120)은 저항변화층(110)과 산소 이온 및/또는 산소 공공(vacancy)을 주고 받으며, 메모리층(M1)의 저항변화를 유도하는 층일 수 있다. 산소교환층(120)은 제1 금속산화물과 동종 또는 이종의 제2 금속산화물로 형성될 수 있다. 예컨대, Ta 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 제2 금속산화물은 화학양론적(stoichiometric) 조성 또는 그에 가까운 조성을 가질 수 있다. 구체적인 예로, 제2 금속산화물 중에서 Ta 산화물은 Ta2O5층이거나, 이에 가까운 조성을 가질 수 있다. 이러한 산소교환층(120)은 저항변화층(110)과 유사하게 산소 이온 및/또는 산소 공공(vacancy)을 포함할 수 있다. The oxygen exchange layer 120 may exchange layers with the resistance change layer 110 and exchange oxygen ions and / or oxygen vacancy, and induce a resistance change of the memory layer M1. The oxygen exchange layer 120 may be formed of a second metal oxide of the same or different type as the first metal oxide. For example, it may include at least one of Ta oxide, Zr oxide, yttria-stabilized zirconia (YSZ), Ti oxide, Hf oxide, Mn oxide, Mg oxide, and mixtures thereof. The second metal oxide may have a stoichiometric composition or a composition close thereto. As a specific example, the Ta oxide in the second metal oxide may be a Ta 2 O 5 layer or have a composition close thereto. The oxygen exchange layer 120 may include oxygen ions and / or oxygen vacancies similar to the resistance change layer 110.

산소교환층(120)의 산소 이동도(oxygen mobility)(또는 산소 확산도)는 저항변화층(110)의 산소 이동도(또는 산소 확산도)와 유사하거나 그보다 클 수 있다. 산소교환층(120)에 전류경로(current path)가 형성된 온(ON)상태에서 메모리층(M1)의 저항은 저항변화층(110)의 저항에 의해 결정될 수 있고, 산소교환층(120)에 전류 경로가 없는 오프(OFF)상태에서 메모리층(M1)의 저항은 산소교환층(120)의 저항에 의해 결정될 수 있다. The oxygen mobility (or oxygen diffusion) of the oxygen exchange layer 120 may be similar to or greater than the oxygen mobility (or oxygen diffusion) of the resistance change layer 110. In the ON state where the current path is formed in the oxygen exchange layer 120, the resistance of the memory layer M1 may be determined by the resistance of the resistance change layer 110. In the OFF state with no current path, the resistance of the memory layer M1 may be determined by the resistance of the oxygen exchange layer 120.

산소교환층(120)의 산소 농도는 저항변화층(110)의 산소 농도보다 높을 수 있다. 산소교환층(120)이 저항변화층(110)과 동종의 금속산화물로 형성된 경우, 산소교환층(120)의 산소 농도는 저항변화층(110)의 산소 농도보다 높을 수 있다. 산소교환층(120)이 저항변화층(110)과 이종의 금속산화물로 형성된 경우, 산소교환층(120)의 산소 농도가 저항변화층(110)의 산소 농도보다 반드시 높아야 하는 것은 아니다. 산소교환층(120)은 수 내지 수십 nm 의 두께, 예컨대, 약 20nm 이하의 두께를 가질 수 있다. 산소교환층(120) 의 물성에 따라 메모리 소자(100)의 저항변화 특성(속도 및 ON/OFF ratio 등)이 달라질 수 있다. The oxygen concentration of the oxygen exchange layer 120 may be higher than the oxygen concentration of the resistance change layer 110. When the oxygen exchange layer 120 is formed of the same metal oxide as the resistance change layer 110, the oxygen concentration of the oxygen exchange layer 120 may be higher than the oxygen concentration of the resistance change layer 110. When the oxygen exchange layer 120 is formed of the resistance change layer 110 and heterogeneous metal oxides, the oxygen concentration of the oxygen exchange layer 120 is not necessarily higher than that of the resistance change layer 110. The oxygen exchange layer 120 may have a thickness of several to tens of nm, for example, about 20 nm or less. Depending on the physical properties of the oxygen exchange layer 120, the resistance change characteristics (speed and ON / OFF ratio, etc.) of the memory device 100 may vary.

제1 및 제2 버퍼층(B1, B2)은 메모리층(M1)의 저항변화 특성의 신뢰성, 재현성, 안정성 등을 개선하는 역할을 할 수 있다. 이러한 제1 및 제2 버퍼층(B1, B2)은 원소간 결합에너지(interatomic bonding energy)가 메모리층(M1)보다 큰 물질을 포함할 수 있다. 즉, 제1 버퍼층(B1)에서 원소간 결합에너지는 저항변화층(110)에서의 원소간(ex, Ta-O) 결합에너지보다 클 수 있고, 이와 유사하게, 제2 버퍼층(B2)에서 원소간 결합에너지는 산소교환층(120)에서의 원소간 결합에너지보다 클 수 있다. 구체적인 예로, 제1 및 제2 버퍼층(B1, B2)은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 제1 및 제2 버퍼층(B1, B2)은 버퍼(buffer)의 역할을 하면서 전류의 흐름은 허용하는 적절한 조성 및 두께를 가질 수 있다. 제1 및 제2 버퍼층(B1, B2) 각각의 두께는, 예컨대, 약 10 nm 이하일 수 있다. 만약, 제1 및 제2 버퍼층(B1, B2)이 화학양론적 조성을 갖는 경우, 이들의 두께는 약 5 nm 이하일 수 있다. 이는 제1 및 제2 버퍼층(B1, B2)이 과도하게 두꺼운 경우, 이들의 절연 특성이 커질 수 있기 때문이다. 그러므로, 전술한 바와 같이, 제1 및 제2 버퍼층(B1, B2)은 약 10 nm 이하의 두께로 형성하는 것이 적절할 수 있다. The first and second buffer layers B1 and B2 may serve to improve reliability, reproducibility, and stability of resistance change characteristics of the memory layer M1. The first and second buffer layers B1 and B2 may include a material having an interatomic bonding energy greater than that of the memory layer M1. That is, the inter-element coupling energy in the first buffer layer B1 may be greater than the inter-element (ex, Ta-O) coupling energy in the resistance change layer 110. Similarly, the element in the second buffer layer B2 may be The interbond energy may be greater than the intermetallic bond energy in the oxygen exchange layer 120. As a specific example, the first and second buffer layers B1 and B2 may include at least one of AlOx, SiOx, SiNx, ZrOx, HfOx, and mixtures thereof. The first and second buffer layers B1 and B2 may have appropriate compositions and thicknesses that serve as buffers and allow current to flow. The thickness of each of the first and second buffer layers B1 and B2 may be, for example, about 10 nm or less. If the first and second buffer layers B1 and B2 have stoichiometric compositions, their thickness may be about 5 nm or less. This is because when the first and second buffer layers B1 and B2 are excessively thick, their insulating characteristics may be increased. Therefore, as described above, it may be appropriate to form the first and second buffer layers B1 and B2 to a thickness of about 10 nm or less.

제1 및 제2 전극(E1, E2)은 Ti, Ta, TiN, TiW, TaN, W, Ni 와 같은 비귀금속이나 Ru 와 같은 비교적 저가의 귀금속 또는 전술한 물질의 합금으로 형성될 수 있다. 또한, 제1 및 제2 전극(E1, E2)은 도전성 산화물(conductive oxide)로 형성될 수도 있다. 도전성 산화물은, 예컨대, IZO(indium zinc oxide)와 같은 ZnO 계열 산화물 또는 ITO(indium tin oxide)와 같은 SnO 계열 산화물일 수 있다. 반도체 소자 분야에서 일반적으로 사용하는 다양한 전극 물질을 제1 및 제2 전극(E1, E2) 물질로 적용할 수 있다. The first and second electrodes E1 and E2 may be formed of a non-noble metal such as Ti, Ta, TiN, TiW, TaN, W, Ni, a relatively inexpensive precious metal such as Ru, or an alloy of the aforementioned materials. In addition, the first and second electrodes E1 and E2 may be formed of a conductive oxide. The conductive oxide may be, for example, a ZnO-based oxide such as indium zinc oxide (IZO) or a SnO-based oxide such as indium tin oxide (ITO). Various electrode materials generally used in the semiconductor device field may be used as the first and second electrodes E1 and E2.

도 2는 본 발명의 실시예에 따른 저항성 메모리 소자 제조 장치(200)의 개략적 평면도이다. 2 is a schematic plan view of a resistive memory device manufacturing apparatus 200 according to an embodiment of the present invention.

도 2를 참조하면, 저항성 메모리 소자 제조 장치(200)는 이동모듈 챔버(220)를 중심으로 배치된 로드락 챔버(210), 금속전극 증착용 챔버(230), 제1 산화물 증착용 챔버(240) 및 제2 산화물 증착용 챔버(250), 플라즈마 산화처리 챔버(260)를 구비한다. 제3 산화물 증착용 챔버(270)을 더 구비할 수도 있다. 제1 산화물 증착용 챔버(240)는 도 1의 제1버퍼층(도 1의 B1) 및 제2버퍼층(도 1의 B2)의 증착에 사용될 수 있으며, 제2 산화물 증착용 챔버(250)는 저항성 변화층(도 1의 110)의 증착용으로 사용될 수 있다. Referring to FIG. 2, the resistive memory device manufacturing apparatus 200 includes a load lock chamber 210, a metal electrode deposition chamber 230, and a first oxide deposition chamber 240 disposed around the moving module chamber 220. ) And a second oxide deposition chamber 250 and a plasma oxidation treatment chamber 260. A third oxide deposition chamber 270 may be further provided. The first oxide deposition chamber 240 may be used to deposit the first buffer layer (B1 of FIG. 1) and the second buffer layer (B2 of FIG. 1) of FIG. 1, and the second oxide deposition chamber 250 may be resistive. It can be used for the deposition of the change layer (110 in FIG. 1).

로드락 챔버(210)에는 이동모듈 챔버(220)로 이동하기 위한 미도시된 기판(웨이퍼)(도 1의 102)을 외부로부터 인입하거나, 또는 각 챔버에서 제조된 메모리 소자를 이동모듈 챔버(220)로부터 이동되어서 외부로 반출하기 위한 공간이다. 로드락 챔버(210)는 기판(102)의 반입을 위해서 진공상태로 유지된다. 진공도는 대략 10-6 torr 로 유지한다. 로드락 챔버(210)에는 외부와의 출입을 위한 제1출입구(212)와 이동모듈 챔버(220)와의 출입을 위한 제2출입구(214)를 구비한다. 로드락 챔버(210)는 이동모듈 챔버(220)와 구분되게 별도의 진공장치를 구비할 수 있다. In the load lock chamber 210, a substrate (wafer) (102 of FIG. 1) not shown for moving to the moving module chamber 220 is introduced from the outside, or a memory device manufactured in each chamber is transferred to the moving module chamber 220. It is a space to be moved out of) and taken out. The load lock chamber 210 is maintained in a vacuum state for carrying in the substrate 102. The degree of vacuum is maintained at approximately 10 -6 torr. The load lock chamber 210 includes a first entrance 212 for entering and exiting the outside and a second entrance 214 for entering and exiting the moving module chamber 220. The load lock chamber 210 may be provided with a separate vacuum device to be distinguished from the moving module chamber 220.

이동모듈 챔버(220)는 로드락 챔버(210)로부터의 기판(102)을 반입시 또는 로드락 챔버(210)로 기판(102)을 반출시 내부공간을 대략 10-6 torr 또는 그 보다 높은 진공도로 유지한다. 이동모듈 챔버(220)에는 미도시된 적어도 하나의 로봇암(222)이 배치된다. 로봇암(222)은 로드락 챔버(210)로부터의 기판(102)을 이동모듈 챔버(220) 내로 이동한 다음, 순차적으로 다른 챔버로 이동시킨다. 이동모듈 챔버(220)는 진공상태의 유지를 위해 별도의 진공장치, 예컨대 진공펌프가 설치될 수 있다. 이동모듈 챔버(220)는 플라즈마 산화처리 챔버(260)와 로드락 챔버(210)를 제외한 챔버들과 함께 하나의 진공계를 형성하도록 구성될 수도 있다. The moving module chamber 220 has a vacuum degree of approximately 10 -6 torr or higher when the substrate 102 is loaded from the load lock chamber 210 or the substrate 102 is removed from the load lock chamber 210. To keep. At least one robot arm 222 not shown is disposed in the moving module chamber 220. The robot arm 222 moves the substrate 102 from the load lock chamber 210 into the moving module chamber 220 and then sequentially moves to another chamber. The mobile module chamber 220 may be provided with a separate vacuum device, such as a vacuum pump, to maintain the vacuum state. The moving module chamber 220 may be configured to form a vacuum system together with the chambers other than the plasma oxidation chamber 260 and the load lock chamber 210.

금속전극 증착용 챔버(230)는 도 1의 제1전극(E1) 및 제2전극(E2)을 증착하는 데 사용될 수 있다. 제1전극(E1) 및 제2전극(E2)은 10-6 torr 이하의 기저(base) 진공상태를 유지하고 있는 챔버에서 10-5~10-2 torr 진공상태의 공정압력에서 증착이 수행된다. 이를 위해서 별도의 진공장치가 설치될 수 있다. 금속전극 증착용 챔버(230)에는 이동모듈 챔버(220) 사이에서 로봇암(222)에 의해 기판(102)이 출입하는 출입구(232)가 설치된다. The metal electrode deposition chamber 230 may be used to deposit the first electrode E1 and the second electrode E2 of FIG. 1. The first electrode E1 and the second electrode E2 are deposited at a process pressure of 10 −5 to 10 −2 torr vacuum in a chamber maintaining a base vacuum of 10 −6 torr or less. . For this purpose, a separate vacuum device may be installed. In the metal electrode deposition chamber 230, an entrance 232 through which the substrate 102 enters and exits by the robot arm 222 is installed between the moving module chamber 220.

제1 및 제2 전극(E1, E2)은 Ti, Ta, TiN, TiW, TaN, W, Ni, Al 와 같은 비귀금속이나 Ru 와 같은 비교적 저가의 귀금속 또는 전술한 물질의 합금으로 형성될 수 있다. 또한, 제1 및 제2 전극(E1, E2)은 도전성 산화물(conductive oxide)로 형성될 수도 있다. 상기 도전성 산화물은, 예컨대, IZO(indium zinc oxide)와 같은 ZnO 계열 산화물 또는 ITO(indium tin oxide)와 같은 SnO 계열 산화물일 수 있다. 제1 및 제2 전극(E1, E2) 물질로 Pt, Ir, Pd, Au 와 같은 귀금속을 사용할 수도 있다. 그러므로, 제1 및 제2 전극(E1, E2)은 Pt, Ir, Pd, Au, Ru, Ti, Ta, TiN, TiW, TaN, W, Ni, Al 및 이들의 합금과 다양한 도전성 산화물(conductive oxide)로 구성된 그룹에서 선택되는 적어도 어느 하나를 포함할 수 있다. 그 밖에도, 여기서 개시하지는 않았지만, 반도체 소자 분야에서 일반적으로 사용하는 다양한 전극 물질을 제1 및 제2 전극(E1, E2) 물질로 적용할 수 있다.The first and second electrodes E1 and E2 may be formed of non-noble metals such as Ti, Ta, TiN, TiW, TaN, W, Ni, Al, or relatively inexpensive precious metals such as Ru, or alloys of the aforementioned materials. . In addition, the first and second electrodes E1 and E2 may be formed of a conductive oxide. The conductive oxide may be, for example, a ZnO-based oxide such as indium zinc oxide (IZO) or a SnO-based oxide such as indium tin oxide (ITO). Precious metals such as Pt, Ir, Pd, and Au may be used as the first and second electrodes E1 and E2. Therefore, the first and second electrodes E1 and E2 are formed of Pt, Ir, Pd, Au, Ru, Ti, Ta, TiN, TiW, TaN, W, Ni, Al, alloys thereof, and various conductive oxides. It may include at least one selected from the group consisting of). In addition, although not disclosed herein, various electrode materials generally used in the semiconductor device field may be used as the first and second electrode E1 and E2 materials.

제1 산화물 증착용 챔버(240)는 도 1의 버퍼층(B1, B2)을 증착하는 데 사용될 수 있다. 버퍼층(B1, B2)은 10-6 torr 이하의 기저(base) 진공상태를 유지하고 있는 챔버에서 10-5~10-2 torr 진공상태의 공정압력에서 증착이 수행된다. 이를 위해서 별도의 진공장치가 설치될 수 있다. 제1 산화물 증착용 챔버(240)에는 이동모듈 챔버(220) 사이에서 로봇암(222)에 의해 기판(102)이 출입하는 출입구(242)가 설치된다.The first oxide deposition chamber 240 may be used to deposit the buffer layers B1 and B2 of FIG. 1. The buffer layers B1 and B2 are deposited at a process pressure of 10 −5 to 10 −2 torr vacuum in a chamber maintaining a base vacuum of 10 −6 torr or less. For this purpose, a separate vacuum device may be installed. In the first oxide deposition chamber 240, an entrance 242 through which the substrate 102 enters and exits by the robot arm 222 is installed between the moving module chamber 220.

제1 및 제2 버퍼층(B1, B2)은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 제1 및 제2 버퍼층(B1, B2)은 화학양론적(stoichiometric) 조성을 가질 수 있지만, 그렇지 않을 수도 있다. 제1 및 제2 버퍼층(B1, B2)은 버퍼(buffer)의 역할을 하면서 전류의 흐름은 허용하는 적절한 조성 및 두께를 가질 수 있다. 제1 및 제2 버퍼층(B1, B2) 각각의 두께는, 예컨대, 약 10 nm 이하일 수 있다. The first and second buffer layers B1 and B2 may include at least one of AlOx, SiOx, SiNx, ZrOx, HfOx, and mixtures thereof. The first and second buffer layers B1 and B2 may have a stoichiometric composition, but may not. The first and second buffer layers B1 and B2 may have appropriate compositions and thicknesses that serve as buffers and allow current to flow. The thickness of each of the first and second buffer layers B1 and B2 may be, for example, about 10 nm or less.

제2 산화물 증착용 챔버(250)는 도 1의 저항변화층(110)을 증착하는 데 사용될 수 있다. 저항변화층(110)은 10-6 torr 이하의 기저(base) 진공상태를 유지하고 있는 챔버에서 10-5~10-2 torr 진공상태의 공정압력에서 증착이 수행된다. 이를 위해서 별도의 진공장치가 설치될 수 있다. 제2 산화물 증착용 챔버(250)에는 이동모듈 챔버(220) 사이에서 로봇암(222)에 의해 기판(102)이 출입하는 셔터(252)가 설치된다.The second oxide deposition chamber 250 may be used to deposit the resistance change layer 110 of FIG. 1. The resistive change layer 110 is deposited at a process pressure of 10 −5 to 10 −2 torr vacuum in a chamber maintaining a base vacuum of 10 −6 torr or less. For this purpose, a separate vacuum device may be installed. The second oxide deposition chamber 250 is provided with a shutter 252 through which the substrate 102 enters and exits by the robot arm 222 between the moving module chambers 220.

메모리층(M1)의 저항변화층(110)은 제1 금속산화물로 형성될 수 있다. 예컨대, Ta 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 제1 금속산화물이 Ta 산화물을 포함하는 경우, 제1 금속산화물은 TaOx(여기서, x는 0<x<2.5 또는 0.5≤x≤2.0)일 수 있다. 저항변화층(110)은 수 내지 수백 나노미터(nm), 예컨대, 수십 nm 로 증착될 수 있다. The resistance change layer 110 of the memory layer M1 may be formed of a first metal oxide. For example, it may include at least one of Ta oxide, Zr oxide, yttria-stabilized zirconia (YSZ), Ti oxide, Hf oxide, Mn oxide, Mg oxide, and mixtures thereof. When the first metal oxide includes Ta oxide, the first metal oxide may be TaOx, where x is 0 <x <2.5 or 0.5 ≦ x ≦ 2.0. The resistance change layer 110 may be deposited at several to several hundred nanometers (nm), for example, at several tens of nm.

제3 산화물 증착용 챔버(270)는 도 1의 산소교환층(120)을 증착하는 데 사용될 수 있다. 산소교환층(120)은 10-6 torr 이하의 기저(base) 진공상태를 유지하고 있는 챔버에서 10-5~10-2 torr 진공상태의 공정압력에서 증착이 수행된다. 이를 위해서 별도의 진공장치가 설치될 수 있다. 제3 산화물 증착용 챔버(270)에는 이동모듈 챔버(220) 사이에서 로봇암(222)에 의해 기판(102)이 출입하는 출입구(272)가 설치된다.The third oxide deposition chamber 270 may be used to deposit the oxygen exchange layer 120 of FIG. 1. The oxygen exchange layer 120 is deposited at a process pressure of 10 −5 to 10 −2 torr vacuum in a chamber maintaining a base vacuum of 10 −6 torr or less. For this purpose, a separate vacuum device may be installed. The third oxide deposition chamber 270 is provided with an entrance 272 through which the substrate 102 enters and exits by the robot arm 222 between the moving module chambers 220.

산소교환층(120)은 저항변화층(110)과 산소 이온 및/또는 산소 공공(vacancy)을 주고 받으며, 메모리층(M1)의 저항변화를 유도하는 층일 수 있다. 산소교환층(120)은 저항변화층(110)과 동일한 물질로 형성되되 그 표면의 산소농도가 저항변화층(110)과 다르게 형성될 수 있다. 이 경우, 제3 산화물 증착용 챔버(270)는 사용되지 않을 수 있다. The oxygen exchange layer 120 may exchange layers with the resistance change layer 110 and exchange oxygen ions and / or oxygen vacancy, and induce a resistance change of the memory layer M1. The oxygen exchange layer 120 may be formed of the same material as the resistance change layer 110, but the oxygen concentration on the surface thereof may be different from that of the resistance change layer 110. In this case, the third oxide deposition chamber 270 may not be used.

산소교환층(120)의 물질이 저항변화층(110)과 다른 경우, 제3 산화물 증착용 챔버가 산소교환층(120)의 증착을 위해 사용된다. 산소교환층(120)은 수 내지 수십 nm 의 두께, 예컨대, 약 20nm 이하의 두께로 증착될 수 있다. When the material of the oxygen exchange layer 120 is different from the resistance change layer 110, a third oxide deposition chamber is used for the deposition of the oxygen exchange layer 120. The oxygen exchange layer 120 may be deposited to a thickness of several to tens of nm, for example, a thickness of about 20 nm or less.

플라즈마 산화처리 챔버(260)는 도 1의 산소교환층(120)의 표면을 플라즈마 처리하여 산소교환층(120)의 산소농도를 증가시키는 데 사용될 수 있다. 플라즈마 산화처리 챔버(260)는 대략 10-4 ~10 torr 진공상태의 공정압력에서 증착이 수행된다. 이를 위해서 별도의 진공장치가 설치될 수 있다. 플라즈마 산화처리 챔버(260)에는 이동모듈 챔버(220) 사이에서 로봇암(222)에 의해 기판(102)이 출입하는 출입구(262)가 설치된다.The plasma oxidation chamber 260 may be used to increase the oxygen concentration of the oxygen exchange layer 120 by plasma treating the surface of the oxygen exchange layer 120 of FIG. 1. The plasma oxidation chamber 260 is deposited at a process pressure of approximately 10 −4 to 10 torr vacuum. For this purpose, a separate vacuum device may be installed. The plasma oxidation chamber 260 is provided with an entrance 262 through which the substrate 102 enters and exits by the robot arm 222 between the moving module chambers 220.

도 3은 TaOx의 저항변화층 위에 ZrOx 산소교환층을 형성한 메모리 소자의 내구성을 실험한 결과를 도시한 그래프이다. TaOx는 400초 동안 증착하였으며, ZrOx는 30초 동안 증착하였다. 플라즈마 산화처리는 60 싸이클로 수행되었다. 메모리 소자의 초기 ON/OFF 값과, 107 싸이클의 기록 및 소거를 행한 후의 ON/OFF 값을 도시하였다. 산소교환층을 위한 산소 공급은 1-5 sccm 공급하였으며, 아르곤 개스 공급량과 합하여 100 sccm 유량을 공급하였다. 3 is a graph illustrating the results of experiments of durability of a memory device in which a ZrOx oxygen exchange layer is formed on a resistance change layer of TaOx. TaOx was deposited for 400 seconds and ZrOx was deposited for 30 seconds. Plasma oxidation was performed at 60 cycles. The initial ON / OFF value of the memory element and the ON / OFF value after writing and erasing 10 7 cycles are shown. Oxygen supply for the oxygen exchange layer was supplied 1-5 sccm, 100 sccm flow rate in combination with the argon gas supply.

도 3을 참조하면, 산소량이 2 sccm (2% 산소) 이상에서 내구성이 악화되는 것을 볼 수 있다. 이는 일반적인 증착설비를 사용하여 제조공정중 외부환경, 특히 산소에 노출되는 경우 메모리 소자의 내구성, 신뢰성이 나빠지는 것을 보여준다. Referring to FIG. 3, it can be seen that durability deteriorates at 2 sccm (2% oxygen) or more. This shows that the durability and reliability of the memory device deteriorate when exposed to the external environment, especially oxygen, during the manufacturing process using a general deposition equipment.

도 4 및 도 5는 제조공정중 산소(대기)에 노출된 상태에서 제조한 경우(도 4)와, 본 발명에서의 제조장치와 같이 제조공정 분위기를 진공분위기로 하여 제조한 경우(도 5)의 내구성을 도시한 그래프이다. 저항변화층 및 산소교환층으로는 모두 TaOx를 사용하였으며, 산소교환층은 TaOx층의 표면을 플라즈마 처리하여 얻었다. 펄스 폭은 1 ㎲이었다. 4 and 5 are manufactured in a state exposed to oxygen (atmosphere) during the manufacturing process (Fig. 4), and when the manufacturing process atmosphere is manufactured in a vacuum atmosphere as in the manufacturing apparatus of the present invention (Fig. 5) It is a graph showing the durability. TaOx was used as both the resistance change layer and the oxygen exchange layer, and the oxygen exchange layer was obtained by plasma treatment of the surface of the TaOx layer. The pulse width was 1 Hz.

도 4 및 도 5를 참조하면, 산소노출에 의해서 메모리 소자의 내구성이 악화되는 것을 잘 알 수 있다. 4 and 5, it can be seen that the durability of the memory device is deteriorated by oxygen exposure.

종래의 제조장치에서 저항성 메모리 소자를 제조하기 위해서는 전극층, 버퍼층, 저항변화층, 산소교환층을 형성하기 위해 각각 분리된 장비를 이용함에 따라 산소에 노출되며, 이에 따라 제조된 저항성 메모리 소자의 내구성이 악화된다. In the conventional manufacturing apparatus, the resistive memory device is exposed to oxygen by using separate equipment to form an electrode layer, a buffer layer, a resistance change layer, and an oxygen exchange layer. Worsens.

반대로, 본 발명의 저항성 메모리 제조장치를 이용하여 저항성 메모리를 제조시, in-situ로 산소로부터 차단된 상태(진공 상태)에서 제조되므로, 내구성이 향상된 저항성 메모리 소자의 제조가 가능해진다. On the contrary, when the resistive memory is manufactured using the resistive memory manufacturing apparatus of the present invention, since the resistive memory is manufactured in a state of being blocked from oxygen (vacuum state) in-situ, it is possible to manufacture the resistive memory element having improved durability.

아울러, 조성이 다른 산화물층(버퍼층, 저항변화층, 산소교환층)의 제조를 서로 다른 챔버에서 수행함으로써 하나의 챔버에서 제조시 일어날 수 있는 오염을 방지할 수 있다. In addition, by manufacturing the oxide layer (buffer layer, resistance change layer, oxygen exchange layer) having a different composition in different chambers, it is possible to prevent contamination that may occur during manufacturing in one chamber.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 실시예에서 메모리소자의 구조를 다양하게 변형할 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 1의 메모리요소에 적어도 하나의 추가적인 물질층이 더 구비될 수 있음을 알 수 있을 것이고, 또한 도 1의 메모리요소는 도 7과 같은 교차점 메모리소자뿐 아니라 그 밖의 다양한 메모리소자에 적용될 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다. While many details are set forth in the foregoing description, they should be construed as illustrative of embodiments rather than to limit the scope of the invention. For example, it will be apparent to those skilled in the art that the structure of the memory device may be variously modified in the embodiments of the present invention. As a specific example, it will be appreciated that at least one additional material layer may be further provided in the memory element of FIG. 1, and the memory element of FIG. 1 may be applied to various other memory elements as well as the cross-point memory element of FIG. It will be appreciated. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.

Claims (6)

외부로부터 기판이 반입되거나 또는 외부로 기판을 반입하는 로드락 챔버;
상기 로드락 챔버로부터 상기 기판을 이송하는 로봇암이 설치된 이동모듈 챔버; 및
상기 이동모듈 챔버를 상기 로드락 챔버와 함께 둘러싸며, 서로 분리된 금속전극 증착용 챔버, 산화물 증착용 챔버 및 플라즈마 산화처리 챔버;를 구비하며,
상기 산화물 증착용 챔버는 적어도 두개의 챔버로 이루어진 저항성 메모리 제조 장치.
A load lock chamber into which a substrate is brought in from outside or carried in to the outside;
A moving module chamber having a robot arm installed to transfer the substrate from the load lock chamber; And
And a metal electrode deposition chamber, an oxide deposition chamber, and a plasma oxidation treatment chamber which surround the moving module chamber together with the load lock chamber and are separated from each other.
The oxide deposition chamber comprises at least two chambers.
제 1 항에 있어서, 상기 산화물 증착용 챔버는,
버퍼용 산화물 증착용 제1챔버; 및
저항성 변화층 증착용 제2챔버;를 구비한 저항성 메모리 제조 장치
The method of claim 1, wherein the oxide deposition chamber,
A first chamber for buffer oxide deposition; And
Resistive memory layer manufacturing apparatus comprising; second chamber for resistive change layer deposition
제 2 항에 있어서,
다른 저항성 변화층 증착용 제3챔버를 더 구비한 저항성 메모리 제조 장치.
The method of claim 2,
And a third chamber for depositing another resistive change layer.
제 1 항에 있어서,
상기 플라즈마 산화처리 챔버의 공정압력은 상기 금속전극 증착용 챔버, 상기 산화물 증착용 챔버 및 상기 플라즈마 산화처리 챔버의 공정압력 보다 진공도가 낮은 저항성 메모리 제조 장치.
The method of claim 1,
And a process pressure of the plasma oxidation chamber is lower than a process pressure of the metal electrode deposition chamber, the oxide deposition chamber, and the plasma oxidation chamber.
제 1 항에 있어서,
상기 각 챔버는 각각 별도의 진공장치에 의해서 진공 상태로 되는 저항성 메모리 제조 장치.
The method of claim 1,
And each chamber is vacuumed by a separate vacuum device.
제 1 항에 있어서,
상기 이동모듈 챔버와 다른 챔버 사이에는 이들을 격리하는 출입구가 각각 설치된 저항성 메모리 제조 장치.
The method of claim 1,
Resistive memory manufacturing apparatus is provided between the mobile module chamber and the other chamber is provided with an entrance to isolate them.
KR1020100094468A 2010-09-29 2010-09-29 Manufacturing apparatus for resistance memory device KR20120032909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100094468A KR20120032909A (en) 2010-09-29 2010-09-29 Manufacturing apparatus for resistance memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100094468A KR20120032909A (en) 2010-09-29 2010-09-29 Manufacturing apparatus for resistance memory device

Publications (1)

Publication Number Publication Date
KR20120032909A true KR20120032909A (en) 2012-04-06

Family

ID=46135825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100094468A KR20120032909A (en) 2010-09-29 2010-09-29 Manufacturing apparatus for resistance memory device

Country Status (1)

Country Link
KR (1) KR20120032909A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099639B2 (en) 2012-08-10 2015-08-04 Samsung Electronics Co., Ltd. Resistance switching material element and device employing the same
WO2022260595A3 (en) * 2021-06-08 2023-02-09 Nanyang Technological University Non-volatile memory and methods of fabricating the same
WO2023048649A3 (en) * 2021-09-23 2023-05-11 Nanyang Technological University Non-volatile memory with oxygen scavenger regions and methods of making the same
CN116456727A (en) * 2023-06-14 2023-07-18 北京大学 Resistive random access memory capable of maintaining switching ratio between cycles and preparation method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099639B2 (en) 2012-08-10 2015-08-04 Samsung Electronics Co., Ltd. Resistance switching material element and device employing the same
WO2022260595A3 (en) * 2021-06-08 2023-02-09 Nanyang Technological University Non-volatile memory and methods of fabricating the same
WO2023048649A3 (en) * 2021-09-23 2023-05-11 Nanyang Technological University Non-volatile memory with oxygen scavenger regions and methods of making the same
CN116456727A (en) * 2023-06-14 2023-07-18 北京大学 Resistive random access memory capable of maintaining switching ratio between cycles and preparation method thereof

Similar Documents

Publication Publication Date Title
US8981335B2 (en) ZnTe on TiN or Pt electodes with a portion operable as a current limiting layer for ReRAM applications
TWI744352B (en) Fabrication of correlated electron material devices with reduced interfacial layer impedance
US8846484B2 (en) ReRAM stacks preparation by using single ALD or PVD chamber
US9761800B2 (en) Method for reducing forming voltage in resistive random access memory
US9397141B2 (en) Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks
KR100913395B1 (en) Memory devices and method for fabricating the same
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US8466005B2 (en) Method for forming metal oxides and silicides in a memory device
US9620205B2 (en) All around electrode for novel 3D RRAM applications
TW201737520A (en) Fabrication of correlated electron material devices
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
US20140264237A1 (en) Resistive ram and fabrication method
JP2019532508A (en) Correlated electronic switch structure and its manufacture
JP2005175457A (en) Rram memory cell electrode
US9343523B2 (en) Selector device using low leakage dielectric MIMCAP diode
KR20120010050A (en) Nonvolatile memory element and memory device including the same
US20130082228A1 (en) Memory Device Using Multiple Tunnel Oxide Layers
JPWO2013073187A1 (en) Resistance variable nonvolatile memory device and manufacturing method thereof
KR20150114875A (en) Resistive random access memory and method of fabricating the same
US9246091B1 (en) ReRAM cells with diffusion-resistant metal silicon oxide layers
US9018037B1 (en) Vertical oxide-oxide interface for forming-free, low power and low variability RRAM devices
KR20120032909A (en) Manufacturing apparatus for resistance memory device
US9276210B1 (en) Conductive barriers for ternary nitride thin-film resistors
KR20100104015A (en) Resistive memory device
KR102226767B1 (en) A manufacturing method of a ReRAM capable of high energy efficiency

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid