KR20120017530A - Circuit board using anodizing and manufacturing method of the same - Google Patents
Circuit board using anodizing and manufacturing method of the same Download PDFInfo
- Publication number
- KR20120017530A KR20120017530A KR1020100080163A KR20100080163A KR20120017530A KR 20120017530 A KR20120017530 A KR 20120017530A KR 1020100080163 A KR1020100080163 A KR 1020100080163A KR 20100080163 A KR20100080163 A KR 20100080163A KR 20120017530 A KR20120017530 A KR 20120017530A
- Authority
- KR
- South Korea
- Prior art keywords
- anodizing
- circuit board
- metal substrate
- circuit pattern
- layer
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/003—3D structures, e.g. superposed patterned layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/005—Apparatus specially adapted for electrolytic conversion coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/20218—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant without phase change in electronic enclosures
- H05K7/20281—Thermal management, e.g. liquid flow control
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
Abstract
Description
본 발명은 회로기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 비아홀을 형성하지 않고 원자재 금속 기판에 직접 절연부를 형성함으로써, 비아홀 가공에 필요한 에칭 또는 드릴 공정, 도금 공정을 생략할 수 있는 아노다이징을 이용한 회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to a circuit board and a method of manufacturing the same, and more particularly, by forming an insulator directly on a raw metal substrate without forming a via hole, thereby anodizing the etching or drill process and plating process required for via hole processing can be omitted. It relates to a circuit board and a method of manufacturing the same.
일반적으로, 회로기판은 여러 종류의 많은 부품을 페놀 수지 또는 에폭시 수지로 된 평판 위에 밀집하여 탑재하고, 각 부품을 전기적으로 연결하는 회로를 수지평판의 표면에 밀집시켜 고정시킨 기판으로서, 페놀수지 절연판 또는 에폭시 수지 절연판 등의 일면에 구리 등의 박판을 적층시킨 후 회로의 배선 패턴에 따라 식각하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 구멍을 뚫어 각 층을 전기적으로 연결하여 제조한다. 최근, 전자제품이 경박단소화되고, 고밀도화, 패키지(package)화 및 개인 휴대화되는 추세에 따라 집적도가 향상된 다층인쇄회로기판이 출현되고 있으며, 상기 다층 인쇄회로기판에 있어서도 미세패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있다. 이와 같은 종래의 기판은 사용 용도에 따라 인쇄회로기판(PCB:Printed Circuit Board)과 연성인쇄회로기판 (FPCB:Flexible Printed Circuit Board)로 구분된다.In general, a circuit board is a substrate in which many components of various kinds are mounted on a flat plate made of phenol resin or epoxy resin, and a circuit for electrically connecting each component is densely fixed on the surface of the resin flat plate. Alternatively, a thin plate of copper or the like is laminated on one surface of an epoxy resin insulating plate, and then etched according to the wiring pattern of the circuit to form a necessary circuit, and a hole is formed for attaching and mounting the parts to be electrically connected to each layer. Recently, multilayer printed circuit boards having improved integration have emerged as electronic products are lighter and shorter, higher in density, packaged, and more portable, and fine patterns are also used in the multilayer printed circuit board. Miniaturization, miniaturization and packaging are in progress. Such conventional substrates are classified into printed circuit boards (PCBs) and flexible printed circuit boards (FPCBs) according to a use purpose.
상기 인쇄회로기판은 도전성 동박층이 절연층 상, 하면에 형성되어 도전성 동박층에 배선을 형성하고, 상기 도전성 동박층에 절연층을 관통하는 비아를 형성하여 전기적 연결이 이루어지도록 한다. 또한, 상기 연성인쇄회로기판은 폴리머 재질의 상, 하 절연층 사이에 도전성 동박층이 개재된 구조를 기본으로 한다.In the printed circuit board, a conductive copper foil layer is formed on and under the insulating layer to form a wire in the conductive copper foil layer, and a via penetrating through the insulating layer is formed in the conductive copper foil layer to allow electrical connection. In addition, the flexible printed circuit board is based on a structure in which a conductive copper foil layer is interposed between the upper and lower insulating layers of a polymer material.
여기서, 상기 회로기판의 한 예로서, 인쇄회로기판(PCB)의 제조방법을 도 1을 통해 좀 더 구체적으로 살펴보면, 먼저, 도 1a에 도시된 바와 같이, 절연층(103)을 개재하여 양면에 박막의 동박(102)이 형성된 동박적층원판(CCL;Copper Clad Laminate)(101)이 제공된다. 여기서, 동박적층원판 (101)은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층에 얇게 구리를 입힌 얇은 적층판으로서, 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.Here, as an example of the circuit board, a method of manufacturing a printed circuit board (PCB) will be described in more detail with reference to FIG. 1. First, as shown in FIG. 1A, the
이후, 도 1b 및 도 1c에 도시된 바와 같이, 상기 동박적층원판 (101)에 드릴링 가공에 의해 층간 접속을 위한 비아홀 (104)을 형성한 후, 상기 동박층 및 비아홀에 대한 무전해 동도금 및 전해 동도금을 수행하여 동도금층 (105)을 형성한다.Thereafter, as shown in FIGS. 1B and 1C, via
여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다. 상술한 바와 같이 무전해 및 전해 동도금을 수행한 후, 도 1d에 도시된 바와 같이, 비아홀(104)의 내벽에 형성된 무전해 및 전해 동도금층(105)을 보호하기 위해 상기 비아홀의 내부 영역에 페이스트(106)를 충진한다.Here, electroless copper plating is performed first and then electrolytic copper plating is performed because electrolytic copper plating that requires electricity cannot be performed on the insulating layer. That is, in order to form the electroconductive film required for electrolytic copper plating, electroless copper plating is thinly performed as the pretreatment. Since electroless copper plating is difficult to process and economically disadvantageous, it is preferable to form the conductive portion of the circuit pattern by electrolytic copper plating. After the electroless and electrolytic copper plating is performed as described above, as shown in FIG. 1D, paste is applied to the inner region of the via hole to protect the electroless and electrolytic
여기서, 페이스트(106)는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다. 이후, 도 1e 및 도 1f에 도시된 바와 같이, 소정의 회로패턴이 형성된 아트워크 필름에 대한 자외선 조사를 수행하여 소정의 회로패턴을 감광성 드라이 필름에 전사하여 내층 회로패턴 형성을 위한 에칭 레지스트 패턴(107)을 형성한 후, 소정의 에칭액을 이용하여 에칭처리를 수행함으로써 에칭 레지스트 패턴(107)이 형성되지 않은 영역의 동박층(105)이 제거되어 소정의 회로 패턴이 형성된다. 상술한 바와 같이 회로패턴을 형성한 후, 도1g 및 도 1h에 도시된 바와 같이, 기판의 양면에 RCC(Resin CoatedCopper) 또는 코어리스(coreless) 자재를 사용하여 적층한 후 내층과 외층간의 전기적 접속을 수행하는 비아홀 (110)을 가공한다. Here, the
이와 같이, 종래의 인쇄회로기판은 절연층(103) 상, 하면에 동박에 의한 동박적층원판 (101)을 에칭하여 배선을 형성하고, 상기 동박적층원판 (101)의 전기적 연결은 드릴 또는 레이저 등의 기계적 가공을 통해 비아홀 (110)이 형성되어야 하기 때문에 다수의 적층 공정이 수반되어야 함에 따라 그 제조 공정이 복잡하고, 여러 공정을 거치기 때문에 제작 단가가 높아지는 단점이 있다.As described above, the conventional printed circuit board is formed by etching copper foil laminated
또한, 종래의 기판은 동박적층원판 (101) 사이에 개재된 절연층 (103)의 열전달 효율이 낮기 때문에 PAM이나 LED 등의 하이 파워(high power) 소자와 같이 고방열 소자의 발생열을 외부로 쉽게 방출시키지 못하는 단점이 있다.In addition, the conventional substrate has a low heat transfer efficiency of the insulating
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 비아홀 형성을 위한 에칭 또는 드릴 공정과 비아홀을 채우기 위한 도금 공정을 생략하여 공정을 단순화하고 실장되는 칩의 열 방출 효과를 개선할 수 있는 아노다이징을 이용한 회로기판 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to simplify the process by eliminating the etching or drilling process for forming the via holes and the plating process for filling the via holes, thereby reducing the heat dissipation effect of the mounted chip. The present invention provides a circuit board using anodizing and a method of manufacturing the same.
전술한 문제를 해결하기 위한 본 발명에 따른 아노다이징을 이용한 회로기판 제조 방법은, (a) 금속기판 양면에 도전성의 회로패턴층을 형성하는 단계; (b) 상기 회로패턴층에 의해 노출된 금속기판 부분을 아노다이징 (anodizing) 하여 절연층으로 변환함으로써, 나머지 금속기판 부분에 의해 상기 양면의 회로패턴층을 전기적으로 연결하는 단계를 포함한다. According to an embodiment of the present invention, a method for manufacturing a circuit board using anodizing may include: (a) forming a conductive circuit pattern layer on both sides of a metal substrate; (b) anodizing the metal substrate portion exposed by the circuit pattern layer and converting the metal substrate portion into an insulating layer, thereby electrically connecting the circuit pattern layers on both sides by the remaining metal substrate portion.
여기서, 상기 (a) 단계의 금속기판의 재질은 알루미늄, 마그네슘, 티타늄 중 임의의 하나일 수 있다.Here, the material of the metal substrate of step (a) may be any one of aluminum, magnesium, titanium.
또한, 상기 (a) 단계는, (a1) 금속기판상의 양면에 드라이 필름을 라미네이션하고, 상기 드라이 필름상에 마스킹 패턴을 형성한 후, 노광 및 현상하는 단계; (a2) 상기 현상된 포토레지스트층에 의해 노출된 금속기판의 외면에 금속을 도금하는 단계; 및 (a3) 상기 포토레지스트층을 박리하여 회로패턴층을 형성하는 단계로 구성될 수 있으며, 이 경우, 상기 (a2) 단계의 금속은 구리인 것이 바람직하다.In addition, the step (a), (a1) laminating the dry film on both sides on the metal substrate, and forming a masking pattern on the dry film, and then exposing and developing; (a2) plating metal on an outer surface of the metal substrate exposed by the developed photoresist layer; And (a3) removing the photoresist layer to form a circuit pattern layer. In this case, the metal of step (a2) is preferably copper.
한편, 상기 (a) 단계는, 상기 양면의 회로패턴층의 패턴이 상이하도록 형성하는 단계일 수 있으며, 이 경우, 상기 (b) 단계는, 상기 금속기판 중 양면이 노출된 부분은 금속기판 두께의 전부를 아노다이징하고, 일면만 노출된 부분은 금속기판 두께의 전부 또는 일부를 아노다이징하는 단계일 수 있다.On the other hand, the step (a) may be a step of forming a pattern of the circuit pattern layer of the both sides is different, in this case, the step (b), the portion of the metal substrate exposed both sides is the thickness of the metal substrate Anodizing all of the, and the exposed portion only one surface may be anodizing all or part of the thickness of the metal substrate.
또한, 본 발명에 따른 아노다이징을 이용한 회로기판의 구조는, 도전부와 아노다이징된 절연부를 포함하는 기판; 및 상기 도전부에 의해 전기적으로 연결되도록 상기 기판의 양면에 형성된 회로패턴층을 포함한다.In addition, the structure of the circuit board using anodizing according to the present invention, the substrate comprising a conductive portion and the anodized insulating portion; And a circuit pattern layer formed on both sides of the substrate to be electrically connected by the conductive portion.
여기서, 상기 도전부의 재질은 알루미늄, 마그네슘, 티타늄 중 임의의 하나이며, 상기 절연부는 상기 임의의 하나의 재질이 아노다이징된 것일 수 있다.Herein, the conductive part may be made of any one of aluminum, magnesium, and titanium, and the insulating part may be an anodized material.
또한, 상기 회로패턴층의 재질은 구리인 것이 바람직하다.In addition, the material of the circuit pattern layer is preferably copper.
또한, 상기 절연부는 기판의 중심으로 갈수록 폭이 감소하는 형태를 가질 수 있다.In addition, the insulating portion may have a form in which the width decreases toward the center of the substrate.
본 발명에 의해, 비아홀을 형성하지 않고 원자재 금속 기판에 직접 절연층을 형성함으로써, 비아홀 가공에 필요한 에칭 또는 드릴 공정, 도금 공정을 생략할 수 있다. 그 결과, 금속기판의 에칭에서 비롯되는 금속 이온으로 인한 에칭 욕조의 오염을 방지하고, 아노다이징된 절연층 자체가 금속기판을 이용함에 따라 열방출 효율이 향상시킬 수 있다.According to the present invention, by forming the insulating layer directly on the raw material metal substrate without forming the via holes, the etching or drill process and the plating process required for via hole processing can be omitted. As a result, the contamination of the etching bath due to the metal ions resulting from the etching of the metal substrate can be prevented, and the heat dissipation efficiency can be improved as the anodized insulating layer itself uses the metal substrate.
도 1은 종래기술에 따른 회로기판의 제조 공정을 나타내는 단면도.
도 2는 본 발명의 일 실시형태에 따른 아노다이징을 이용한 회로기판 제조 공정의 단면도,1 is a cross-sectional view showing a manufacturing process of a circuit board according to the prior art.
2 is a cross-sectional view of a circuit board manufacturing process using anodizing according to an embodiment of the present invention;
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 아노다이징을 이용한 회로기판 및 그 제조방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a circuit board using anodizing and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니며, 제 1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.In addition, the size of each component in the drawings may be exaggerated for the purpose of description, and does not mean the size that is actually applied, terms such as first, second, etc. is intended to distinguish one component from other components Only used as
도 2는 본 발명의 일 실시형태에 따른 아노다이징을 이용한 회로기판 제조 공정의 단면도이다. 도 2를 참조하면, 우선 원자재로 사용될 금속기판 (210)을 준비한다 (도 2a). 금속기판 (210)은 알루미늄, 마그네슘, 티타늄 중 임의의 하나의 금속재질로 구성될 수 있다. 그 후, 금속기판 (210)의 양면에 포토레지스트층, 예를 들어, 감광성 드라이 필름 (220)을 라미네이션한다 (도 2b). 그리고 감광성 드라이 필름 (220)의 외면에 마스킹 패턴, 예를 들어, 소정의 회로패턴이 형성된 아트 워크 필름 (Art Work Film) (230)을 라미네이션한다 (도 2c). 그리고 소정의 회로패턴이 형성된 아트워크 필름 (230)에 대한 자외선 조사 후, 현상 공정을 수행하여 회로패턴 형성을 위한 에칭 레지스트 패턴(225)을 형성한다 (도 2d). 그 다음 에칭 레지스트 패턴 (225)에 의해 노출된 금속기판 (210)의 외면에 금속을 도금한다 (도 2e). 이 경우, 도금층 (240)은 구리재질로 구성되는 것이 바람직하다. 그 후, 에칭 레지스트 패턴 (225)을 박리한다 (도 2f). 이와 같은 박리에 의해 금속기판 (210)의 양면에는 회로패턴층 (241 내지 247)이 형성된다. 이러한 금속기판 양면에 형성된 회로패턴층 (241 내지 247)은 서로 대향하는 회로패턴층 (241, 244), (243, 247)과 대향하지 않는 부분이 포함된 회로패턴층 (242, 245)으로 구성될 수 있다.2 is a cross-sectional view of a circuit board manufacturing process using anodizing according to an embodiment of the present invention. Referring to FIG. 2, first, a
그 후, 금속기판 (210) 양면의 회로패턴층 (241 내지 247)을 마스크로 이용하여, 아노다이징 공정을 수행한다 (도 2g). 여기서 아노다이징 (anodizing)의 의미는 금속 표면처리 방법으로서 양극과 음극 중 양극 처리(anodizing: 아노다이징)하는 방법을 말한다. 전자를 잘 모아야 하므로 산화 피막을 입힌다. 한편, 이의 어원인 아노드 (anode)는 진공관/다이오드의 양극을 의미하고, 상대되는 음극은 캐소드 (cathode)라 지칭된다. 특히, 알루미늄 금속으로 제조된 각종 제품은 알루미늄 금속의 물리적, 화학적 성질이 연약하여 그대로 사용할 경우 쉽게 변질, 부식되어 외관 및 기능이 훼손, 상실된다. 이런 취약성을 보완, 개선하여주면 알루미늄 금속표면은 그 본래의 성질보다 적용공법에 따라 수십 내지 수 백배의 강도, 내마모성, 내식성, 전기절연성이 개선되고, 표면은 미려하고 중후한 금속질감을 갖게 되며, 특히 다양한 색상으로 처리하여 기능 및 상품적 가치를 높일 수 있다.Thereafter, anodizing process is performed using the circuit pattern layers 241 to 247 on both sides of the
이 처리공법을 아노다이징(Anodizing) 혹은 알루-마이트(Alu-mite), 알루미늄 산화 피막처리라 하며 구체적 작업 방법은 다르나 알루미늄금속 표면에 산화피막을 형성한다는 목적으로 볼 때 같은 의미로 이해할 수 있다.This treatment method is called anodizing, alu-mite, aluminum oxide film treatment, and the specific working method is different, but it can be understood as the same meaning for the purpose of forming an oxide film on the aluminum metal surface.
아노다이징 공정은 금속기판의 양면에 형성된 회로패턴층을 마스크로 이용하기 때문에 별도의 아노다이징을 위한 패턴 마스크가 별도로 필요없어 공정의 효율성을 향상시킨다. 이 경우, 금속기판 중 양면이 노출된 부분은 금속기판 두께의 전부를 아노다이징하고, 일면만 노출된 부분은 금속기판 두께의 전부 또는 일부를 아노다이징할 수 있다.In the anodizing process, since a circuit pattern layer formed on both sides of the metal substrate is used as a mask, a separate pattern mask for anodizing is not required, thereby improving the efficiency of the process. In this case, the exposed portions of both sides of the metal substrate may anodize all of the thickness of the metal substrate, and the exposed portions of only one surface may anodize all or part of the thickness of the metal substrate.
이러한 아노다이징 공정에 의해 도 2h에 도시된 바와 같은 회로기판이 형성된다. 구체적으로는, 아노다이징에 의해, 금속기판 (210)의 일부가 절연부 (261, 262, 및 263)로 변환되고, 아노다이징되지 않은 나머지 부분은 도전부 (251 내지 255)를 형성한다. 회로패턴층 (241)은 도전부 (251)을 통해 회로패턴층 (244)와 전기적으로 연결되고, 회로패턴층 (242)은 도전부 (252, 255, 및 253)을 통해 회로패턴층 (245 및 246)와 전기적으로 연결되며, 회로패턴층 (243)은 도전부 (254)을 통해 회로패턴층 (247)와 전기적으로 연결된다.By this anodizing process, a circuit board as shown in FIG. 2H is formed. Specifically, by anodizing, a portion of the
또한, 아노다이징에 의해 변환된 절연부 (261 내지 263)로 인해 회로패턴층 (241, 244), 회로패턴층 (242, 245, 246), 및 회로패턴층 (243, 247)은 서로 전기적으로 절연된다. 한편, 아노다이징의 정도에 대해서는, 금속기판 (210) 중 양면이 노출된 부분은 금속기판 (210)의 두께 전부를 아노다이징하여 절연부 (261 및 263)을 형성하고, 일면만 노출된 부분은 금속기판 (210) 두께 일부를 아노다이징하여 절연부 (262)를 형성할 수 있다. 이 경우, 일면만 노출된 부부은 금속기판 (210) 두께의 전부가 아노다이징되어도 회로패턴층 (242, 245, 246)은 도전부 (252, 253)를 통해 서로 전기적으로 연결될 수 있으나, 금속기판 (210) 두께의 일부만 아노다이징하여 도전부 (255)를 형성함으로써, 전기 전도성을 향상시킬 수도 있다.In addition, the circuit patterns layers 241 and 244, the circuit pattern layers 242, 245 and 246, and the circuit pattern layers 243 and 247 are electrically insulated from each other due to the insulating
이과 같이 제조 공정은 금속기판 (210)의 양면에 형성된 회로패턴층 (241 내지 247)을 전기적으로 연결하기 위해 비아홀을 뚫기 위한 에칭, 드릴, 레이저 공정 등 복잡한 공정을 생략할 수 있고, 에칭 공정 중 발생하는 금속기판에서 방출된 금속 이온에 의한 에칭 욕조의 오염을 방지할 수 있다. 또한, 회로패턴층을 아노다이징 공정 이전에 형성하여, 아노다이징 마스크 자체로 이용할 수 있어 공정 효율 및 비용을 개선한다. 또한, 회로기판에 칩이 실장될 경우, 절연부가 금속기판으로부터 변환되었기 때문에, 아노다이징에 의하지 않고 별도로 형성된 절연부에 비해 월등한 열방출 효과를 나타낼 수 있다. 이러한 회로기판을 인쇄회로기판 (PCB), LED, BGA, 리드 프레임 (Lead Frame) 등 다양한 분야에 적용함으로써 동일한 효과를 획득할 수 있다.As such, the manufacturing process may omit complicated processes such as etching, drilling, and laser processes for drilling via holes in order to electrically connect the circuit pattern layers 241 to 247 formed on both surfaces of the
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.
210: 금속기판 220: 감광성 드라이 필름
225: 에칭 레지스트 패턴 230: 아트 워크 필름
240: 도금층 261, 262, 263: 절연부
241, 242, 243, 244, 245, 246, 247: 회로패턴층
251, 252, 254, 254, 255: 도전부210: metal substrate 220: photosensitive dry film
225: etching resist pattern 230: artwork film
240: plating
241, 242, 243, 244, 245, 246 and 247: circuit pattern layer
251, 252, 254, 254, 255: Challenge
Claims (10)
(b) 상기 회로패턴층에 의해 노출된 금속기판 부분을 아노다이징 (anodizing) 하여 절연층으로 변환함으로써, 나머지 금속기판 부분에 의해 상기 양면의 회로패턴층을 전기적으로 연결하는 단계를 포함하는 아노다이징을 이용한 회로기판 제조 방법.
(a) forming conductive circuit pattern layers on both sides of the metal substrate;
(b) anodizing and converting the metal substrate portion exposed by the circuit pattern layer into an insulating layer, thereby electrically connecting the circuit pattern layers on both sides by the remaining metal substrate portion. Circuit board manufacturing method.
상기 (a) 단계의 금속기판의 재질은 알루미늄, 마그네슘, 티타늄 중 임의의 하나인 아노다이징을 이용한 회로기판 제조 방법.
The method of claim 1,
The material of the metal substrate of step (a) is a circuit board manufacturing method using anodizing any one of aluminum, magnesium, titanium.
상기 (a) 단계는,
(a1) 금속기판상의 양면에 드라이 필름을 라미네이션하고, 상기 드라이 필름상에 마스킹 패턴을 형성한 후, 노광 및 현상하는 단계;
(a2) 상기 현상된 포토레지스트층에 의해 노출된 금속기판의 외면에 금속을 도금하는 단계; 및
(a3) 상기 포토레지스트층을 박리하여 회로패턴층을 형성하는 단계로 구성된 아노다이징을 이용한 회로기판 제조 방법.
The method of claim 1,
In step (a),
(a1) laminating a dry film on both sides of the metal substrate, forming a masking pattern on the dry film, and then exposing and developing the film;
(a2) plating metal on an outer surface of the metal substrate exposed by the developed photoresist layer; And
(a3) A method of manufacturing a circuit board using anodizing, comprising: peeling the photoresist layer to form a circuit pattern layer.
상기 (a2) 단계의 금속은 구리인 아노다이징을 이용한 회로기판 제조 방법.
The method of claim 3,
The metal of step (a2) is a circuit board manufacturing method using anodizing copper.
상기 (a) 단계는, 상기 양면의 회로패턴층의 패턴이 상이하도록 형성하는 단계인 아노다이징을 이용한 회로기판 제조 방법.
The method of claim 1,
In the step (a), the circuit board manufacturing method using anodizing is formed so that the patterns of the circuit pattern layers on both sides are different.
상기 (b) 단계는,
상기 금속기판 중 양면이 노출된 부분은 금속기판 두께의 전부를 아노다이징하고, 일면만 노출된 부분은 금속기판 두께의 전부 또는 일부를 아노다이징하는 단계인 아노다이징을 이용한 회로기판 제조 방법.
6. The method of claim 5,
In step (b),
The exposed portion of the metal substrate on both sides is anodizing the entire thickness of the metal substrate, the exposed portion only one surface is a step of anodizing all or part of the thickness of the metal substrate.
상기 도전부에 의해 전기적으로 연결되도록 상기 기판의 양면에 형성된 회로패턴층을 포함하는 아노다이징을 이용한 회로기판.
A substrate including a conductive portion and an anodized insulating portion;
A circuit board using anodizing comprising a circuit pattern layer formed on both sides of the substrate to be electrically connected by the conductive portion.
상기 도전부의 재질은 알루미늄, 마그네슘, 티타늄 중 임의의 하나이며, 상기 절연부는 상기 임의의 하나의 재질이 아노다이징된 아노다이징을 이용한 회로기판.
The method of claim 7, wherein
The conductive part may be made of any one of aluminum, magnesium, and titanium, and the insulating part is an anodized circuit board using any one material.
상기 회로패턴층의 재질은 구리인 아노다이징을 이용한 회로기판.
The method of claim 7, wherein
The material of the circuit pattern layer is a circuit board using anodizing copper.
상기 절연부는 기판의 중심으로 갈수록 폭이 감소하는 아노다이징을 이용한 회로기판.The method of claim 7, wherein
The insulating portion is a circuit board using anodizing that decreases in width toward the center of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100080163A KR101765906B1 (en) | 2010-08-19 | 2010-08-19 | Circuit board using anodizing and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100080163A KR101765906B1 (en) | 2010-08-19 | 2010-08-19 | Circuit board using anodizing and manufacturing method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120017530A true KR20120017530A (en) | 2012-02-29 |
KR101765906B1 KR101765906B1 (en) | 2017-08-07 |
Family
ID=45839419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100080163A KR101765906B1 (en) | 2010-08-19 | 2010-08-19 | Circuit board using anodizing and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101765906B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015099498A1 (en) * | 2013-12-26 | 2015-07-02 | 주식회사 포스코 | Color-treated base material and base material color treatment method therefor |
CN105849313A (en) * | 2013-12-26 | 2016-08-10 | Posco公司 | Color-treated base material and base material color treatment method therefor |
KR102603297B1 (en) * | 2023-08-03 | 2023-11-17 | (주)일렉팜 | Double-sided Substrates for LED Lighting and Manufacturing Method for thereof |
-
2010
- 2010-08-19 KR KR1020100080163A patent/KR101765906B1/en active IP Right Grant
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015099498A1 (en) * | 2013-12-26 | 2015-07-02 | 주식회사 포스코 | Color-treated base material and base material color treatment method therefor |
WO2015099501A1 (en) * | 2013-12-26 | 2015-07-02 | 주식회사 포스코 | Substrate treated with color development, and substrate color development treatment method for same |
WO2015099503A1 (en) * | 2013-12-26 | 2015-07-02 | 주식회사 포스코 | Color-treated base material and base material color treatment method therefor |
WO2015099496A1 (en) * | 2013-12-26 | 2015-07-02 | 주식회사 포스코 | Surface-treated substrate and substrate surface treatment method for same |
WO2015099505A1 (en) * | 2013-12-26 | 2015-07-02 | 주식회사 포스코 | Substrate treated with color development, and substrate color development treatment method for same |
CN105849313A (en) * | 2013-12-26 | 2016-08-10 | Posco公司 | Color-treated base material and base material color treatment method therefor |
CN105849314A (en) * | 2013-12-26 | 2016-08-10 | Posco公司 | Color-treated base material and base material color treatment method therefor |
KR102603297B1 (en) * | 2023-08-03 | 2023-11-17 | (주)일렉팜 | Double-sided Substrates for LED Lighting and Manufacturing Method for thereof |
Also Published As
Publication number | Publication date |
---|---|
KR101765906B1 (en) | 2017-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100294543A1 (en) | Heat dissipating substrate and method of manufacturing the same | |
US9711440B2 (en) | Wiring board and method for manufacturing the same | |
KR100969412B1 (en) | Multilayer printed circuit board and a fabricating method of the same | |
US20070069360A1 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
EP2644010B1 (en) | Printed circuit board and method for manufacturing the same | |
JP2006093650A (en) | Manufacturing method of package substrate using electroless nickel plating | |
US20140069705A1 (en) | Printed circuit board and method for manufacturing the same | |
EP2656702B1 (en) | Printed circuit board and method for manufacturing the same | |
WO2009131182A1 (en) | Flex-rigid wiring board and method for manufacturing the same | |
JP2012074666A (en) | Anode oxidation heat dissipation substrate and manufacturing method therefor | |
KR20070076798A (en) | Imbedded circuit board and fabricating method therefore | |
KR100648971B1 (en) | Manufacturing method for embedded printed circuit board | |
KR101765906B1 (en) | Circuit board using anodizing and manufacturing method of the same | |
KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
KR101177651B1 (en) | Printed circuit board and method of manufacturing the same | |
TW200421961A (en) | Multi-layer wiring substrate and the manufacturing method thereof | |
JP4752357B2 (en) | LAMINATED MANUFACTURING METHOD AND PRINTED WIRING BOARD MANUFACTURING METHOD | |
KR100917028B1 (en) | Anodized metal board its preparation manufacturing method | |
KR100688697B1 (en) | Method of manufacturing package substrate | |
KR101156776B1 (en) | A method of manufacturing a printed circuit board | |
KR20130013639A (en) | Manufacturing method for printed circuit board | |
JP4466169B2 (en) | Manufacturing method of substrate for semiconductor device | |
JP4492071B2 (en) | Wiring board manufacturing method | |
KR20110048357A (en) | Method of Fabricating Printed Circuit Board | |
KR20100091368A (en) | Circuit board having the method of coating and coating layer of circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |