KR20120005711U - Touch panel with interference shielding ability - Google Patents

Touch panel with interference shielding ability Download PDF

Info

Publication number
KR20120005711U
KR20120005711U KR2020120000104U KR20120000104U KR20120005711U KR 20120005711 U KR20120005711 U KR 20120005711U KR 2020120000104 U KR2020120000104 U KR 2020120000104U KR 20120000104 U KR20120000104 U KR 20120000104U KR 20120005711 U KR20120005711 U KR 20120005711U
Authority
KR
South Korea
Prior art keywords
substrate
interference
touch panel
layer
routing
Prior art date
Application number
KR2020120000104U
Other languages
Korean (ko)
Inventor
제인 수
Original Assignee
더리드 인베스트먼트 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더리드 인베스트먼트 엘티디. filed Critical 더리드 인베스트먼트 엘티디.
Priority to KR2020120000104U priority Critical patent/KR20120005711U/en
Publication of KR20120005711U publication Critical patent/KR20120005711U/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

간섭 차폐 성능을 구비한 터치 패널은 주로 4개의 에지를 구비한 전극 및 기판의 상부면 상에 형성된 투명한 전극을 가진다. 기파은 직사각형이고 투명하다. 투명한 기판은 4개의 에지를 구비한 활성 영역을 가진다. 루팅 구역은 활성 영역의 에지와 기판의 에지 사이에 형성된다. 보상 임피던스의 구조는 루팅 구역 상에 형성된다. 안티-간섭 레이어는 루팅 구역에 대응하는 바닥면 또는 상부면 상에 형성된다. 루팅 구역 상의 보상 임피던스는 차폐를 형성한다. 루팅 구역을 직접적으로 터칭함으로써 유도된 간섭은 터치 지점의 좌표의 결정을 위해 회피된다.Touch panels with interference shielding performance mainly have electrodes with four edges and transparent electrodes formed on the top surface of the substrate. The waves are rectangular and transparent. The transparent substrate has an active area with four edges. The routing zone is formed between the edge of the active area and the edge of the substrate. The structure of the compensating impedance is formed on the routing region. An anti-interference layer is formed on the bottom or top surface corresponding to the routing area. The compensating impedance on the routing area forms a shield. Interference induced by touching the routing area directly is avoided for the determination of the coordinates of the touch point.

Description

간섭 차폐 성능을 구비한 터치 패널{TOUCH PANEL WITH INTERFERENCE SHIELDING ABILITY}TOUCH PANEL WITH INTERFERENCE SHIELDING ABILITY}

본 고안은 터치 패널에 관한 것으로, 더욱 상세하게는 간섭 차폐 성능을 구비한 터치 패널에 관한 것이다.
The present invention relates to a touch panel, and more particularly to a touch panel having an interference shielding performance.

일반화된 터치 패널의 타입은 상이한 작동 조건을 가진 저항성 터치 패널 및 정전 용량성 터치 패널로서 분류된다. 저항성 터치 패널의 타입은 4개의 와이어 저항성 터치 패널, 5개의 와이어 저항성 터치 패널 및 8개의 와이어 저항성 터치 패널로서 분류된다. 정전 용량성 터치 패널의 타입은 표면 정전 용량성 터치 패널(SCT) 및 투영형 정전 용량성 터치 패널(PCT)로서 분류된다. 상이한 감지 신호로, 투영된 정전 용량성 터치 패널은 디지털 터칭 기술로서 고려되며, 저항성 터치 패널 및 표면 정전 용량성 터치 패널은 아날로그 터칭 패널로서 고려된다.
Types of generalized touch panels are classified as resistive touch panels and capacitive touch panels with different operating conditions. Types of resistive touch panels are classified as four wire resistive touch panels, five wire resistive touch panels, and eight wire resistive touch panels. Types of capacitive touch panels are classified as surface capacitive touch panels (SCT) and projected capacitive touch panels (PCT). With different sensing signals, the projected capacitive touch panel is considered as a digital touching technology, and the resistive touch panel and the surface capacitive touch panel are considered as analog touching panels.

예를 들면, 아날로그 터치 패널은 기판 및 투명한 전극 레이어를 포함한다. 기판은 표면을 가지며 투명한 전극 레이어는 기판의 표면 상에 형성된다. 투명한 전극 레이어는 4개의 에지를 가지며, 4개의 에지 근처에 형성된 4개의 저항성 요소가 있다. 저항성 요소에 의해 둘러싸이는 활성 영역이 형성된다. 바이어스 전압이 저항성 요소에 인가될 때, 균등한 전위가 활성 영역 내에 나타난다. 그러나, 저항성 요소의 임피던스는 저항성 요소와 기판의 에지 사이의 거리에 직접적으로 비례한다. 이 거리가 더 짧아지는 경우, 더 작아진다. 가장 큰 임피던스는 저항성 요소의 중간 부분에서 발생된다. 저항성 요소의 상이한 임피던스 때문에 활성 영역 내에서 균등한 전위는 거의 형성되지 않는다. 따라서, 터치 지점의 좌표를 결정하는 정밀도가 영향을 받는다.
For example, an analog touch panel includes a substrate and a transparent electrode layer. The substrate has a surface and a transparent electrode layer is formed on the surface of the substrate. The transparent electrode layer has four edges and there are four resistive elements formed near the four edges. An active region is formed which is surrounded by the resistive element. When a bias voltage is applied to the resistive element, an equal potential appears in the active region. However, the impedance of the resistive element is directly proportional to the distance between the resistive element and the edge of the substrate. The shorter this distance is, the smaller it becomes. The largest impedance occurs in the middle of the resistive element. Due to the different impedance of the resistive element, almost no potential is formed in the active region. Thus, the precision of determining the coordinates of the touch point is affected.

전술된 문제점을 해결하도록, 저항성 요소의 패턴을 변경하고 보상 임피던스를 형성하기 위한 것과 같은 소정의 방법들이 공개된다. 도 9를 참조하면, 발명의 명칭이 "전압이 보상되는 저항성 터치 패널"인, 대만 특허 제 I246025호는:In order to solve the above-mentioned problems, certain methods are disclosed, such as for changing the pattern of the resistive element and for forming a compensating impedance. Referring to Fig. 9, Taiwan Patent No. I246025, entitled “Voltage Compensated Resistive Touch Panel”, refers to:

직사각형 기판(510);Rectangular substrate 510;

직사각형 기판(510) 상에 균일하게 형성되고 4개의 에지를 가지는 균일한 저항성 표면(520);A uniform resistive surface 520 uniformly formed on the rectangular substrate 510 and having four edges;

각각 균일한 저항성 표면(520)의 에지 근처에 형성된 다중 저항성 요소(530);Multiple resistive elements 530 each formed near an edge of the uniform resistive surface 520;

균일한 저항성 표면(520) 상에 그리고 다중 저항성 요소(530) 상에 형성된 다중 보상 요소(540); 및Multiple compensation elements 540 formed on the uniform resistive surface 520 and on the multiple resistive elements 530; And

균일한 저항성 표면(520) 상에 장착되고 저항성 요소(530) 및 보상 요소(540)를 덮은 보호 레이어(540)를 포함한다.
And a protective layer 540 mounted on the uniform resistive surface 520 and covering the resistive element 530 and the compensation element 540.

보상 요소(540)의 길이는 균일한 저항성 표면(520)의 에지와 보상 요소(540) 사이의 거리에 직접적으로 비례한다. 인접한 보상 요소들(540) 사이의 간격은 균일한 저항성 표면(520)과 보상 요소(540) 사이의 거리에 역 비례한다. 예를 들면, 도 10을 참조하면, 균일한 저항성 표면(520)의 에지 근처에 위치된 보상 요소(540)의 길이(L1)는 중간 보상 요소(540)의 길이(L2) 보다 짧다. 균일한 저항성 표면(520)의 에지 근처에 위치된 두 개의 인접한 보상 요소(540) 사이의 간격(L3)은 두 개의 중간의 인접한 보상 요소(540) 사이의 간격(L4) 보다 더 넓다.
The length of the compensation element 540 is directly proportional to the distance between the edge of the uniform resistive surface 520 and the compensation element 540. The spacing between adjacent compensation elements 540 is inversely proportional to the distance between the uniform resistive surface 520 and the compensation element 540. For example, referring to FIG. 10, the length L1 of the compensation element 540 located near the edge of the uniform resistive surface 520 is shorter than the length L2 of the intermediate compensation element 540. The spacing L3 between two adjacent compensation elements 540 located near the edge of the uniform resistive surface 520 is wider than the spacing L4 between two intermediate adjacent compensation elements 540.

결과적으로, 바이어스 전압이 저항성 요소(530)에 인가될 때, 직사각형 전기장은 균일한 저항성 표면(520) 상에 형성된다. 직사각형 전기장의 균일한 전위는 보상 임피던스 때문에 균일한 저항성 표면(520) 위에 균일하게 분포된다.
As a result, when a bias voltage is applied to the resistive element 530, a rectangular electric field is formed on the uniform resistive surface 520. The uniform potential of the rectangular electric field is uniformly distributed over the uniform resistive surface 520 because of the compensating impedance.

결국, 공통 터치 패널의 활성 영역 둘레에 저항성 요소(530) 및 보상 요소(540)를 형성함으로써 활성 영역 내에 균일하고 동등한 전위를 제공할 수 있다. 그러나, 저항성 요소(530) 및 보상 요소(540)는 기판(510)의 에지 근처의 소정의 영역을 점유한다. 이용자가 활성 영역을 작동시킬 때, 저항성 요소(530) 및 보상 요소(540)는 용이하게 터치될 수 있다. 비록 보호 레이어가 저항성 요소(530) 및 보상 요소(540)를 덮지만, 터치 지점의 좌표를 결정하기 위한 정밀도가 여전히 영향을 받는다.
As a result, by forming the resistive element 530 and the compensation element 540 around the active area of the common touch panel, it is possible to provide a uniform and equivalent potential in the active area. However, resistive element 530 and compensating element 540 occupy a predetermined area near the edge of substrate 510. When the user activates the active area, the resistive element 530 and the compensation element 540 can be easily touched. Although the protective layer covers the resistive element 530 and the compensation element 540, the precision for determining the coordinates of the touch point is still affected.

동일한 문제점들이 또한 투영형 정전 용량성 터치 패널에 발생된다. 투영형 정전 용량성 터치 패널은 주로 하나의 기판 또는 두 개의 기판, 다중 X-축 감지 와이어 및 다중 Y-축 감지 와이어를 포함한다. 단일 기판에 대해, X-축 감지 와이어 및 Y-축 감지 와이어는 동일한 기판의 표면 상에 그리고 서로 맞은편에(across) 형성된다. 이중 기판에 대해, X-축 감지 와이어 및 Y-축 감지 와이어는 두 개의 기판 각각 상에 그리고 서로 대향되게(opposite) 형성된다.
The same problems also arise with projected capacitive touch panels. Projected capacitive touch panels mainly include one or two substrates, multiple X-axis sense wires and multiple Y-axis sense wires. For a single substrate, the X-axis sensing wire and the Y-axis sensing wire are formed on the surface of the same substrate and across each other. For dual substrates, the X-axis sensing wire and the Y-axis sensing wire are formed on each of the two substrates and opposite each other.

단일 기판 또는 이중 기판 중 어느 하나에 대해, 감지 전극으로 전기적으로 접속되도록 기판의 에지 근처에 형성된 다중 신호 와이어가 있다. 비록, 보호 레이어가 신호 와이어를 덮지만, 신호 와이어는 이용자가 터치 패널을 작동시킬 때 영향을 받게 될 것이다.
For either a single substrate or a dual substrate, there are multiple signal wires formed near the edge of the substrate to be electrically connected to the sensing electrode. Although the protective layer covers the signal wires, the signal wires will be affected when the user operates the touch panel.

디지털 터치 패널 또는 아날로그 터치 패널 중 어느 하나에 대해, 기판 상의 와이어 상에 간섭이 유도되는 문제점이 항상 존재한다.
For either a digital touch panel or an analog touch panel, there is always a problem of inducing interference on the wire on the substrate.

본 고안은 전술한 문제점에 기반하여 안출된 것으로 간섭 차폐 성능을 구비한 터치패널을 제공하는데 있다. 터치 패널 상의 와이어는 유용한 차폐 구조를 가진다. 비록 간섭이 사람 신체 또는 다른 것들의 터치로부터 유도되지만, 터치 지점의 좌표의 결정에 대한 간섭은 차폐 구조에 의해 회피된다.
The present invention has been made on the basis of the above-described problem to provide a touch panel having an interference shielding performance. The wire on the touch panel has a useful shielding structure. Although the interference is derived from the touch of the human body or others, the interference to the determination of the coordinates of the touch point is avoided by the shielding structure.

전술된 목적을 달성하도록, 간섭 차폐 성능을 구비한 터치 패널은 기판, 투명한 전극, 루팅 구역, 다중 저항 요소, 다중 보상 요소, 바닥 절연 레이어 및 안티-간섭 레이어를 포함한다.
To achieve the above object, a touch panel with interference shielding performance includes a substrate, a transparent electrode, a routing region, multiple resistance elements, multiple compensation elements, a bottom insulation layer and an anti-interference layer.

기판은 직사각형이고 투명하며 상부면 및 상부면과 대향하는 바닥면 및 4개의 에지를 가진다. 투명한 전극은 기판의 상부면 상에 형성되고 4개의 에지를 구비한 활성 영역을 가진다. 루팅 구역은 기판의 에지와 활성 영역의 에지 사이에 형성된다. 다중 저항 요소는 투명한 전극 상에 및 루팅 구역 내에 형성된다. 다중 보상 요소는 루팅 구역 내에 및 저항 요소 근처에 형성된다. 바닥 절연 레이어는 루팅 구역 상에 형성되고 보상 요소 및 저항 요소를 덮는다. 안티-간섭 레이어는 전도성이고 바닥 절연 레이어 상에 형성되며, 안티-간섭 레이어는 루팅 구역의 위치에 대응한다.
The substrate is rectangular, transparent and has a top surface and a bottom surface and four edges opposite the top surface. The transparent electrode is formed on the upper surface of the substrate and has an active area having four edges. The routing zone is formed between the edge of the substrate and the edge of the active region. Multiple resistance elements are formed on the transparent electrode and in the routing zone. Multiple compensation elements are formed in the routing area and near the resistance element. The bottom insulating layer is formed on the routing area and covers the compensation element and the resistance element. The anti-interference layer is conductive and is formed on the bottom insulating layer, which anti-interference layer corresponds to the location of the routing area.

전술된 목적을 달성하도록, 간섭 차폐 성능을 구비한 다른 터치 패널은 기판, 투명한 전극, 루팅 구역, 다중 저항 요소, 다중 보상 요소 및 안티-간섭 레이어를 포함한다.
To achieve the above object, other touch panels with interference shielding capabilities include substrates, transparent electrodes, routing regions, multiple resistance elements, multiple compensation elements and anti-interference layers.

기판은 직사각형이고 투명하며 상부면, 상부면과 대향하는 바닥면 및 4개의 에지를 가진다. 투명한 전극은 기판의 상부면에 형성되고 4개의 에지를 가진 활성 영역을 가진다. 루팅 구역은 기판의 에지와 활성 영역의 에지 사이에 형성된다. 다중 저항 요소는 투명한 전극 상 및 루팅 구역 내에 형성된다. 다중 보상 요소는 루팅 구역 내에 그리고 저항성 요소 근처에 형성된다. 안티-간섭 레이어는 전도성이고 기판의 바닥면 상에 형성되며, 안티-간섭 레이어의 위치는 루팅 구역의 위치에 대응한다.
The substrate is rectangular and transparent and has a top surface, a bottom surface opposite the top surface and four edges. The transparent electrode is formed on the upper surface of the substrate and has an active area with four edges. The routing zone is formed between the edge of the substrate and the edge of the active region. Multiple resistance elements are formed on the transparent electrode and in the routing zone. Multiple compensation elements are formed in the routing area and near the resistive element. The anti-interference layer is conductive and is formed on the bottom surface of the substrate, and the position of the anti-interference layer corresponds to the position of the routing area.

안티-간섭 레이어가 루팅 구역 상 또는 기판의 바닥면 상에 형성되기 때문에, 저항 요소 및 보상 요소에 대한 차폐 구조는 안티 간섭의 목적을 달성하도록 형성된다.
Since the anti-interference layer is formed on the routing area or on the bottom surface of the substrate, the shielding structure for the resistance element and the compensation element is formed to achieve the purpose of anti interference.

전술한 목적을 달성하도록, 간섭 차폐 성능을 구비한 또 다른 터치 패널은 기판, 루팅 구역, 다중 신호 와이어, 바닥 절연 레이어, 하나 이상의 감지 레이어 및 안티-간섭 레이어를 포함한다.
To achieve the above object, another touch panel with interference shielding capability includes a substrate, a routing region, multiple signal wires, a bottom insulation layer, one or more sensing layers and an anti-interference layer.

기판은 직사각형이고 투명하며 상부면, 상부면과 대향하는 바닥면, 4개의 에지 및 기판의 상부면 상에 형성된 활성 영역을 가진다. 루팅 구역은 기판의 에지와 활성 영역 사이에 형성된다. 다중 신호 와이어가 루팅 구역 상에 형성된다. 바닥 절연 레이어는 루팅 구역 상에 형성된다. 하나 이상의 감지 레이어는 기판의 상부면 상 및 활성 영역 내에 형성되고 각각 신호 와이어에 접속되는 다중 전극 스트링을 포함한다. 안티-간섭 레이어는 전도성이고 기판의 상부면 상에 형성되며, 안티-간섭 레이어의 위치는 루팅 구역의 위치에 대응한다.
The substrate is rectangular and transparent and has a top surface, a bottom surface opposite the top surface, four edges and an active region formed on the top surface of the substrate. The routing area is formed between the edge of the substrate and the active area. Multiple signal wires are formed on the routing area. The bottom insulating layer is formed on the routing area. One or more sensing layers include multiple electrode strings formed on the top surface of the substrate and in the active region and each connected to a signal wire. The anti-interference layer is conductive and is formed on the top surface of the substrate, and the position of the anti-interference layer corresponds to the position of the routing area.

전술된 목적을 달성하도록, 간섭 차폐 성능을 구비한 다른 터치 패널은 기판, 루팅 구역, 다중 신호 와이어, 바닥 절연 레이어, 하나 이상의 감지 레이어 및 안티-간섭 레이어를 포함한다.
To achieve the above object, other touch panels with interference shielding capabilities include substrates, routing regions, multiple signal wires, bottom insulation layers, one or more sensing layers and anti-interference layers.

기판은 직사각형이고 투명하며 상부면, 상부면과 대향하는 바닥면, 4개의 에지 및 기판의 상부면 상에 형성되는 활성 영역을 가진다. 루팅 구역은 활성 영역과 기판의 에지 사이에 형성된다. 다중 신호 와이어는 루팅 구역 상에 형성된다. 바닥 절연 레이어는 루팅 구역 상에 형성된다. 하나 이상의 감지 레이어는 기판의 상부면 상 및 활성 영역 내에 형성되고 각각 신호 와이어로 접속되는 다중 전극 스트링을 포함한다. 안티-간섭 레이어는 전도성이고 기판의 바닥면 상에 형성되고, 안티-간섭 레이어의 위치는 루팅 구역의 위치에 대응한다.
The substrate is rectangular and transparent and has a top surface, a bottom surface opposite the top surface, four edges and an active region formed on the top surface of the substrate. The routing zone is formed between the active area and the edge of the substrate. Multiple signal wires are formed on the routing area. The bottom insulating layer is formed on the routing area. One or more sensing layers comprise multiple electrode strings formed on the top surface of the substrate and in the active region and each connected by signal wires. The anti-interference layer is conductive and is formed on the bottom surface of the substrate, and the position of the anti-interference layer corresponds to the position of the routing area.

간섭을 회피하도록, 전술된 구조는 기판의 루팅 구역 상에 차폐를 형성하도록 투영형 정전 용량성 터치 패널로 적용될 수 있다.
To avoid interference, the above-described structure can be applied with a projected capacitive touch panel to form a shield on the routing area of the substrate.

본 고안에 따르면 간섭 차폐 성능을 구비한 터치패널을 제공할 수 있다.
According to the present invention can provide a touch panel having an interference shielding performance.

도 1은 본 고안에 따른 간섭 차폐 성능을 구비한 터치 패널의 제 1 실시예이며,
도 2는 본 고안에 따른 간섭 차폐 성능을 구비한 터치 패널의 제 1 실시예의 단면도이며,
도 3은 본 고안에 따른 간섭 차페 성능을 구비한 터치 패널의 제 2 실시예의 단면도이며,
도 4는 본 고안에 따른 간섭 차폐 성능을 구비한 터치 패널의 제 3 실시예의 단면도이며,
도 5는 본 고안에 따른 간섭 차폐 성능을 구비한 터치 패널의 제 3 실시예이며,
도 6은 본 고안에 따른 간섭 차폐 성능을 구비한 터치 패널의 제 4 실시예의 단면도이며,
도 7은 본 고안에 따른 간섭 차폐 성능을 구비한 터치 패널의 제 5 실시예의 단면도이며,
도 8은 본 고안에 따른 간섭 차폐 성능을 구비한 터치 패널의 제 6 실시예의 단면도이며,
도 9는 종래 기술에 따른 터치 패널의 평면도이며,
도 10은 종래 기술에 따른 보상 요소의 사시도이다.1 is a first embodiment of a touch panel with interference shielding performance according to the present invention,
2 is a cross-sectional view of a first embodiment of a touch panel with interference shielding capability according to the present invention,
3 is a cross-sectional view of a second embodiment of a touch panel with interference shielding performance according to the present invention,
4 is a cross-sectional view of a third embodiment of a touch panel with interference shielding capability according to the present invention,
5 is a third embodiment of a touch panel with interference shielding capability according to the present invention,
6 is a cross-sectional view of a fourth embodiment of a touch panel with interference shielding capability according to the present invention,
7 is a cross-sectional view of a fifth embodiment of a touch panel with interference shielding capability according to the present invention,
8 is a cross-sectional view of a sixth embodiment of a touch panel with interference shielding capability according to the present invention,
9 is a plan view of a touch panel according to the prior art,
10 is a perspective view of a compensation element according to the prior art.

도 1 및 도 2를 참조하면, 본 고안에 따른 저항성 터치 패널로 적용되는 제 1 실시예는 주로 기판(10), 투명한 전극(ITO)(100), 루팅 구역(11), 다중 저항 요소(12), 다중 보상 요소(13), 바닥 절연 레이어(14) 및 안티(anti)-간섭 레이어(15)를 포함한다.
1 and 2, a first embodiment applied as a resistive touch panel according to the present invention mainly includes a substrate 10, a transparent electrode (ITO) 100, a routing region 11, and a multiple resistive element 12. ), Multiple compensation elements 13, bottom insulating layer 14 and anti-interference layer 15.

기판(10)은 투명하고 직사각형이고 상부면, 상부면과 대향하는 바닥면 및 4개의 에지를 가진다.
The substrate 10 is transparent and rectangular and has a top surface, a bottom surface opposite the top surface, and four edges.

투명한 전극(100)은 기판의 일 표면 상에 형성되고 4개의 에지를 가진다. 투명한 전극(100)은 활성 영역(101)을 가지며, 활성 영역(101)은 4개의 에지를 가진다. 실시예에서, 투명한 전극(100)은 기판(10)의 상부면 상에 형성된다.
The transparent electrode 100 is formed on one surface of the substrate and has four edges. The transparent electrode 100 has an active region 101, and the active region 101 has four edges. In an embodiment, the transparent electrode 100 is formed on the top surface of the substrate 10.

루팅 구역(11)은 활성 영역(101)의 에지와 기판(10)의 에지 사이에 형성된다.
The routing region 11 is formed between the edge of the active region 101 and the edge of the substrate 10.

다중 저항 요소(12)는 투명한 전극(100) 상에 그리고 루팅 구역(11) 내에 형성된다. 저항 요소(12)는 은 페이스트(silver paste)를 이용한 스크린-프린팅 기술에 의해 형성되고 체인 형상으로 배치된다.
Multiple resistance elements 12 are formed on the transparent electrode 100 and in the routing region 11. The resistive element 12 is formed by a screen-printing technique using silver paste and arranged in a chain shape.

다중 보상 요소(13)는 루팅 구역(11) 내 및 저항 요소(12) 근처에 형성된다. 보상 요소(13)를 형성하기 위해 이용가능한 방법은 투명한 전극(100)을 형성하고 루팅 구역(11) 상에 적용되는 투명한 전도성 레이어 상에 다중 갭(130)을 형성하는 것이다. 갭(130)은 투명한 전도성 레이어가 에칭 또는 다른 방법에 의해 제거되는 공간이다. 인접한 갭들(130) 사이의 남아 있는 투명한 전도성 레이어는 보상 요소(13)를 형성한다.
Multiple compensation elements 13 are formed in the routing zone 11 and near the resistance element 12. A method available for forming the compensation element 13 is to form a transparent electrode 100 and form multiple gaps 130 on a transparent conductive layer applied on the routing area 11. Gap 130 is a space where a transparent conductive layer is removed by etching or other method. The remaining transparent conductive layer between adjacent gaps 130 forms the compensation element 13.

안티-간섭의 목적을 달성하도록, 도 2를 참조하여, 바닥 절연 레이어(14) 및 안티-간섭 레이어(15)는 순차적으로 루팅 구역(11) 상에 형성된다.
To achieve the purpose of anti-interference, referring to FIG. 2, the bottom insulating layer 14 and the anti-interference layer 15 are sequentially formed on the routing area 11.

바닥 절연 레이어(14)는 저항 요소(12) 및 보상 요소(13)를 덮도록 루팅 구역(11) 상에 형성된다. 안티-간섭 레이어(15)는 전도성이고 바닥 절연 레이어(14) 상에 형성된다. 안티-간섭 레이어(15)의 위치는 루팅 구역(11)의 위치에 대응한다.
The bottom insulating layer 14 is formed on the routing area 11 to cover the resistance element 12 and the compensation element 13. The anti-interference layer 15 is conductive and is formed on the bottom insulating layer 14. The position of the anti-interference layer 15 corresponds to the position of the routing zone 11.

루팅 구역(11) 상에 안티-간섭 레이어(15) 및 바닥 절연 레이어(14)를 형성함으로써, 루틴 구역(11) 상에 저항 요소(12) 및 보상 요소(13)는 외부 환경으로부터 효과적으로 분리된다. 또한, 상부 절연 레이어(16)는 안티-간섭 레이어(15)를 보호하도록 안티-간섭 레이어(15) 상에 선택적으로 형성될 수 있다. 상부 절연 레이어(16) 및 바닥 절연 레이어(14)는 절연 잉크로 제조될 수 있다.
By forming the anti-interference layer 15 and the bottom insulating layer 14 on the routing area 11, the resistive element 12 and the compensation element 13 on the routine area 11 are effectively separated from the external environment. . In addition, the upper insulating layer 16 may be selectively formed on the anti-interference layer 15 to protect the anti-interference layer 15. The upper insulating layer 16 and the bottom insulating layer 14 may be made of insulating ink.

투명한 전극(100)이 없는 기판(10)의 상부면의 일 부분은 저항 요소(12)로 전기적으로 접속하도록 다중 신호 와이어 및 패드를 더 형성할 수 있다. 신호 와이어 및 패드는 바닥 절연 레이어(14), 안티-간섭 레이어(15) 및 심지어 상부 절연 레이어(16)에 의해 덮혀서 외부 환경으로부터 분리된다.
A portion of the top surface of the substrate 10 without the transparent electrode 100 may further form multiple signal wires and pads to electrically connect to the resistive element 12. The signal wires and pads are covered by the bottom insulation layer 14, the anti-interference layer 15 and even the top insulation layer 16 to separate them from the external environment.

바닥 절연 레이어(14)가 절연 잉크로 제조되기 때문에, 바닥 절연 레이어(14)는 루팅 구역(11)에서 보상 요소(13) 및 저항 요소(12)에 대한 미세한 절연 및 분리 효과를 제공한다. 또한, 안티-간섭 레이어(15)는 바닥 절연 레이어(14) 상에 형성되고 접지부로 접속하기 위해 이용되는 완전한 금속 차폐부로서 기능한다. 이러한 장점에 의해, 인간 신체로부터의 터치에 의해 유발되는 정전 효과 또는 정전 용량 효과가 방지된다. 이때, 터치 지점의 좌표를 결정하는 정밀도가 보장된다.
Since the bottom insulating layer 14 is made of insulating ink, the bottom insulating layer 14 provides a fine insulating and separating effect on the compensating element 13 and the resistive element 12 in the routing area 11. The anti-interference layer 15 also functions as a complete metal shield formed on the bottom insulating layer 14 and used to connect to ground. By this advantage, the electrostatic or capacitive effect caused by touch from the human body is prevented. At this time, the accuracy of determining the coordinates of the touch point is guaranteed.

도 3을 참조하면, 본 고안에 따른 제 2 실시예가 공개된다. 제 2 실시예의 구조는 제 1 실시예와 유사하다. 제 2 실시예와 제 1 실시예의 차이는 기판(10)의 바닥면 상에 형성된 제 2 안티-간섭 레이어(17)이고 제 2 안티-간섭 레이어(17)의 위치는 기판(10)의 상부면 상의 루팅 구역(11)의 위치에 대응한다. 제 2 안티-간섭 레이어(17)는 기판(10) 아래 간섭을 방지하기 위해 이용된다.
3, a second embodiment according to the present invention is disclosed. The structure of the second embodiment is similar to that of the first embodiment. The difference between the second embodiment and the first embodiment is the second anti-interference layer 17 formed on the bottom surface of the substrate 10 and the position of the second anti-interference layer 17 is the top surface of the substrate 10. Corresponds to the location of the routing area 11 on the bed. The second anti-interference layer 17 is used to prevent interference under the substrate 10.

도 4를 참조하면, 본 고안에 따른 제 3 실시예가 공개된다. 제 3 실시예에서, 안티-간섭 레이어(15)는 기판(10)의 상부면 상에 형성되지 않는다. 안티-간섭 레이어(15)는 기판(10)의 바닥면 상에 형성되고 안티-간섭 레이어(15)의 위치는 루팅 구역(11) 또는 기판(10)의 상부면의 위치에 대응한다. 제 3 실시예는 기판(10) 아래 간섭을 격리하기 위해 이용된다.
4, a third embodiment according to the present invention is disclosed. In the third embodiment, the anti-interference layer 15 is not formed on the top surface of the substrate 10. The anti-interference layer 15 is formed on the bottom surface of the substrate 10 and the position of the anti-interference layer 15 corresponds to the position of the routing area 11 or the top surface of the substrate 10. The third embodiment is used to isolate the interference under the substrate 10.

본 고안은 저항성 터치 패널에 적용될 뿐만 아니라, 또한 투영형 정전 용량성 터치 패널로 적용된다. 도 5를 참조하면, 투영형 정전 용량성 터치 패널은 주로 기판(20) 및 다중 전극 스트링(21, 22)을 가지는 하나 이상의 감지 레이어를 포함한다. 기판(20)은 상부면, 상부면과 대향하는 바닥면, 4개의 에지 및 기판(20)의 상부면 상에 형성되는 활성 영역(200)을 가진다. 전극 스트링(21, 22)은 기판(20)의 상부면 상에 그리고 활성 영역(200) 내에 형성된다. 각각의 전극 스트링(21, 22)은 직렬로 접속되는 다중 감지 전극으로 이루어진다. 루팅 구역(23)은 기판(20)의 에지와 활성 영역(200) 사이에 형성되고 다중 신호 와이어(24, 25)는 루팅 구역(23) 내에 형성된다. 신호 와이어(24, 25)는 전극 스트링(21, 22)으로 전기적으로 연결된다. 도 5의 실시예는 단일 기판을 구비한 투영형 정전 용량성 터치 패널이다. 단일 기판을 구비한 투영형 정전 용량성 터치 패널은 주로 기판(20), X-축 레이어 및 Y-축 레이어를 포함한다. X-축 감지 레이어는 다중 X-축 전극 스트링(21)을 가지며, Y-축 감지 레이어는 다중 Y-축 전극 스트링(22)을 가진다. Y-축 전극 스트링(22)은 X-축 전극 스트링(21) 맞은편에 배치된다.
The present invention is not only applied to the resistive touch panel but also applied to the projected capacitive touch panel. Referring to FIG. 5, a projected capacitive touch panel includes primarily one or more sensing layers having a substrate 20 and multiple electrode strings 21, 22. The substrate 20 has a top surface, a bottom surface opposite the top surface, four edges, and an active region 200 formed on the top surface of the substrate 20. Electrode strings 21, 22 are formed on the top surface of substrate 20 and in active region 200. Each electrode string 21, 22 consists of multiple sensing electrodes connected in series. The routing region 23 is formed between the edge of the substrate 20 and the active region 200 and the multiple signal wires 24, 25 are formed in the routing region 23. The signal wires 24, 25 are electrically connected to the electrode strings 21, 22. 5 is a projection capacitive touch panel with a single substrate. Projected capacitive touch panels with a single substrate mainly comprise a substrate 20, an X-axis layer and a Y-axis layer. The X-axis sensing layer has multiple X-axis electrode strings 21 and the Y-axis sensing layer has multiple Y-axis electrode strings 22. The Y-axis electrode string 22 is disposed opposite the X-axis electrode string 21.

도 6을 참조하면, 바닥 절연 레이어(26)는 기판(20)의 루팅 구역(23) 상에 형성된다. 이러한 실시예에서, 안티-간섭 레이어(27)는 바닥 절연 레이어(26) 상에 형성된다. 안티-간섭 레이어(27)는 전도성이고 접지부로 전기적으로 접속하기 위해 이용된다. 또한, 안티-간섭 레이어(27) 상에 형성된 상부 절연 레이어(28)가 있다.
Referring to FIG. 6, a bottom insulating layer 26 is formed on the routing region 23 of the substrate 20. In this embodiment, the anti-interference layer 27 is formed on the bottom insulating layer 26. The anti-interference layer 27 is conductive and used to electrically connect to ground. There is also an upper insulating layer 28 formed on the anti-interference layer 27.

도 7을 참조하면, 바닥 절연 레이어(26) 상에 형성된 안티-간섭 레이어(27)에 부가하여, 제 2 안티-간섭 레이어(29)는 기판(20)의 바닥면 상에 형성된다. 제 2 안티-간섭 레이어(29)의 위치는 루팅 구역(23)의 위치에 대응하며, 제 2 안티-간섭 레이어(29)는 접지부로 전기적으로 접속하기 위해 이용된다.
Referring to FIG. 7, in addition to the anti-interference layer 27 formed on the bottom insulating layer 26, a second anti-interference layer 29 is formed on the bottom surface of the substrate 20. The position of the second anti-interference layer 29 corresponds to the position of the routing area 23, and the second anti-interference layer 29 is used to electrically connect to the ground.

도 8을 참조하면, 단지 기판(20)의 바닥면 상에 형성된 안티-간섭 레이어(27)가 있다. 안티-간섭 레이어(27)의 위치는 루팅 구역(23)의 위치에 대응한다.Referring to FIG. 8, there is only an anti-interference layer 27 formed on the bottom surface of the substrate 20. The position of the anti-interference layer 27 corresponds to the position of the routing area 23.

Claims (12)

간섭 차폐 성능을 구비한 터치 패널로서,
직사각형이고 투명한 기판으로서,
상부면;
상기 상부면과 대향하는 바닥면; 및
4개의 에지;
를 가지는 기판;
상기 기판의 표면 상에 형성되고 4개의 에지를 구비한 활성 영역을 가지는 투명한 전극;
상기 활성 영역의 에지와 상기 기판의 에지 사이에 형성된 루팅 구역;
투명한 전극 상 및 상기 루팅 구역 내에 형성된 다중 저항 요소;
상기 루팅 구역 내에 그리고 상기 저항 요소 근처에 형성된 다중 보상 요소;
루팅 구역 상에 형성되고 상기 보상 요소 및 상기 저항 요소를 덮는 바닥 절연 레이어; 및
전도성이고 상기 바닥 절연 레이어 상에 형성된 안티-간섭 레이어로서, 상기 안티-간섭 레이어의 위치는 상기 루팅 구역의 위치에 대응하는, 안티 간섭 레이어를 포함하는,
간섭 차폐 성능을 구비한 터치 패널.
A touch panel with interference shielding performance,
As a rectangular transparent substrate,
Upper surface;
A bottom surface facing the top surface; And
Four edges;
A substrate having a;
A transparent electrode formed on the surface of the substrate and having an active region having four edges;
A routing region formed between an edge of the active region and an edge of the substrate;
Multiple resistance elements formed on the transparent electrode and within the routing region;
Multiple compensation elements formed in and near said resistance element;
A bottom insulating layer formed on the routing area and covering the compensation element and the resistance element; And
An anti-interference layer that is conductive and formed on the bottom insulating layer, the location of the anti-interference layer comprising an anti interference layer, corresponding to the location of the routing area,
Touch panel with interference shielding performance.
제 1 항에 있어서,
상기 안티-간섭 레이어 상에 상부 절연 레이어가 형성되는,
간섭 차폐 성능을 구비한 터치 패널.
The method of claim 1,
An upper insulating layer is formed on the anti-interference layer,
Touch panel with interference shielding performance.
제 1 항 또는 제 2 항에 있어서,
상기 기판의 바닥면 상에 제 2 안티-간섭 레이어가 형성되고, 상기 제 2 안티-간섭 레이어의 위치는 상기 루틴 구역의 위치에 대응하는,
간섭 차폐 성능을 구비한 터치 패널.
The method according to claim 1 or 2,
A second anti-interference layer is formed on the bottom surface of the substrate, and the position of the second anti-interference layer corresponds to the position of the routine zone,
Touch panel with interference shielding performance.
제 3 항에 있어서,
상기 기판의 상부면의 일 부분 상에 다중 신호 와이어가 형성되는,
간섭 차폐 성능을 구비한 터치 패널.
The method of claim 3, wherein
Multiple signal wires are formed on a portion of an upper surface of the substrate,
Touch panel with interference shielding performance.
간섭 차폐 성능을 구비한 터치 패널로서,
직사각형이며 투명한 기판으로서,
상부면;
상기 상부면과 대향하는 바닥면; 및
4개의 에지;
를 가지는 기판;
상기 기판의 상부면에 형성되고 4개의 에지를 구비한 활성 영역을 가지는 트명한 전극;
상기 활성 영역의 에지와 상기 기판의 에지 사이에 형성된 루팅 구역;
상기 투명한 전극 상에 그리고 상기 루팅 구역 내에 형성된 다중 저항 요소;
상기 루팅 구역 내에 그리고 상기 저항 요소 근처에 형성되는 다중 보상 요소;
전도성이고 상기 기판의 바닥면 상에 형성된 안티-간섭 레이어로서, 상기 안티-간섭 레이어의 위치는 상기 루팅 구역의 부분에 대응하는, 안티-간섭 레이어를 포함하는,
간섭 차폐 성능을 구비한 터치 패널.
A touch panel with interference shielding performance,
As a rectangular transparent substrate,
Upper surface;
A bottom surface facing the top surface; And
Four edges;
A substrate having a;
A clear electrode formed on an upper surface of the substrate and having an active region having four edges;
A routing region formed between an edge of the active region and an edge of the substrate;
Multiple resistance elements formed on said transparent electrode and in said routing region;
Multiple compensation elements formed in the routing area and near the resistance element;
An anti-interference layer that is conductive and formed on the bottom surface of the substrate, the location of the anti-interference layer comprising an anti-interference layer, corresponding to a portion of the routing area,
Touch panel with interference shielding performance.
제 5 항에 있어서,
상기 기판의 상부면의 일 부분 상에 다중 신호 와이어가 형성되는,
간섭 차폐 성능을 구비한 터치 패널.
The method of claim 5, wherein
Multiple signal wires are formed on a portion of an upper surface of the substrate,
Touch panel with interference shielding performance.
간섭 차폐 성능을 구비한 터치 패널로서,
직사각형이고 투명한 기판;
상부면;
상기 상부면과 대향하는 바닥면;
4개의 에지; 및
상기 기판의 상부면 상에 형성된 활성 영역;
를 가지는 기판;
상기 기판의 에지와 상기 활성 영역 사이에 형성된 루팅 구역;
상기 루팅 구역 내에 형성된 다중 신호 와이어;
상기 루팅 구역 상에 형성된 바닥 절연 레이어;
상기 기판의 상부면 상 및 상기 활성 영역 내에 형성되고 각각 상기 신호 와이어에 접속된 다중 전극 스트링을 포함하는 하나 이상의 감지 레이어; 및
상기 바닥 절연 레이어 상에 형성되고 전도성인 안티-간섭 레이어로서, 상기 안티-간섭 레이어의 위치는 상기 루팅 구역의 위치에 대응하는, 안티-간섭 레이어를 포함하는,
간섭 차폐 성능을 구비한 터치 패널.
A touch panel with interference shielding performance,
Rectangular and transparent substrates;
Upper surface;
A bottom surface facing the top surface;
Four edges; And
An active region formed on an upper surface of the substrate;
A substrate having a;
A routing region formed between the edge of the substrate and the active region;
Multiple signal wires formed within said routing region;
A bottom insulating layer formed on said routing area;
One or more sensing layers formed on the top surface of the substrate and in the active region and each comprising multiple electrode strings connected to the signal wires; And
An anti-interference layer formed on the bottom insulating layer and conductive, wherein the location of the anti-interference layer comprises an anti-interference layer, corresponding to the location of the routing area,
Touch panel with interference shielding performance.
제 7 항에 있어서,
상기 감지 레이어는:
다중 X-축 전극 스트링; 및
상기 다중 X-축 전극 스트링 맞은편에 배열되는 다중 Y-축 전극 스트링을 포함하는,
간섭 차폐 성능을 구비한 터치 패널.
The method of claim 7, wherein
The sensing layer is:
Multiple X-axis electrode strings; And
Comprising multiple Y-axis electrode strings arranged opposite the multiple X-axis electrode strings,
Touch panel with interference shielding performance.
제 8 항에 있어서,
상기 안티-간섭 레이어 상에 형성된 상부 절연 레이어를 더 포함하는,
간섭 차폐 성능을 구비한 터치 패널.
The method of claim 8,
Further comprising an upper insulating layer formed on the anti-interference layer,
Touch panel with interference shielding performance.
제 8 항에 있어서,
상기 기판의 바닥면 상에 형성된 제 2 안티-간섭 레이어를 더 포함하며, 상기 제 2 안티-간섭 레이어의 위치는 상기 루팅 구역의 위치에 대응하는,
간섭 차폐 성능을 구비한 터치 패널.
The method of claim 8,
Further comprising a second anti-interference layer formed on the bottom surface of the substrate, wherein the location of the second anti-interference layer corresponds to the location of the routing area,
Touch panel with interference shielding performance.
간섭 차폐 성능을 구비한 터치 패널로서,
직사각형이고 투명한 기판으로서,
상부면;
상기 상부면과 대향하는 바닥면;
4개의 에지; 및
상기 기판의 상부면 상에 형성된 활성 영역;
을 포함하는 기판;
상기 기판의 에지와 상기 활성 영역 사이에 형성된 루팅 구역;
상기 루팅 구역 상에 형성된 다중 신호 와이어;
상기 루팅 구역 상에 형성된 바닥 절연 레이어;
상기 기판의 상부면 상에 그리고 상기 활성 영역 내에 형성되고 각각 상기 신호 와이어에 접속되는 다중 전극 스트링을 포함하는 하나 이상의 감지 레이어; 및
전도성이고 상기 기판의 바닥면 상에 형성된 안티-간섭 레이어로서, 상기 안티-간섭 레이어의 위치는 상기 루팅 위치의 위치에 대응하는, 안티-간섭 레이어를 포함하는,
간섭 차폐 성능을 구비한 터치 패널.
A touch panel with interference shielding performance,
As a rectangular transparent substrate,
Upper surface;
A bottom surface facing the top surface;
Four edges; And
An active region formed on an upper surface of the substrate;
A substrate comprising a;
A routing region formed between the edge of the substrate and the active region;
Multiple signal wires formed on said routing region;
A bottom insulating layer formed on said routing area;
One or more sensing layers formed on the top surface of the substrate and in the active region and each comprising multiple electrode strings connected to the signal wires; And
An anti-interference layer that is conductive and formed on the bottom surface of the substrate, the location of the anti-interference layer comprising an anti-interference layer, corresponding to the location of the routing location,
Touch panel with interference shielding performance.
제 11 항에 있어서,
상기 감지 레이어는:
다중 X-축 전극 스트링; 및
상기 다중 X-축 전극 스트링 맞은편에 배열되는 다중 Y-축 전극 스트링을 포함하는,
간섭 차폐 성능을 구비한 터치 패널.The method of claim 11,
The sensing layer is:
Multiple X-axis electrode strings; And
Comprising multiple Y-axis electrode strings arranged opposite the multiple X-axis electrode strings,
Touch panel with interference shielding performance.
KR2020120000104U 2011-01-31 2012-01-05 Touch panel with interference shielding ability KR20120005711U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020120000104U KR20120005711U (en) 2011-01-31 2012-01-05 Touch panel with interference shielding ability

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100202258 2011-01-31
KR2020120000104U KR20120005711U (en) 2011-01-31 2012-01-05 Touch panel with interference shielding ability

Publications (1)

Publication Number Publication Date
KR20120005711U true KR20120005711U (en) 2012-08-08

Family

ID=46874758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020120000104U KR20120005711U (en) 2011-01-31 2012-01-05 Touch panel with interference shielding ability

Country Status (1)

Country Link
KR (1) KR20120005711U (en)

Similar Documents

Publication Publication Date Title
JP3174556U (en) Touch panel with interference shielding ability
US9626052B2 (en) Touch panel
EP2725463B1 (en) Metal mesh type touch screen panel
US9229554B2 (en) Touch screen panel for display device
CN202677328U (en) Electrode cluster and panel used on touch screen
US8420970B2 (en) Touch panel
EP2735948B1 (en) Touch inductor, embedded touch liquid crystal display panel, and liquid crystal display
US20120299868A1 (en) High Noise Immunity and High Spatial Resolution Mutual Capacitive Touch Panel
CN108700971B (en) Touch panel and display device
JP6545083B2 (en) Touch screen, touch panel, display device and electronic device
US11294517B2 (en) Capacitive single layer multi-touch panel having improved response characteristics
JP3174553U (en) Projected capacitive touch panel
KR102149498B1 (en) Touch screen panel
KR102291466B1 (en) Touch screen panel
KR20140044651A (en) Touch screen panel
US10359890B2 (en) Touch screen, touch panel, and display apparatus
CN103926727A (en) Touch display panel and display device
US20140192009A1 (en) Touch panel
TWI457803B (en) Touch panel
US20140210768A1 (en) Single Layer Touch Sensor
KR20140063315A (en) Mutual capacitance type touch sreen panel
JP2016212766A (en) Touch screen, touch panel, display device, and electronic apparatus
TW201928643A (en) Mutual capacitive touch panel with double-layer electrode structures
JP2014164327A (en) Touch sensor, touch panel, and display device
CN112269494A (en) Display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application