KR20120004993A - 입력/출력 데이터 전달용의 논리적 네트워크 계층을 제공하기 위한 방법 및 시스템 - Google Patents

입력/출력 데이터 전달용의 논리적 네트워크 계층을 제공하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20120004993A
KR20120004993A KR1020117024314A KR20117024314A KR20120004993A KR 20120004993 A KR20120004993 A KR 20120004993A KR 1020117024314 A KR1020117024314 A KR 1020117024314A KR 20117024314 A KR20117024314 A KR 20117024314A KR 20120004993 A KR20120004993 A KR 20120004993A
Authority
KR
South Korea
Prior art keywords
card
cards
packets
layer
switching fabric
Prior art date
Application number
KR1020117024314A
Other languages
English (en)
Inventor
로버트 라리비에레
실바인 조세프 헨리 체나드
그레고리 와이네스
브라이언 네일 바커
가이 무쏘
Original Assignee
록스타 비드코 엘피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 록스타 비드코 엘피 filed Critical 록스타 비드코 엘피
Publication of KR20120004993A publication Critical patent/KR20120004993A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3808—Network interface controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

복수의 제1 집적 회로(IC) 카드, 복수의 제2 IC 카드, 및 스위칭 패브릭을 포함하는 네트워크 노드를 포함하고, 각각의 제2 IC 카드는 네트워크 노드의 각각의 슬롯 내의 대응하는 제1 IC 카드에 접속된 원격통신 시스템에서 입력/출력(IO) 데이터를 라우팅하기 위한 방법이 개시된다. 이 방법은, 복수의 제1 또는 제2 IC 카드들 중 임의 카드의 외부 포트에서 IO 데이터를 수신하는 단계를 포함한다. IO 데이터의 패킷이 주어진 제2 IC 카드의 외부 포트에서 수신될 때, 그 주어진 제2 IC 카드는, 적어도 부분적으로 상기 패킷의 목적지를 판정하기 위해 패킷의 패킷 분류를 수행한다. 이 방법은 추가적 단계는, 제1 IC 카드 및 제2 IC 카드 및 스위칭 패브릭 상에 존재하는 논리적 네트워크 계층을 통해 상기 주어진 제2 IC 카드에 의해 수행된 패킷 분류에 따라 제1 또는 상기 제2 IC 카드 목적지에 패킷을 전달하는 단계를 포함한다. 특정한 구현은 ATCA(Advanced Telecommunications Computing Architecture) 시스템에서의 사용을 포함한다.

Description

입력/출력 데이터 전달용의 논리적 네트워크 계층을 제공하기 위한 방법 및 시스템{METHODS AND SYSTEMS FOR PROVIDING A LOGICAL NETWORK LAYER FOR DELIVERY OF INPUT/OUTPUT DATA}
관련 출원
본 출원은, 본 명세서에 참조로서 그 전체가 포함되는 2009년 3월 18일 출원된 미국 가특허출원번호 61/161,101호를 우선권을 주장한다.
본 발명은 네트워크에서 IO 데이터 전달용의 논리적 네트워크 계층을 제공하는 것에 관한 것이다.
많은 샤시 기반의 시스템(chassis based system)에서, 멀티-코어 기술은 상이한 애플리케이션들과 서비스들을 단일의 물리적 시스템에 통합하는 욕구를 만들어가고 있다. 이들 애플리케이션 및 서비스는, 일단 물리적으로 분리되고 서로 네트워킹되면, 이제는 동일한 보안 요건, 즉 물리적 분리가 제공되고 애플리케이션들간 동작을 위해 이들간의 네트워크가 제공되는 상호접속을 갖춘 단일 샤시 내에 통합되고 있다. 이들 통합 요건들의 예시들은, 가상 사설망(Virtual Private Network; VPN) 지원을 갖는 WAN 접속, 네트워크 보안 및 스토리지 네트워킹 서비스들, 백-엔드 데이터베이스 애플리케이션들을 구비한 프론트-엔드 웹 애플리케이션들간의 접속을 포함한다. 이들 예에서, 프론트-엔드 및 백-엔드에서 애플리케이션 서비스들 사이에 프론트-엔드 네트워크 액세스 보안 및 애플리케이션 레벨 보안 모두가 존재해야 한다. 동시에, 서비스들의 각각의 계층은 공통 세트의 스토리지 디바이스를 보안되고 분리된 방식으로 공유한다.
원격통신 아키텍처의 특정한 예, 즉, ATCA(Advanced Telecommunications Computer Architecture)에서, ATCA 샤시 솔루션은, 애플리케이션 서버 및 게이트웨이 제품 마켓 공간들의 상이한 제품 영역들을 어드레스하는 솔루션들을 갖는 벤더들 및 카드 유형들의 대규모 에코-시스템으로 개발되었다. 오늘날 ATCA 시스템들은 벤더 선호도 및 제품 사용 케이스 요건들에 따라 제품 특유의 입력/출력(IO) 전달 방법들을 갖는 대규모 처리 팜(farm)들로 개발되었다. 어쨌든, IO 전달 아키텍쳐들은, 오늘날 ATCA 샤시 기반의 솔루션이 커버하는 상이한 제품 유형 사용 케이스들을 위한 필요한 융통성을 커버하기에 충분한 표준들이 결핍되어 있다. 상이한 IO 방법들은, 이들 시스템들 상에서 개발된 베이스 소프트웨어에서 복잡성을 생성하고 솔루션들을 만족하는 특정 카드 벤더들의 재사용을 제한한다. 다양한 벤더 및 제품 특유의 구현들 각각을 다루기 위해 고유한 소프트웨어 구현들이 생성되어야 한다.
ATCA 시스템에서 현재의 IO 인프라구조는, 인트라넷 및 인터넷 접속들로부터의 외부 IO 트래픽, 공유된 스토리지 요건들에 수반된 스토리지 트래픽, 및 상이한 처리 엔티티들의 클러스터링과 제어에 요구되는 낮은 레이턴시의 프로세싱간 트래픽을 커버해야 한다. 현재의 ATCA 표준들은, ATCA 시스템들이 열거된 상이한 트래픽 유형들을 다루기 위한 적절한 방법들을 정의하지 않는다. 프로세싱간 통신들을 위한 패브릭(fabric)이 설계되어 있지만, 전술된 바와 같이, 프로세싱 및 스토리지에 관한 시스템들의 진보와 더불어 필요해지고 있는 증가된 처리 요구들에 대하여 외부 IO와 스토리지 요건들을 혼합하기 위한 방법들이 결여되어 있다. 일부 벤더들은 스토리지 및 외부 IO 트래픽을 운반하기 위해 AMC(Advanced Mezzanine Cards) 및 RTM(Rear Transition Modules)의 조합을 이용한다. 이것은 동작가능한 시스템들을 구현하기 위해 일반적이지 않은 소프트웨어 방법들을 초래한다. 각각의 카드 구현은 상호 접속들을 위해 그 자신만의 규칙들의 세트를 요구하며, 카드 유형은 시스템이 지속적으로 진보함에 따라, 대역폭 요건들을 위한 스토리지, 클러스터링 및 외부 IO 트래픽에 대한 모든 요건들을 충족하지 못할 수 있다.
본 발명의 일 양태에 따르면, 원격통신 시스템에서 입력/출력(IO) 데이터를 라우팅하기 위한 방법으로서, 상기 시스템은, 복수의 제1 집적 회로(IC) 카드, 복수의 제2 IC 카드, 및 스위칭 패브릭을 포함하는 네트워크 노드를 포함하고, 각각의 제2 IC 카드는 상기 네트워크 노드의 각각의 슬롯 내의 대응하는 제1 IC 카드에 접속되고, 상기 방법은, 상기 복수의 제1 IC 카드 또는 제2 IC 카드 중 임의의 카드의 외부 포트에서 상기 IO 데이터를 수신하는 단계; 상기 IO 데이터의 패킷들이 상기 복수의 제2 IC 카드 중 임의의 카드의 외부 포트에서 수신될 때: 주어진 제2 IC 카드에 의한 패킷들의 수신시에, 상기 주어진 제2 IC 카드가, 적어도 부분적으로 상기 패킷들의 목적지를 판정하기 위해 상기 패킷들의 패킷 분류를 수행하는 단계; 상기 제1 IC 카드 및 상기 제2 IC 카드 및 상기 스위칭 패브릭 상에 존재하는 논리적 네트워크 계층을 통해 상기 주어진 제2 IC 카드에 의해 수행된 상기 패킷 분류에 따라 제1 IC 카드 또는 제2 IC 카드 목적지에 상기 패킷들을 전달하는 단계를 포함하는 방법이 제공된다.
일부 실시예들에서, 이 방법은, 상기 제1 IC 카드 또는 상기 제2 IC 카드 또는 상기 스위칭 패브릭 중 임의의 하나 이상에서: 상기 논리적 네트워크 계층에서 상기 패킷들을 수신하는 단계; 및 처리를 위해 IO 계층에 상기 패킷들을 오프로딩(offloading)하거나 상기 IO 계층을 통한 처리를 위해 프로세싱 계층에 상기 패킷들을 오프로딩하는 단계를 더 포함한다.
일부 실시예들에서, 처리를 위해 상기 IO 계층에 상기 패킷들을 오프로딩하는 단계는, 네트워킹 계층 가상 근거리 통신망(VLAN; Virtual Local Area Networking), 가상 라우팅(VR; Virtual Routing) 및 정책 기반의 포워딩 방법들 중 하나 이상을 이용하여 분리된 네트워크 어드레싱 및 보호된 트래픽 유형들을 갖는 가상화된 동작 환경 지원을 가능하게 하기 위해 상기 패킷들을 상기 IO 계층에 오프로딩하는 단계; 및 애플리케이션 서비스들 간의 클러스터 통신들을 위한 물리적 상호접속 자원들의 단일화, 애플리케이션과 스토리지 디바이스들 간의 스토리지 트래픽, 및 상기 네트워크 계층의 이용을 통한 애플리케이션 서비스들과 외부 포트들 간의 IO 트래픽을 가능하게 하기 위해 상기 패킷들을 IO 계층에 오프로딩하는 단계 중 적어도 하나를 포함한다.
일부 실시예들에서, 이 방법은 상기 논리적 네트워킹 계층을 통해 상기 네트워크 노드 내의 적어도 하나의 주변 디바이스에 액세스하는 단계를 더 포함한다.
일부 실시예들에서, 상기 논리적 네트워크 계층을 통해 제1 IC 카드 또는 제2 IC 카드 목적지에 상기 패킷들을 전달하는 단계는, 스위칭 패브릭 카드로서 구성된 상기 복수의 제1 IC 카드 중 적어도 하나를 통해 상기 패킷들을 전달하는 단계; 및 상기 복수의 제1 IC 카드 중 2개 이상을 서로 접속하는 메시 상호접속(mesh interconnect)을 통해 상기 패킷들을 전달하는 단계 중 적어도 하나를 포함한다.
본 발명의 또 다른 양태에 따르면, 각각의 슬롯이 전면 슬롯 위치와 후면 슬롯 위치를 포함하는 복수의 슬롯을 갖는 네트워크 노드의 후면 슬롯 위치에서 사용하기 위한 집적 회로(IC) 카드로서, IO 데이터를 수신하기 위한 적어도 하나의 외부 포트; 상기 네트워크 노드의 스위칭 패브릭 또는 대응하는 전면 슬롯 위치 카드에 접속하기 위한 적어도 하나의 내부 포트; 적어도 부분적으로 상기 패킷들의 목적지를 판정하기 위해 상기 IO 데이터의 패킷들의 패킷 분류를 수행하도록 구성된 네트워크 디바이스 - 상기 네트워크 디바이스는, 논리적 네트워크 계층을 통해 상기 네트워크 디바이스에 의해 수행된 분류에 따라 상기 IO 데이터의 상기 패킷들을 상이한 전면 슬롯 위치 카드 또는 후면 슬롯 위치 카드 목적지에 전달하기 위해 네트워크 디바이스들이 집합적으로 논리적 네트워크 계층을 형성하도록, 전면 슬롯 카드들 및 스위칭 패브릭의 네트워크 디바이스들과 통신하도록 구성됨 - 를 포함하는 IC 카드가 제공된다.
일부 실시예들에서, 상기 IC 카드는 처리를 위해 상기 IO 데이터의 패킷들을 오프로딩하도록 구성된 적어도 하나의 IO 디바이스를 더 포함한다.
일부 실시예들에서, 상기 IO 디바이스는, 암호화; 복호화; 캡슐화(encapsulation); 캡슐해제(decapsulation); 딥 패킷 검사(deep packet inspection); 전송 제어 프로토콜(TCP); FCOE(Fiber Channel over Ethernet) 처리 및 iSCSI(internet Small Computer System Interface) 처리 중 적어도 하나를 수행하도록 구성된다.
본 발명의 역시 또 다른 양태에 따르면, 원격통신 시스템에서 입력/출력(IO) 데이터를 라우팅하기 위한 장치로서, 복수의 제1 집적 회로(IC) 카드; 복수의 제2 IC 카드; 및 스위칭 패브릭을 포함하고, 각각의 제2 IC 카드는 상기 장치의 슬롯 내의 제1 IC 카드에 접속되고, 상기 복수의 제2 IC 카드 중 적어도 하나는, 외부 포트에서 IO 데이터를 수신하도록 구성되고, 상기 IO 데이터의 패킷들의 수신시, 상기 적어도 하나의 제2 IC 카드는 적어도 부분적으로 상기 패킷들의 목적지를 판정하기 위해 상기 패킷들의 패킷 분류를 수행하고, 상기 제1 IC 카드 및 상기 제2 IC 카드 및 상기 스위칭 패브릭 상에 존재하는 논리적 네트워크 계층을 통해 상기 패킷 분류에 따라 제1 IC 카드 또는 제2 IC 카드 목적지에 상기 패킷들을 전달하는 장치가 제공된다.
일부 실시예들에서, 상기 제1 IC 카드 또는 상기 제2 IC 카드 또는 상기 스위칭 패브릭 중 하나 이상은, 상기 논리적 네트워크 계층에서 상기 패킷들을 수신하고, 처리를 위해 IO 계층에 상기 패킷들을 오프로딩하거나, 상기 IO 계층을 통한 처리를 위해 프로세싱 계층에 상기 패킷을 오프로딩하도록 구성된다.
일부 실시예들에서, 상기 복수의 제2 IC 카드 중 적어도 하나와 상기 복수의 제1 IC 카드 중 적어도 하나는, 상기 논리적 네트워크 계층에서 상기 패킷들의 전달을 가능하게 하는 네트워크 디바이스를 갖는다.
일부 실시예들에서, 상기 스위칭 패브릭은, 스위칭 패브릭 카드로서 구성된 상기 복수의 제1 IC 카드 중 적어도 하나; 및 상기 복수의 제1 IC 카드 중 2개 이상을 서로 접속하는 메시 상호접속 중 적어도 하나로 구성된다.
일부 실시예들에서, 상기 네트워크 노드는, 상기 복수의 제1 IC 카드와 상기 복수의 제2 IC 카드를 수용하도록 구성된 복수의 슬롯을 포함하는 ATCA(Advanced Telecommunications Computing Architecture) 샤시이다.
일부 실시예들에서, 상기 복수의 제2 IC 카드 중 적어도 하나는 RTM(Rear Transition Module) 카드이다.
일부 실시예들에서, 상기 복수의 제1 IC 카드 중 적어도 하나는, 애플리케이션/서비스 카드; IO 커넥터 카드; 및 데이터 스토리지 카드 중 하나이다.
일부 실시예들에서, 동일한 슬롯 내의 제2 IC 카드 및 제1 IC 카드는 동일한 카드 유형이고, 그외의 제1 IC 카드 및 제2 IC 카드에 패킷들을 전달하기 위해 상기 논리적 네트워크 계층을 이용한다.
일부 실시예들에서, 상기 복수의 제1 IC 카드 및 상기 복수의 제2 IC 카드 중 적어도 하나는, 상기 IO 계층에서 동작하도록 구성된 적어도 하나의 오프로드 디바이스를 포함한다.
일부 실시예들에서, 상기 적어도 하나의 오프로드 디바이스는, 암호화; 복호화; 캡슐화; 캡슐해제; 딥 패킷 검사; 전송 제어 프로토콜(TCP); FCOE(Fiber Channel over Ethernet) 처리 및 iSCSI(internet Small Computer System Interface) 처리 중 적어도 하나를 수행하도록 구성된다.
일부 실시예들에서, 상기 네트워크 디바이스들은 IEEE 802.1p, IEEE 802.1Qua, IEEE 802.az, IEEE 802.1bb, 및 PCI-E 중 하나 이상과 호환된다.
일부 실시예들에서, 상기 복수의 제2 IC 카드의 서브셋은, 상기 장치 내의 임의의 그외의 제1 IC 카드 또는 제2 IC 카드 상의 내부 또는 외부의, 임의의 IO 포트를 모니터링하고 디버그하도록 구성된다.
첨부된 도면과 연계한 본 발명의 특정한 실시예에 대한 이하의 설명의 검토시에, 본 발명의 다른 양태들 및 특징들이 당업자에게 명백해질 것이다.
도 1은 본 발명의 실시예에 따른 백플레인 커넥터 및 상호접속 설계의 개략도이다.
도 2는 본 발명의 일부 실시예들에서 구현되는 컴포넌트 및 상호접속들의 예시적인 개략도이다.
도 3은 본 발명의 실시예에 따른 방법을 도시하는 흐름도이다.
도 4a, 4b, 4c, 4d, 4e, 4f는 본 발명의 상이한 IO 및 처리 실시예들을 제공하기 위한 컴포넌트들의 위치 및 배열을 도시하는 예시적인 블록도들이다.
도 5는 본 발명의 일부 실시예들에서 구현되는 컴포넌트들 및 상호접속들의 예시적인 개략도이다.
도 6은 본 발명의 일부 실시예들에 따른 계층들 각각에서 사용되는 IO 전달 및/또는 처리의 일부 예시들을 도시하는 개략도이다.
이하의 설명에서, 본 발명의 다양한 실시예들의 이해를 제공하기 위하여 많은 세부사항들이 개시된다. 그러나, 당업자라면, 일부 실시예들은 이들 세부사항 없이 실시될 수 있으며 설명된 실시예들로부터 많은 변형과 수정이 가능할 수 있는 것을 이해할 것이다.
이하에서 설명되는 많은 구현들이 ATCA 디바이스 및 시스템과, 이들 시스템 및 디바이스들에서 사용될 수 있는 방법들의 예에 관한 것이지만, 이들 특정한 구현들 기저에 놓인 일반적 원리들은 다른 유형의 디바이스들 및 시스템들에도 적용가능하다는 것을 이해해야 한다. 본 명세서에서 기술되는 방법들 및 일반화된 하드웨어를 지원할 수 있는 다른 유형의 디바이스들 및 시스템들의 예는 PICMG 2.16을 지원하는 디바이스들 및 시스템들이다.
앞서 논의된 바와 같이, ATCA 솔루션들은, 솔루션들에 걸쳐 설계 재사용을 허용하지 않는 벤더 특유의 IO 전달 방법들을 사용한다. 이하에서 기술되는 본 발명의 일부 실시예들은 균일한 IO 전달 시스템을 생성하는데 도움을 준다. 일부 실시예들에서, 시스템에 걸쳐 상호접속된 네트워크 디바이스들의 세트를 구현함으로써 시스템에 걸쳐 논리적인 네트워크 계층이 제공된다. 일부 실시예들에서, 시스템, 또는 시스템의 일부는 복수의 집적 회로(IC) 카드를 포함하는 샤시(chassis)이다. 샤시 내의 IC 카드들은, 예를 들어 복수의 슬롯을 갖는 샤시들에서 슬롯마다 2개의 카드들이 할당되도록 분포될 수 있다. IC 카드들은, 하나의 IC 카드가 전면 슬롯 위치에 있고 다른 IC 카드가 후면 슬롯 위치에 있도록, 각각의 슬롯에 배열된다. IC 카드들 중 하나 이상은, 샤시 내의 다른 IC 카드들이 접속되고, 네트워크 내의 다른 네트워크 요소들이 접속될 수 있는 스위칭 패브릭(switching fabric)을 형성한다. 일부 구현들에서 스위칭 패브릭, 스위칭 패브릭 카드들을 형성하는데 이용되는 IC 카드들은 전면 슬롯 위치들에 위치한다. 전면 슬롯 위치들에 위치하고 스위칭 패브릭 카드들에 접속된 다른 카드들은, 제어 평면 및 관리 평면 시그널링을 제공할 뿐만 아니라, 트랜잭션 처리, 데이터베이스 트랜잭션들, 메시지 기반의 처리와 같은 애플리케이션 특유의 애플리케이션 데이터 처리를 제공하는 애플리케이션/서비스 카드들; 후면 슬롯 카드들과, 스위칭 패브릭 카드들과, 적절하다면 IO 데이터의 저장을 용이하게 하는 스토리지 카드들 간의 IO 데이터의 라우팅을 용이하게 하는 IO 커넥터 카드들; 및 일반적 인터넷, 게이트웨이 또는 대규모 데이터베이스 팜 또는 처리 팜 액세스와 같은 상이한 인터페이스(케이블 유형들 및 프로토콜들 모두)나 상이한 네트워크들 또는 섹션들을 이용한 특정한 별도의 네트워크들(예를 들어 SS7 또는 고객 특유의 네트워크), 또는 Geo 정지 위성과 같은 특수 목적 또는 다른 장거리 링크로의 네트워크 접속을 제공하는 카드들을 포함하지만, 이들만으로 제한되는 것은 아니다. 전면 슬롯 카드들은 IO 데이터를 송수신하기 위한 하나 이상의 포트를 가질 수 있다. 후면 슬롯 카드들 중 일부는 또한, 전면 슬롯 카드를 통한 내부 접속과는 상반되게, 후면 슬롯 카드 상의 외부 접속으로서 IO 데이터를 송수신하기 위한 하나 이상의 포트를 가질 수도 있다. 스위칭 패브릭 카드들을 포함하는, 전면 슬롯 카드들뿐만 아니라 후면 슬롯 카드들의 적어도 일부에 네트워크 계층 디바이스들을 갖는 것은, 네트워크 계층 디바이스들을 갖는 후면 슬롯 카드들이 전면 슬롯 카드들과 논리적 네트워크 계층을 형성하는 것을 가능하게 한다. 이와 같은 논리적 네트워크 계층을 형성하는 것은, 일부 실시예들에서, 네트워크 계층 카드를 갖는 후면 슬롯 카드의 포트에 도달하는 IO 데이터가, 전면 슬롯 카드 상의 프로세서들에 의해 처리를 수행하지 않고 후면 슬롯 카드가 접속된 전면 슬롯 카드를 통해 스위칭 패브릭에 전달되는 것을 가능하게 한다. 일부 실시예들에서, 네트워크 계층 디바이스는 포트에서 외부적으로 수신된 IO 데이터의 분류를 수행하도록 구성된다. 이러한 분류에 기초하여, 네트워크 계층 디바이스는, IO 데이터가 어디로 라우팅/포워딩 되어야 하는지를 판정하기 위해 IO 데이터를 처리한 다음 그 데이터를 적절하게 라우팅/포워딩하는 전면 슬롯 카드와는 상반되게, 전면 슬롯 카드 및 스위칭 패브릭을 통해 원하는 목적지로의 IO 데이터의 라우팅/포워딩을 준비할 수 있다. 일부 실시예들에서, 이것은 전면 슬롯 카드에서의 처리를 감소시켜 주고, 전면 슬롯 카드에서의 IO 데이터에 의한 처리에 요구되는 시간이 적어지기 때문에 IO 데이터의 전달 시간을 개선한다.
본 발명의 일부 실시예들에 따르면, 본 명세서에서 기술되는 시스템 내의 IO 전달은, 계층 2 스위칭, 계층 3 라우팅, 정책 기반의 포워딩, 캡슐화/캡슐해제, 암호화/복호화 또는 기타의 이와 같은 적용가능한 네트워크 기능들을 포함하는 네트워크 기능들을 지칭할 수 있다. 특정한 네트워크 디바이스 컴포넌트들 및 특정한 IO 디바이스 컴포넌트들을 포함하는 장치 내의 IO 전달 시스템의 상이한 컴포넌트들의 예를 설명하기 위해 이제 도 1이 사용될 것이다. 도 1은, ACTA 샤시 및 샤시에 탑재될 수 있는 IC 카드들의 특정한 예를 참조하여 기술될 것이지만, 이것은 예시적 목적을 위한 것이며 본 발명의 범주를 제한하기 위한 의도가 아니다.
종래의 ATCA 샤시 내에서 IO 데이터의 전달시에, 백플레인 표준은 중요한 역할을 한다. ATCA 백플레인은 샤시에 탑재된 카드들 간의 포인트-대-포인트 접속들을 제공한다. 백플레인은 데이터 버스를 이용하지 않는다. 백플레인 정의는 3개의 섹션들, 즉 존(ZONE) 1, 존 2, 존 3로 분할된다. 존 1 내의 커넥터들은 잉여 전력 및 선반 관리 신호(shelf management signal)들을 카드들에 제공한다. 존 2 내의 커넥터들은 베이스 인터페이스 및 패브릭 인터페이스로의 접속들을 제공한다. ATCA에서, 패브릭 인터페이스는, 카드들간의 애플리케이션 메시지들을 전송하는 것과 같은 애플리케이션 트랜잭션들을 위해 모든 카드들을 상호접속한다. 베이스 인터페이스는 모든 카드들을 상호접속하고 유지 및 트래픽 제어를 위해 사용된다. 베이스 인터페이스는 패브릭 인터페이스와는 독립된 별개의 네트워크를 허용하므로 유지 기능들은 애플리케이션 성능에 영향을 주지 않으며 애플리케이션 메시지들이 성공적으로 전송될 수 없을 때 과부하 제어를 처리하는 것과 같은 문제의 해결을 가능케 한다.
ATCA 베이스 인터페이스는 PICMG3.0 표준에 명시되어 있다. 패브릭 인터페이스는, ATCA가 이더넷(Ethernet), RapidIO, Infiniband 패브릭 접속들을 지원하기 때문에, 다수의 PICMG3.X 표준들에 특정되어 있다. 표준들은 ACTA 동작에 대한 가이드로서 역할할 수 있지만, 이들은 본 발명과 일치하는 시스템들 및 디바이스들의 동작 또는 본 발명의 범주를 제한하고자 하는 의도가 아니다.
존 3 내의 커넥터들은 사용자 정의되며, 대개 전면 슬롯 카드를, RTM(Rear Transition Module) 카드와 같은 후면 슬롯 카드에 접속하는데 이용된다.
도 1에서, 백플레인은 존 1 커넥터들(104) 및 존 2 커넥터들(105) 모두를 포함한다. 블록들(102, 108 및 111)로서 도시된 존 3 커넥터들은, 전면 슬롯 카드와 RTM간의 접속을 특정한다. 존 1 커넥터들(104) 상에서 발생하는 신호들은, 전면 슬롯 카드들에 그리고 전면 슬롯 카드들을 통해 후면 슬롯 카드들에 전력을 제공하는 전력 및 시스템 유지에 관한 것이다. 존 2 커넥터들(105) 상에서 발생하는 신호들은, 비스위칭 패브릭 전면 슬롯 카드들과 스위칭 패브릭 전면 슬롯 카드들(106) 사이의 선반내(intra-shelf) 통신들에 관한 것이다. 스위칭 패브릭은 백플레인을 형성하여 트래픽 수송 기능을 구현하는 전기 접속들이다. 스위칭 패브릭 카드는 백플레인으로부터 신호들을 취하고 이들을 패킷들로 변환하여 목적지 카드에 도달하도록 다른 스위칭 패브릭 경로들을 따라 이들을 라우팅한다. 패브릭은 접속부이며 스위칭 카드는 목적지에 도달하기 위한 올바로 물리적 경로를 지시한다.
일부 구현들에서, 스위칭 패브릭은 비스위칭 패브릭 전면 슬롯 카드들간 메시 상호접속으로 구현될 수 있으며, 이와 같은 경우 스위칭 패브릭 카드들은 스위칭 패브릭을 구현하는데 이용되지 않는다. 본 발명의 범주를 제한하려고 의도하지 않은 일부 구현들에서, 존 2 커넥터들과 스위칭 패브릭 전면 슬롯 카드들은, 베이스 1Gbits/s 백플레인 상호접속들 및 연관된 하드웨어 디바이스들, 10Gbits/s 백플레인 상호접속들 및 연관된 하드웨어 디바이스들, 및 40G 백플레인 상호접속들 및 연관된 하드웨어 디바이스들 중 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 존 2 커넥터들 및 스위칭 패브릭 전면 슬롯 카드들은 PICMIG 표준과 일치할 수 있다.
존 3 신호들 및 존 3 커넥터들(102, 108, 및 111)은 임의의 ATCA 표준에 의해 정의되어 있지 않으며 그 결과 존 3 신호들과 커넥터들은 벤더 특이적이다. 존 3 커넥터들(102, 108 및 111)은, 이들이 RTM 카드들(101, 107 또는 110)로부터 전면 슬롯 카드들(103, 109, 또는 113)로 각각 신호들을 수송한다는 점에서 고유하다. 백플레인(113) 상에서 존 3 커넥터들에 대한 크로스-슬롯(cross-slot) 신호들이 없는데, 이것은 후면 슬롯 RTM 카드는 자신이 직접 접속되어 있는 전면 슬롯 카드의 일부로서 간주되기 때문이다. 역으로, 존 1 커넥터들(104) 상에서 이동중인 신호들과 존 2 커넥터들(105) 상에서 이동중인 신호들은 슬롯 상호접속 및 시스템 범 유지 제어를 위해 백플레인 내의 슬롯들을 가로지른다.
후면 슬롯 RTM 카드들(101, 107 또는 110)은 존 3 커넥터들(102, 108 및 111)을 통해 전면 슬롯 카드들(103, 109 또는 113)에 각각 접속된다. 전면 슬롯 카드들(103, 109 또는 113)은 전형적으로 소정량의 가용 처리 엔티티를 갖는 애플리케이션/서비스 카드들이다. ATCA 시스템 내의 전면 슬롯 카드들의 다양한 역할들과 설계들의 예가 도 4a, 4b, 4c, 4d, 4e, 및 4f를 참조하여 이하에서 더 상세히 설명된다. 도 1은, 존 1 접속들(104) 또는 존 2 접속들(105)을 통한, 후면 슬롯 RTM 카드들(101, 107 또는 110)로부터 스위칭 패브릭 카드(106)로의 접속의 부재를 도시한다. ATCA 표준들은 현재, 존 3(102, 108 또는 111) 커넥터들과 다른 슬롯들의 존 1(104) 또는 존 2(105) 커넥터들 중 어느 하나 사이에 백플레인 신호들이 직접 접속되는 것을 금지하고 있다. 후면 슬롯 RTM 카드들(101, 107 또는 110)로부터 스위칭 패브릭 카드들(106) 또는 메시 스위칭 패브릭으로의 임의의 접속들은, 각각의 전면 슬롯 카드들(103, 109 또는 113) 상의 디바이스들 및 상호접속들을 통해 이루어져야 한다. 종래의 동작에서, 본 명세서에서 기술되는 논리적 네트워크 계층 없이, 전면 카드들(103, 109, 113)이 제 위치에 없이는, 스위칭 패브릭 카드들(106)과 RTM 카드들(101, 107, 110) 간의 IO 전달을 위한 기능이 없다.
도 2는, 포트가 후면 슬롯 RTM 카드 상의 외부 접속이든지 또는 전면 슬롯 카드 상의 내부적으로 접속된 처리 엔티티이든지 간에 관계없이, 임의의 카드 상의 임의의 포트로부터 임의의 다른 카드 상의 임의의 다른 포트로의 시스템 광범위 상호접속을 제공하기 위한 기본적인 컴포넌트 유형들과 상호접속 방법들의 예를 도시하고 있다.
이제 ATCA 샤시 내의 카드들의 접속의 더 상세한 도시가 도 2를 참조하여 기술될 것이다. 도 2는, 신호 경로(206) 상의 존 3 커넥터(233)를 통해 제1 전면 슬롯 카드(209)에 결합된 후면 슬롯 RTM 카드(232)를 도시한다. 제1 전면 슬롯 카드(209)는 신호 경로(211) 상의 존 2 커넥터(234)를 통해 스위칭 패브릭(231)에 결합된다. 도 2에서, 스위칭 패브릭(231)의 적어도 일부는 스위칭 패브릭 카드(210) 상에서 임베딩된다. 앞서 논의된 바와 같이, 스위칭 패브릭(231)의 대안은 슬롯 카드들 간의 메시 상호접속이다. 제2 전면 슬롯 카드(227)는 또한, 신호 경로(223) 상의 존 2 커넥터(234)를 통해 스위칭 패브릭 카드(210)에 결합된다. 2개의 전면 슬롯 카드들만이 스위칭 패브릭에 결합되고 하나의 RTM 카드만이 하나의 전면 슬롯 카드에 접속된 것으로 도시되었지만, 2개보다 많은 전면 슬롯 카드들이 스위칭 패브릭에 결합될 수 있고 하나 보다 많은 전면 슬롯 카드가, 접속된 후면 슬롯 RTM 카드를 가질 수 있다는 것을 이해해야 한다.
RTM 카드(232)는 샤시 외부로부터 IO 데이터를 수신하기 위해 하나 이상의 물리적 포트(208)를 포함한다. RTM 카드(232)는 네트워크 디바이스(207)를 포함한다. 하나 이상의 외부 물리적 포트(208)가 IO 디바이스(252)를 통해 네트워크 디바이스(207)에 접속된다. 일부 실시예들에서, IO 디바이스는 라인 구동기 인터페이스이다. 또한 네트워크 디바이스(207)에는 프로세서(250)가 접속된다. 일부 실시예들에서, RTM 카드는 메모리 스토리지(미도시)를 포함한다. 메모리 스토리지는 프로세서(207)와 연관된 메모리 스토리지, 또는 프로세서(207)가 아닌 다른 목적의 범용 메모리일 수 있다. 일부 실시예들에서 메모리 스토리지는 스토리지 영역 네트워크(Storage Area Network; SAN)의 일부로서 사용되는 하나 이상의 디스크일 수 있다. 일부 실시예들에서, 프로세서(250)는 프로세서를 구현하는 프로세서 칩 상의 온보드 메모리를 갖거나, RTM 카드의 기타 장소의 메모리 스토리지(미도시)를 이용하거나, 양자 모두일 수 있다.
제1 전면 슬롯 카드(209)는 네트워크 디바이스(212)를 포함한다. 제2 전면 슬롯 카드(227)는 네트워크 디바이스(222)를 포함한다. 스위칭 패브릭 카드(210)는 네트워크 디바이스(242)를 포함한다. 제1 전면 슬롯 카드(209) 상의 네트워크 디바이스(212)는 존 3 커넥터(233)를 이용하여 RTM 카드(232) 상의 네트워크 디바이스(207)에 접속한다. 제1 전면 슬롯 카드(209) 상의 네트워크 디바이스(212)는 존 2 커넥터(234)를 이용하여 스위칭 패브릭 카드(210) 상의 네트워크 디바이스(242)에 접속한다.
RTM 카드, 전면 슬롯 카드들 및 스위칭 패브릭 카드 상의 상호접속된 네트워크 디바이스들의 조합은 ATCA 시스템에서 하나의 논리적 네트워크 디바이스 계층을 생성하며, 여기서 임의의 네트워크 디바이스 상의 임의의 IO 포트는 네트워크 디바이스를 갖는 기타 임의의 다른 카드 상의 임의의 다른 포트에 IO 데이터를 포워딩, 스티어링, 또는 라우팅할 수 있다.
복수의 프로세서 코어를 실행하는 프로세서 디바이스는, 각각의 논리적 프로세서 상에서 별개의 서비스들과 애플리케이션들을 실행하고 있는 복수의 논리적 프로세서 엔티티들로 분할될 수 있다. 이들 애플리케이션들 및 서비스들 각각은, 동일한 물리적 프로세서 엔티티 상의 상이한 논리적 프로세서 상에서, 또는 상이한 물리적 프로세서 상의 상이한 논리적 프로세서 상에서 실행중인 다른 그룹의 서비스들 또는 애플리케이션들로부터 자신들을 분리 유지시키는 보안 요건들을 가진다.
일부 실시예들에서, 전면 슬롯 카드들의 네트워크 계층은 또한, AMC(Advanced Mezzanine Card)에 접속된 포트들을 포함할 수 있다. 일부 실시예들에서, 네트워크 계층은 또한 마이크로 ATCA(μATCA) 카드들에 접속된 포트들을 포함할 수 있다. 이들 포트들은, 네트워크 계층 프로토콜 인터페이스들을 이용하여 AMC 또는 μATCA 카드에 직접 접속되거나, 또는 네트워크 계층 프로토콜들로부터 일부 PCI로의 IO의 전송을 위한 IO 계층 디바이스 또는 유사한 메모리 전달 기술을 통해 간접적으로 접속될 수 있다. 일부 실시예들에서, IO 계층은, IO 데이터의 대역내(inband) 처리를 위해 네트워크 계층 디바이스들 사이에서 루프백하는 IO 디바이스들을 포함한다. 대역내 처리는, IO 데이터를 처음 수신하는 네트워크 디바이스와 목적지의 네트워크 디바이스 사이의 어딘가에서 처리를 수행함으로써 이들 네트워크 디바이스들로부터 처리가 오프로드될 수 있도록, 네트워크 디바이스 이외의 다른 디바이스들에 의해 수행될 수 있는 암호화 또는 복호화와 같은 프로토콜 관련 처리이다. 일부 실시예들에서, IO 디바이스들은 프로세서 엔티티 그 자체에서 실행되는 소프트웨어보다는 하드웨어 디바이스들에서 구현되는 프로세서 오프로드 기능을 포함한다.
다시 도 2로 되돌아가면, 제1 전면 슬롯 카드(209)는 전술된 바와 같은 IO 디바이스들과 처리 디바이스들을 포함한다. 네트워크 디바이스(212)에는 각각 신호 경로들(205, 235, 221 및 213)을 통해 4개의 IO 디바이스들(204, 219, 220 및 214)이 접속된다. 제1 프로세서(202)는 신호 경로(203)를 통해 제1 IO 디바이스(204)에 접속된다. 제1 AMC 또는 μATCA 디바이스(201)는 신호 경로(236)를 통해 제2 IO 디바이스(219)에 접속된다. 제2 AMC 또는 μATCA 디바이스(217)는 네트워크 디바이스(212)에 직접 접속된다. 제2 프로세서(216)는 신호 경로(215)를 통해 제4 IO 디바이스(214)에 접속된다. IO 디바이스(220)는 링크(238)를 통해 하나 이상의 외부 물리적 포트(237)에 접속된다. 제2 전면 슬롯 카드(227) 상에는, 2개의 IO 디바이스들(225, 246)이 각각 신호 경로들(224, 230)을 통해 네트워크 디바이스(212)에 접속된다. 제1 프로세서(226)는 신호 경로(244)를 통해 제1 IO 디바이스(225)에 접속된다. 제1 AMC 또는 μATCA 디바이스(228)는 네트워크 디바이스(212)에 직접 접속된다.
도 2가 각각의 전면 슬롯 카드들 상에서 특정한 개수의 IO 디바이스들, 프로세서들 및 그외의 디바이스들을 도시하고 있지만, 이들은 단순히 예시적인 것이며, 전면 슬롯 카드들은, 전력 제약, 열적 동작 제약 및 크기 제약에 관하여 이들 디바이스들이 지원되는 한 임의 개수의 IO 디바이스, 프로세서들, 및 그외의 디바이스들을 가질 수 있다는 것을 이해해야 한다.
일부 구현들에서, 스위칭 패브릭은 스위칭 패브릭으로서 동작하도록 구성된 하나 이상의 전면 카드들이다. 일부 구현들에서, 스위칭 패브릭은, 네트워크 디바이스들을 포함하는 스위칭 카드들을 이용한 40Gb/s, 10Gb/s, 또는 1Gb/s 성형 토폴로지 네트워크이다. 일부 구현들에서, 스위칭 패브릭은 40Gb/s, 10Gb/s, 또는 1Gb/s 메시 상호접속이어서, 구형 10Gb/s 또는 1Gb/s 전면 카드들과의 역방향 호환성이 바람직할 수 있는 경우를 제외하고는, 스위칭 패브릭 카드들에 대한 필요성을 제거한다. 일부 구현들에서, 스위칭 패브릭은 PICMG(Industrial Computer Manufacturers Group) 표준과 호환된다. 예를 들어, 종래의 ATCA 명세서는 PICMG 3.x 시리즈에 의해 정의되거나, 이와 호환되거나, 또는 양자 모두에 해당된다. PICMG 3.0은 ATCA 베이스 명세서이며, PICMG 3.1은 데이터 패브릭 통신을 위한 이더넷의 사용을 특정한다.
시스템에 걸쳐 전면 슬롯과 후면 슬롯 카드들, 특히 본 출원에서 기술된 바와 같은, IO 수신 및/또는 송신 기능을 갖는 카드들 상에 위치한 네트워크 디바이스들을 상호접속함으로써 논리적인 하나의 네트워크 계층을 형성하는 것은 스위칭 패브릭을 위해 구현된 접속과는 관계없이 구현될 수 있다는 것을 이해해야 한다.
도 2에서, 다양한 전면 슬롯 및 후면 슬롯 카드들의 네트워크 디바이스들은 외부 물리적 포트들을 통해 IO 데이터를 시스템 내에 가져오는 포트들, 및 IO 계층의 IO 인터페이스 디바이스들을 이용하여 내부적으로 접속된 프로세서 엔티티들 사이에서 IO 데이터를 전달하는 포트들로 구성된 네트워크 계층을 형성한다. IO 계층은 IO 데이터를 네트워크 계층으로부터 처리 계층으로 전달하는데 이용된다. 처리 계층은, 예를 들어, 프로세서, 프로세서 메모리, 프로세서 오프로드 디바이스들 및 추가 메모리 중 하나 이상을 포함할 수 있다.
일부 실시예들에서, PCI-E 스위치들은 IO 계층 내의 IO 디바이스들과 프로세서 엔티티들을 함께 상호접속하는데 이용된다.
존 2 신호들에 정합하는 신호들과 존 3 커넥터를 이용하여 후면 슬롯 RTM 카드를 전면 슬롯 카드에 접속하는 방법은 네트워크 계층 디바이스 상호접속에 제한되는 것은 아니고, IO 계층 디바이스의 상호접속을 구현하는데 이용될 수 있다. 일부 구현들에서, 외부 포트 접속들은 네트워크 인터페이스 접속들을 이용하여 IO 계층 내로 직접 이루어진다.
일부 실시예들에서, 네트워크 계층은 네트워크 특유의 장비를 이용하여 ATCA 시스템에 대해 외부적으로 달성될 수 있다.
일부 실시예들에서, 네트워크 계층 디바이스들과 IO 계층 디바이스들은, IEEE 802.1p, 802.1bb, 802.1Qau, 802.1az와 같은 IEEE 통신 표준들을 지원하도록 구성된다. 앞서 언급된 IEEE 표준들을 이용하여, 네트워크 계층 디바이스들은 애플리케이션 클러스터링의 일부로서 낮은 레이턴시의 서비스간 트래픽을 제공하기 위한 애플리케이션/서비스 카드에 대한 IO 데이터 요건들, 파일 시스템 지원을 위한 고속 스토리지 트래픽 요건들, 및 외부 네트워크 포트들로부터의 외부 IO 데이터 트래픽 요건을 충족할 수 있다. 일부 실시예들에서, 네트워크 계층은, 애플리케이션/서비스 카드들이 원격 직접 메모리 액세스(RDMA; Remote Direct Memory Access)를 통해 낮은 레이턴시의 서비스간 트래픽을 제공하는 IO 요건을 충족할 수 있다.
본 발명의 일부 실시예들은, ATCA 시스템 내의 상이한 논리적 프로세서 엔티티들에 걸친 애플리케이션 분리의 보안 요건들을 충족하기 위해, 가상 근거리 통신망(VLAN), 가상 라우팅(VR), 가상 라우팅 및 포워딩(VRF), 네트워킹 계층 디바이스들에서의 트래픽 관리 및 정책 기반의 필터링 및 포워딩의 네트워킹 방법들의 구현을 지원한다.
ATCA 샤시 내에서, 프로세서 엔티티들에 대한 IO 포트들의 비율은 배치 시나리오별로 달라진다. 일부 배치들에서, 저속 포트들의 대규모 팬아웃이 더 적은 수의 프로세서 엔티티들을 갖는 시스템 내에 접속된다. 다른 배치들에서는, 훨씬 많은 수의 프로세서 엔티티들을 갖는 시스템 내에 적은 수의 고속 포트들이 접속된다. 접속에 의해 제한되는 많은 수의 저속 포트들과, 요구되는 처리에 의해 제한되는 적은 수의 고속 포트들의 양 극단 사이의 어딘가에 놓인 다수의 포트들과 다수의 프로세서 엔티티들을 갖는 배치들도 존재한다.
본 발명의 일부 실시예들은 시스템의 IO 성향을 프로세서 성향과 분리시키는 방식을 포함하는데, 즉 IO 포트들의 개수는 시스템에 사용되는 프로세서 엔티티들의 개수와 분리된다. 예를 들어, 후면 슬롯 RTM 카드가 대체되려고 할 때, 전면 슬롯 카드 상의 프로세서는 동작상 서비스 불능 상태로 되는데, 이것은 후면 슬롯 RTM 카드로부터의 IO 데이터 신호가 소실되었기 때문이다. 그러나, 본 발명의 일부 구현들에서, 시스템에 IO 데이터를 제공하는 외부 루트를 변경하거나 상이한 슬롯들 내의 후면 슬롯 카드들과 전면 슬롯 카드들 간에 IO 데이터 입력을 공유함으로써, 또 다른 후면 슬롯 RTM 카드를 통해 IO 트래픽이 여전히 유지될 수 있다. 그 결과 트래픽 손실이 감소할 수 있다.
이제 도 3에 도시된 흐름도를 참조하여 원격통신 시스템에서 IO 데이터를 라우팅하기 위한 방법이 설명될 것이다. 시스템은 복수의 제1 집적 회로(IC) 카드, 복수의 제2 IC 카드 및 스위칭 패브릭을 포함하는 적어도 하나의 네트워크 노드를 포함한다. 각각의 제2 IC 카드는 네트워크 노드의 각각의 슬롯 내의 대응하는 제1 IC 카드에 접속된다. 이 방법의 제1 단계(3-1)는 복수의 제1 또는 제2 IC 카드들 중 임의의 카드의 외부 포트에서 IO 데이터를 수신하는 단계를 수반한다. IO 데이터의 패킷들이 복수의 제2 IC 카드 중 임의의 카드의 외부 포트에서 수신될 때, 제2 단계는, 주어진 제2 IC 카드에 의한 패킷들의 수신시에, 그 주어진 제2 IC 카드가 적어도 부분적으로 패킷들의 목적지를 판정하기 위해 패킷들의 패킷 분류를 수행하는 단계를 수반한다. 이 방법의 제3 단계는, 제1 및 제2 IC 카드와 스위칭 패브릭 상에 존재하는 논리적 네트워크 계층을 통해 주어진 제2 IC 카드에 의해 수행된 패킷 분류에 따라 제1 또는 제2 IC 카드 목적지로 패킷들을 전달하는 단계를 수반한다.
앞서 언급한 바와 같이, 네트워크 계층은 논리적으로 하나의 엔티티로서 기능하는 서로 접속된 몇몇의 네트워킹 디바이스들로 구성된다. 도 4a, 4b, 4c, 4d, 4e, 및 4f는 상이한 양의 IO 포트와 프로세서 엔티티 기능들을 충족하기 위한 상이한 시스템 카드 구성들을 도시한다.
이하의 도 4a, 4b, 4c, 4d, 4e, 및 4f의 설명에 관하여, "IC 카드들"에 의해 점유되고 있는 "슬롯들"에 대한 참조가 다시 한번 이루어진다. 슬롯은, 전면 카드 및 후면 카드, 더 일반적으로는 제1 카드 및 제2 카드에 대한 위치를 포함한다. 도 4a 및 4b에서, 후면 카드들은 RTM 카드들이고 전면 카드들은 애플리케이션/서비스 카드(도 4a) 및 IO 커넥터 카드(도 4b)인 것으로 도시되어 있다. 일부 구현들에서, 도 4c에 도시된 바와 같이, 슬롯은 각각 전면 및 후면 슬롯 카드 위치들에서 2개의 애플리케이션/서비스 카드들을 포함할 수 있다. 도 4a, 4b, 4c, 4d, 4e, 및 4f는 제한된 개수의 전면 및 후면 슬롯 위치 카드들이 도시되어 있는 예시들이다. 도면들에 도시된 예시들과는 상이한 구성들도 본 발명의 범위 내에 있다는 것을 이해해야 한다. 도 4a, 4b, 4c, 4d, 4e, 및 4f는 본 발명의 실시예들에 의해 지원될 수 있는 슬롯 배열들의 다양한 예시들이다.
도 4a에서, 제1 슬롯은 전면 슬롯 위치에서 애플리케이션/서비스 카드(311)와 후면 슬롯 위치에서 RTM 카드(312)를 포함하는 것으로 도시되어 있다. RTM 카드(312)는, 네트워크 디바이스(308), 프로세서(270), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 포트(307), 및 하나 이상의 외부 물리적 포트(307)와 네트워크 디바이스(308) 사이에 위치한 IO 디바이스(272)를 포함한다. IO 디바이스(272)는 예를 들어 라인 구동기 인터페이스일 수 있다. RTM 카드(312)는 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다. 애플리케이션/서비스 카드(311)는 네트워크 디바이스(310)를 포함한다. RTM 카드(312)의 네트워크 디바이스(308)는 링크(309)를 통해 애플리케이션/서비스 카드(311)의 네트워크 디바이스(310)에 결합된다. 애플리케이션/서비스 카드(311)는 또한, 네트워크 디바이스(310)에 접속된 제1 IO 디바이스(315), 제1 IO 디바이스(315)에 접속된 제1 프로세서(317), 네트워크 디바이스(310)에 접속된 제2 IO 디바이스(316), 및 제2 IO 디바이스(316)에 접속된 제2 프로세서(318)를 포함한다. 일부 실시예들에서, IO 계층을 통한 네트워크 디바이스(310)와 IO 디바이스들(315, 316) 간의 데이터 전송 및 처리 계층을 통한 각각의 프로세서들 상으로의 전송은, 도 1 및 2를 참조하여 전술된 내용과 일치하는 방식으로 핸들링될 수 있다.
2개의 IO 디바이스와 2개의 프로세서의 사용은 예시적인 것이며, 2개보다 많거나 2개 보다 작은 수의 각 컴포넌트가 애플리케이션/서비스 카드에 포함될 수 있기 때문에 본 발명의 범위를 제한하고자 하는 의도는 아님을 이해해야 한다.
일부 실시예들에서, RTM 카드들(312, 313)의 네트워크 계층 디바이스들(308, 305)은 외부 포트들(307, 306)에서 수신된 IO 데이터의 분류를 수행하도록 구성된다. 이러한 분류에 기초하여, 네트워크 계층 디바이스들은, IO 데이터가 어디로 라우팅/포워딩되어야 하는지를 판정하기 위해 IO 데이터를 처리해야 하고, 그 다음 그 데이터를 적절하게 라우팅/포워딩해야 하는 전면 슬롯 카드와는 상반되게, 전면 슬롯 카드 또는 스위칭 패브릭 또는 양자 모두를 통해 원하는 목적지로의 IO 데이터의 라우팅/포워딩을 준비할 수 있다. 일부 실시예들에서, 이것은 전면 슬롯 카드에서의 처리를 감소시켜 주고, 전면 슬롯 카드에서의 IO 데이터에 의한 처리에 요구되는 시간이 적어지기 때문에 IO 데이터의 전달 시간을 개선시킨다.
스위칭 패브릭은, 2개 각각의 스위칭 패브릭 슬롯들의 전면 슬롯 위치의 2개의 스위칭 패브릭 카드들(301)과 다른 전면 및 후면 슬롯 카드들로의 접속들로서 도시되어 있다. 네트워크 디바이스(302)는 각각의 스위치 패브릭 카드(301) 상에 포함된다. 스위칭 패브릭 카드들은 또한 프로세서(276)를 포함한다. 도 4a의 예시적 도면의 네트워크 디바이스(302)는 IO 데이터를 송수신하기 위한 외부 물리적 포트(314), 및 하나 이상의 외부 물리적 포트(314)와 네트워크 디바이스(302) 사이에 위치한 IO 디바이스(277)를 가진다. IO 디바이스(277)는 예를 들어 라인 구동기 인터페이스일 수 있다. 스위칭 패브릭 카드는 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다. 애플리케이션/서비스 카드(311)의 네트워크 디바이스(310)는 링크(303)를 통해 스위칭 패브릭 카드(301)의 네트워크 디바이스(302)에 결합된다.
이 슬롯 구성의 네트워크 계층은, 2개의 네트워크 디바이스들(308 및 310)로 구성되며, 애플리케이션/서비스 카드(311)의 네트워크 디바이스(310)는, 존 3 커넥터 신호들을 이용하여 RTM 카드(312)의 네트워크 디바이스(308)를 스위칭 패브릭 카드(301)의 네트워크 디바이스(302)에 상호접속하는데 사용된다. 애플리케이션/서비스 카드(311) 상의 네트워크 디바이스(310)는 또한, 제1 및 제2 IO 디바이스들(315, 316)을 경유하여 IO 계층을 통해 네트워크 계층으로의 제1 및 제2 프로세서들(317, 318)의 상호접속을 제공한다.
네트워크 디바이스(305), 프로세서(274), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 포트(306), 하나 이상의 외부 물리적 포트(306)와 네트워크 디바이스(305) 사이에 위치한 IO 디바이스(275)를 갖는 제2 RTM 카드(313)가 2개의 스위칭 패브릭 슬롯들 중 하나의 후면 슬롯 위치를 점유하는 것으로 도 4a에 도시되어 있다. 제2 RTM 카드(313)의 네트워크 디바이스(305)는 스위칭 패브릭 카드(301)의 네트워크 디바이스(302)에 결합된다. 제2 RTM 카드(313)는, 제2 RTM 카드(313) 상의 네트워크 디바이스(305)를 존 2 신호를 통해 스위칭 패브릭 카드(301) 상의 네트워크 디바이스(302)에 상호접속함으로써, 시스템 내의 IO 포트의 개수를 확장할 수 있다.
존 3 및 존 2 커넥터들을 경유하여 하나의 논리적 네트워크 계층을 통해 IO 데이터를 라우팅하는 능력은, 전면 슬롯 카드 설계 또는 스위칭 패브릭 설계의 성향과는 별개로 시스템 내로의 상이한 세트의 외부 물리적 IO 포트 접속들을 생성하는 유연성을 제공한다.
도 4a는, 애플리케이션/서비스 카드 상의 네트워크 디바이스에 접속하는 RTM 카드 상의 네트워크 디바이스가, 애플리케이션/서비스 카드 상의 프로세서 엔티티들을 이용하지 않고 시스템 내의 임의의 다른 카드로의 접속을 RTM 카드 상의 IO 포트에게 어떻게 허용하는지를 도시하고 있다.
도 4b는 도 4a와 유사한 멀티-슬롯 배열을 도시하는데, 여기서는, 제1 슬롯은, 네트워크 디바이스(328), 프로세서(279), IO 데이터를 송신 및/또는 수신하기 위한 하나 이상의 외부 물리적 포트(327), 및 하나 이상의 외부 물리적 포트(327)와 네트워크 디바이스(328) 사이에 위치한 IO 디바이스(280)를 갖는 RTM 카드(331)를 후면 슬롯 위치에 포함하고, IO 접속 카드(332)를 전면 슬롯 위치에 포함하고 있다. IO 디바이스(280)는 예를 들어 라인 구동기 인터페이스일 수 있다. RTM은 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다.
스위칭 패브릭은, 2개 각각의 슬롯들의 전면 슬롯 위치들의 2개의 스위칭 패브릭 카드들(302)과 다양한 전면 및 후면 슬롯 카드들로의 다양한 접속들인 것으로 도시되어 있으며, 각각의 스위칭 패브릭 카드(320)는, 네트워크 디바이스(321), 프로세서(284), IO 데이터를 수신 및/또는 송신하기 위한 하나 이상의 외부 물리적 포트(322), 및 하나 이상의 외부 물리적 포트(322)와 네트워크 디바이스(321) 사이에 위치한 IO 디바이스(285)를 갖는다. IO 디바이스(285)는 예를 들어 라인 구동기 인터페이스일 수 있다. 스위칭 패브릭 카드들은 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다.
스위칭 패브릭 슬롯들 중 하나의 후면 슬롯 위치의 제2 RTM 카드(325)는, 네트워크 디바이스(324), 프로세서(282), IO 데이터를 수신 및/또는 송신하기 위한 하나 이상의 외부 물리적 포트(326), 및 하나 이상의 외부 물리적 포트(326)와 네트워크 디바이스(324) 사이에 위치한 IO 디바이스(283)를 가진다.
도 4b에 도시된 바와 같이, 존 3 신호들을 존 2 신호들과 동일하게 유지하는 것은, 존 3 및 존 2 커넥터들의 조합을 경유하여 경로들(329, 330, 333)을 통해 RTM 카드(331)의 네트워크 디바이스(328)로부터 IO 커넥터 카드(332)를 통해 각각의 스위칭 패브릭 카드(320)의 네트워크 디바이스(321)로 상호접속 신호들을 운반하기 위해, 단순화된 IO 커넥터 카드, 예를 들어, IO 데이터를 RTM으로부터 스위칭 패브릭으로 라우팅하는 것 외의 최소한의 기능을 갖는 카드를 전면 위치에서 이용하는 능력을 시스템에 제공한다. IO 커넥터 카드(332)는 IO 포트 용량이 문제이고 처리 용량을 위해 도 4a에서 사용되는 것과 같은 애플리케이션/서비스 카드의 사용이 요구되지 않는 구현들에서 사용될 수 있다. 예를 들어, 일부 실시예들에서, 2개 이상의 RTM 카드들이 논리적 또는 물리적으로 IC 커넥터 카드에 접속되어, 더 큰 IO 포트 용량을 가능하게 할 수 있다. 일부 실시예들에서, RTM 카드는, 다른 경우 전면 슬롯 애플리케이션/서비스 카드에 의해 수행되었을 수도 있었던 처리를 맡을 수 있고, 따라서 애플리케이션/서비스 카드는 처리 용량에 요구되지 않는다. 이와 같은 슬롯 구성에서, IO 커넥터 카드(332)는 필요한 전력 및 카드 관리 신호들을 RTM 카드(331)에 제공하기 위해 몇몇 능동 컴포넌트들을 이용할 수 있다.
도 4a에서와 같이, 도 4b는, 제2 RTM 카드(325) 상의 네트워크 디바이스(324)를 존 3 접속들을 통해 스위칭 패브릭 카드들(320) 중 하나 상의 네트워크 디바이스(321)에 상호접속함으로써 추가의 IO 포트 용량을 시스템에 제공하기 위해 스위칭 패브릭 슬롯들 중 적어도 하나의 후면 슬롯 위치에서 제2 RTM 카드가 어떻게 사용될 수 있는지를 또한 도시하고 있다.
도 4c는 슬롯이 2개의 애플리케이션/서비스 카드들을 포함하는, 즉 전면 슬롯 위치에 하나, 그리고 후면 슬롯 위치에 하나를 포함하는 구성을 도시하고 있다. 이와 같은 시나리오에서, 외부 IO 포트들은 전면 슬롯 카드에 접속될 수 있다. 도 4c에는 외부 포트들이 도시되어 있지 않지만, 애플리케이션/서비스 카드들은 도 2 및 5와 유사한 방식으로 접속된 외부 물리적 포트들을 가질 수 있다. 일부 실시예들에서, 만일 외부 포트들이 RTM 카드와 전면 슬롯 카드 양자 모두에 접속된다면 이용가능한 것보다 적은 팬아웃(fanout)이 존재한다. 그러나, 더 큰 대역폭 포트들을 향한 진보로 인해 이것은 문제가 되지 않을 수 있다. 후면 슬롯 카드의 전력 및 크기 제약들, 후면 슬롯 카드 상에서 이용가능한 처리 용량의 양에 관한 현재의 ATCA 표준은 다소 제한적이다. ATCA 표준에 대한 제안된 변경들은 이들 제약들을 변경하여, 전면 슬롯 카드 및 후면 슬롯 카드 양자 모두에서 유사하거나 동일한 프로세서 용량을 허용한다.
도 4c는, 제1 슬롯이 제1 및 제2 애플리케이션/서비스 카드들(349 및 350)을 포함하고, 각각의 카드는 네트워크 디바이스(353 및 351)를 각각 갖는, 도 4a 및 도 4b와 유사한 멀티-슬롯 배열을 도시한다. 각각의 애플리케이션/서비스 카드(349, 350)는, 각각의 애플리케이션/서비스 카드들(349, 350)의 네트워크 디바이스(353, 351)에 접속된 제1 및 제2 IO 디바이스들(335, 336, 355, 356)과, 제1 및 제2 IO 디바이스들(335, 336, 355, 356)에 접속된 제1 및 제2 프로세서들(337, 338, 357, 358)을 포함한다.
스위칭 패브릭은, 2개 각각의 슬롯들의 전면 슬롯 위치들의 2개의 스위칭 패브릭 카드들(341)과 전면 및 후면 슬롯 카드들 간의 다양한 접속들로서 구현되어 있는 것으로 도시되어 있으며, 각각의 스위칭 패브릭 카드(341)는, 네트워크 디바이스(342), 프로세서(286), IO 데이터를 수신 및/또는 송신하기 위한 하나 이상의 외부 물리적 포트(343), 및 하나 이상의 외부 물리적 포트(343)와 네트워크 디바이스(342) 사이에 위치한 IO 디바이스(287)를 가진다. IO 디바이스(287)는 예를 들어 라인 구동기 인터페이스일 수 있다. 스위칭 패브릭 카드들은 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다.
도 4c는 또한, RTM 카드(346) 상의 네트워크 디바이스(345)를 존 3 접속들(344)을 통해 스위칭 패브릭 카드(341) 상의 네트워크 디바이스(342)에 상호접속함으로써 추가적인 IO 포트 용량을 시스템에 제공하기 위해 RTM 카드(346)가 스위칭 패브릭 슬롯의 후면 슬롯 위치를 사용한 것을 도시하고 있다. 도 4c의 예에서의 RTM 카드(346)는 또한, 프로세서(289), IO 데이터를 수신 및/또는 송신하기 위한 하나 이상의 외부 물리적 포트(347), 및 하나 이상의 외부 물리적 포트(347)와 네트워크 디바이스(345) 사이에 위치한 IO 디바이스(290)를 포함한다. IO 디바이스(290)는 예를 들어 라인 구동기 인터페이스일 수 있다. 스위칭 패브릭 카드들은 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다.
도 4c에 도시된 바와 같이, 전면 애플리케이션/서비스 카드(349)의 네트워크 디바이스(353)는 종래의 존 2 커넥터를 이용하여 스위칭 패브릭 카드(341)에 접속된다. 존 3 커넥터는 전면 카드(349) 상의 네트워크 디바이스(353)를 이용하여 후면 애플리케이션/서비스 카드(350)의 네트워크 디바이스(351)를 네트워크 계층에 상호접속하는데 이용된다. 스위칭 패브릭 카드(341) 상의 네트워크 디바이스 및 RTM 카드(346) 상의 네트워크 디바이스(345)와 함께, 2개의 애플리케이션/서비스 카드들(349, 350) 상의 네트워크 디바이스들(353, 351)의 조합은, 상호접속된 네트워크 디바이스들의 이전 예시들에서와 같이 하나의 논리적 네트워크 계층 디바이스를 생성한다. 전면 및 후면 카드들 상의 네트워크 디바이스들(353, 351)은 또한, IO 계층 디바이스들(355, 356)의 세트를 통해 후면 카드(350) 상의 프로세서 엔티티들(357, 358)을 상호접속하는데 이용된다. 양쪽 카드들(349, 350) 상의 IO 계층 디바이스들(335, 336, 355, 356)은, 네트워크 계층과 IO 데이터를 주고 받으며, 이들을 몇몇의 형태의 메모리 전송 기술을 이용하여 프로세서 메모리에 전송하는데 이용된다.
도 4d는 메시 기반의 패브릭 설계의 구현을 도시한다. 일부 실시예들에서, 스위칭 패브릭은 ATCA 시스템 내의 모든 슬롯들을 상호접속하기 위해 백플레인 상의 상호접속들의 메시로 구성된다. 슬롯들은 상호접속되기 때문에, 아마도 구형 카드 유형들과의 역방향 호환을 제공하는 경우를 제외하고는 어떠한 패브릭 스위칭 카드들도 이용되지 않는다.
도 4d에서, 제1 슬롯은 전면 슬롯 위치에 애플리케이션/서비스 카드(360)를 포함하고, 후면 슬롯 위치에 제1 RTM 카드(365)를 포함하는 것으로 도시되어 있다. 제1 RTM 카드(365)는, 네트워크 디바이스(368), 프로세서(291), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 포트(371), 및 하나 이상의 외부 물리적 포트(371)와 네트워크 디바이스(368) 사이에 위치한 IO 디바이스(292)를 포함한다. IO 디바이스(292)는 예를 들어 라인 구동기 인터페이스일 수 있다. 스위칭 패브릭 카드들은 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다. 애플리케이션/서비스 카드(360)는 네트워크 디바이스(370)를 포함한다. RTM 카드(365)의 네트워크 디바이스(368)는 링크(363)를 통해 애플리케이션/서비스 카드(360)의 네트워크 디바이스(370)에 결합된다. 애플리케이션/서비스 카드(360)는 또한, 네트워크 디바이스(370)에 접속된 제1 IO 디바이스(373)와 제1 IO 디바이스(373)에 접속된 제1 프로세서(375)와, 네트워크 디바이스(370)에 접속된 제2 IO 디바이스(374)와, 제2 IO 디바이스(374)에 접속된 제2 프로세서(376)를 포함한다. 애플리케이션/서비스 카드 상에는 2개보다 많거나 적은 각각의 컴포넌트가 포함될 수 있기 때문에, 2개의 IO 디바이스들과 2개의 프로세서들의 이용은 예시적인 것이며, 본 발명의 범주를 제한하고자 의도한 것이 아님을 이해해야 한다.
제2 슬롯은, 네트워크 디바이스(369) 및 2개의 IO 디바이스(377, 378) 및 2개의 처리 디바이스(379, 359)를 갖는 전면 슬롯 위치의 애플리케이션/서비스 카드(362)와, 네트워크 디바이스(378), 프로세서(293), 적어도 하나 이상의 외부 물리적 포트(372) 및 하나 이상의 외부 물리적 포트(372)와 네트워크 디바이스(378) 사이에 위치한 IO 디바이스(294)를 갖는 후면 슬롯 위치의 제2 RTM 카드(375)의 배열로서 제1 슬롯과 유사한 배열을 가진다. IO 디바이스(294)는 예를 들어 라인 구동기 인터페이스일 수 있다. 스위칭 패브릭 카드들은 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다.
도 4d에서, 애플리케이션/서비스 카드(360)의 네트워크 디바이스(370)는 존 2 메시 상호접속 커넥터를 이용하여 애플리케이션/서비스 카드(362)의 네트워크 디바이스(369)와 상호접속한다. 애플리케이션/서비스 카드들(360, 362) 상의 네트워크 디바이스들(370, 369)은 또한 존 3 커넥터를 이용하여 RTM 카드들(365, 375) 상의 네트워크 디바이스들에 접속한다. 존 3 커넥터들은, 존 2 커넥터를 통해 메시 패브릭 상호접속들에 접속하는데 이용되는 신호들과 동일한 신호 포멧을 지원한다. RTM 카드들(365, 375) 상의 네트워크 디바이스들(368, 370)은 전면 카드 설계에 영향을 주지 않고 상이한 외부 포트 성향을 시스템에 제공하는데 이용된다. 애플리케이션/서비스 카드들(360, 362) 상의 네트워크 디바이스들(370, 369)은 또한, IO 계층 디바이스들(373, 374, 377, 378)을 이용하여 프로세서 엔티티들(375, 376, 379, 359)을 시스템 네트워크 계층에 상호접속하는데 이용된다. IO 계층 디바이스들(373, 374, 377, 378)은 네트워크 계층 디바이스들(364, 362)로부터 IO 데이터를 취해 몇몇의 형태의 메모리 전송 기술을 이용하여 프로세서 엔티티들(375, 376, 379, 359)의 메모리에 넣는다.
도 4e는, 도 4a의 애플리케이션/서비스 카드(311)가 도 4e에서는 데이터 스토리지용으로 구성된 카드로 대체될 수 있다는 점을 제외하고는, 도 4a와 유사한 구성을 도시한다.
도 4e에서 제1 슬롯은 전면 슬롯 위치에 데이터 스토리지 카드(380)를, 후면 슬롯 위치에 제1 RTM 카드(381)를 포함하는 것으로 도시되어 있다. RTM 카드(381)는, 네트워크 디바이스(382), 프로세서(295), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 포트(383), 및 하나 이상의 외부 물리적 포트(383)와 네트워크 디바이스(382) 사이에 위치한 IO 디바이스(296)를 포함한다. IO 디바이스(296)는 예를 들어 라인 구동기 인터페이스일 수 있다. RTM 카드는 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다. 일부 실시예들에서, RTM 카드 상의 메모리 스토리지는 SAN의 일부일 수 있다.
데이터 스토리지 카드(380)는 네트워크 디바이스(384)를 포함한다. RTM 카드(381)의 네트워크 디바이스(382)는 링크(385)를 통해 데이터 스토리지 카드(380)의 네트워크 디바이스(384)에 결합된다. 데이터 스토리지 카드(380)는 또한, 네트워크 디바이스(384)에 접속된 스토리지 어레이 제어기(386)와, 스토리지 어레이 제어기(386)에 접속된 4개의 디스크들(387)을 포함한다. 디스크(387)는 SAN의 일부일 수 있다. 4개의 디스크들은 단순히 예로서 사용된 것이며, 디스크들의 개수는 4개보다 많거나 4개보다 작을 수 있다.
시스템 내의 일부 추가의 슬롯들은 도 4a 및 4b의 스위칭 패브릭 슬롯들과 유사한 배열을 갖는 스위칭 패브릭을 가질 수 있다.
도 4e에서, 데이터 스토리지 카드(380)의 네트워크 디바이스(384)는 종래의 존 2 커넥터를 이용하여 스위칭 패브릭 카드(388) 상의 네트워크 디바이스(389)에 접속된다. 존 3 커넥터는, 데이터 스토리지 카드(380) 상의 네트워크 디바이스(384)를 이용하여, RTM 카드(381) 상의 네트워크 디바이스(382)를 네트워크 계층에 상호접속시키는데 이용된다. 데이터 스토리지 카드(380)와 RTM 카드(381) 상의 네트워크 디바이스들(384, 382)의 조합은, 스위칭 패브릭 카드(388) 상의 네트워크 디바이스(389) 및 제2 RTM 카드(391) 상의 네트워크 디바이스(390)와 함께, 상호접속된 네트워크 디바이스들의 이전 설명들에서와 같이 하나의 논리적 네트워크 계층 디바이스를 생성한다.
스위칭 패브릭 카드들(388)은 또한, 프로세서(299), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 포트(258), 및 하나 이상의 외부 물리적 포트(258)와 네트워크 디바이스(389) 사이에 위치한 IO 디바이스(257)를 포함하는 것으로 도시되어 있다. 제2 RTM 카드(391)는 또한, 프로세서(297), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 포트(259), 및 하나 이상의 외부 물리적 포트(259)와 네트워크 디바이스(390) 사이에 위치한 IO 디바이스(298)를 포함하는 것으로 도시되어 있다. IO 디바이스들(257, 298)은, 예를 들어 라인 구동기 인터페이스들일 수 있다. 스위칭 패브릭과 제2 RTM 카드들은 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다.
데이터 스토리지 카드(380) 상의 스토리지 어레이 제어기(386)는 네트워크 계층과 IO 데이터를 주고받으며, 디스크들(397) 중 적어도 하나와 IO 데이터를 주고 받는데 이용된다.
도 4f는 본 발명의 실시예들이 구현될 수 있는 추가의 구성이다. 도 4f는 애플리케이션/서비스 카드 뒤의 후면 슬롯 위치에 RTM 카드가 없다면 도 4a와 실질적으로 동일하다. 이와 같은 구성은 제어 평면 및 관리 평면 시그널링을 위해 사용될 수 있다.
도 4a 내지 4f의 일부 실시예들에서, RTM 카드, 스위칭 패브릭 카드들 및/또는 애플리케이션/서비스 카드들 상의 프로세서들은, 프로세서를 구현하는 프로세서 칩 상에 온보드 메모리를 가지거나, RTM 카드 내의 어떤 곳의 (도시되지 않은) 메모리 스토리지를 이용하거나, 양자 모두일 수 있다.
도 4a 내지 4f는 예시들이며, 본 발명을 제한하고자 하는 의도가 아님을 이해해야 한다. 특정한 구현에서 프로세서들, 메모리 스토리지, IO 디바이스들의 개수, 전면 슬롯 위치 카드들 및 후면 위치 카드들의 개수는 도시된 것들로부터 변화할 수 있으며 여전히 본 발명의 범위 내에 있다. 일부 실시예들에서, 설명된 카드들의 다양한 조합들이 특정한 시스템 내에 포함될 수 있다.
도 5는 본 발명의 실시예에 따른 ATCA 시스템 내로의 외부 IO 접속의 유연성의 예를 도시한다.
도 5에서, 제1 슬롯은 전면 슬롯 위치에 애플리케이션/서비스 카드(401)를, 후면 슬롯 위치에 제1 RTM 카드(404)를 포함하는 것으로 도시되어 있다. 제1 RTM 카드(404)는, 네트워크 디바이스(417), 프로세서(452), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 IO 포트(408), 및 하나 이상의 외부 물리적 포트(408)와 네트워크 디바이스(417) 사이에 위치한 IO 디바이스(450)를 포함한다. 제1 RTM 카드(404)는 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다. 애플리케이션/서비스 카드(401)는, 네트워크 디바이스(414), 제1 IO 디바이스(432), 제1 IO 디바이스(432)에 접속된 프로세서(434), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 IO 포트(405), 및 하나 이상의 외부 물리적 IO 포트(405)와 네트워크 디바이스(414) 사이에 위치한 제2 IO 디바이스(430)를 포함한다. 제1 RTM 카드(404)의 네트워크 디바이스(417)는 존 3 커넥터(419)를 통한 링크(409)를 경유해 애플리케이션/서비스 카드(401)의 네트워크 디바이스(414)에 결합된다.
제2 슬롯은, 전면 슬롯 위치에 스위칭 패브릭 카드(402)를, 후면 슬롯 위치에 제2 RTM 카드(403)를 포함하는 것으로 도시되어 있다. 제2 RTM 카드(403)는, 네트워크 디바이스(416), 프로세서(462), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 IO 포트(407), 및 하나 이상의 외부 물리적 포트(407)와 네트워크 디바이스(416) 사이에 위치한 IO 디바이스(460)를 포함한다. 제2 RTM 카드(403)는 또한 (도시되지 않은) 메모리 스토리지를 포함할 수 있다. 스위칭 패브릭 카드(402)는, 네트워크 디바이스(415), 제1 IO 디바이스(442), 제1 IO 디바이스(442)에 접속된 프로세서(444), IO 데이터를 송수신하기 위한 하나 이상의 외부 물리적 IO 포트(406), 및 하나 이상의 외부 물리적 IO 포트(406)와 네트워크 디바이스(415) 사이에 위치한 제2 IO 디바이스(440)를 포함한다. 제2 RTM 카드(403)의 네트워크 디바이스(416)는 존 3 커넥터(421)를 통한 링크(413)를 경유해 스위칭 패브릭 카드(402)의 네트워크 디바이스(415)에 결합된다.
애플리케이션/서비스 카드(401)의 네트워크 디바이스(414)는, 존 2 커넥터(420)를 통한 링크(410)를 경유해 스위칭 패브릭(422)에 접속된다. 스위칭 패브릭 카드(402)의 네트워크 디바이스(415)는 존 2 커넥터(420)를 통한 링크(412)를 경유해 스위칭 패브릭(422)에 접속된다. 샤시 내의 다른 슬롯들로의 추가적인 접속들은 일반적으로 411로 표시된 링크를 통해 발생할 수 있다.
상호접속된 네트워크 계층 디바이스들(417, 414, 415, 416)은, 하나의 논리적 네트워크 계층을 형성하기 위해 스위칭 패브릭(422)에 접속되기 때문에, 도 4의 임의 카드 또는 도시되지 않았지만 샤시 내에 포함된 임의 카드 상의 임의 포트는 IO를 임의의 다른 카드 상의 임의의 다른 포트로 스위칭, 라우팅 또는 포워딩할 수 있다. 상이한 외부 물리적 IO 포트 구성들을 갖는 카드 설계들은 특별한 배치 특유의 제어 평면 또는 관리 평면 소프트웨어를 요구하지 않고도 배치 요건들을 충족할 수 있다. 일부 실시예들에서, 관리 시스템의 사용자 인터페이스 및 프로그램적 제어 평면 인터페이스에서의 하나의 전역적 슬롯 및 포트 표기법은 외부 IO 포트들을 명시하기 위해 사용될 수 있다.
도 5에서, 스위칭 패브릭 카드(402) 상의 하나 이상의 외부 물리적 IO 포트(406)는 스위칭 패브릭 카드(402)의 네트워크 계층 디바이스(415)에 직접 접속된다. 하나 이상의 외부 물리적 IO 포트(406)는 네트워크 계층을 이용하여 시스템 내의 모든 다른 카드들로의 접속을 제공한다. 스위칭 패브릭 카드 슬롯들은 또한, RTM 카드, 예를 들어 제2 RTM 카드(403)로의 존 3 접속들을 제공한다. 도 5에서, 스위칭 패브릭 카드 슬롯의 제2 RTM 카드(403) 상의 하나 이상의 외부 물리적 IO 포트(407)는 제2 RTM 카드(403)의 네트워크 계층 디바이스(416)에 접속된다. 이 네트워크 디바이스는, 스위칭 패브릭 카드(402)의 네트워크 계층 디바이스(415) 내로의 존 3 커넥터 신호들을 이용하여 네트워크 계층의 나머지와 상호접속한다.
제1 및 제2 RTM 카드들(404, 403)의 하나 이상의 외부 물리적 IO 포트들은, 후면 슬롯 접속들을 포함하는 이들 배치 시나리오들에 대하여 시스템으로의 후면 슬롯 물리적 포트 액세스를 제공한다. 스위칭 패브릭 카드(402) 상의 하나 이상의 외부 물리적 IO 포트들은, 전면 슬롯 접속들을 포함하는 그 배치 시나리오들에 대한 전면 슬롯 액세스 포트들이다. 양자 모두의 경우들에서, 패브릭 스위칭 슬롯들에 접속된 외부 물리적 IO 포트들은 네트워크 계층을 이용하여 시스템 내의 모든 카드들로의 접속들을 제공한다.
일부 배치 시나리오들의 경우, 하나의 스위칭 패브릭 상호접속을 이용하여 스위칭 패브릭 카드의 외부 포트로부터 애플리케이션/서비스 카드로 및 그 역으로 적어도 IO 데이터를 포워딩하는 능력을 위해, 비-스위칭 패브릭 슬롯들 상의 다른 외부 IO 포트 접속들에 비해 스위칭 패브릭 카드 기반의 IO 접속들이 선호된다.
IO 데이터가, 비스위칭 패브릭 기반의 카드 슬롯의 후면 카드 상의 외부 물리적 포트 또는 전면 카드 상의 외부 물리적 포트에 들어가는 경우에, 그 IO 데이터는 패브릭 스위칭 카드의 네트워크 계층 디바이스를 통해 또 다른 슬롯 상의 애플리케이션/서비스 카드에 포워딩된 다음 동일한 IO 포트에 다시 돌아올 수 있어서, 스위칭 패브릭 내의 스위칭 패브릭 상호접속 링크들 중 2개를 소비한다.
일부 실시예들에서, 비-패브릭 RTM 포트 접속들에 대한 장점은, 더 많은 슬롯들의 증가된 면판 면적(faceplate real estate)으로부터의 다수의 외부 포트 IO 접속들을 지원하는 능력이다.
도 5의 일부 실시예들에서, RTM 카드들, 스위칭 패브릭 카드들 및/또는 애플리케이션/서비스 카드들 상의 프로세서들은, 그 프로세서를 구현하는 프로세서 칩 상에서 온보드 메모리를 가지거나, RTM 카드 내의 어떤 곳의 (도시되지 않은) 메모리 스토리지를 이용하거나, 양자 모두일 수 있다.
도 4a 내지 4f와 같이, 도 5는, 구체적으로, 후면 슬롯 위치의 RTM 카드들과 전면 슬롯 위치의 스위칭 패브릭 카드들 및 애플리케이션/서비스 카드들을 참조하고 있지만, 더 일반적으로, 카드들은 전면 카드들 및 후면 카드들, 또는 제1 카드들 및 제2 카드들로 지칭될 수 있다.
도 6은, 시스템 내외에서의 IO 데이터 처리에 대해 전술된 바와 같이, 3개의 계층들, 즉, 네트워크 계층(503), IO 계층(502) 및 처리 계층(501) 각각에서 지원되는 프로세스들을 도시하는 개략도이다.
네트워킹 계층(503)은, 계층2 링크 어드레스 분리 및 계층2 포워딩에 대한 VLAN(Virtual Local Area Network) 프로세스들(513)을 지원할 수 있다. 네트워크 계층(503)은, 계층3 네트워크 어드레스 분리 및 라우팅 지원에 대한 VR(Virtual Router) 프로세스들(514)을 지원한다. VR 프로세스들은 또한, 시스템들에 걸쳐 네트워크들의 가상화를 제공하기 위해 VPN 프로세스들(519)과 연계하여 사용된다. 네트워크 계층(503)은 애플리케이션 특유의 스티어링 규칙들에 대하여 정책 기반의 스티어링 프로세스들(515)을 지원한다. 네트워크 계층(503)은 트래픽 관리를 위한 트래픽 관리 프로세스들(517)을 지원한다. 정적인 방화벽 방법들 및 DOS(서비스 거부) 방어를 제공하기 위하여 보안 프로세스들(516)이 네트워크에 제공된다. IO 계층(502)과 처리 계층(501) 양자 모두에서 추가적인 상태보전형 방화벽(stateful firewall) 프로세스 또는 고정형 방화벽(stateless firewall) 프로세스, 또는 양자 모두가 채용된다. 상태보전형 방화벽은, 동적 상태를 계속 추적하고 적절하게 응답함으로써 향상된 제어와 개선된 보안을 제공한다. 예를 들어, 주어진 상태에서 접속을 계속 추적하는 것 및 그 상태에 관련되지 않은 모든 패킷들을 보안 향상으로서 폐기하는 것이다. 방화벽 방법들의 분할은 규칙 정교화 및 규칙들의 범위 문제이다.
IO 계층(502)은 단일의 Root IO 가상화(SR-IOV) 프로세스들(507)을 이용하여 가상화된 처리 환경 내로의 계층 인터페이스 기능들의 처리를 지원한다. IO 계층(502)은 처리 기반의 스티어링 프로세스들(506)을 지원한다. IO 계층(502)은 또한, 그렇지 않은 경우 수행을 위해 귀중한 프로세서 계층 자원들을 소비했을 수 있는 처리 계층 오프로드 기능을 지원한다. IO 계층에서, 오프로드 기능은, FCOE(Fiber Channel over Ethernet)(508), SOE(518), 및 스토리지 액세스를 위한 iSCSI(internet Small Computer System Interface)(509) 프로토콜 지원, 오프로드 암호화/복호화 방법들을 위한 IPSEC/SSL(Internet Protocol Security/Secure Socket Layer)(511) 및 TCP/IP(Transmission Control Protocol/Internet Protocol) 오프로드를 위한 TOE(510)를 포함한다. IO 계층(502)은 또한, IO 계층(502)에서 동작하는 특정한 IO 디바이스에 속하는 처리 계층 내의 프로세서 엔티티 상에서 실행되는 애플리케이션들에 더욱 특유한 방화벽 프로세스들(512)을 지원한다.
처리 계층(501)은, 시스템의 동작을 위해 애플리케이션들 또는 서비스들, 또는 양자 모두 (504)가 실행되는 계층이다. 일부 시나리오들에서, 이들 애플리케이션들은, 애플리케이션 요청들에 대한 응답들이 그 요청의 발원지로 되돌아가는 "도로끝(end of the road)" 애플리케이션들이다. 그외의 경우, 처리 계층(501)의 서비스들은 스토리지, 클러스터링, 또는 IO에 대한 대역내 처리 집약적 네트워킹 서비스들이다. 대역내 처리 집약적 네트워크 서비스들은 시스템을 통해 라우팅되는 패킷들에 대한 검사 및 집약적 처리를 수행하는 수단을 포함한다. 한 예가 패킷들의 암호화로서, 여기서, 패킷의 검사가 수행되고 처리가 수행되어 원래의 패킷과는 상당히 상이한 코딩을 생성한다. 어느 시나리오에서든, 처리 계층(501)은 특정한 처리 디바이스 내에서 실행중인 애플리케이션들 및/또는 서비스들(504)에 특유한 상태보존형 방화벽 및 보안 프로세스들(505)을 지원한다.
ATCA 시스템에서, 시스템의 IO 전달은 상이한 레이턴시 및 대역폭 요건들을 갖는 몇몇의 유형의 상이한 트래픽을 포함한다. ATCA 시스템의 가상화 결과 상이한 유형의 통신이 사용되고 시스템 내에서 프로세서 엔티티들이 분리된다. 이러한 분리는, 네트워킹 어드레싱, 네트워크 토폴로지, 및 가상 도메인들간의 보안을 포함한다. 일부 실시예들에서, 본 명세서에서 기술된 논리적 네트워킹 계층의 사용은, 임의의 개수의 외부 물리적 IO 포트들로부터 ATCA 샤시 내에서의 IO 데이터 전달을 가능하게 하고 프로세서 엔티티들과 이들 상에서 실행되는 애플리케이션들 및 서비스들의 임의의 개수의 가상화된 도메인들을 가속화한다.
전술된 교시들에 비추어 본 발명의 많은 수정과 변형이 가능하다. 따라서, 첨부된 특허청구범위의 범주 내에서, 본 발명은, 본 명세서에서 구체적으로 설명된 것과는 다른 방식으로 실시될 수 있다는 것을 이해해야 한다.

Claims (20)

  1. 원격통신 시스템에서 입력/출력(IO) 데이터를 라우팅하기 위한 방법으로서, 상기 시스템은, 복수의 제1 집적 회로(IC) 카드, 복수의 제2 IC 카드, 및 스위칭 패브릭을 포함하는 네트워크 노드를 포함하고, 각각의 제2 IC 카드는 상기 네트워크 노드의 각각의 슬롯 내의 대응하는 제1 IC 카드에 접속되고, 상기 방법은,
    상기 복수의 제1 IC 카드 또는 제2 IC 카드 중 임의의 카드의 외부 포트에서 상기 IO 데이터를 수신하는 단계;
    상기 IO 데이터의 패킷들이 상기 복수의 제2 IC 카드 중 임의의 카드의 외부 포트에서 수신될 때:
    주어진 제2 IC 카드에 의한 패킷들의 수신시에, 상기 주어진 제2 IC 카드가, 적어도 부분적으로 상기 패킷들의 목적지를 판정하기 위해 상기 패킷들의 패킷 분류를 수행하는 단계;
    상기 제1 IC 카드 및 상기 제2 IC 카드 및 상기 스위칭 패브릭 상에 존재하는 논리적 네트워크 계층을 통해 상기 주어진 제2 IC 카드에 의해 수행된 상기 패킷 분류에 따라 제1 IC 카드 또는 제2 IC 카드 목적지에 상기 패킷들을 전달하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 IC 카드 또는 상기 제2 IC 카드 또는 상기 스위칭 패브릭 중 임의의 하나 이상에서:
    상기 논리적 네트워크 계층에서 상기 패킷들을 수신하는 단계; 및
    처리를 위해 IO 계층에 상기 패킷들을 오프로딩(offloading)하거나 상기 IO 계층을 통한 처리를 위해 프로세싱 계층에 상기 패킷들을 오프로딩하는 단계
    를 더 포함하는 방법.
  3. 제2항에 있어서,
    처리를 위해 상기 IO 계층에 상기 패킷들을 오프로딩하는 단계는,
    네트워킹 계층 가상 근거리 통신망(VLAN; Virtual Local Area Networking), 가상 라우팅(VR; Virtual Routing) 및 정책 기반의 포워딩 방법들 중 하나 이상을 이용하여 분리된 네트워크 어드레싱 및 보호된 트래픽 유형들을 갖는 가상화된 동작 환경 지원을 가능하게 하기 위해 상기 패킷들을 상기 IO 계층에 오프로딩하는 단계; 및
    애플리케이션 서비스들 간의 클러스터 통신들을 위한 물리적 상호접속 자원들의 단일화, 애플리케이션과 스토리지 디바이스들 간의 스토리지 트래픽, 및 상기 네트워크 계층의 이용을 통한 애플리케이션 서비스들과 외부 포트들 간의 IO 트래픽을 가능하게 하기 위해 상기 패킷들을 IO 계층에 오프로딩하는 단계
    중 적어도 하나를 포함하는 방법.
  4. 제3항에 있어서,
    상기 논리적 네트워킹 계층을 통해 상기 네트워크 노드 내의 적어도 하나의 주변 디바이스에 액세스하는 단계를 더 포함하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 논리적 네트워크 계층을 통해 제1 IC 카드 또는 제2 IC 카드 목적지에 상기 패킷들을 전달하는 단계는,
    스위칭 패브릭 카드로서 구성된 상기 복수의 제1 IC 카드 중 적어도 하나를 통해 상기 패킷들을 전달하는 단계; 및
    상기 복수의 제1 IC 카드 중 2개 이상을 서로 접속하는 메시 상호접속(mesh interconnect)을 통해 상기 패킷들을 전달하는 단계
    중 적어도 하나를 포함하는 방법.
  6. 각각의 슬롯이 전면 슬롯 위치와 후면 슬롯 위치를 포함하는 복수의 슬롯을 갖는 네트워크 노드의 후면 슬롯 위치에서 사용하기 위한 집적 회로(IC) 카드로서,
    IO 데이터를 수신하기 위한 적어도 하나의 외부 포트;
    상기 네트워크 노드의 스위칭 패브릭 또는 대응하는 전면 슬롯 위치 카드에 접속하기 위한 적어도 하나의 내부 포트;
    적어도 부분적으로 상기 패킷들의 목적지를 판정하기 위해 상기 IO 데이터의 패킷들의 패킷 분류를 수행하도록 구성된 네트워크 디바이스 - 상기 네트워크 디바이스는, 논리적 네트워크 계층을 통해 상기 네트워크 디바이스에 의해 수행된 분류에 따라 상기 IO 데이터의 상기 패킷들을 상이한 전면 슬롯 위치 카드 또는 후면 슬롯 위치 카드 목적지에 전달하기 위해 네트워크 디바이스들이 집합적으로 논리적 네트워크 계층을 형성하도록, 전면 슬롯 카드들 및 스위칭 패브릭의 네트워크 디바이스들과 통신하도록 구성됨 -
    를 포함하는 IC 카드.
  7. 제6항에 있어서,
    처리를 위해 상기 IO 데이터의 패킷들을 오프로딩하도록 구성된 적어도 하나의 IO 디바이스를 더 포함하는 IC 카드.
  8. 제6항 또는 제7항에 있어서,
    상기 IO 디바이스는,
    암호화; 복호화; 캡슐화(encapsulation); 캡슐해제(decapsulation); 딥 패킷 검사(deep packet inspection); 전송 제어 프로토콜(TCP); FCOE(Fiber Channel over Ethernet) 처리 및 iSCSI(internet Small Computer System Interface) 처리 중 적어도 하나를 수행하도록 구성된, IC 카드.
  9. 원격통신 시스템에서 입력/출력(IO) 데이터를 라우팅하기 위한 장치로서,
    복수의 제1 집적 회로(IC) 카드;
    복수의 제2 IC 카드; 및
    스위칭 패브릭
    을 포함하고,
    각각의 제2 IC 카드는 상기 장치의 슬롯 내의 제1 IC 카드에 접속되고,
    상기 복수의 제2 IC 카드 중 적어도 하나는, 외부 포트에서 IO 데이터를 수신하도록 구성되고,
    상기 IO 데이터의 패킷들의 수신시, 상기 적어도 하나의 제2 IC 카드는 적어도 부분적으로 상기 패킷들의 목적지를 판정하기 위해 상기 패킷들의 패킷 분류를 수행하고,
    상기 제1 IC 카드 및 상기 제2 IC 카드 및 상기 스위칭 패브릭 상에 존재하는 논리적 네트워크 계층을 통해 상기 패킷 분류에 따라 제1 IC 카드 또는 제2 IC 카드 목적지에 상기 패킷들을 전달하는 장치.
  10. 제9항에 있어서,
    상기 제1 IC 카드 또는 상기 제2 IC 카드 또는 상기 스위칭 패브릭 중 하나 이상은,
    상기 논리적 네트워크 계층에서 상기 패킷들을 수신하고,
    처리를 위해 IO 계층에 상기 패킷들을 오프로딩하거나, 상기 IO 계층을 통한 처리를 위해 프로세싱 계층에 상기 패킷을 오프로딩하도록 구성된 장치.
  11. 제9항 또는 제10항에 있어서,
    상기 복수의 제2 IC 카드 중 적어도 하나와 상기 복수의 제1 IC 카드 중 적어도 하나는, 상기 논리적 네트워크 계층에서 상기 패킷들의 전달을 가능하게 하는 네트워크 디바이스를 갖는 장치.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 스위칭 패브릭은,
    스위칭 패브릭 카드로서 구성된 상기 복수의 제1 IC 카드 중 적어도 하나; 및
    상기 복수의 제1 IC 카드 중 2개 이상을 서로 접속하는 메시 상호접속
    중 적어도 하나로 구성된 장치.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 네트워크 노드는, 상기 복수의 제1 IC 카드와 상기 복수의 제2 IC 카드를 수용하도록 구성된 복수의 슬롯을 포함하는 ATCA(Advanced Telecommunications Computing Architecture) 샤시인 장치.
  14. 제13항에 있어서,
    상기 복수의 제2 IC 카드 중 적어도 하나는 RTM(Rear Transition Module) 카드인 장치.
  15. 제13항에 있어서,
    상기 복수의 제1 IC 카드 중 적어도 하나는,
    애플리케이션/서비스 카드;
    IO 커넥터 카드; 및
    데이터 스토리지 카드
    중 하나인 장치.
  16. 제9항 내지 제15항 중 어느 한 항에 있어서,
    동일한 슬롯 내의 제2 IC 카드 및 제1 IC 카드는 동일한 카드 유형이고, 그외의 제1 IC 카드 및 제2 IC 카드에 패킷들을 전달하기 위해 상기 논리적 네트워크 계층을 이용하는 장치.
  17. 제9항 내지 제16항 중 어느 한 항에 있어서,
    상기 복수의 제1 IC 카드 및 상기 복수의 제2 IC 카드 중 적어도 하나는, 상기 IO 계층에서 동작하도록 구성된 적어도 하나의 오프로드 디바이스를 포함하는 장치.
  18. 제17항에 있어서,
    상기 적어도 하나의 오프로드 디바이스는,
    암호화; 복호화; 캡슐화; 캡슐해제; 딥 패킷 검사; 전송 제어 프로토콜(TCP); FCOE(Fiber Channel over Ethernet) 처리 및 iSCSI(internet Small Computer System Interface) 처리 중 적어도 하나를 수행하도록 구성된 장치.
  19. 제9항 내지 제18항 중 어느 한 항에 있어서,
    상기 네트워크 디바이스들은 IEEE 802.1p, IEEE 802.1Qua, IEEE 802.az, IEEE 802.1bb, 및 PCI-E 중 하나 이상과 호환되는 장치.
  20. 제9항 내지 제19항 중 어느 한 항에 있어서,
    상기 복수의 제2 IC 카드의 서브셋은, 상기 장치 내의 임의의 그외의 제1 IC 카드 또는 제2 IC 카드 상의 내부 또는 외부의, 임의의 IO 포트를 모니터링하고 디버그하도록 구성된 장치.
KR1020117024314A 2009-03-18 2010-03-18 입력/출력 데이터 전달용의 논리적 네트워크 계층을 제공하기 위한 방법 및 시스템 KR20120004993A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16110109P 2009-03-18 2009-03-18
US61/161,101 2009-03-18

Publications (1)

Publication Number Publication Date
KR20120004993A true KR20120004993A (ko) 2012-01-13

Family

ID=42739079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024314A KR20120004993A (ko) 2009-03-18 2010-03-18 입력/출력 데이터 전달용의 논리적 네트워크 계층을 제공하기 위한 방법 및 시스템

Country Status (9)

Country Link
US (2) US8842677B2 (ko)
EP (1) EP2409461A4 (ko)
JP (1) JP5529251B2 (ko)
KR (1) KR20120004993A (ko)
CN (1) CN102356600A (ko)
BR (1) BRPI1009877A2 (ko)
CA (1) CA2755792A1 (ko)
RU (1) RU2543558C2 (ko)
WO (1) WO2010105350A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357148B1 (ko) * 2012-09-06 2014-02-05 국방과학연구소 모듈형 저장장치 및 이를 적용한 다기능 콘솔시스템

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609750A (zh) * 2012-02-15 2012-07-25 东信和平智能卡股份有限公司 一种配有输入和输出设备的智能卡
JP5569984B2 (ja) * 2012-02-08 2014-08-13 Ｎｅｃエンジニアリング株式会社 ネットワーク障害対処方法、ネットワーク及びホスト
US9648133B2 (en) * 2012-03-12 2017-05-09 Telefonaktiebolaget L M Ericsson Optimizing traffic load in a communications network
US8825910B2 (en) * 2012-04-06 2014-09-02 International Business Machines Corporation Pass-through converged network adaptor (CNA) using existing ethernet switching device
CN102710423A (zh) * 2012-05-14 2012-10-03 中兴通讯股份有限公司 一种atca背板
US8964554B2 (en) * 2012-06-07 2015-02-24 Broadcom Corporation Tunnel acceleration for wireless access points
CN108196988B (zh) * 2017-11-28 2021-02-12 北京中天星控科技开发有限公司 一种航天测试设备板卡自动识别方法
CN110740197B (zh) * 2018-07-20 2021-03-12 大唐移动通信设备有限公司 一种核心网设备、核心网系统、通信方法
RU2714219C1 (ru) 2018-09-14 2020-02-13 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для планирования передачи операций ввода/вывода
RU2718215C2 (ru) 2018-09-14 2020-03-31 Общество С Ограниченной Ответственностью "Яндекс" Система обработки данных и способ обнаружения затора в системе обработки данных
RU2731321C2 (ru) 2018-09-14 2020-09-01 Общество С Ограниченной Ответственностью "Яндекс" Способ определения потенциальной неисправности запоминающего устройства
RU2714602C1 (ru) 2018-10-09 2020-02-18 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для обработки данных
RU2721235C2 (ru) * 2018-10-09 2020-05-18 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для маршрутизации и выполнения транзакций
RU2711348C1 (ru) 2018-10-15 2020-01-16 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для обработки запросов в распределенной базе данных
RU2714373C1 (ru) 2018-12-13 2020-02-14 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для планирования выполнения операций ввода/вывода
RU2749649C2 (ru) 2018-12-21 2021-06-16 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для планирования обработки операций ввода/вывода
RU2720951C1 (ru) 2018-12-29 2020-05-15 Общество С Ограниченной Ответственностью "Яндекс" Способ и распределенная компьютерная система для обработки данных
RU2746042C1 (ru) 2019-02-06 2021-04-06 Общество С Ограниченной Ответственностью "Яндекс" Способ и система для передачи сообщения

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030204574A1 (en) * 2001-03-30 2003-10-30 Oleg Kupershmidt System and method for configuring network access devices
US20030035371A1 (en) 2001-07-31 2003-02-20 Coke Reed Means and apparatus for a scaleable congestion free switching system with intelligent control
US7218639B2 (en) * 2001-11-01 2007-05-15 The Furukawa Electric Co., Ltd. Network system, transmission method, and computer program
US7246245B2 (en) * 2002-01-10 2007-07-17 Broadcom Corporation System on a chip for network storage devices
US7362763B2 (en) * 2003-09-04 2008-04-22 Samsung Electronics Co., Ltd. Apparatus and method for classifying traffic in a distributed architecture router
KR100591107B1 (ko) * 2004-02-02 2006-06-19 삼성전자주식회사 분산 구조 라우터의 라우팅 처리 방법 및 그 장치
US7083422B2 (en) * 2004-04-13 2006-08-01 Intel Corporation Switching system
US8213421B2 (en) 2004-05-03 2012-07-03 Alcatel Lucent Methods and systems for efficient multicast across a mesh backplane
US20060114923A1 (en) * 2004-11-29 2006-06-01 Overgaard Mark D Disaggregated star platform management bus architecture system
US20070008970A1 (en) * 2005-06-28 2007-01-11 Utstarcom, Inc. Packet data router apparatus and method
US7508764B2 (en) * 2005-09-12 2009-03-24 Zeugma Systems Inc. Packet flow bifurcation and analysis
US8165111B2 (en) 2006-07-25 2012-04-24 PSIMAST, Inc Telecommunication and computing platforms with serial packet switched integrated memory access technology
US8050559B2 (en) 2006-08-21 2011-11-01 Juniper Networks, Inc. Multi-chassis router with multiplexed optical interconnects
CN100596239C (zh) 2006-09-19 2010-03-24 华为技术有限公司 电路板组件
US7792109B2 (en) * 2007-05-11 2010-09-07 The Boeing Company Redundant routing of data in a network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357148B1 (ko) * 2012-09-06 2014-02-05 국방과학연구소 모듈형 저장장치 및 이를 적용한 다기능 콘솔시스템

Also Published As

Publication number Publication date
CN102356600A (zh) 2012-02-15
RU2543558C2 (ru) 2015-03-10
EP2409461A1 (en) 2012-01-25
US20140369346A1 (en) 2014-12-18
RU2011140978A (ru) 2013-05-20
BRPI1009877A2 (pt) 2019-04-16
CA2755792A1 (en) 2010-09-23
US20120002668A1 (en) 2012-01-05
US8842677B2 (en) 2014-09-23
EP2409461A4 (en) 2013-02-27
JP2012521103A (ja) 2012-09-10
JP5529251B2 (ja) 2014-06-25
WO2010105350A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
KR20120004993A (ko) 입력/출력 데이터 전달용의 논리적 네트워크 계층을 제공하기 위한 방법 및 시스템
US7218640B2 (en) Multi-port high-speed serial fabric interconnect chip in a meshed configuration
US8964733B1 (en) Control plane architecture for switch fabrics
EP2466825B1 (en) Methods and apparatus related to a switch fabric system having a multi-hop distributed control plane and a single-hop data plane
CN104823409B (zh) 用于创建虚拟网络的方法、系统、介质和装置
EP0889624B1 (en) Trunking ethernet-compatible networks
US9246743B2 (en) End-to end fibre channel over ethernet
US8903942B2 (en) Methods and apparatus for forwarding-state transport in a distributed control plane
US7286544B2 (en) Virtualized multiport switch
US9148369B2 (en) Packet routing with analysis assist for embedded applications sharing a single network interface over multiple virtual networks
US7436775B2 (en) Software configurable cluster-based router using stock personal computers as cluster nodes
US20110044344A1 (en) A method for interfacing a fibre channel network with an ethernet based network
US9531622B1 (en) Methods and apparatus for control protocol validation of a switch fabric system
US9077659B2 (en) Packet routing for embedded applications sharing a single network interface over multiple virtual networks
US9596137B1 (en) Methods and apparatus for configuration binding in a distributed switch
US9391796B1 (en) Methods and apparatus for using border gateway protocol (BGP) for converged fibre channel (FC) control plane
US9432212B2 (en) Data switching system
US8953605B1 (en) Methods and apparatus for a handshake protocol in a LAG-based multipath switch fabric for multipath OAM
US8135012B2 (en) Redundant routing of data in a network
EP3253014B1 (en) Supplemental connection fabric for chassis-based network device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid