KR20110121462A - 컨택홀 패턴의 임계치수(ｃｄ) 보정방법 - Google Patents

컨택홀 패턴의 임계치수(ｃｄ) 보정방법 Download PDF

Info

Publication number
KR20110121462A
KR20110121462A KR1020100041062A KR20100041062A KR20110121462A KR 20110121462 A KR20110121462 A KR 20110121462A KR 1020100041062 A KR1020100041062 A KR 1020100041062A KR 20100041062 A KR20100041062 A KR 20100041062A KR 20110121462 A KR20110121462 A KR 20110121462A
Authority
KR
South Korea
Prior art keywords
pattern
contact hole
hole pattern
correcting
wafer
Prior art date
Application number
KR1020100041062A
Other languages
English (en)
Inventor
이태형
유균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100041062A priority Critical patent/KR20110121462A/ko
Publication of KR20110121462A publication Critical patent/KR20110121462A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

듀티 CD로 분석이 어려운 랜덤 컨택홀 패턴의 CD 에러를 효과적으로 보정할 수 있도록 하는 방법을 제공한다. 본 발명에 따른 컨택홀 패턴의 임계치수(CD) 보정방법은, 컨택홀 패턴의 원본 레이아웃(original layout)을 설계하는 단계와, 레이아웃을 웨이퍼 상으로 패턴 전사하는 단계와, 웨이퍼 상으로 전사된 컨택홀 패턴의 CD를 측정하여 플로팅하는 단계와, 보정이 필요한 영역의 컨택홀을 선택하는 단계와, 측정 홀 주변의 GDS(Graphic Data System) 이미지 클립을 작성하는 단계와, 작성된 클립을 비교, 매칭하여 유사한 형태의 홀끼리 그룹핑하는 단계, 및 분류된 그룹별로 CD 에러를 보정하는 단계를 포함한다.

Description

컨택홀 패턴의 임계치수(ＣＤ) 보정방법{Method for correcting critical dimension of contact hole pattern}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 랜덤 컨택홀 패턴으의 임계치수(CD)를 효과적으로 보정할 수 있는 방법에 관한 것이다.
일반적으로 리소그라피 공정(lithography process)은 웨이퍼 상에 포토레지스트를 도포한 후 노광 및 현상을 수행하는 공정으로서, 마스크를 필요로 하는 식각 공정이나 이온주입 공정 이전에 수행된다. 반도체 소자가 고집적화됨에 따라 회로를 구성하는 패턴의 크기 및 간격(pitch)이 점점 감소하고 있기 때문에, 가공 공정 중 리소그라피 공정 기술은 마스크 설계를 정교하게 해줌으로써 마스크를 통해 나오는 빛의 양을 적절히 조절하고, 새로운 감광제의 개발, 고구경(high numerical aperture) 렌즈를 사용하는 스캐너(scanner)의 개발, 변형된 마스크를 개발하는 등의 노력에 의해 반도체 소자 제조장치가 가지고 있는 기술적인 한계를 극복하고 있다.
현재 범용으로 이용되고 있는 UV 레이저는 248nm의 파장을 갖는 KrF 광원을 이용하고 있지만, 193nm의 파장을 갖는 ArF 및 157nm의 파장을 갖는 F2 레이저를 포함하여 더 짧은 파장인 EUV로 광원이 진화되고 있다. 그러나, 반도체 소자의 집적도가 증가함에 따라 마스크에 형성된 패턴의 크기가 광원의 파장에 근접하게 되었고, 그 결과 리소그라피 기술에서 빛의 회절 및 간섭에 의한 영향이 증가하고 있다. 노광 장치의 광학계가 저대역 필터(low pass filter)로 작용하기 때문에, 웨이퍼에 형성되는 패턴은 마스크 패턴에 정의된 패턴에서 왜곡된 형태로 나타난다. 특히, 패턴의 모서리 부분은 라운드 모양으로 왜곡된 상이 형성되는 광 근접 효과(Optical Proximity Effect; OPE)가 발생한다. 이러한 광 근접 효과를 극복하기 위한 기술로서 마스크 패턴의 모양을 고의적으로 변형하여 패턴 왜곡을 보정하는 광 근접 보정(Optical Proximity Correction; 이하 OPC라 함)을 사용한다.
한편, 포토레지스트 패턴이나 실제 회로 패턴과 같은 웨이퍼 패턴이 형성된 후, 설계된 목표 레이아웃 상의 패턴 형상에 웨이퍼 패턴의 형상이 부합되는 지의 여부나 부합되는 정도를 계측하는 과정이 수행된다. 이러한 웨이퍼 패턴 계측 과정은 설계된 목표 패턴 레이아웃을 검증하고, 검증 결과를 설계 레이아웃에 반영하여 보다 정확한 패턴 레이아웃 설계를 도모하기 위해서 수행되고 있다. 웨이퍼 상에 집적된 반도체 소자의 특성은, 설계된 목표 패턴이 보다 정밀하게 실제 웨이퍼 패턴으로 구현될 때 보다 우수하게 구현될 수 있다. 웨이퍼 패턴 계측 데이터의 양이 보다 많이 확보될수록, 확보된 데이터들이 실제 웨이퍼 패턴들을 보다 정확하게 대변할 수 있다. 이에 따라, 설계된 패턴 레이아웃을 보다 정밀하게 검증하기 위해서, 보다 많은 양의 웨이퍼 패턴 계측 데이터(data)가 요구되고 있다.
이러한 웨이퍼 패턴 계측 과정은, 목표 패턴 레이아웃의 특정 위치에서 해당되는 패턴, 예컨대 트랜지스터의 게이트(gate) 패턴 레이아웃에 대한 설계 상의 규칙 또는 듀티(duty) 데이터를 전체 레이아웃 데이터로부터 추출하는 과정을 포함하여 수행되고 있다. 이때, 게이트 패턴은 라인 및 스페이스 형태로 반복되므로, 해당 게이트 패턴에 대한 듀티 데이터는 라인 및 스페이스 형태나 이들의 비(ratio) 형태로 주어질 수 있다.
이후에, 해당 게이트 패턴에 적용된 대표적인 듀티의 좌표를 추출한 후, 추출된 좌표에 해당되는 웨이퍼 패턴의 임계치수(CD: Critical Dimension)를 실제 웨이퍼 상에서 계측하고 있다. 이러한 계측 결과 데이터로부터 패턴 에러(error) 정도, 예컨대, 목표한 CD에 비해 웨이퍼 패턴의 실제 CD가 차이나는 정도를 파악하고, 이러한 패턴 에러 정도를 보상하게 목표 패턴 레이아웃에서의 해당 게이트 패턴의 레이아웃을 보정하는 OPC 작업이 수행된다.
메모리 반도체 소자의 회로를 구성하는 데에는 수많은 서로 다른 듀티의 트랜지스터들이 요구되고, 이에 따라 목표 패턴 레이아웃은 서로 다른 듀티, 예컨대, 목표 임계치수(target CD)를 가지는 패턴들을 포함하고 있다. 게이트 패턴의 경우, 패턴들이 일정 간격을 가지며 규칙적으로 배열되어 있기 때문에 라인(line) 타입의 게이트 패턴의 CD에 영향을 주는 주변 패턴의 양상을 듀티(duty)를 이용해 용이하게 분석할 수 있다. 예를 들면, 도 1에 도시된 바와 같이 대상이 되는 게이트 패턴과 인접 패턴들이 일정한 간격(S1, S2)으로 배치되어 있기 때문에 대상 게이트 패턴에 대한 주변 패턴의 CD 양상을 분석할 수 있다.
그러나, 도 2에 도시된 바와 같이 랜덤 컨택 홀(random contact hole) 패턴의 경우에는 컨택홀들이 방사상으로 랜덤하게 배치되어 있기 때문에 주변 패턴과의 간격을 산출하기가 어려워 듀티를 측정하기가 쉽지 않다. 패턴의 CD 에러를 보정하기 위하여 엔지니어는 일정 기준을 정해 패턴들을 구분한 후 레이아웃을 보정하게 된다. 그런데 이러한 방법은 랜덤 컨택 홀 패턴의 CD를 정확하게 보정할 수 없으며 OPC를 수행하는 엔지니어의 경험과 숙련도에 따라 OPC의 결과가 다르게 나타난다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 듀티 CD로 분석이 어려운 랜덤 컨택홀을 주변 홀의 형상에 따라 매칭하여 분류하고 이를 이용하여 CD를 분석함으로써 랜덤 컨택 홀 패턴의 CD 에러를 효과적으로 보정할 수 있도록 하는 방법을 제공하는 데 있다.
본 발명에 따른 컨택홀 패턴의 임계치수(CD) 보정방법은, 컨택홀 패턴의 원본 레이아웃(original layout)을 설계하는 단계와, 레이아웃을 웨이퍼 상으로 패턴 전사하는 단계와, 웨이퍼 상으로 전사된 컨택홀 패턴의 CD를 측정하여 플로팅하는 단계와, 보정이 필요한 영역의 컨택홀을 선택하는 단계와, 측정 홀 주변의 GDS(Graphic Data System) 이미지 클립을 작성하는 단계와, 작성된 클립을 비교, 매칭하여 유사한 형태의 홀끼리 그룹핑하는 단계, 및 분류된 그룹별로 CD 에러를 보정하는 단계를 포함하는 것을 특징으로 한다.
상기 컨택홀 패턴의 CD를 측정하는 단계는, 데이터베이스 투 다이 메트롤로지 툴(Database to Die metrology tool)을 이용하여 수행할 수 있다.
상기 분류된 그룹별로 CD 에러를 보정하는 단계에서, 특정 영역에서 그룹핑된 패턴이 전체 영역에서 분포하는 양상을 고려하여 CD를 보정할 수 있다.
본 발명에 따르면, 주변 패턴과의 듀티를 규정하기 어려운 랜덤 컨택홀 패턴을 주변 홀의 형상에 따라 매칭하여 분류하고 이를 이용하여 CD를 분석, 보정함으로써 랜덤 컨택홀 패턴의 CD 에러를 정확하고 효과적으로 보정할 수 있다.
도 1 및 도 2는 게이트 패턴과 랜덤 컨택홀 패턴의 듀티(duty) 측정 방법을 나타내보인 도면이다.
도 3은 본 발명에 따른 컨택홀 패턴의 임계치수(CD) 보정방법의 흐름도이고, 도 4 내지 도 5b는 본 발명에 따른 컨택홀 패턴의 임계치수(CD) 보정방법을 설명하기 위한 그래프들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
본 발명은 듀티 CD로 분석이 어려운 랜덤 컨택홀을 주변 홀의 분포, 크기, 형상에 따라 매칭하여 분류하고 이를 이용하여 랜덤 컨택홀의 CD를 분석함으로써 랜덤 컨택 홀 패턴의 CD 에러를 효과적으로 보정할 수 있도록 하는 광 근접효과 보정방법을 제시한다.
도 3은 본 발명에 따른 컨택홀 패턴의 임계치수(CD) 보정방법의 흐름도이고, 도 4 내지 도 5b는 본 발명에 따른 컨택홀 패턴의 임계치수(CD) 보정방법을 설명하기 위한 그래프들이다.
도 3을 참조하면, 반도체 소자를 웨이퍼 상에 구현하기 위한 리소그래피(lithography) 과정 또는 패턴 전사 과정에 의해서 웨이퍼 상에 구현된 웨이퍼 패턴을 확인하는 패턴 계측 과정이 수행된다. 이를 위하여 먼저, 웨이퍼 상에 구현될 반도체 소자를 구성하는 패턴들의 형상을 목표 패턴 레이아웃(target pattern layout)으로 설계한다(단계 110). 이러한 목표 패턴 레이아웃은 필요에 따라 노광 시 수반되는 광 근접효과(Optical Proximity Effect)나 노광 후 식각 과정에서 수반되는 식각 바이어스(bias) 등을 고려하여 OPC 과정을 통해 수정될 수 있다.
이렇게 설계된 목표 패턴 레이아웃을 노광 과정 등을 통해 웨이퍼 상에 전사하여 웨이퍼 패턴을 형성한다(단계 120). 웨이퍼 패턴은 웨이퍼 상에 노광 과정이 수행됨에 따라 형성되는 포토레지스트 패턴일 수 있으며, 또는 포토레지스트 패턴을 식각 마스크로 이용한 선택적 식각 과정에 의해 형성되는 절연층 또는 도전층의 패턴일 수 있다.
웨이퍼 패턴이 형성되면, 형성된 웨이퍼 패턴이 목표 패턴 레이아웃에 정확하게 부합되는 형상 또는 크기를 가지는지를 확인하기 위해서 웨이퍼 패턴에 대한 패턴 계측 과정이 수행된다. 이때, 패턴 계측 과정은 웨이퍼 패턴에 대한 주사전자현미경(SEM) 이미지와 목표 패턴 레이아웃에 대한 데이터 베이스를 매칭하여 패턴의 CD를 측정하는 데이터베이스 투 다이 메트롤로지 툴(Database to Die metrology tool)을 이용하여 랜덤 컨택 홀 패턴의 CD를 측정할 수 있다. 이렇게 측정된 웨이퍼 패턴의 CD와 목표 패턴 CD의 차이인 CD 바이어스(bias)에 대한 카운트를 플로팅한다(단계 130). 그러면, 도 4에 도시된 것과 같이 랜덤 컨택홀 패턴의 CD 에러의 양상을 파악할 수 있다.
CD 바이어스(bias)에 대한 카운트를 플로팅한 다음에는, 보정하고자 하는 영역의 컨택홀 패턴을 선택하고(단계 140), 측정된 컨택홀 패턴의 좌표와, 레이아웃(layout)의 저장 포맷(format)인 GDS(Graphic Data System) 이미지를 이용하여 측정 홀 주변 일정 거리까지의 GDS 이미지 클립(clip)을 작성한다(단계 150). 다음에는, 잘려진 클립을 비교하고 매칭하는 작업을 거쳐 유사하거나 일치하는 홀 패턴끼리 분류하여 그룹핑한 다음(단계 160), 동일한 그룹으로 분류된 홀 패턴에 대해 CD 에러(error)를 고려하여 OPC 과정을 수행한다(단계 170). 예를 들면, 컨택홀 패턴의 CD 바이어스를 나타낸 도 4에서 두 개의 피크(peak) 중 우측의 작은 피크에 해당하는 홀들의 CD를 보정하려고 할 때, 단순히 작은 피크에 해당하는 홀 패턴의 CD를 줄이는 것이 아니다. 분류된 두 그룹의 분포 양상이 도 5a와 도 5b와 같을 경우, 도 5a에 도시된 첫 번째 그룹의 경우 일률적으로 (-)쪽으로 이동시키면 안된다. 첫 번째 그룹에 해당하는 컨택홀의 모양은 작은 피크 영역에도 많이 존재하지만 큰 피크 영역에도 많이 포함되어 있기 때문에, 전체적으로 CD 에러가 더 커질 가능성이 있기 때문이다. 이 경우에는 도 5b에 도시된 홀들만 보정을 해야 한다. 이와 같이 패턴 매칭에 의해 분류된 각 그룹의 홀들이 전체 구간 내에서 분포하는 양상을 파악하여 보정하면 랜덤 컨택홀의 CD 에러를 정확하고 효과적으로 보정할 수 있다.
본 발명에 따르면, 주변 패턴과의 듀티를 규정하기 어려운 랜덤 컨택홀 패턴을 주변 홀의 형상에 따라 매칭하여 분류하고 이를 이용하여 CD를 분석, 보정함으로써 랜덤 컨택홀 패턴의 CD 에러를 정확하고 효과적으로 보정할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (3)

  1. 컨택홀 패턴의 원본 레이아웃(original layout)을 설계하는 단계;
    상기 레이아웃을 웨이퍼 상으로 패턴 전사하는 단계;
    웨이퍼 상으로 전사된 컨택홀 패턴의 CD를 측정하여 플로팅하는 단계;
    보정이 필요한 영역의 컨택홀을 선택하는 단계;
    측정 홀 주변의 GDS(Graphic Data System) 이미지 클립을 작성하는 단계;
    상기 작성된 클립을 비교, 매칭하여 유사한 형태의 홀끼리 그룹핑하는 단계; 및
    분류된 그룹별로 CD 에러를 보정하는 단계를 포함하는 것을 특징으로 하는 컨택홀 패턴의 임계치수(CD) 보정방법.
  2. 제1항에 있어서,
    상기 컨택홀 패턴의 CD를 측정하는 단계는,
    데이터베이스 투 다이 메트롤로지 툴(Database to Die metrology tool)을 이용하여 수행하는 것을 특징으로 하는 컨택홀 패턴의 임계치수(CD) 보정방법.
  3. 제1항에 있어서,
    상기 분류된 그룹별로 CD 에러를 보정하는 단계에서,
    특정 영역에서 그룹핑된 패턴이 전체 영역에서 분포하는 양상을 고려하여 CD를 보정하는 것을 특징으로 하는 컨택홀 패턴의 임계치수(CD) 보정방법.
KR1020100041062A 2010-04-30 2010-04-30 컨택홀 패턴의 임계치수(ｃｄ) 보정방법 KR20110121462A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100041062A KR20110121462A (ko) 2010-04-30 2010-04-30 컨택홀 패턴의 임계치수(ｃｄ) 보정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100041062A KR20110121462A (ko) 2010-04-30 2010-04-30 컨택홀 패턴의 임계치수(ｃｄ) 보정방법

Publications (1)

Publication Number Publication Date
KR20110121462A true KR20110121462A (ko) 2011-11-07

Family

ID=45392350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100041062A KR20110121462A (ko) 2010-04-30 2010-04-30 컨택홀 패턴의 임계치수(ｃｄ) 보정방법

Country Status (1)

Country Link
KR (1) KR20110121462A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160030756A (ko) * 2014-09-11 2016-03-21 삼성전자주식회사 마스크 패턴의 측정 관심 영역 그룹화 방법 및 이를 이용한 마스크 패턴의 선폭 계측 방법
CN110007555A (zh) * 2017-12-18 2019-07-12 Hoya株式会社 图案描绘方法、光掩模及其制造方法、显示装置的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160030756A (ko) * 2014-09-11 2016-03-21 삼성전자주식회사 마스크 패턴의 측정 관심 영역 그룹화 방법 및 이를 이용한 마스크 패턴의 선폭 계측 방법
CN110007555A (zh) * 2017-12-18 2019-07-12 Hoya株式会社 图案描绘方法、光掩模及其制造方法、显示装置的制造方法
CN110007555B (zh) * 2017-12-18 2022-07-08 Hoya株式会社 图案描绘方法、光掩模及其制造方法、显示装置的制造方法

Similar Documents

Publication Publication Date Title
US10020166B1 (en) Alignment and registration targets for charged particle beam substrate patterning and inspection
CN105425532B (zh) 光源掩模协同优化方法
TWI603143B (zh) 光學鄰近修正之執行方法
US7010775B2 (en) Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication
US20080189672A1 (en) Method and System For a Pattern Layout Split
US7139996B2 (en) Mask pattern correction apparatus and mask pattern correction method and mask preparation method and method of production of a semiconductor device
US10026589B1 (en) Alignment and registration targets for charged particle beam substrate patterning and inspection
US8103979B2 (en) System for generating and optimizing mask assist features based on hybrid (model and rules) methodology
KR101175341B1 (ko) 리소그래피 시스템에서 조명기의 조도 프로파일을 결정하는 장치 및 그 제조방법
US20150128098A1 (en) Method and System for Repairing Wafer Defects
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
KR20110121462A (ko) 컨택홀 패턴의 임계치수(ｃｄ) 보정방법
US20050031976A1 (en) Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, recording medium, and designed pattern
CN108628109B (zh) 光刻曝光设备及光刻曝光方法
US8741511B1 (en) Determination of lithography tool process condition
JP7445003B2 (ja) マルチステッププロセス検査方法
KR20090000868A (ko) 광 근접효과 보정방법
US8042068B2 (en) Method for processing optical proximity correction
US7669173B2 (en) Semiconductor mask and method of making same
JP2006235327A (ja) マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法
TWI769381B (zh) 用於識別半導體裝置中之缺陷的系統與方法及相關非暫時性電腦可讀儲存媒體
CN114167681A (zh) 缺陷检测方法、掩膜版制作方法及半导体结构形成方法
KR101113325B1 (ko) 광근접 보정 검증 방법
JP2009180824A (ja) フォトマスクの評価方法及び半導体装置の製造方法
KR20080000976A (ko) 반도체 소자 패턴의 광근접 효과 보정 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination