KR20110115304A - Heat dissipating uint and method for manufacturing thereof and stack package using the same - Google Patents
Heat dissipating uint and method for manufacturing thereof and stack package using the same Download PDFInfo
- Publication number
- KR20110115304A KR20110115304A KR1020100034735A KR20100034735A KR20110115304A KR 20110115304 A KR20110115304 A KR 20110115304A KR 1020100034735 A KR1020100034735 A KR 1020100034735A KR 20100034735 A KR20100034735 A KR 20100034735A KR 20110115304 A KR20110115304 A KR 20110115304A
- Authority
- KR
- South Korea
- Prior art keywords
- heat dissipation
- conductive posts
- dissipation unit
- vias
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지가 개시되어 있다. 방열 유닛은 리세스부를 갖는 제1 몸체 및 상기 제1 몸체의 리세스부 내에 수직으로 배치되며, 상기 제1 몸체를 관통하도록 형성된 제1 전도성 포스트들을 갖는 제1 방열 부재; 및 상기 제1 방열 부재 상에 부착되어 상기 리세스부를 밀봉하는 제2 몸체 및 상기 제2 몸체를 관통하도록 형성되어 상기 제1 전도성 포스트들과 연결된 제2 전도성 포스트들을 갖는 제2 방열 부재;를 포함하는 것을 특징으로 한다.Disclosed are a heat dissipation unit, a method of manufacturing the same, and a stack package using the same. The heat dissipation unit includes a first heat dissipation member having a first body having a recess and a first conductive post disposed vertically in the recess of the first body and penetrating the first body; And a second heat dissipation member attached to the first heat dissipation member, the second heat dissipation member having a second body sealing the recess, and second conductive posts formed to penetrate the second body and connected to the first conductive posts. Characterized in that.
Description
본 발명은 반도체 칩의 고속 동작시 발생하는 열을 효과적으로 방출시킬 수 있는 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지에 관한 것이다.The present invention relates to a heat dissipation unit capable of effectively dissipating heat generated during high speed operation of a semiconductor chip, a manufacturing method thereof, and a stack package using the same.
최근 들어, 반도체 소자 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체 소자를 갖는 반도체 패키지들이 개발되고 있다.In recent years, with the development of semiconductor device manufacturing technology, semiconductor packages having semiconductor devices suitable for processing more data in a short time have been developed.
반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 제조된다.The semiconductor package is manufactured through a semiconductor chip manufacturing process for manufacturing a semiconductor chip on a wafer made of high purity silicon, a die sorting process for electrically inspecting the semiconductor chip, and a packaging process for packaging a good semiconductor chip.
최근에는 반도체 패키지의 사이즈가 반도체 칩 사이즈의 약 100% 내지 105%에 불과한 칩 스케일 패키지(chip scale package) 및 복수개의 반도체 칩들을 적층 한 스택 패키지(stacked semiconductor package)가 개발된 바 있다.Recently, a chip scale package having a semiconductor package size of only about 100% to 105% of a semiconductor chip size and a stacked semiconductor package having a plurality of stacked semiconductor chips have been developed.
이들 중 스택 패키지는 복수개의 반도체 칩들을 적층하여 데이터 용량을 크게 향상시키는 장점이 있으나, 반도체 칩들의 동작시 각 반도체 칩에서 발생하는 열량이 축적될 경우 열화 현상으로 반도체 칩들의 오작동을 유발하는 등의 문제를 갖는다.Among these, a stack package has an advantage of greatly improving data capacity by stacking a plurality of semiconductor chips, but when the amount of heat generated from each semiconductor chip is accumulated during operation of the semiconductor chips, degradation of the semiconductor chips may cause malfunction of the semiconductor chips. Have a problem.
최근에는 CPU, GPU 등과 같은 많은 전력을 소모하는 반도체 칩에 방열 유닛을 장착시키려는 노력이 부단히 이루어지고 있다. 특히, 시스템-인 패키지, 스택 패키지 등과 같이 반도체 칩을 수직 적층하는 구조에서는 열 발생이 심하여 방열 유닛을 탑재시키는 것이 필수불가결한 상황이다.Recently, efforts have been made to mount heat dissipation units on semiconductor chips that consume a lot of power, such as CPUs and GPUs. In particular, in a structure in which semiconductor chips are stacked vertically, such as a system-in package and a stack package, heat generation is severe and mounting of a heat dissipation unit is indispensable.
그러나, 종래의 방열 유닛은 수직적인 전기적 경로를 구현하는 것이 불가능한 구조적인 문제로 반도체 패키지의 외부에 장착하고 있으나, 이 경우 반도체 패키지 내의 열 방출 경로가 길어져 방열 성능을 저하시키는 요인으로 작용하고 있다.However, the conventional heat dissipation unit is mounted on the outside of the semiconductor package due to a structural problem in which it is impossible to implement a vertical electrical path, but in this case, the heat dissipation path in the semiconductor package is long, which acts as a factor of lowering heat dissipation performance.
본 발명은 반도체 칩들의 고속 동작시 발생하는 열을 신속하고 효과적으로 제거할 수 있는 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지를 제공한다.The present invention provides a heat dissipation unit capable of quickly and effectively removing heat generated during high speed operation of semiconductor chips, a method of manufacturing the same, and a stack package using the same.
본 발명의 실시예에 따른 방열 유닛은 리세스부를 갖는 제1 몸체 및 상기 제1 몸체의 리세스부 내에 수직으로 배치되며, 상기 제1 몸체를 관통하도록 형성된 제1 전도성 포스트들을 갖는 제1 방열 부재; 및 상기 제1 방열 부재 상에 부착되어 상기 리세스부를 밀봉하는 제2 몸체 및 상기 제2 몸체를 관통하도록 형성되어 상기 제1 전도성 포스트들과 연결된 제2 전도성 포스트들을 갖는 제2 방열 부재;를 포함하는 것을 특징으로 한다.A heat dissipation unit according to an embodiment of the present invention is a first heat dissipation member having a first body having a recess and a first conductive posts vertically disposed in the recess of the first body and penetrating the first body. ; And a second heat dissipation member attached to the first heat dissipation member, the second heat dissipation member having a second body sealing the recess, and second conductive posts formed to penetrate the second body and connected to the first conductive posts. Characterized in that.
상기 제1 전도성 포스트들은 상기 리세스부 내에 간격을 두고 이격되도록 배치되어 유로를 마련하는 것을 특징으로 한다.The first conductive posts may be spaced apart from each other in the recess to provide a flow path.
상기 유로 내를 이동하는 냉각제를 더 포함하는 것을 특징으로 한다.It further comprises a coolant to move in the passage.
상기 제1 전도성 포스트들은, 평면상으로 볼 때, 매트릭스 형태로 배치된 것을 특징으로 한다.The first conductive posts are arranged in a matrix form when viewed in plan view.
상기 제1 몸체의 일 측면을 관통하도록 형성되어 상기 리세스부와 연결된 냉각제 공급부; 및 상기 제1 몸체의 타 측면을 관통하도록 형성되어 상기 리세스부와 연결된 냉각제 배출부;를 더 포함하는 것을 특징으로 한다.A coolant supply part formed to penetrate through one side of the first body and connected to the recess part; And a coolant discharge part formed to penetrate the other side of the first body and connected to the recess part.
상기 제1 전도성 포스트들과 제2 전도성 포스트들은 각각의 맞닿는 계면에 형성된 솔더를 매개로 하여 전기적 연결이 이루어진 것을 특징으로 한다.The first conductive posts and the second conductive posts may be electrically connected to each other through solder formed at respective abutting interfaces.
본 발명의 실시예에 따른 스택 패키지는 기판; 상기 기판 상에 부착된 제1 반도체 칩; 상기 제1 반도체 칩을 관통하도록 형성되어 상기 기판과 제1 반도체 칩을 전기적으로 연결시키는 제1 관통전극들; 상기 제1 반도체 칩 상에 부착된 방열 유닛; 및 상기 방열 유닛 상에 부착된 적어도 하나 이상의 제2 반도체 칩;을 포함하고,Stack package according to an embodiment of the present invention; A first semiconductor chip attached to the substrate; First through electrodes formed to penetrate the first semiconductor chip to electrically connect the substrate and the first semiconductor chip; A heat dissipation unit attached to the first semiconductor chip; And at least one second semiconductor chip attached on the heat dissipation unit,
상기 방열 유닛은, 리세스부를 갖는 제1 몸체 및 상기 제1 몸체의 리세스부 내에 수직으로 배치되며, 상기 제1 몸체를 관통하도록 형성된 제1 전도성 포스트들을 갖는 제1 방열 부재; 및 상기 제1 방열 부재 상에 부착되어 상기 리세스부를 밀봉하는 제2 몸체 및 상기 제2 몸체를 관통하도록 형성되어 상기 제1 전도성 포스트들과 연결된 제2 전도성 포스트들을 갖는 제2 방열 부재;를 포함하는 것을 특징으로 한다.The heat dissipation unit may include: a first heat dissipation member having a first body having a recess and a first conductive post disposed vertically in the recess of the first body and penetrating the first body; And a second heat dissipation member attached to the first heat dissipation member, the second heat dissipation member having a second body sealing the recess, and second conductive posts formed to penetrate the second body and connected to the first conductive posts. Characterized in that.
상기 제1 관통전극들은 상기 방열 유닛의 제1 전도성 포스트들과 연결된 것을 특징으로 한다.The first through electrodes are connected to the first conductive posts of the heat dissipation unit.
상기 제2 반도체 칩은 상기 방열 유닛 상에 하나가 부착되며, 상기 하나의 제2 반도체 칩은 상기 방열 유닛에 플립 칩 본딩된 것을 특징으로 한다.One second semiconductor chip is attached to the heat dissipation unit, and the second semiconductor chip is flip chip bonded to the heat dissipation unit.
상기 제2 반도체 칩은 상기 방열 유닛 상에 수직으로 적어도 둘 이상이 부착된 것을 특징으로 한다.At least two or more of the second semiconductor chips are vertically attached to the heat dissipation unit.
상기 적어도 둘 이상의 제2 반도체 칩들을 각각 관통하도록 형성되어 상기 제2 반도체 칩들과 방열 유닛을 전기적으로 연결시키는 제2 관통전극들을 더 포함하는 것을 특징으로 한다.And second through electrodes formed to penetrate the at least two second semiconductor chips, respectively, to electrically connect the second semiconductor chips and the heat dissipation unit.
상기 제1, 제2 반도체 칩 및 방열 유닛을 포함한 기판 상면을 감싸도록 부착된 히트 싱크를 더 포함하는 것을 특징으로 한다.And a heat sink attached to surround the upper surface of the substrate including the first and second semiconductor chips and the heat dissipation unit.
상기 히트 싱크는, 상기 제2 반도체 칩 상에 부착된 수평부; 및 상기 수평부로부터 상기 기판을 향해 수직하게 연장되어 상기 방열 유닛 및 기판에 부착된 수직부;를 포함하는 것을 특징으로 한다.The heat sink may include a horizontal portion attached to the second semiconductor chip; And a vertical portion extending vertically from the horizontal portion toward the substrate and attached to the heat dissipation unit and the substrate.
상기 제2 반도체 칩과 히트 싱크 사이에 배치된 제3 반도체 칩을 더 포함하는 것을 특징으로 한다.And a third semiconductor chip disposed between the second semiconductor chip and the heat sink.
본 발명의 실시예에 따른 방열 유닛의 제조방법은 제1 몸체 및 제2 몸체를 마련하는 단계; 상기 제1 몸체의 상면으로부터 일부 두께를 제거하여 리세스부를 형성하는 단계; 상기 제1 몸체의 리세스부의 바닥면에 제1 비아들을 형성하는 단계; 상기 제1 몸체의 제1 비아들 및 상기 제1 비아들에 대응된 수직 선상 부분에 제1 전도성 포스트들을 형성하는 단계; 상기 제1 전도성 포스트들이 노출되도록 상기 제1 몸체의 하면을 백그라인딩하여 제1 방열부재를 형성하는 단계; 상기 제2 몸체의 상면으로부터 일부 두께를 제거하여 제2 비아들을 형성하는 단계; 상기 제2 몸체의 제2 비아들 내에 제2 전도성 포스트들을 형성하는 단계; 상기 제2 전도성 포스트들이 노출되도록 상기 제2 몸체의 하면을 백그라인딩하여 제2 방열 부재를 형성하는 단계; 및 상기 제1 전도성 포스트들을 갖는 제1 방열 부재 상에 상기 리세스부가 밀봉되도록 상기 제2 전도성 포스트들을 갖는 제2 방열 부재를 부착하는 단계;를 포함하는 것을 특징으로 한다.Method of manufacturing a heat dissipation unit according to an embodiment of the present invention comprises the steps of providing a first body and a second body; Removing a portion of a thickness from an upper surface of the first body to form a recess; Forming first vias in a bottom surface of the recessed portion of the first body; Forming first conductive posts in the first vias of the first body and the vertical linear portion corresponding to the first vias; Forming a first heat dissipation member by backgrinding a lower surface of the first body to expose the first conductive posts; Removing some thickness from the top surface of the second body to form second vias; Forming second conductive posts in second vias of the second body; Backgrinding the bottom surface of the second body to expose the second conductive posts to form a second heat dissipation member; And attaching a second heat dissipation member having the second conductive posts to seal the recess on the first heat dissipation member having the first conductive posts.
상기 제1 비아들을 형성하는 단계와 상기 제1 전도성 포스트들을 형성하는 단계 사이에, 상기 리세스부 및 제1 비아들의 내측면과 제1 몸체의 표면에 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 제1 씨드막을 형성하는 단계; 및 상기 제1 비아들 및 상기 제1 비아들에 대응된 수직 선상 부분을 제외한 상기 제1 절연막 및 제1 씨드막을 포함한 제1 몸체의 리세스부를 덮는 제1 마스크를 형성하는 단계;를 더 포함하는 것을 특징으로 한다.Forming a first insulating film between the recess portion and the inner surface of the first via and the surface of the first body between the forming of the first vias and forming the first conductive posts; Forming a first seed film on the first insulating film; And forming a first mask covering a recess of the first body including the first insulating layer and the first seed layer except for the first vias and the vertical linear portions corresponding to the first vias. It is characterized by.
상기 제1 전도성 포스트를 형성하는 단계 후, 상기 제1 전도성 포스트들을 제외한 제1 몸체의 리세스부를 덮는 제1 마스크를 제거하는 단계; 및 상기 제거된 제1 마스크의 하면으로 노출된 제1 씨드막을 제거하는 단계;를 더 포함하는 것을 특징으로 한다.After forming the first conductive post, removing the first mask covering the recessed portion of the first body except for the first conductive posts; And removing the first seed layer exposed to the bottom surface of the removed first mask.
상기 제2 비아들을 형성하는 단계와 상기 제2 전도성 포스트들을 형성하는 단계 사이에, 상기 제2 비아들의 내측면 및 제2 몸체의 표면에 제2 절연막을 형성하는 단계; 상기 제2 절연막 상에 제2 씨드막을 형성하는 단계; 상기 제2 절연막 및 제2 씨드막을 포함한 제2 몸체의 제2 비아들 내에 제2 마스크를 형성하는 단계; 상기 제2 마스크 주변으로 노출된 상기 제2 몸체 표면의 제2 씨드막을 제거하는 단계; 및 상기 제2 몸체의 제2 비아들 내에 형성된 제2 마스크를 제거하는 단계;를 더 포함하는 것을 특징으로 한다.Forming a second insulating film on the inner surface of the second vias and the surface of the second body between the forming of the second vias and forming the second conductive posts; Forming a second seed film on the second insulating film; Forming a second mask in second vias of a second body including the second insulating film and the second seed film; Removing a second seed film on the surface of the second body exposed around the second mask; And removing the second mask formed in the second vias of the second body.
상기 제1 전도성 포스트들은, 평면상으로 볼 때, 매트릭스 형태로 배치하는 것을 특징으로 한다.The first conductive posts may be arranged in a matrix form when viewed in plan view.
상기 제1 방열 부재 상에 제2 방열 부재를 부착하는 단계시, 상기 제1 전도성 포스트들과 제2 전도성 포스트들 상호 간이 맞닿도록 부착하는 것을 특징으로 한다.In the attaching of the second heat dissipation member on the first heat dissipation member, the first conductive posts and the second conductive posts may be attached to abut each other.
본 발명은 스택 패키지 내에 전기적 연결 및 냉각제의 유로를 구비한 방열 부재를 삽입하는 것을 통해 전기적 신호의 안정성을 확보할 수 있음과 더불어, 냉각 효과가 뛰어나면서 고집적도를 구현할 수 있는 스택 패키지를 제작할 수 있다.The present invention can secure the stability of the electrical signal by inserting a heat dissipation member having an electrical connection and a coolant flow path in the stack package, and can produce a stack package that can achieve high integration with excellent cooling effect. have.
또한, 본 발명은 유로 내에 채워지는 냉각제가 방열 부재의 전도성 포스트와 직접적으로 접촉하기 때문에 고속 동작시 반도체 칩들에서 발생하는 열을 신속히 외부로 방열시킬 수 있다.In addition, according to the present invention, since the coolant filled in the flow path is in direct contact with the conductive posts of the heat dissipation member, heat generated in the semiconductor chips may be quickly dissipated to the outside during high speed operation.
도 1은 본 발명의 실시예에 따른 방열 유닛을 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 방열 유닛의 제1 방열 부재를 개략적으로 나타낸 평면도.
도 3은 본 발명의 실시예에 따른 방열 유닛의 냉각제 순환 방법을 설명하기 위한 평면도.
도 4는 본 발명의 일 실시예에 따른 스택 패키지를 나타낸 단면도.
도 5는 본 발명의 다른 실시예에 따른 스택 패키지를 나타낸 단면도.
도 6a 내지 도 6h는 본 발명의 실시예에 따른 방열 유닛의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도.1 is a cross-sectional view showing a heat dissipation unit according to an embodiment of the present invention.
Figure 2 is a plan view schematically showing a first heat dissipation member of the heat dissipation unit according to the embodiment of the present invention.
3 is a plan view for explaining a coolant circulation method of the heat dissipation unit according to an embodiment of the present invention.
4 is a cross-sectional view showing a stack package according to an embodiment of the present invention.
5 is a cross-sectional view showing a stack package according to another embodiment of the present invention.
6A to 6H are cross-sectional views sequentially illustrating a method of manufacturing a heat dissipation unit according to an exemplary embodiment of the present invention, according to a process sequence.
이하, 첨부된 도면들을 참조로 본 발명의 바람직한 실시예들에 따른 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지에 대해 설명하도록 한다.Hereinafter, a heat dissipation unit, a method of manufacturing the same, and a stack package using the same will be described with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 방열 유닛을 나타낸 단면도이고, 도 2는 본 발명의 실시예에 따른 방열 유닛의 제1 방열 부재를 개략적으로 나타낸 평면도이며, 도 3은 본 발명의 실시예에 따른 방열 유닛의 냉각제 순환 방법을 설명하기 위한 평면도이다.1 is a cross-sectional view showing a heat dissipation unit according to an embodiment of the present invention, Figure 2 is a plan view schematically showing a first heat dissipation member of a heat dissipation unit according to an embodiment of the present invention, Figure 3 is an embodiment of the present invention It is a top view for demonstrating the coolant circulation method of the heat dissipation unit.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 방열 유닛(100)은 제1 방열 부재(120) 및 제2 방열부재(140)를 포함한다.1 and 2, the
제1 방열 부재(120)는 리세스부(112)를 갖는 제1 몸체(121) 및 상기 제1 몸체(121)의 리세스부(112) 내에 수직으로 배치되며, 상기 제1 몸체(121)를 관통하도록 형성된 제1 전도성 포스트(125)들을 갖는다.The first
리세스부(112)는 제1 몸체(121)의 상면(121a)으로부터 하면(121b)을 향해 제1 몸체(121)의 일부 두께가 제거된 홈일 수 있다. 예를 들면, 제1 몸체(121)는, 평면상으로 볼 때, 플레이트 형상을 가질 수 있으며, 상기 리세스부(112)는 플레이트 형상을 갖는 제1 몸체(121)의 네 가장자리를 제외한 중앙 부분에 형성되어 제1 전도성 포스트(125)들이 삽입되는 공간을 마련한다.The
제2 방열 부재(140)는 제1 방열 부재(120) 상에 부착되어 상기 리세스부(112)를 밀봉하는 제2 몸체(141) 및 상기 제2 몸체(141)를 관통하도록 형성되어 제1 전도성 포스트(125)들과 연결된 제2 전도성 포스트(145)들을 갖는다. 제2 방열 부재(140)는 그의 일면(141a) 또는 타면(141b)이 제1 방열 부재(120)의 상면(121a)에 부착될 수 있으며, 제1 및 제2 방열 부재(120, 140)의 제1 및 제2 전도성 포스트(125, 145)들은 각각의 맞닿는 계면에 형성된 솔더(160)를 매개로 하여 전기적 연결이 이루어진다.The second
상기 제1 전도성 포스트(125)들과 제2 전도성 포스트(145)들은 각각이 대응하도록 연결되거나, 이와 다르게, 제1 전도성 포스트(125)들과 제2 전도성 포스트(145)들은 그 일부가 연결되고 나머지는 연결되지 않을 수 있다.The first
한편, 전술한 제1 몸체(121) 및 제2 몸체(141)는, 예를 들면, 유리 기판, 석영 기판, 실리콘 기판 및 절연성 테이프 중 어느 하나를 각각 포함할 수 있으며, 이들 중 실리콘 기판을 이용하는 것이 바람직하다. 상기 제1 및 제2 전도성 포스트(125, 145)들은, 예를 들면, 구리, 니켈, 금 및 이들의 합금 중 어느 하나로 각각 형성될 수 있다. 이러한 제1 및 제2 전도성 포스트(125, 145)들은 동종 또는 이종 물질로 형성될 수 있다.The
상기 제1 전도성 포스트(125)들은 제1 몸체(121)의 제1 비아(V1)들 및 상기 제1 비아(V1)들의 수직 선상에 배치된 리세스부(121)의 바닥면을 관통하도록 형성되며, 제2 전도성 포스트(145)들은 제2 몸체(151)의 제2 비아(V2)들을 관통하도록 형성된다. 이때, 제1 전도성 포스트(125)들은 리세스부(112) 내에 일정 간격을 두고 이격되도록 배치되어 유로(180)를 마련하며, 이러한 유로(180) 내에는 냉각제(도 3의 185)가 채워질 수 있다. 이러한 제1 전도성 포스트(125)들은, 평면상으로 볼 때, 매트릭스 형태로 배치하는 것이 바람직하다. 따라서, 상기 제1 전도성 포스트(125)들은 유로(180) 내를 이동하는 냉각제와 상호 접촉하는 구성을 갖는다.The first
따라서, 본 실시예의 방열 유닛은 제1 전도성 포스트들과 유로 내를 이동하는 냉각제가 직접적으로 접촉하도록 배치되므로 냉각 효과를 배가시킬 수 있는 구조적인 장점이 있다.Therefore, since the heat dissipation unit of the present embodiment is arranged to directly contact the first conductive posts and the coolant moving in the flow path, there is a structural advantage that can double the cooling effect.
한편, 도 1 및 도 3을 참조하면, 상기 방열 유닛(100)은 제1 몸체(121)의 일 측면을 관통하도록 형성되어 리세스부(112)와 연결된 냉각제 공급부(190) 및 상기 제1 몸체(121)의 타 측면을 관통하도록 형성되어 리세스부(112)와 연결된 냉각제 배출부(192)를 더 포함할 수 있다. 도면으로 상세히 제시하지는 않았지만, 상기 냉각제 배출부(192)는 도시하지 않은 냉각관을 매개로 냉각제 공급부(190)와 서로 연결되는 구성을 가질 수 있다.Meanwhile, referring to FIGS. 1 and 3, the
냉각제(185)는 제1 전도성 포스트(125)들에 둘러싸인 유로(180) 내를 이동한다. 이러한 냉각제(185)는 FC72를 포함하는 유체로 이루어질 수 있다.The
따라서, 본 실시예의 방열 유닛은 제1 전도성 포스트들과 유로 내를 이동하는 냉각제가 직접적으로 첩촉하는 구조를 가지므로, 반도체 칩들의 동작시 발생하는 열을 반도체 패키지의 외부로 신속하고 효과적으로 방열시킬 수 있다.Therefore, the heat dissipation unit of the present embodiment has a structure in which the first conductive posts and the coolant moving in the flow path directly contact each other, and thus can quickly and effectively dissipate heat generated during operation of the semiconductor chips to the outside of the semiconductor package. have.
이하, 첨부된 도면들을 참조로 본 발명의 실시예들에 따른 스택 패키지들을 통해 보다 구체적으로 설명하도록 한다.Hereinafter, stack packages according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 일 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 5는 본 발명의 다른 실시예에 따른 스택 패키지를 나타낸 단면도이다.4 is a cross-sectional view showing a stack package according to an embodiment of the present invention, Figure 5 is a cross-sectional view showing a stack package according to another embodiment of the present invention.
도 4를 참조하면, 본 발명의 일 실시예에 따른 스택 패키지(105)는 기판(110), 방열 유닛(110), 제1 반도체 칩(150) 및 제2 반도체 칩(160)을 포함한다.Referring to FIG. 4, a
기판(110)은 상면(110a) 및 하면(110b)을 가지며, 상기 상면(110a)에 배치된 본드핑거(114)와 하면(110b)에 배치된 볼랜드(116)를 포함한 회로배선(도시안함)을 갖는다.The
제1 반도체 칩(150)은 기판(110) 상면(110a)에 부착되며, 이러한 제1 반도체 칩(150)은 그의 상면에 배치된 본딩패드(도시안함)를 가질 수 있다.The
방열 유닛(100)은 제1 반도체 칩(150) 상에 부착될 수 있다. 이러한 방열 유닛(100)은 리세스부(112)를 갖는 제1 몸체(121) 및 상기 제1 몸체(121)의 리세스부(112) 내에 수직으로 배치되며, 상기 제1 몸체(121)를 관통하도록 형성된 제1 전도성 포스트(125)들을 갖는 제1 방열 부재(120)와 상기 제1 방열 부재(120) 상에 부착되어 리세스부(112)를 밀봉하는 제2 몸체(141) 및 상기 제2 몸체(141)를 관통하도록 형성되어 제1 전도성 포스트(125)들과 연결된 제2 전도성 포스트(145)들을 갖는다.The
전술한 제1 반도체 칩(150)은 그의 상면 및 하면을 관통하도록 형성되어 기판(110)과 제1 반도체 칩(150)을 전기적으로 연결시키는 제1 관통전극(152)들을 더 갖는다. 제1 관통전극(152)들은 제1 방열 부재(120)의 제1 전도성 포스트(125)들과 전기적으로 연결된다. 이러한 제1 관통전극(152)들과 제1 전도성 포스트(125)들은 동일한 수를 가질 수 있으며, 이 경우 제1 관통전극(152)들과 제1 전도성 포스트(125)들은 각각 대응하도록 연결하는 것이 바람직하다. 이와 다르게, 제1 관통전극(152)들보다 제1 전도성 포스트(125)들의 수가 더 많을 수 있으며, 이 경우 상기 제1 전도성 포스트(125)들의 일부를 제1 관통전극(152)들과 연결하고, 상기 제1 관통전극(152)들과 연결시키지 않은 나머지는 전기적으로 고립된 형태로 설계할 수도 있다. 이 밖에도, 제1 관통전극(152)들과 제1 전도성 포스트(125)들의 연결은 다양한 형태로 변경할 수 있다.The
제2 반도체 칩(160)은 방열 유닛(100) 상에 적어도 하나 이상이 부착된다. 이러한 제2 반도체 칩(160)은 방열 유닛(100) 상에 하나가 부착될 수 있으며, 상기 하나의 제2 반도체 칩(160)은 방열 유닛(100) 상에 플립 칩 본딩될 수 있다. 즉, 제2 반도체 칩(160)은 방열 유닛(100) 상에 페이스-다운 타입(face-down type)으로 부착되고, 그의 상면에 구비된 본딩패드(161)가 범프(163)를 매개로 제2 방열 부재(140)의 제2 전도성 포스트(145)와 상호 전기적으로 연결될 수 있다. 이러한 방열 유닛(100)과 제2 반도체 칩(160)의 맞닿는 사이에는 언더-필 부재(165)가 개재될 수 있다.At least one
이때, 상기 제1 반도체 칩(150)과 제2 반도체 칩(160)은 서로 동일한 크기를 가질 수 있다. 이와 다르게, 상기 제1 반도체 칩(150)과 제2 반도체 칩(160)은 서로 상이한 크기를 가질 수 있다.In this case, the
상기 제1 및 제2 반도체 칩(150, 160)들은 동종 또는 이종 칩일 수 있다. 상기 제1 및 제2 반도체 칩(150, 160)이 이종 칩일 경우, 상기 제1 반도체 칩(150)은 메모리 칩, 시스템 칩 및 컨트롤 칩 중 선택된 어느 하나일 수 있고, 상기 제2 반도체 칩(160)은 상기 선택된 칩을 제외한 나머지 칩들 중 어느 하나일 수 있다.The first and
한편, 도 5를 참조하면, 본 발명의 다른 실시예에 따른 스택 패키지(105)는 기판(110), 방열 유닛(100), 제1 반도체 칩(150), 제2 반도체 칩(160) 및 제3 반도체 칩(170)을 포함한다. 상기 기판(110), 방열 유닛(100) 및 제1 반도체 칩(150)은 일 실시예에 따른 그것들과 동일한바, 중복된 설명은 생략하도록 한다.Meanwhile, referring to FIG. 5, a
상기 제2 반도체 칩(160)은 방열 유닛(100) 상에 적어도 둘 이상이 배치될 수 있으며, 상기 적어도 둘 이상의 제2 반도체 칩(160)들은 이들을 각각 관통하도록 형성되어 상기 제2 반도체 칩(160)들과 방열 유닛(100)을 전기적으로 연결시키는 제2 관통전극(162)들을 더 포함할 수 있다.At least two or more
이러한 제2 관통전극(162)들은 제2 방열 부재(140)의 제2 전도성 포스트(145)들과 전기적으로 연결되며, 제2 관통전극(162)들과 제2 전도성 포스트(145)들은 동일한 수를 갖거나, 또는 상이한 수를 가질 수 있다. 상기 제2 관통전극(162)들 및 제2 전도성 포스트(145)들은 제1 관통전극(125)들 및 제1 전도성 포스트(125)들과 동일한 방식으로 연결될 수 있는바, 중복된 설명은 생략하도록 한다.The second through
한편, 상기 스택 패키지(105)는 제1, 제2, 제3 반도체 칩(150, 160, 170) 및 방열 유닛(100)을 포함한 기판(110) 상면(110a)을 감싸도록 부착된 히트 싱크(200)를 더 포함할 수 있다. 이러한 히트 싱크(200)는 제3 반도체 칩(170) 상에 부착된 수평부(200a) 및 상기 수평부(200a)로부터 기판(110)을 향해 수직하게 연장되어 방열 유닛(100) 및 기판(110)에 부착된 수직부(200b)를 포함할 수 있다.The
따라서, 본 발명의 다른 실시예에 따른 스택 패키지는 반도체 칩의 추가 스택으로 일 실시예에 비해 고용량을 구현할 수 있고, 히트 싱크의 추가 장착으로 일 실시예에 비해 방열 효과면에서 유리한 구조를 갖는다.Therefore, the stack package according to another embodiment of the present invention can implement a higher capacity than an embodiment with an additional stack of semiconductor chips, and has an advantageous structure in terms of heat dissipation effect compared to an embodiment by additional mounting of a heat sink.
이하, 첨부된 도면들을 참조로 본 발명의 실시예에 따른 방열 유닛의 제조방법에 대해 설명하도록 한다.Hereinafter, a method of manufacturing a heat dissipation unit according to an embodiment of the present invention with reference to the accompanying drawings.
도 6a 내지 도 6h는 본 발명의 실시예에 따른 방열 유닛의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다.6A through 6H are cross-sectional views sequentially illustrating a method of manufacturing a heat dissipation unit according to an exemplary embodiment of the present invention, according to a process sequence.
도 6a를 참조하면, 제1 몸체(121) 및 제2 몸체(도 6e의 141)를 마련한다. 제1 몸체(121) 및 제2 몸체는, 예를 들면, 유리 기판, 석영 기판, 실리콘 기판 및 절연성 테이프 중 어느 하나를 각각 포함할 수 있다.Referring to FIG. 6A, a
다음으로, 상기 제1 몸체(121)의 상면(121a)으로부터 하면(121b)을 향해 일부 두께를 제거하여 리세스부(112)를 형성한다. 예를 들면, 제1 몸체(121)는, 평면상으로 볼 때, 플레이트 형상을 가질 수 있으며, 상기 리세스부(112)는 플레이트 형상을 갖는 제1 몸체(121)의 네 가장자리를 제외한 중앙 부분에 형성하는 것이 바람직하다.Next, a portion of the thickness is removed from the
도 6b를 참조하면, 상기 제1 몸체(121)의 리세스부(112)의 바닥면에 제1 비아(V1)들을 형성한다. 이러한 제1 비아(V1)들은 제1 몸체(121)의 리세스부(112)의 바닥면에 일정 간격을 두고 상호 이격되도록 형성하는 것이 바람직하다. 다음으로, 상기 리세스부(112) 및 제1 비아(V1)들의 내측면과 제1 몸체(121)의 표면에 제1 절연막(130)을 형성한 후, 상기 제1 절연막(130) 상에 제1 씨드막(132)을 형성한다.Referring to FIG. 6B, first vias V1 may be formed on the bottom surface of the
다음으로, 상기 제1 비아(V1)들 및 상기 제1 비아(V1)들에 대응된 수직 선상 부분을 제외한 상기 제1 절연막(130) 및 제1 씨드막(132)을 포함한 제1 몸체(121)의 리세스부(112)를 덮는 제1 마스크(134)를 형성한다.Next, the
도 6c를 참조하면, 상기 제1 마스크(도 6b의 134)의 주변으로 노출된 상기 제1 몸체(121)의 제1 비아(V1)들 및 상기 제1 비아(V1)들에 대응된 수직 선상 부분에 제1 전도성 포스트(125)들을 형성한다.Referring to FIG. 6C, vertical vias corresponding to the first vias V1 and the first vias V1 of the
다음으로, 상기 제1 전도성 포스트(125)들을 제외한 제1 몸체(121)의 리세스부(112)를 덮는 제1 마스크를 제거한 후, 상기 제거된 제1 마스크의 하면으로 노출된 제1 씨드막(132)을 제거한다.Next, after removing the first mask covering the
도 6d를 참조하면, 상기 제1 전도성 포스트(125)들이 노출되도록 제1 몸체(121)의 하면(121b)을 백그라인딩하여 제1 방열 부재(120)를 형성한다. 도면으로 제시하지는 않았지만, 상기 제1 몸체(121)를 백그라인딩하는 단계시, 상기 제1 전도성 포스트(125)들은 제1 몸체(121) 하면(121b)으로부터 그 일부가 돌출되도록 형성할 수도 있다. 이러한 제1 전도성 포스트(125)들은, 평면상으로 볼 때, 매트릭스 형태로 형성하는 것이 바람직하다.Referring to FIG. 6D, the first
도 6e를 참조하면, 상기 제2 몸체(141)의 상면(141a)으로부터 일부 두께를 제거하여 제2 비아(V2)들을 형성한다. 이러한 제2 비아(V2)들은 제2 몸체(141) 내에서 일정 간격을 두고 이격되도록 형성하는 것이 바람직하다. 제2 비아(V2)들은 포토 마스크를 이용한 선택적인 식각 공정을 수행하는 것을 통해 형성될 수 있다.Referring to FIG. 6E, some thicknesses are removed from the
도 6f를 참조하면, 상기 제2 비아(V2)들의 내측면 및 제2 몸체(141)의 표면에 제2 절연막(136)을 형성한 후, 상기 제2 절연막(136) 상에 제2 씨드막(138)을 형성한다. 다음으로, 상기 제2 절연막(136) 및 제2 씨드막(138)을 포함한 제2 몸체(141)의 제2 비아(V2)들 내에 제2 마스크(139)를 형성한 후, 상기 제2 마스크(139) 주변으로 노출된 제2 몸체(141) 표면의 제2 씨드막(138)을 제거한다.Referring to FIG. 6F, after forming the second insulating
도 6g를 참조하면, 상기 제2 몸체(141)의 제2 비아(V2)들 내에 형성된 제2 마스크(도 6f의 139)를 스트립 공정을 수행하여 제거한다. 다음으로, 상기 제거된 제2 마스크에 의해 노출된 제2 몸체(141)의 제2 비아(V2)들 내에 제2 전도성 포스트(145)들을 형성한다.Referring to FIG. 6G, the
다음으로, 상기 제2 전도성 포스트(145)들이 노출되도록 제2 몸체(141)의 하면(141b)을 백그라인딩하여 제2 방열 부재(140)를 형성한다.Next, the second
도 6h를 참조하면, 상기 제1 전도성 포스트(125)들을 갖는 제1 방열 부재(120) 상에 리세스부(112)가 밀봉되도록 제2 전도성 포스트(145)들을 갖는 제2 방열 부재(140)를 부착한다. 상기 제1 방열 부재(120) 상에 제2 방열 부재(140)를 부착하는 단계시, 상기 제1 전도성 포스트(125)들과 제2 전도성 포스트(145)들은 상호 간이 맞닿도록 부착하는 것이 바람직하다. 이러한 제1 전도성 포스트(125)들과 제2 전도성 포스트(145)들은 솔더(160)를 매개로 하여 상호 전기적으로 연결된다.Referring to FIG. 6H, the second
이상, 전술한 본 발명의 실시예에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.In the above-described embodiment of the present invention has been shown and described with respect to specific embodiments, the present invention is not limited thereto, and the claims are not limited to the scope of the present invention without departing from the spirit and field of the present invention. It will be readily apparent to those skilled in the art that the invention may be variously modified and modified.
Claims (20)
상기 제1 방열 부재 상에 부착되어 상기 리세스부를 밀봉하는 제2 몸체 및 상기 제2 몸체를 관통하도록 형성되어 상기 제1 전도성 포스트들과 연결된 제2 전도성 포스트들을 갖는 제2 방열 부재;
를 포함하는 방열 유닛.A first heat dissipation member disposed vertically in the recess of the first body and having first conductive posts formed to penetrate the first body; And
A second heat dissipation member attached to the first heat dissipation member, the second heat dissipation member having a second body sealing the recess, and second conductive posts formed to penetrate the second body and connected to the first conductive posts;
Heat dissipation unit comprising a.
상기 제1 전도성 포스트들은 상기 리세스부 내에 간격을 두고 이격되도록 배치되어 유로를 마련하는 것을 특징으로 하는 방열 유닛.The method of claim 1,
And the first conductive posts are spaced apart from each other in the recess to provide a flow path.
상기 유로 내를 이동하는 냉각제를 더 포함하는 것을 특징으로 하는 방열 유닛.The method of claim 2,
And a coolant moving in the flow path.
상기 제1 전도성 포스트들은, 평면상으로 볼 때, 매트릭스 형태로 배치된 것을 특징으로 하는 방열 유닛.The method of claim 2,
And the first conductive posts are arranged in a matrix in plan view.
상기 제1 몸체의 일 측면을 관통하도록 형성되어 상기 리세스부와 연결된 냉각제 공급부; 및
상기 제1 몸체의 타 측면을 관통하도록 형성되어 상기 리세스부와 연결된 냉각제 배출부;
를 더 포함하는 것을 특징으로 하는 방열 유닛.The method of claim 1,
A coolant supply part formed to penetrate through one side of the first body and connected to the recess part; And
A coolant discharge part formed to penetrate the other side of the first body and connected to the recess part;
Heat dissipation unit, characterized in that it further comprises.
상기 제1 전도성 포스트들과 제2 전도성 포스트들은 각각의 맞닿는 계면에 형성된 솔더를 매개로 하여 전기적 연결이 이루어진 것을 특징으로 하는 방열 유닛.The method of claim 1,
And the first conductive posts and the second conductive posts are electrically connected to each other by solder formed at respective abutting interfaces.
상기 기판 상에 부착된 제1 반도체 칩;
상기 제1 반도체 칩을 관통하도록 형성되어 상기 기판과 제1 반도체 칩을 전기적으로 연결시키는 제1 관통전극들;
상기 제1 반도체 칩 상에 부착된 방열 유닛; 및
상기 방열 유닛 상에 부착된 적어도 하나 이상의 제2 반도체 칩;을 포함하고,
상기 방열 유닛은,
리세스부를 갖는 제1 몸체 및 상기 제1 몸체의 리세스부 내에 수직으로 배치되며, 상기 제1 몸체를 관통하도록 형성된 제1 전도성 포스트들을 갖는 제1 방열 부재; 및
상기 제1 방열 부재 상에 부착되어 상기 리세스부를 밀봉하는 제2 몸체 및 상기 제2 몸체를 관통하도록 형성되어 상기 제1 전도성 포스트들과 연결된 제2 전도성 포스트들을 갖는 제2 방열 부재;
를 포함하는 스택 패키지.Board;
A first semiconductor chip attached to the substrate;
First through electrodes formed to penetrate the first semiconductor chip to electrically connect the substrate and the first semiconductor chip;
A heat dissipation unit attached to the first semiconductor chip; And
At least one second semiconductor chip attached to the heat dissipation unit;
The heat dissipation unit,
A first heat dissipation member disposed vertically in the recess of the first body and having first conductive posts formed to penetrate the first body; And
A second heat dissipation member attached to the first heat dissipation member, the second heat dissipation member having a second body sealing the recess, and second conductive posts formed to penetrate the second body and connected to the first conductive posts;
Stack package including.
상기 제1 관통전극들은 상기 방열 유닛의 제1 전도성 포스트들과 연결된 것을 특징으로 하는 스택 패키지.The method of claim 7, wherein
And the first through electrodes are connected to the first conductive posts of the heat dissipation unit.
상기 제2 반도체 칩은 상기 방열 유닛 상에 하나가 부착되며, 상기 하나의 제2 반도체 칩은 상기 방열 유닛에 플립 칩 본딩된 것을 특징으로 하는 스택 패키지.The method of claim 7, wherein
The second semiconductor chip is one attached to the heat dissipation unit, the second semiconductor chip is a stack package, characterized in that flip chip bonding to the heat dissipation unit.
상기 제2 반도체 칩은 상기 방열 유닛 상에 수직으로 적어도 둘 이상이 부착된 것을 특징으로 하는 스택 패키지.The method of claim 7, wherein
And at least two second semiconductor chips are vertically attached to the heat dissipation unit.
상기 적어도 둘 이상의 제2 반도체 칩들을 각각 관통하도록 형성되어 상기 제2 반도체 칩들과 방열 유닛을 전기적으로 연결시키는 제2 관통전극들을 더 포함하는 것을 특징으로 하는 스택 패키지.The method of claim 10,
And second through electrodes formed to penetrate the at least two second semiconductor chips, respectively, to electrically connect the second semiconductor chips to the heat dissipation unit.
상기 제1, 제2 반도체 칩 및 방열 유닛을 포함한 기판 상면을 감싸도록 부착된 히트 싱크를 더 포함하는 것을 특징으로 하는 스택 패키지.The method of claim 7, wherein
And a heat sink attached to surround the upper surface of the substrate including the first and second semiconductor chips and the heat dissipation unit.
상기 히트 싱크는,
상기 제2 반도체 칩 상에 부착된 수평부; 및
상기 수평부로부터 상기 기판을 향해 수직하게 연장되어 상기 방열 유닛 및 기판에 부착된 수직부;
를 포함하는 것을 특징으로 하는 스택 패키지.The method of claim 12,
The heat sink is,
A horizontal portion attached to the second semiconductor chip; And
A vertical portion extending vertically from the horizontal portion toward the substrate and attached to the heat dissipation unit and the substrate;
Stack package comprising a.
상기 제2 반도체 칩과 히트 싱크 사이에 배치된 제3 반도체 칩을 더 포함하는 것을 특징으로 하는 스택 패키지.The method of claim 13,
The stack package further comprises a third semiconductor chip disposed between the second semiconductor chip and the heat sink.
상기 제1 몸체의 상면으로부터 일부 두께를 제거하여 리세스부를 형성하는 단계;
상기 제1 몸체의 리세스부의 바닥면에 제1 비아들을 형성하는 단계;
상기 제1 몸체의 제1 비아들 및 상기 제1 비아들에 대응된 수직 선상 부분에 제1 전도성 포스트들을 형성하는 단계;
상기 제1 전도성 포스트들이 노출되도록 상기 제1 몸체의 하면을 백그라인딩하여 제1 방열부재를 형성하는 단계;
상기 제2 몸체의 상면으로부터 일부 두께를 제거하여 제2 비아들을 형성하는 단계;
상기 제2 몸체의 제2 비아들 내에 제2 전도성 포스트들을 형성하는 단계;
상기 제2 전도성 포스트들이 노출되도록 상기 제2 몸체의 하면을 백그라인딩하여 제2 방열 부재를 형성하는 단계; 및
상기 제1 전도성 포스트들을 갖는 제1 방열 부재 상에 상기 리세스부가 밀봉되도록 상기 제2 전도성 포스트들을 갖는 제2 방열 부재를 부착하는 단계;
를 포함하는 방열 유닛의 제조방법.Providing a first body and a second body;
Removing a portion of a thickness from an upper surface of the first body to form a recess;
Forming first vias in a bottom surface of the recessed portion of the first body;
Forming first conductive posts in the first vias of the first body and the vertical linear portion corresponding to the first vias;
Forming a first heat dissipation member by backgrinding a lower surface of the first body to expose the first conductive posts;
Removing some thickness from the top surface of the second body to form second vias;
Forming second conductive posts in second vias of the second body;
Backgrinding the bottom surface of the second body to expose the second conductive posts to form a second heat dissipation member; And
Attaching a second heat radiation member having the second conductive posts to seal the recess on the first heat radiation member having the first conductive posts;
Method of manufacturing a heat dissipation unit comprising a.
상기 제1 비아들을 형성하는 단계와 상기 제1 전도성 포스트들을 형성하는 단계 사이에,
상기 리세스부 및 제1 비아들의 내측면과 제1 몸체의 표면에 제1 절연막을 형성하는 단계;
상기 제1 절연막 상에 제1 씨드막을 형성하는 단계; 및
상기 제1 비아들 및 상기 제1 비아들에 대응된 수직 선상 부분을 제외한 상기 제1 절연막 및 제1 씨드막을 포함한 제1 몸체의 리세스부를 덮는 제1 마스크를 형성하는 단계;
를 더 포함하는 것을 특징으로 하는 방열 유닛의 제조방법.The method of claim 15,
Between forming the first vias and forming the first conductive posts,
Forming a first insulating layer on inner surfaces of the recess and the first via and a surface of the first body;
Forming a first seed film on the first insulating film; And
Forming a first mask covering a recess of the first body including the first insulating layer and the first seed layer except for the first vias and the vertical linear portions corresponding to the first vias;
Method of manufacturing a heat dissipation unit further comprises.
상기 제1 전도성 포스트를 형성하는 단계 후,
상기 제1 전도성 포스트들을 제외한 제1 몸체의 리세스부를 덮는 제1 마스크를 제거하는 단계; 및
상기 제거된 제1 마스크의 하면으로 노출된 제1 씨드막을 제거하는 단계;
를 더 포함하는 것을 특징으로 하는 방열 유닛의 제조방법.17. The method of claim 16,
After forming the first conductive post,
Removing a first mask covering a recessed portion of the first body except for the first conductive posts; And
Removing the first seed layer exposed to the bottom surface of the removed first mask;
Method of manufacturing a heat dissipation unit further comprises.
상기 제2 비아들을 형성하는 단계와 상기 제2 전도성 포스트들을 형성하는 단계 사이에,
상기 제2 비아들의 내측면 및 제2 몸체의 표면에 제2 절연막을 형성하는 단계;
상기 제2 절연막 상에 제2 씨드막을 형성하는 단계;
상기 제2 절연막 및 제2 씨드막을 포함한 제2 몸체의 제2 비아들 내에 제2 마스크를 형성하는 단계;
상기 제2 마스크 주변으로 노출된 상기 제2 몸체 표면의 제2 씨드막을 제거하는 단계; 및
상기 제2 몸체의 제2 비아들 내에 형성된 제2 마스크를 제거하는 단계;
를 더 포함하는 것을 특징으로 하는 방열 유닛의 제조방법.The method of claim 15,
Between forming the second vias and forming the second conductive posts,
Forming a second insulating film on inner surfaces of the second vias and a surface of a second body;
Forming a second seed film on the second insulating film;
Forming a second mask in second vias of a second body including the second insulating film and the second seed film;
Removing a second seed film on the surface of the second body exposed around the second mask; And
Removing a second mask formed in second vias of the second body;
Method of manufacturing a heat dissipation unit further comprises.
상기 제1 전도성 포스트들은, 평면상으로 볼 때, 매트릭스 형태로 배치하는 것을 특징으로 하는 방열 유닛의 제조방법.The method of claim 15,
The first conductive posts, the planar view, the method of manufacturing a heat dissipation unit, characterized in that arranged in a matrix form.
상기 제1 방열 부재 상에 제2 방열 부재를 부착하는 단계시,
상기 제1 전도성 포스트들과 제2 전도성 포스트들 상호 간이 맞닿도록 부착하는 것을 특징으로 하는 방열 유닛의 제조방법.The method of claim 15,
Attaching a second heat dissipation member on the first heat dissipation member,
And attaching the first conductive posts and the second conductive posts to be in contact with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20100034735A KR101096455B1 (en) | 2010-04-15 | 2010-04-15 | Heat dissipating uint and method for manufacturing thereof and stack package using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20100034735A KR101096455B1 (en) | 2010-04-15 | 2010-04-15 | Heat dissipating uint and method for manufacturing thereof and stack package using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110115304A true KR20110115304A (en) | 2011-10-21 |
KR101096455B1 KR101096455B1 (en) | 2011-12-20 |
Family
ID=45029989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20100034735A KR101096455B1 (en) | 2010-04-15 | 2010-04-15 | Heat dissipating uint and method for manufacturing thereof and stack package using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101096455B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101403554B1 (en) * | 2014-04-04 | 2014-06-09 | (주)디에이치씨 | Heat sink unit equipped type printed circuit board with excellent heat dissapation efficiency and stack package having the same |
WO2018087612A1 (en) * | 2016-11-14 | 2018-05-17 | King Abdullah University Of Science And Technology | Microfabrication techniques and devices for thermal management of electronic devices |
KR102313764B1 (en) * | 2021-04-05 | 2021-10-19 | 제엠제코(주) | Cooling system for semiconductor component having semiconductor chip with cooling apparatus |
US11908766B2 (en) | 2021-04-05 | 2024-02-20 | Jmj Korea Co., Ltd. | Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102265243B1 (en) | 2015-01-08 | 2021-06-17 | 삼성전자주식회사 | Semiconductor Package and method for manufacturing the same |
-
2010
- 2010-04-15 KR KR20100034735A patent/KR101096455B1/en not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101403554B1 (en) * | 2014-04-04 | 2014-06-09 | (주)디에이치씨 | Heat sink unit equipped type printed circuit board with excellent heat dissapation efficiency and stack package having the same |
WO2018087612A1 (en) * | 2016-11-14 | 2018-05-17 | King Abdullah University Of Science And Technology | Microfabrication techniques and devices for thermal management of electronic devices |
US11295963B2 (en) | 2016-11-14 | 2022-04-05 | King Abdullah University Of Science And Technology | Microfabrication techniques and devices for thermal management of electronic devices |
KR102313764B1 (en) * | 2021-04-05 | 2021-10-19 | 제엠제코(주) | Cooling system for semiconductor component having semiconductor chip with cooling apparatus |
US11908766B2 (en) | 2021-04-05 | 2024-02-20 | Jmj Korea Co., Ltd. | Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined |
Also Published As
Publication number | Publication date |
---|---|
KR101096455B1 (en) | 2011-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI649849B (en) | Semiconductor package with high wiring density patch | |
US10381326B2 (en) | Structure and method for integrated circuits packaging with increased density | |
US7598617B2 (en) | Stack package utilizing through vias and re-distribution lines | |
US8729690B2 (en) | Assembly having stacked die mounted on substrate | |
US8338929B2 (en) | Stacked-type chip package structure and fabrication method thereof | |
US7473993B2 (en) | Semiconductor stack package and memory module with improved heat dissipation | |
JP2006522478A (en) | Semiconductor multi-package module including processor and memory package assembly | |
CN107393836B (en) | Chip packaging method and packaging structure | |
TW201415587A (en) | Thermal management structure of semiconduvtor device and methods for forming the same | |
US9917073B2 (en) | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package | |
TWI734271B (en) | Double side mounted large mcm package with memory channel length reduction | |
KR101096455B1 (en) | Heat dissipating uint and method for manufacturing thereof and stack package using the same | |
US20120168936A1 (en) | Multi-chip stack package structure and fabrication method thereof | |
KR101123804B1 (en) | Semiconductor chip and stacked semiconductor package havng the same | |
KR20110036150A (en) | Stack chip package having heat emission means | |
US11658086B2 (en) | Semiconductor package and method of manufacturing semiconductor package | |
US7235870B2 (en) | Microelectronic multi-chip module | |
US11328997B2 (en) | Through-core via | |
US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
KR20110123505A (en) | Semiconductor package | |
US20240057353A1 (en) | Semiconductor package structure and method for manufacturing same | |
US11972995B2 (en) | Semiconductor package and method of manufacturing semiconductor package | |
TWI809986B (en) | Package structure and manufacturing method thereof | |
US20240055420A1 (en) | Semiconductor package structure and manufacturing method therefor | |
TW202406064A (en) | Package structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |