KR20110094102A - 자원 단위가 크레디트 단위보다 클 때의 크레디트 관리 - Google Patents
자원 단위가 크레디트 단위보다 클 때의 크레디트 관리 Download PDFInfo
- Publication number
- KR20110094102A KR20110094102A KR1020117015050A KR20117015050A KR20110094102A KR 20110094102 A KR20110094102 A KR 20110094102A KR 1020117015050 A KR1020117015050 A KR 1020117015050A KR 20117015050 A KR20117015050 A KR 20117015050A KR 20110094102 A KR20110094102 A KR 20110094102A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- credits
- packet
- credit
- header
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/39—Credit based
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Communication Control (AREA)
Abstract
Description
도 1은 디지털 시스템의 일 실시예의 블록도.
도 2는 메모리 버퍼 할당의 일 실시예의 블록도.
도 3은 도 1에 도시된 수신기의 일 실시예의 블록도.
도 4는 도 1에 도시된 시스템의 초기화 동안에 도 3에 도시된 수신기의 일 실시예의 동작을 나타내는 흐름도.
도 5는 도 1에 도시된 시스템에서 패킷의 수신에 응답하여 도 3에 도시된 수신기의 일 실시예의 동작을 나타내는 흐름도.
도 6은 도 1에 도시된 시스템에서 타깃에 의한 패킷의 소비에 응답하여 도 3에 도시된 수신기의 일 실시예의 동작을 나타내는 흐름도.
도 7은 도 1에 도시된 수신기의 다른 실시예의 블록도.
도 8은 도 1에 도시된 시스템의 초기화 동안에 도 7에 도시된 수신기의 일 실시예의 추가적인 동작을 나타내는 흐름도.
도 9는 도 1에 도시된 시스템에서 패킷의 수신에 응답하여 도 7에 도시된 수신기의 일 실시예의 추가 동작을 나타내는 흐름도.
도 10 및 11은 도 7에 도시된 수신기의 일 실시예의 추가 상세를 나타내는 의사 코드의 도면.
본 발명은 다양한 개량들 및 대안 형태들이 가능하지만, 본 발명의 특정 실시예들이 도면들에 예시적으로 도시되고, 본 명세서에서 상세히 설명된다. 그러나, 도면들 및 그에 대한 상세한 설명은 본 발명을 개시되는 특정 형태로 한정하는 것을 의도하는 것이 아니라, 첨부된 청구항들에 의해 정의되는 바와 같은 본 발명의 사상 및 범위 내에 속하는 모든 개량들, 균등물들 및 대안들을 커버하는 것을 의도한다는 것을 이해해야 한다. 본 명세서에서 사용되는 표제들은 체계화를 위한 것일 뿐, 설명의 범위를 한정하는 데 사용하고자 하는 의도는 없다. 본 출원 전반에서 사용될 때, "~일 수 있다(may)"라는 단어는 필수의 의미(즉, 해야 한다(must)라는 의미)가 아니라 허가의 의미(즉, 가능성이 있다는 의미)로 사용된다. 마찬가지로, "포함한다", "포함하는"이라는 단어들은 포함하지만 그에 한정되지 않는다는 것을 의미한다.
Claims (21)
- 장치로서,
크레디트 관리 유닛을 포함하는 수신기 - 상기 크레디트 관리 유닛은 상기 수신기가 사용 중에 결합되는 인터페이스에 대한 흐름 제어 크레디트들(flow control credits)을 관리하도록 구성되고, 상기 인터페이스상에서 수신되는 각각의 패킷은 패킷 헤더 및 옵션으로서 패킷 데이터를 포함하고, 상기 패킷 데이터는 상기 패킷 데이터의 크기에 의존하는 상기 흐름 제어 크레디트들 내의 데이터 크레디트들에 관하여 측정되고, 각각의 데이터 크레디트는 데이터 바이트들의 고정된 수를 나타냄 -; 및
상기 수신기에 결합되고, 상기 수신기에 의해 상기 인터페이스상에서 수신되는 패킷들에 대응하는 패킷 헤더들 및 패킷 데이터를 저장하도록 구성되는 버퍼 메모리 - 상기 버퍼 메모리는 상기 수신기에 의해 상기 데이터 크레디트의 크기의 N배인 버퍼 유닛들로 할당할 수 있고, 여기서 N은 1보다 큰 정수임 -
를 포함하고,
데이터 크레디트들의 총 수는 패킷 데이터를 저장하는 데 이용 가능한 상기 버퍼 메모리 내의 버퍼 유닛들의 수의 N배와 동일하고, 상기 크레디트 관리 유닛은 패킷 데이터가 버퍼 유닛을 채우지 못하는 경우에 사용되지 못하는 데이터 크레디트들의 최대 수에 기초하여 그리고 동시에 비행(flight)하는 것이 허락되는 패킷들의 수에 추가로 기초하여 복수의 총 데이터 크레디트를 보류(reserve)하도록 구성되고, 상기 크레디트 관리 유닛은 사용되지 못하는 데이터 크레디트들의 최대 수보다 적게 유발(incur)하는 주어진 패킷에 대한 패킷 데이터의 수신에 응답하여 하나 이상의 데이터 크레디트를 자유화하도록 구성되고, 상기 크레디트 관리 유닛은 상기 주어진 패킷이 소비되기 전에 상기 하나 이상의 데이터 크레디트를 자유화하도록 구성되는 장치. - 제1항에 있어서, 상기 크레디트 관리 유닛은 상기 주어진 패킷의 소비에 응답하여 추가적인 데이터 크레디트들을 자유화하도록 구성되고, 상기 추가적인 데이터 크레디트들의 수는 상기 주어진 패킷의 패킷 데이터에 대응하는 데이터 크레디트들의 수에서 상기 주어진 패킷의 수신에 응답하여 자유화된 상기 하나 이상의 데이터 크레디트를 뺀 값과 동일한 장치.
- 제1항에 있어서, 상기 수신기는 상기 장치의 초기화 동안에 상기 인터페이스상에서 다수의 데이터 크레디트를 송신기에게 광고하도록 구성되고, 광고되는 데이터 크레디트들의 수는 데이터 크레디트들의 총 수에서 상기 보류된 데이터 크레디트들을 뺀 값보다 크지 않은 장치.
- 제1항에 있어서, 주어진 패킷에 대해 사용되지 못하는 데이터 크레디트들의 최대 수는 N-1과 동일한 장치.
- 제1항에 있어서, 상기 크레디트 관리 유닛은 수신된 패킷들에 포함된 상기 패킷 데이터의 크기의 모니터링에 응답하여 패킷 헤더들을 저장하는 데 사용되는 상기 버퍼 메모리의 제1 양 및 패킷 데이터를 저장하는 데 사용되는 상기 버퍼 메모리의 제2 양을 동적으로 조정하도록 구성되는 장치.
- 인터페이스로부터 패킷을 수신하는 단계 - 상기 패킷은 패킷 데이터를 포함하고, 상기 패킷 데이터는 상기 패킷 데이터의 크기에 기초하여 상기 인터페이스 상의 송신기에서 하나 이상의 데이터 크레디트를 소비하고, 각각의 데이터 크레디트는 데이터 바이트들의 고정된 수를 나타냄 -;
상기 패킷 데이터를 버퍼 메모리에 저장하는 단계 - 상기 버퍼 메모리는 상기 데이터 크레디트의 크기의 N배인 버퍼 유닛들에 패킷 데이터를 저장하도록 할당할 수 있고, 여기서 N은 1보다 큰 정수이고, 상기 패킷 데이터가 상기 패킷 데이터를 저장하도록 할당된 버퍼 유닛을 채우지 못하는 것에 응답하여 최대 N-1개까지의 데이터 크레디트들이 사용되지 못함 -; 및
상기 패킷의 수신에 응답하여 그리고 상기 패킷이 소비되기 전에, 상기 패킷 데이터가 N-1개보다 적은 사용되지 못한 데이터 크레디트들을 유발하는 것으로 결정하고, 상기 결정에 응답하여 사용 가능한 하나 이상의 데이터 크레디트를 자유화하는 단계
를 포함하는 방법. - 제6항에 있어서, 데이터 크레디트들의 총 수로부터 복수의 데이터 크레디트를 보류하는 단계를 더 포함하고, 상기 데이터 크레디트들의 총 수는 패킷 데이터를 저장하는 데 이용될 수 있는 상기 버퍼 메모리 내의 버퍼 유닛들의 수의 N배와 동일하고, 상기 복수의 데이터 크레디트의 수는, 패킷 데이터가 버퍼 유닛을 채우지 못하는 경우에 사용되지 못하는 N-1개의 데이터 크레디트에 기초하고 또한 동시에 비행하는 것이 허락되는 패킷들의 수에 추가로 기초하는 방법.
- 제7항에 있어서, 초기화 동안에 상기 인터페이스상의 송신기에게 데이터 크레디트들의 수를 광고하는 단계를 더 포함하고, 광고되는 상기 데이터 크레디트들의 수는 데이터 크레디트들의 총 수에서 상기 보류된 데이터 크레디트들을 뺀 값보다 크지 않은 방법.
- 제6항에 있어서, 상기 패킷의 소비에 응답하여 추가적인 데이터 크레디트들을 자유화하는 단계를 더 포함하고, 상기 추가적인 데이터 크레디트들의 수는 상기 주어진 패킷의 패킷 데이터에 대응하는 데이터 크레디트들의 수에서 상기 주어진 패킷의 수신에 응답하여 자유화된 하나 이상의 데이터 크레디트를 뺀 값과 동일한 방법.
- 제6항에 있어서, 상기 자유화된 데이터 크레디트들의 표시를 송신기에게 전송하는 단계를 더 포함하는 방법.
- 장치로서,
크레디트 관리 유닛을 포함하는 수신기 - 상기 크레디트 관리 유닛은 상기 수신기가 사용 중에 결합되는 인터페이스에 대한 흐름 제어 크레디트들을 관리하도록 구성되고, 상기 인터페이스상에서 수신되는 각각의 패킷은 헤더 및 옵션으로서 데이터를 포함하고, 상기 헤더는 상기 인터페이스상의 제어 흐름에 대한 하나 이상의 헤더 크레디트에 관하여 측정되고, 상기 데이터는 상기 인터페이스상의 제어 흐름에 대한 하나 이상의 데이터 크레디트에 관하여 측정되고, 각각의 데이터 크레디트는 데이터 바이트들의 고정된 수를 나타냄 -; 및
상기 수신기에 결합되고, 상기 수신기에 의해 상기 인터페이스상에서 수신되는 패킷들에 대응하는 패킷 헤더들 및 패킷 데이터를 저장하도록 구성되는 버퍼 메모리
를 포함하고,
상기 크레디트 관리 유닛은 하나 이상의 수신된 패킷 내의 패킷 데이터의 크기에 응답하여 패킷 헤더들을 저장하는 데 사용되는 상기 버퍼 메모리의 제1 양 및 패킷 데이터를 저장하는 데 사용되는 상기 버퍼 메모리의 제2 양을 동적으로 조정하도록 구성되고, 상기 크레디트 관리 유닛은 상기 동적 조정들에 응답하여 상기 인터페이스상의 송신기에 대해 데이터 크레디트들 및 헤더 크레디트들을 자유화하도록 구성되는 장치. - 제11항에 있어서, 상기 크레디트 관리 유닛은 상기 제1 양을 증가시키고 상기 제2 양을 감소시키며, 상기 크레디트 관리 유닛은 소비된 패킷에 대응하는 하나 이상의 데이터 크레디트를 보류(withhold)하도록 그리고 대신에 변경을 이루기 위해 하나 이상의 헤더 크레디트를 자유화하도록 구성되는 장치.
- 제12항에 있어서, 헤더 크레디트는 데이터 크레디트에 의해 표현되는 데이터 바이트들의 고정된 수의 N-1배를 나타내고, 상기 크레디트 관리 유닛은 하나의 헤더 크레디트를 자유화하기 위해 N-1개의 데이터 크레디트를 보류(withhold)하도록 구성되는 장치.
- 제12항에 있어서, 상기 크레디트 관리 유닛은 제1 임계치보다 작은 크기의 패킷 데이터를 갖는 하나 이상의 패킷의 수신에 응답하여 상기 제1 양을 증가시키고 상기 제2 양을 감소시키도록 구성되는 장치.
- 제11항에 있어서, 상기 크레디트 관리 유닛은 상기 제1 양을 감소시키고 상기 제2 양을 증가시키며, 상기 크레디트 관리 유닛은 소비된 패킷에 대응하는 하나 이상의 헤더 크레디트를 보류(withhold)하도록 그리고 대신에 상기 송신기에서 상기 조정을 이루기 위해 하나 이상의 데이터 크레디트를 자유화하도록 구성되는 장치.
- 제15항에 있어서, 상기 크레디트 관리 유닛은 제2 임계치보다 큰 크기의 패킷 데이터를 갖는 하나 이상의 패킷의 수신에 응답하여 상기 제1 양을 감소시키고 상기 제2 양을 증가시키도록 구성되는 장치.
- 제11항에 있어서, 상기 크레디트 관리 유닛은 크기가 제1 임계치보다 크고 제2 임계치보다 작은 패킷 데이터를 갖는 하나 이상의 패킷의 수신에 응답하여 가장 최근에 수행된 조정과 반대인 조정을 수행하도록 구성되는 장치.
- 제11항에 있어서, 상기 크레디트 관리 유닛은 상기 제1 양의 최소 크기 및 상기 제1 양의 최대 크기를 결정하도록 구성되고, 상기 크레디트 관리 유닛은 상기 최소 크기 및 상기 최대 크기에 기초하여 상기 제1 양 및 상기 제2 양의 동적 변경을 제한하도록 구성되는 장치.
- 수신기에서의 방법으로서,
상기 수신기는 상기 수신기가 사용 중에 결합되는 인터페이스에 대한 흐름 제어 크레디트들을 관리하도록 구성되고, 상기 인터페이스상에서 수신되는 각각의 패킷은 헤더 및 옵션으로서 데이터를 포함하고, 상기 헤더는 상기 인터페이스상의 제어 흐름에 대한 헤더 크레디트에 관하여 측정되고, 상기 데이터는 상기 인터페이스상의 제어 흐름에 대한 하나 이상의 데이터 크레디트에 관하여 측정되고, 각각의 데이터 크레디트는 데이터 바이트들의 고정된 수를 나타내며,
상기 방법은,
하나 이상의 수신된 패킷 내의 패킷 데이터의 크기에 응답하여, 상기 헤더 크레디트들의 제1 양 및 상기 데이터 크레디트들의 제2 양을 동적으로 조정하는 단계; 및
상기 동적 조정들에 응답하여 상기 인터페이스상의 송신기에 대해 데이터 크레디트들 및 헤더 크레디트들을 자유화하는 단계
를 포함하는 수신기에서의 방법. - 제19항에 있어서, 상기 동적으로 조정하는 단계는 상기 제1 양을 증가시키고 상기 제2 양을 감소시키는 단계를 포함하고, 상기 자유화하는 단계는 소비된 패킷에 대응하는 하나 이상의 데이터 크레디트를 보류(withhold)하는 단계와 대신에 상기 송신기에서 상기 조정을 이루기 위해 하나 이상의 헤더 크레디트를 자유화하는 단계를 포함하는 수신기에서의 방법.
- 제19항에 있어서, 상기 동적으로 조정하는 단계는 상기 제1 양을 감소시키고 상기 제2 양을 증가시키는 단계를 포함하고, 상기 자유화하는 단계는 소비된 패킷에 대응하는 하나 이상의 헤더 크레디트를 보류(withhold)하는 단계와 대신에 상기 송신기에서 상기 조정을 이루기 위해 하나 이상의 데이터 크레디트를 자유화하는 단계를 포함하는 수신기에서의 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/344,949 | 2008-12-29 | ||
US12/344,949 US8045472B2 (en) | 2008-12-29 | 2008-12-29 | Credit management when resource granularity is larger than credit granularity |
PCT/US2009/067360 WO2010077747A1 (en) | 2008-12-29 | 2009-12-09 | Credit management when resource granularity is larger than credit granularity |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117019397A Division KR101242775B1 (ko) | 2008-12-29 | 2009-12-09 | 자원 단위가 크레디트 단위보다 클 때의 크레디트 관리 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110094102A true KR20110094102A (ko) | 2011-08-19 |
KR101110384B1 KR101110384B1 (ko) | 2012-02-24 |
Family
ID=41666515
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117015050A KR101110384B1 (ko) | 2008-12-29 | 2009-12-09 | 자원 단위가 크레디트 단위보다 클 때의 크레디트 관리 |
KR1020117019397A KR101242775B1 (ko) | 2008-12-29 | 2009-12-09 | 자원 단위가 크레디트 단위보다 클 때의 크레디트 관리 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117019397A KR101242775B1 (ko) | 2008-12-29 | 2009-12-09 | 자원 단위가 크레디트 단위보다 클 때의 크레디트 관리 |
Country Status (9)
Country | Link |
---|---|
US (2) | US8045472B2 (ko) |
EP (2) | EP2271994B1 (ko) |
JP (2) | JP5166609B2 (ko) |
KR (2) | KR101110384B1 (ko) |
CN (2) | CN102037455B (ko) |
AT (1) | ATE534083T1 (ko) |
ES (2) | ES2414936T3 (ko) |
HK (2) | HK1164486A1 (ko) |
WO (1) | WO2010077747A1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8045472B2 (en) * | 2008-12-29 | 2011-10-25 | Apple Inc. | Credit management when resource granularity is larger than credit granularity |
US20100296520A1 (en) * | 2009-05-19 | 2010-11-25 | Matthews David L | Dynamic quality of service adjustment across a switching fabric |
JP5349515B2 (ja) * | 2011-03-14 | 2013-11-20 | 株式会社東芝 | バッファ管理装置、バッファ管理方法及び記憶装置 |
JP5987560B2 (ja) * | 2012-08-31 | 2016-09-07 | 富士通株式会社 | データ転送装置、データ転送方法およびデータ転送プログラム |
US9524261B2 (en) | 2012-12-21 | 2016-12-20 | Apple Inc. | Credit lookahead mechanism |
JP2014230072A (ja) * | 2013-05-22 | 2014-12-08 | 株式会社リコー | データ通信デバイス、データ通信装置及びデータ通信方法 |
US9178832B2 (en) * | 2013-07-11 | 2015-11-03 | International Business Machines Corporation | Queue credit management |
US9082118B2 (en) | 2013-07-17 | 2015-07-14 | Apple Inc. | Transaction flow control using credit and token management |
EP3051870B1 (en) * | 2013-09-29 | 2019-07-03 | Huawei Technologies Co., Ltd. | Data transmission method and device |
US9584429B2 (en) * | 2014-07-21 | 2017-02-28 | Mellanox Technologies Ltd. | Credit based flow control for long-haul links |
KR102429904B1 (ko) * | 2017-09-08 | 2022-08-05 | 삼성전자주식회사 | PCIe P2P 접속의 밴드위스를 최대화할 수 있는 방법 및 시스템 |
US10432536B1 (en) * | 2017-12-11 | 2019-10-01 | Xilinx, Inc. | Systems and methods for policing streams in a network |
US10824369B2 (en) * | 2018-07-31 | 2020-11-03 | Nutanix, Inc. | Elastic method of remote direct memory access memory advertisement |
US10630602B1 (en) | 2018-10-08 | 2020-04-21 | EMC IP Holding Company LLC | Resource allocation using restore credits |
US11005775B2 (en) | 2018-10-08 | 2021-05-11 | EMC IP Holding Company LLC | Resource allocation using distributed segment processing credits |
US11201828B2 (en) | 2018-10-08 | 2021-12-14 | EMC IP Holding Company LLC | Stream allocation using stream credits |
US10951549B2 (en) | 2019-03-07 | 2021-03-16 | Mellanox Technologies Tlv Ltd. | Reusing switch ports for external buffer network |
US11558316B2 (en) | 2021-02-15 | 2023-01-17 | Mellanox Technologies, Ltd. | Zero-copy buffering of traffic of long-haul links |
US11973696B2 (en) | 2022-01-31 | 2024-04-30 | Mellanox Technologies, Ltd. | Allocation of shared reserve memory to queues in a network device |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5781457A (en) | 1994-03-08 | 1998-07-14 | Exponential Technology, Inc. | Merge/mask, rotate/shift, and boolean operations from two instruction sets executed in a vectored mux on a dual-ALU |
US6643765B1 (en) | 1995-08-16 | 2003-11-04 | Microunity Systems Engineering, Inc. | Programmable processor with group floating point operations |
US5832245A (en) * | 1996-10-21 | 1998-11-03 | Advanced Micro Devices, Inc. | Method for isochronous flow control across an inter-chip bus |
US6356551B1 (en) * | 1997-02-14 | 2002-03-12 | Advanced Micro Devices, Inc. | Method and network switch having dual forwarding models with a virtual lan overlay |
EP0946053A1 (en) * | 1998-03-27 | 1999-09-29 | CANAL+ Société Anonyme | Memory management in a receiver/decoder |
US6636523B1 (en) * | 1999-01-27 | 2003-10-21 | Advanced Micro Devices, Inc. | Flow control using rules queue monitoring in a network switching system |
JP2001094613A (ja) | 1999-09-21 | 2001-04-06 | Canon Inc | 通信制御装置、方法および記録媒体 |
US6430684B1 (en) | 1999-10-29 | 2002-08-06 | Texas Instruments Incorporated | Processor circuits, systems, and methods with efficient granularity shift and/or merge instruction(s) |
US7190667B2 (en) * | 2001-04-26 | 2007-03-13 | Intel Corporation | Link level packet flow control mechanism |
US7340495B2 (en) | 2001-10-29 | 2008-03-04 | Intel Corporation | Superior misaligned memory load and copy using merge hardware |
US7818356B2 (en) | 2001-10-29 | 2010-10-19 | Intel Corporation | Bitstream buffer manipulation with a SIMD merge instruction |
US7269752B2 (en) * | 2002-06-04 | 2007-09-11 | Lucent Technologies Inc. | Dynamically controlling power consumption within a network node |
US6760793B2 (en) | 2002-07-29 | 2004-07-06 | Isys Technologies, Inc. | Transaction credit control for serial I/O systems |
US7725568B2 (en) * | 2002-09-09 | 2010-05-25 | Netapp, Inc. | Method and apparatus for network storage flow control |
US7661130B2 (en) * | 2003-04-12 | 2010-02-09 | Cavium Networks, Inc. | Apparatus and method for allocating resources within a security processing architecture using multiple queuing mechanisms |
JP4366200B2 (ja) * | 2004-01-29 | 2009-11-18 | キヤノン株式会社 | 記録装置及び受信バッファ管理方法 |
US7752355B2 (en) | 2004-04-27 | 2010-07-06 | International Business Machines Corporation | Asynchronous packet based dual port link list header and data credit management structure |
JP2005332250A (ja) | 2004-05-20 | 2005-12-02 | Toshiba Corp | データ処理装置およびフロー制御方法 |
JP2006189937A (ja) | 2004-12-28 | 2006-07-20 | Toshiba Corp | 受信装置、送受信装置、受信方法及び送受信方法 |
US7464174B1 (en) * | 2005-03-07 | 2008-12-09 | Pericom Semiconductor Corp. | Shared network-interface controller (NIC) using advanced switching (AS) turn-pool routing field to select from among multiple contexts for multiple processors |
WO2006109207A1 (en) | 2005-04-13 | 2006-10-19 | Koninklijke Philips Electronics N.V. | Electronic device and method for flow control |
US7698477B2 (en) * | 2005-11-30 | 2010-04-13 | Lsi Corporation | Method and apparatus for managing flow control in PCI express transaction layer |
US7698478B2 (en) * | 2006-09-19 | 2010-04-13 | Apple Inc. | Managed credit update |
US8139575B2 (en) | 2007-06-29 | 2012-03-20 | International Business Machines Corporation | Device, system and method of modification of PCI express packet digest |
US7869356B2 (en) * | 2007-12-18 | 2011-01-11 | Plx Technology, Inc. | Dynamic buffer pool in PCIExpress switches |
US8151145B2 (en) * | 2008-04-03 | 2012-04-03 | Oracle America, Inc. | Flow control timeout mechanism to detect PCI-express forward progress blockage |
US8045472B2 (en) * | 2008-12-29 | 2011-10-25 | Apple Inc. | Credit management when resource granularity is larger than credit granularity |
-
2008
- 2008-12-29 US US12/344,949 patent/US8045472B2/en active Active
-
2009
- 2009-12-09 KR KR1020117015050A patent/KR101110384B1/ko active IP Right Grant
- 2009-12-09 JP JP2011543552A patent/JP5166609B2/ja active Active
- 2009-12-09 EP EP09801335A patent/EP2271994B1/en active Active
- 2009-12-09 ES ES11178261T patent/ES2414936T3/es active Active
- 2009-12-09 CN CN2009801178827A patent/CN102037455B/zh active Active
- 2009-12-09 EP EP11178261A patent/EP2390791B1/en active Active
- 2009-12-09 AT AT09801335T patent/ATE534083T1/de active
- 2009-12-09 ES ES09801335T patent/ES2378211T3/es active Active
- 2009-12-09 CN CN201110266364.0A patent/CN102298563B/zh active Active
- 2009-12-09 WO PCT/US2009/067360 patent/WO2010077747A1/en active Application Filing
- 2009-12-09 KR KR1020117019397A patent/KR101242775B1/ko active IP Right Grant
-
2011
- 2011-07-11 HK HK12104801.7A patent/HK1164486A1/xx not_active IP Right Cessation
- 2011-07-11 HK HK11107143.8A patent/HK1153024A1/xx not_active IP Right Cessation
- 2011-09-21 US US13/238,723 patent/US8400924B2/en active Active
- 2011-11-01 JP JP2011239929A patent/JP5221736B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR101110384B1 (ko) | 2012-02-24 |
EP2390791A1 (en) | 2011-11-30 |
KR101242775B1 (ko) | 2013-03-12 |
CN102037455A (zh) | 2011-04-27 |
EP2271994B1 (en) | 2011-11-16 |
CN102298563B (zh) | 2014-04-09 |
ES2414936T3 (es) | 2013-07-23 |
EP2271994A1 (en) | 2011-01-12 |
US20100165842A1 (en) | 2010-07-01 |
CN102037455B (zh) | 2013-11-20 |
US8045472B2 (en) | 2011-10-25 |
JP5166609B2 (ja) | 2013-03-21 |
KR20110110340A (ko) | 2011-10-06 |
HK1164486A1 (en) | 2012-09-21 |
HK1153024A1 (en) | 2012-03-16 |
JP2012514384A (ja) | 2012-06-21 |
JP2012039661A (ja) | 2012-02-23 |
CN102298563A (zh) | 2011-12-28 |
WO2010077747A1 (en) | 2010-07-08 |
ATE534083T1 (de) | 2011-12-15 |
ES2378211T3 (es) | 2012-04-10 |
EP2390791B1 (en) | 2013-03-20 |
US8400924B2 (en) | 2013-03-19 |
US20120008500A1 (en) | 2012-01-12 |
JP5221736B2 (ja) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101110384B1 (ko) | 자원 단위가 크레디트 단위보다 클 때의 크레디트 관리 | |
US7698478B2 (en) | Managed credit update | |
JP4800224B2 (ja) | 構成可能な相互接続トポロジを用いたi/o帯域幅の適応割当て | |
US20070047443A1 (en) | Channelized flow control | |
CN112154630A (zh) | 在plca支持的10spe网络上对流量进行整形 | |
US7412555B2 (en) | Ordering rule and fairness implementation | |
US9258256B2 (en) | Inverse PCP flow remapping for PFC pause frame generation | |
TW201543848A (zh) | 網路處理器中的封包調度 | |
US20060187826A1 (en) | Dynamic sharing of a transaction queue | |
US8027256B1 (en) | Multi-port network device using lookup cost backpressure | |
US20200076742A1 (en) | Sending data using a plurality of credit pools at the receivers | |
TWI717373B (zh) | 用於通用序列匯流排2.0頻寬保留之方法及系統 | |
WO2009042257A2 (en) | Buffer minimization in interface controller | |
US8103788B1 (en) | Method and apparatus for dynamically reallocating buffers for use in a packet transmission | |
US9906468B2 (en) | Packet traffic control in a network processor | |
US8819325B2 (en) | Interface device and system including the same | |
CN112486871A (zh) | 一种用于片上总线的路由方法以及系统 | |
US20080247316A1 (en) | Method Circuit and System for Data Flow Control | |
CN103559147A (zh) | 访存调度方法、装置和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A107 | Divisional application of patent | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 9 |