KR20110092751A - Heat spreading printed circuit board and method of manufacturing the same - Google Patents
Heat spreading printed circuit board and method of manufacturing the same Download PDFInfo
- Publication number
- KR20110092751A KR20110092751A KR1020100012358A KR20100012358A KR20110092751A KR 20110092751 A KR20110092751 A KR 20110092751A KR 1020100012358 A KR1020100012358 A KR 1020100012358A KR 20100012358 A KR20100012358 A KR 20100012358A KR 20110092751 A KR20110092751 A KR 20110092751A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resin layer
- copper
- via holes
- copper layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 102
- 239000010949 copper Substances 0.000 claims abstract description 99
- 229910052802 copper Inorganic materials 0.000 claims abstract description 98
- 239000011347 resin Substances 0.000 claims abstract description 91
- 229920005989 resin Polymers 0.000 claims abstract description 91
- 238000007747 plating Methods 0.000 claims abstract description 13
- 230000017525 heat dissipation Effects 0.000 claims description 38
- 239000004593 Epoxy Substances 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000011888 foil Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000011889 copper foil Substances 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R9/00—Transducers of moving-coil, moving-strip, or moving-wire type
- H04R9/02—Details
- H04R9/04—Construction, mounting, or centering of coil
- H04R9/041—Centering
- H04R9/043—Inner suspension or damper, e.g. spider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
- H04R1/22—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired frequency characteristic only
- H04R1/24—Structural combinations of separate transducers or of two parts of the same transducer and responsive respectively to two or more frequency ranges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R9/00—Transducers of moving-coil, moving-strip, or moving-wire type
- H04R9/06—Loudspeakers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Otolaryngology (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 전자 회로의 방열 구조에 관한 것으로, 특히 방열 성능이 향상된 방열 인쇄 회로 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a heat dissipation structure of an electronic circuit, and more particularly, to a heat dissipation printed circuit board having improved heat dissipation performance and a method of manufacturing the same.
현대의 전자 장치들은 빠른 동작 속도와 큰 소비 전력을 요구한다. 전자장치의 동작 속도가 빨라지고 소비 전력이 커지면 반도체 칩과 다이의 접합 온도가 높아지고, 접합 온도가 높아지면 전자 장치의 고장 발생률이 커질 수 있다. 반도체 칩 구성 요소들이 작을수록 연결 길이는 짧아지고 전력 밀도의 증가하는데 이 때 발생하는 열을 소모적으로 방출해야 할 필요가 있으며, 방출되지 않은 열은 반도체 칩의 심각한 문제를 초래할 수 있다.Modern electronic devices require fast operating speeds and large power consumption. As the operation speed of the electronic device increases and the power consumption increases, the junction temperature of the semiconductor chip and the die increases, and as the junction temperature increases, the failure rate of the electronic device increases. The smaller the semiconductor chip components, the shorter the connection length and the higher the power density, which is necessary to dissipate the heat generated, which can lead to serious problems in the semiconductor chip.
실시예들 중에서, 방열 인쇄 회로 기판은 제1 구리층, 절연층, 수지층, 제2 구리층, 도금막 및 복수의 유전체 비아 홀들을 포함한다. 상기 제1 구리층은 구리를 주재료로 포함하며, 각 공정을 통해 통전성을 가진 회로 패턴층이 형성된다. 상기 절연층은 Al2O3, BN, AlN, 및 PN 중 한 종류 또는 이들의 합금과 에폭시가 혼합된 유전체로 구성되고, 상기 제1 구리층 하부에 형성되며 수평 방향의 열전도성을 가진다. 상기 수치층은 유리 및 에폭시 혼합물로 구성되고, 상기 절연층 하부에 형성되며 절연성을 가진다. 상기 제2 구리층은 상기 수지층 하부에 형성되며, 상기 수지층에 의해 상기 제1 구리층과 전기적으로 절연된다. 상기 도금막은 금 또는 은을 포함하고, 상기 제2 구리층 하부 수평면에 코팅된다. 상기 복수의 유전체 비아 홀들은 상기 수지층의 상부 수평면으로부터 상기 제2 구리층의 하부 수평면까지 수직 방향으로 관통하는 복수의 실린더 형상을 가지며, 수직 방향의 열전도성을 가진다. 상기 절연층 및 상기 복수의 유전체 비아 홀들의 열전전도는 상기 수지층의 열전도율보다 더 높다.Among the embodiments, the heat dissipation printed circuit board includes a first copper layer, an insulating layer, a resin layer, a second copper layer, a plating film, and a plurality of dielectric via holes. The first copper layer includes copper as a main material, and a circuit pattern layer having electrical conductivity is formed through each process. The insulating layer is composed of a dielectric material in which one kind of Al 2 O 3, BN, AlN, and PN, or an alloy thereof and an epoxy are mixed, and is formed under the first copper layer and has a horizontal thermal conductivity. The numerical layer is composed of a glass and epoxy mixture, is formed under the insulating layer and has an insulating property. The second copper layer is formed under the resin layer and is electrically insulated from the first copper layer by the resin layer. The plating film includes gold or silver and is coated on the horizontal surface under the second copper layer. The plurality of dielectric via holes have a plurality of cylindrical shapes penetrating in a vertical direction from an upper horizontal plane of the resin layer to a lower horizontal plane of the second copper layer, and have thermal conductivity in a vertical direction. Thermal conductivity of the insulating layer and the plurality of dielectric via holes is higher than that of the resin layer.
실시예들 중에서, 방열 인쇄 회로 기판은 제1 구리층, 수지층, 제2 구리층 및 복수의 유전체 비아 홀들을 포함한다. 상기 제1 구리층은 구리를 주재료로 포함하며, 식각 공정을 통해 통전성을 가진 회로 패턴층이 형성된다. 상기 수지층은 유리 및 에폭시 혼합물로 구성되고, 상기 제1 구리층 하부에 형성되며 절연성을 가진다. 상기 제2 구리층은 상기 수지층 하부에 형성되며, 상기 수지층에 의해 상기 제1 구리층과 전기적으로 절연된다. 상기 복수의 유전체 비아 홀들은 상기 수지층의 상부 수평면부터 상기 수지층의 하부 수평면까지 수직 방향으로 관통하는 복수의 실린더 형상을 가지며, 수직 방향의 열전도성을 가진다. 상기 복수의 유전체 비아 홀들의 열전전도는 상기 수지층의 열전도율보다 더 높다.Among the embodiments, the heat dissipation printed circuit board includes a first copper layer, a resin layer, a second copper layer, and a plurality of dielectric via holes. The first copper layer includes copper as a main material, and a circuit pattern layer having electrical conductivity is formed through an etching process. The resin layer is composed of a glass and epoxy mixture, is formed under the first copper layer and has an insulating property. The second copper layer is formed under the resin layer and is electrically insulated from the first copper layer by the resin layer. The plurality of dielectric via holes may have a plurality of cylindrical shapes penetrating in a vertical direction from an upper horizontal plane of the resin layer to a lower horizontal plane of the resin layer, and may have thermal conductivity in the vertical direction. The thermal conductivity of the plurality of dielectric via holes is higher than that of the resin layer.
실시예들 중에서, 방열 인쇄 회로 기판의 제조방법은 (a) 유리 및 에폭시 혼합물을 포함하는 수지층을 형성하는 단계, (b) 상기 수지층의 상하부 양면 또는 하부 단면에 구리층을 형성하는 단계, (c) 상기 수지층 및 상기 구리층을 수직 방향으로 관통하는 실린더 형상의 복수의 비아 홀들을 형성하는 단계, (d) 일면에 구리층과 절연층으로 구성된 호일을 압착시키고 상기 호일 위에 열과 압력을 가하여 상기 복수의 비아 홀들 내부에 상기 수지층보다 더 높은 열전도성을 가진 유전체를 삽입하는 단계 및 (e) 상기 하부 단면의 구리층의 하부 수평면에 도금막을 코팅하는 단계를 포함한다.Among the embodiments, the method of manufacturing a heat dissipation printed circuit board includes the steps of (a) forming a resin layer comprising a mixture of glass and epoxy, (b) forming a copper layer on both top and bottom surfaces or bottom surfaces of the resin layer, (c) forming a plurality of cylindrical via holes penetrating the resin layer and the copper layer in a vertical direction; And inserting a dielectric having a higher thermal conductivity than the resin layer in the plurality of via holes, and (e) coating a plating film on a lower horizontal surface of the copper layer of the lower cross section.
실시예들 중에서, 방열 인쇄 회로 기판의 제조방법은 (a) 유리 및 에폭시 혼합물을 포함하는 수지층의 상부 수평면부터 상기 수지층의 하부 수평면까지 수직 방향으로 관통하는 실린더 형상의 복수의 비아 홀들을 형성하는 단계, (b) 상기 복수의 비아 홀들 각각에 상기 수지층보다 더 높은 열전도성을 가진 유전체를 삽입하는 단계, 및 (c) 통전성을 가진 구리 호일을 상기 수지층의 상부 수평면 또는 하부 수평면에 압착하여 구리층을 형성하는 단계를 포함한다.Among the embodiments, the method of manufacturing a heat dissipation printed circuit board includes (a) forming a plurality of cylindrical via holes penetrating in a vertical direction from an upper horizontal plane of a resin layer comprising a glass and epoxy mixture to a lower horizontal plane of the resin layer. (B) inserting a dielectric having a higher thermal conductivity than the resin layer in each of the plurality of via holes, and (c) crimping a conductive copper foil to the upper or lower horizontal surface of the resin layer. To form a copper layer.
실시예들 중에서, 방열 인쇄 회로 기판의 제조방법은 (a) 유리 및 에폭시 혼합물을 포함하는 수지층의 상부 수평면부터 상기 수지층의 하부 수평면까지 수직 방향으로 관통하는 실린더 형상의 복수의 비아 홀들을 형성하는 단계, (b) 상기 복수의 비아 홀들 각각에 상기 수지층보다 더 높은 열전도성을 가진 유전체를 삽입하는 단계, 및 (c) 상기 수지층의 상부 수평면 또는 하부 수평면에 전해 도금 또는 무전해 도금을 수행하여 구리층을 형성하는 단계를 포함한다.Among the embodiments, the method of manufacturing a heat dissipation printed circuit board includes (a) forming a plurality of cylindrical via holes penetrating in a vertical direction from an upper horizontal plane of a resin layer comprising a glass and epoxy mixture to a lower horizontal plane of the resin layer. (B) inserting a dielectric having a higher thermal conductivity than the resin layer in each of the plurality of via holes, and (c) electroplating or electroless plating on the upper or lower horizontal surface of the resin layer. Performing to form a copper layer.
도 1은 제1 실시예에 따른 방열 인쇄 회로 기판의 적층 구조를 나타내는 블록도이다.
도 2는 제2 실시예에 따른 방열 인쇄 회로 기판의 적층 구조를 나타내는 블록도이다.
도 3은 제3 실시예에 따른 방열 인쇄 회로 기판의 적층 구조를 나타내는 블록도이다.
도 4a 및 도 4b는 복수의 유전체 비아 홀들의 배치 구조를 나타내는 수지층의 단면도이다.
도 5는 도 1 및 도 2에 도시된 방열 인쇄 회로 기판의 제조 방법을 나타내는 순서도이다.
도 6 및 도 7은 도 3에 도시된 방열 인쇄 회로 기판의 제조 방법을 나타내는 순서도이다.1 is a block diagram showing a laminated structure of a heat dissipation printed circuit board according to a first embodiment.
2 is a block diagram showing a laminated structure of a heat dissipation printed circuit board according to a second embodiment.
3 is a block diagram showing a laminated structure of a heat dissipation printed circuit board according to a third embodiment.
4A and 4B are cross-sectional views of a resin layer showing an arrangement structure of a plurality of dielectric via holes.
5 is a flowchart illustrating a method of manufacturing the heat dissipation printed circuit board illustrated in FIGS. 1 and 2.
6 and 7 are flowcharts illustrating a method of manufacturing the heat dissipation printed circuit board shown in FIG. 3.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.Description of the present invention is only an embodiment for structural or functional description, the scope of the present invention should not be construed as limited by the embodiments described in the text. That is, since the embodiments may be variously modified and may have various forms, the scope of the present invention should be understood to include equivalents capable of realizing the technical idea.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.On the other hand, the meaning of the terms described in the present application should be understood as follows.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.Terms such as "first" and "second" are intended to distinguish one component from another component, and the scope of rights should not be limited by these terms. For example, the first component may be named a second component, and similarly, the second component may also be named a first component.
"및/또는"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및/또는 제3 항목"의 의미는 제1, 제2 또는 제3 항목뿐만 아니라 제1, 제2 또는 제3 항목들 중 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.The term “and / or” should be understood to include all combinations that can be presented from one or more related items. For example, the meaning of "first item, second item and / or third item" may be presented from two or more of the first, second or third items as well as the first, second or third item It means a combination of all the items that can be.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" to another component, it should be understood that there may be other components in between, although it may be directly connected to the other component. On the other hand, when an element is referred to as being "directly connected" to another element, it should be understood that there are no other elements in between. On the other hand, other expressions describing the relationship between the components, such as "between" and "immediately between" or "neighboring to" and "directly neighboring to", should be interpreted as well.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Singular expressions should be understood to include plural expressions unless the context clearly indicates otherwise, and terms such as "include" or "have" refer to features, numbers, steps, operations, components, parts, or parts thereof described. It is to be understood that the combination is intended to be present, but not to exclude in advance the possibility of the presence or addition of one or more other features or numbers, steps, operations, components, parts or combinations thereof.
각 단계들에 있어 식별부호(예를 들어, a, b, c, ...)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.For each step, the identifiers (e.g., a, b, c, ...) are used for convenience of description, and the identifiers do not describe the order of the steps, and each step is clearly contextual. Unless stated in a specific order, it may occur differently from the stated order. That is, each step may occur in the same order as specified, may be performed substantially simultaneously, or may be performed in the reverse order.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art unless otherwise defined. Terms defined in commonly used dictionaries should be interpreted to be consistent with meaning in the context of the relevant art and can not be construed as having ideal or overly formal meaning unless expressly defined in the present application.
도 1은 제1 실시예에 따른 방열 인쇄 회로 기판의 적층 구조를 나타내는 블록도이다.1 is a block diagram showing a laminated structure of a heat dissipation printed circuit board according to a first embodiment.
도 1을 참조하면, 제1 실시예에 따른 방열 인쇄 회로 기판(100)은 제1 구리층(110), 절연층(120), 수지층(130), 제2 구리층(140), 도금막(150) 및 복수의 유전체 비아 홀들(160)을 포함한다. Referring to FIG. 1, the heat dissipation printed
제1 구리층(110)은 구리(copper)를 주재료로 포함한다. 제1 구리층(110)은 통전성을 가지며, 식각 공정을 통해 회로 패턴층이 형성될 수 있다. The
예를 들어, 제1 구리층 중에 회로 패턴이 아닌 부분은 화학 처리로 녹여 없애고, 회로 패턴이 형성되는 부분의 구리층으로 남게하여 전기와 신호가 이동하는 배선을 만들거나 그 위에 LED(Light Emitting Diode) 또는 BLU(Back Light Unit)과 같은 전자 소자들을 실장할 수 있다. For example, a portion of the first copper layer that is not a circuit pattern is melted away by chemical treatment, and remains as a copper layer of a portion where the circuit pattern is formed to make or move a wire through which electricity and a signal are moved. Or electronic components such as BLU (Back Light Unit).
이 때 효과적인 신호 전달과 방열 특성을 위해 제1 구리층(110)의 두께는 약 5 마이크로 미터 이상 약 80 마이크로 미터 이하일 수 있다. In this case, the thickness of the
절연층(120)은 Al2O3, BN, AlN, 및 PN 중 한 종류 또는 이들의 합금을주재료로 하고 여기에 에폭시가 혼합된 유전체로 구성될 수 있다. 이 때 주재료에 대한 에폭시의 비율은 약 20 퍼센트 이상 약 40 퍼센트 이하일 수 있다. 절연층(120)은 일반적으로 메탈 PCB의 유전층과 유사한 재질 및 방법으로 형성될 수 있다. The
절연층(120)은 제1 구리층(110) 하부에 형성되며 수평 방향의 열전도성을 가진다. 도 1에서와 같이 제1 구리층(110) 하부에 절연층(120)이 수평방향으로 균일한 두께로 형성되고 절연층(120)이 열전도성을 가지므로, 제1 구리층(110)의 회로 패턴의 특정 부분 또는 특정 실장 부품에서 발생한 열이 절연층(120)으로 전달되어 열을 효과적으로 발산시킬 수 있다. 또한 절연층(120)은 전기적으로 절연 물질이므로 제1 구리층(110)의 회로 패턴의 신호에 대해서 영향을 주지 않는다. 이 경우 효과적인 열의 발산을 위해 절연층(120)의 두께는 약 10 마이크로 미터 이상 약 200 마이크로 미터 이하일 수 있다. 이 때 절연층(120)의 열전도율은 약 0.2 W/mK 이상 10 W/mK 이하일 수 있다. 이와 같은 방열 인쇄 회로 기판을 구성하는 각 층의 두께는 실험적으로 구해질 수 있다. The
수지층(130)은 유리 및 에폭시 혼합물로 구성된다. 실시예에 따라서 수지층은(130) FR4(Flame Retardant 4) PCB 재질 및 제조방법에 의하여 형성될 수 있다. 수지층(130)은 절연층 하부에 형성되며, 절연성을 가진다. 수지층(130)의 두께는 약 0.2 밀리 미터 이상 약 3 밀리 미터 이하일 수 있다.The
제2 구리층(140)은 수지층(130) 하부에 형성된다. 제1 구리층(110)과 제2 구리층(140)은 수지층(130)에 전기적으로 절연된다. 제2 구리층(140)의 두께는 약 5 마이크로 미터 이상 약 80 마이크로 미터 이하일 수 있다.The
도금막(150)은 금 및/또는 은을 포함한다. 도금막(150)은 제2 구리층(140) 하부 수평면에 코팅될 수 있다. 이러한 코팅은 마이그레이션을 방지하는 장벽의 역할을 하며 구리층의 산화를 방지할 수 있다. 또한 기판 취급 도중에 발생하는 기계적 피해로부터 기판을 보호하며 솔더 예정 위치를 식별해 준다.The
복수의 유전체 비아 홀들(160)은 수지층(130)의 상부 수평면으로부터 제2 구리층(140)의 하부 수평면까지 수직 방향으로 관통하는 복수의 실린더 형상을 가진다. 복수의 유전체 비아 홀들(160)은 수직 방향의 열전도성을 가지며, 이 때 절연층(120) 및 복수의 유전체 비아 홀들(160)의 열전전도는 수지층(130)의 열전도율보다 더 높다. The plurality of dielectric via
즉, 수지층(130)은 열전도율이 상대적으로 낮기 때문에 열전도율이 상대적으로 높은 비아 홀들(160)을 통해 수직 방향의 열 흐름을 원할히 할 수 있다. 또한 복수의 비아 홀들(160)의 상부는 절연층(120)과 접촉되어 있기 때문에, 절연층(120)을 통한 수평 방향의 열 흐름과 비아 홀들(160)을 통한 수직 방향의 열 흐름이 복합적으로 작용할 수 있어 다양한 방향으로 열이 발산하는데 효과적일 수 있다. 복수의 유전체 비아 홀들(160)은 수평면 상에 균일하게 배열하는 것이 방출에 효과적일 것이다.That is, since the
도 2는 제2 실시예에 따른 방열 인쇄 회로 기판의 적층 구조를 나타내는 블록도이다.2 is a block diagram showing a laminated structure of a heat dissipation printed circuit board according to a second embodiment.
도 2을 참조하면, 제2 실시예에 따른 방열 인쇄 회로 기판(200)은 제1 구리층(110), 절연층(120), 제3 구리층(170), 수지층(130), 제2 구리층(140), 도금막(150) 및 복수의 유전체 비아 홀들(160)을 포함한다.2, the heat dissipation printed
도 2의 방열 인쇄 회로 기판(200)은 도 1의 방열 인쇄 기판(100)과 유사하나, 절연층(120) 및 수지층(130) 사이에 형성되는 제3 구리층(170)을 더 포함한다. 제3 구리층(170)의 두께는 약 5 마이크로 미터 이상 약 80 마이크로 미터 이하일 수 있다. 실시예에 따라서, 제3 구리층(170)의 적층 구조 내부에서 별도의 내부 회로 패턴을 형성하는데 이용될 수도 있을 것이다. 제3 구리층(170) 역시 수지층(130)에 비해 열전도율이 높기 때문에 절연층(120)과 유사하게 수평 방향의 열전도를 원활하게 할 수 있을 것이다.The heat dissipation printed
도 3은 제3 실시예에 따른 방열 인쇄 회로 기판의 적층 구조를 나타내는 블록도이다.3 is a block diagram showing a laminated structure of a heat dissipation printed circuit board according to a third embodiment.
도 3을 참조하면, 제3 실시예에 따른 방열 인쇄 회로 기판(300)은 제1 구리층(310), 수지층(320), 제2 구리층(330) 및 복수의 유전체 비아 홀들(340)을 포함한다. Referring to FIG. 3, the heat dissipation printed
제1 구리층(310)은 구리를 주재료로 포함하며, 식각 공정을 통해 통전성을 가진 회로 패턴층이 형성된다. 수지층(320)은 유리 및 에폭시 혼합물로 구성되고, 제1 구리층(310) 하부에 형성되며 절연성을 가진다. 제2 구리층(320)은 수지층 하부에 형성된다. 제1 구리층(310)과 제2 구리층(320)은 수지층(320)에 의해 전기적으로 절연된다. The
복수의 유전체 비아 홀들(340)은 수지층(320)의 상부 수평면부터 수지층(320)의 하부 수평면까지 수직 방향으로 관통하는 복수의 실린더 형상을 가진다. 복수의 유전체 비아 홀들(340)은 수직 방향의 열전도성을 가지며, 복수의 유전체 비아 홀들(340)의 열전전도는 수지층의 열전도율보다 더 높다.The plurality of dielectric via
복수의 유전체 비아 홀들(340)을 가공하는 방법은 먼저 수치층(320)에 홀을 형성하고 유전체 또는 절연체를 홀 안에 삽입한 후, 프레스 장치로 구리 호일을 수치층의 양면 또는 단면에 접합시키는 방법과, 수치층(320)에 홀을 형성하고 유전체 또는 절연체를 홀 안에 삽입한 후, 수지층(320) 양면 또는 단면에 무전해 도금 또는 전해 도금을 진행하여 구리층을 형성하는 방법이 있다. 이와 같은 방법은 도 1 및 도 2의 적층 구조의 일부분을 형성하는데 이용될 수 있다.In the method of processing the plurality of dielectric via
도 3의 방열 인쇄 회로 기판은 복수의 비아 홀들(320)이 제1 구리층(310) 및 제2 구리층(320) 내부까지 침투하지 않도록 하여 수지층(130)과 비아 홀들(160)의 열팽창계수 차이에 의한 뒤틀림 등의 문제를 감소시킬 수 있다. 즉 일반적으로 수지층(130)과 비아 홀들(160)의 열팽창계수가 달라 기판의 온도가 증가하면서 기판의 변형이 생길 수 있는데, 이 경우 구리층(310, 330)에 적층된 소자들의 동작에도 영향을 줄 수 있다. 따라서, 복수의 비아 홀들(320)이 제1 구리층(310) 및 제2 구리층(320) 표면에만 접촉되도록 하여 수지층(130)과 비아 홀들(160)의 열팽창계수 차이에 의한 기판 변형 등의 문제를 감소시킬 수 있다The heat dissipation printed circuit board of FIG. 3 prevents the plurality of via
도 4a 및 도 4b는 복수의 유전체 비아 홀들의 배치 구조를 나타내는 수지층의 단면도이다.4A and 4B are cross-sectional views of a resin layer showing an arrangement structure of a plurality of dielectric via holes.
도 4a 및 도 4b를 참조하면, 복수의 유전체 비아 홀들(160)은 수평면 상에 균일한 간격으로 배치될 수 있다. 복수의 유전체 비아 홀들(160)의 직경(D1, D2)은 약 0.075 밀리 미터 이상 약 5 밀리 미터 이하일 수 있다. 복수의 유전체 비아 홀들(160) 중 인접하는 유전체 비아 홀 쌍의 간격(S1)은 복수의 유전체 비아 홀들(160)의 직경의 약 3 배 이하일 수 있다. 일 실시예에서, 제2 유전체 비아 홀들의 직경(D2)은 제1 유전체 비아 홀들의 직경(D1)보다 작을 수 있다. 예를 들어, 기판의 구조적 안정성과 효과적인 열의 발산을 위해 제2 유전체 비아 홀들의 직경(D2)은 인접하는 제1 유전체 비아 홀 쌍 사이의 거리(S1 - D1)에 상응할 수 있다. 또는, 제2 유전체 비아 홀들의 직경(D2)은 인접하는 제1 유전체 비아 홀 쌍 사이의 거리(S1 - D1)보다 작을 수 있다.4A and 4B, the plurality of dielectric via
도 4a 및 4b를 참조하면 수치층(160)의 단면적 중에서 비아 홀들(160)이 차지하는 면적 비율이 지나치게 작으면 열전도율이 저조할 수 있고, 지나치게 큰 경우 수지층(130)과 비아 홀들(160)의 열팽창계수 차이에 의한 뒤틀림 등의 문제가 생길 수 있으므로 적절한 수치 선정이 필요할 수 있다.4A and 4B, when the area ratio of the via holes 160 in the cross-sectional area of the
도 5는 도 1 및 도 2에 도시된 방열 인쇄 회로 기판의 제조 방법을 나타내는 순서도이다.5 is a flowchart illustrating a method of manufacturing the heat dissipation printed circuit board illustrated in FIGS. 1 and 2.
도 1, 도 2 및 도 5를 참조하면, 방열 인쇄 회로 기판을 제조하기 위해서 먼저 유리 및 에폭시 혼합물을 포함하는 수지층(130)을 형성한다(S510). 1, 2, and 5, in order to manufacture a heat dissipation printed circuit board, first, a
그 후, 수지층(130)의 상하부 양면 또는 하부 단면에 구리층(170, 140)을 형성한다(S510). 도 1의 방열 인쇄 회로 기판(100)은 수지층(130)의 하부 수평면에만 구리층을 형성한 것이고 도 2의 방열 인쇄 회로 기판(200)은 수지층(130)의 상부 수평면 및 하부 수평면에 모두 구리층을 형성한 것이다.Thereafter, copper layers 170 and 140 are formed on both upper and lower surfaces or lower end surfaces of the resin layer 130 (S510). The heat dissipation printed
그리고, 수지층(130) 및 구리층(170, 140)을 수직 방향으로 관통하는 실린더 형상의 복수의 비아 홀들(160)을 형성한다(S530). 일 실시예에서, 비아 홀들(160)의 내부 면은 구리(Cu), 알루미늄(Al) 또는 은(Ag)으로 도금할 수 있다.In addition, a plurality of cylindrical via
그 후, 일면에 구리층(110)과 절연층(120)으로 구성된 호일을 압착시키고(S540), 호일 위에 압력을 가하여 비아 홀들(160) 내부에 수지층보다 더 높은 열전도성을 가진 유전체를 삽입한다(S550). 호일은 구리층(110)과 절연층(120)으로 구성되며, 프레스 공정을 통해 호일 위에 열과 압력을 가하는 경우에는 절연층(120)의 유전체가 비아 홀들(160) 내부에 삽입된다. 이 때 유전체는 Al2O3, BN, AlN, 및 PN 중 한 종류 또는 이들의 합금과 에폭시를 포함할 수 있다.Thereafter, the foil composed of the
도 1의 방열 인쇄 회로 기판(100)은 수지층(130)의 상부 수평면과 호일의 절연층(120)이 맞닿도록 호일을 압착하여 방열 인쇄 회로 기판을 형성한 것이고 도 2의 방열 인쇄 회로 기판(200)은 구리층(170)의 상부 수평면과 호일의 절연층(120)이 맞닿도록 호일을 압착하여 방열 인쇄 회로 기판을 형성한 것이다.The heat dissipation printed
그 후, 하부 수평면에 도금막(150)을 코팅한다(S560). 일 실시예에서, 도금막(150)은 제2 구리층(140) 하부 수평면에 코팅될 수 있고, 도금막(150)은 금 및/또는 은을 포함할 수 있다. 이러한 코팅은 마이그레이션을 방지하는 장벽의 역할을 하며 구리의 산화를 방지할 수 있다. 또한 기판 취급 도중에 발생하는 기계적 피해로부터 기판을 보호하며 솔더 예정 위치를 식별해 준다.Thereafter, the
도 6 및 도 7은 도 3에 도시된 방열 인쇄 회로 기판의 제조 방법을 나타내는 순서도이다.6 and 7 are flowcharts illustrating a method of manufacturing the heat dissipation printed circuit board shown in FIG. 3.
도 6을 참조하면, 도 3에 도시된 방열 인쇄 회로 기판의 제조하기 위해서, 유리 및 에폭시 혼합물을 포함하는 수지층의 상부 수평면부터 수지층의 하부 수평면까지 수직 방향으로 관통하는 실린더 형상의 복수의 비아 홀들을 형성하고(S610), 복수의 비아 홀들 각각에 수지층보다 더 높은 열전도성을 가진 유전체를 삽입한 후 (S610), 및 통전성을 가진 구리 호일을 수지층의 상부 수평면 또는 하부 수평면에 압착하여 구리층을 형성한다(S630). 일 실시예에서, 비아 홀들의 내부 면은 구리, 알루미늄 또는 은으로 도금할 수 있다.Referring to FIG. 6, a plurality of cylindrical vias penetrating in the vertical direction from the upper horizontal plane of the resin layer including the glass and epoxy mixture to the lower horizontal plane of the resin layer in order to manufacture the heat dissipation printed circuit board shown in FIG. 3. After forming holes (S610), inserting a dielectric having a higher thermal conductivity than the resin layer in each of the plurality of via holes (S610), and compressing the copper foil having electrical conductivity to the upper horizontal plane or the lower horizontal plane of the resin layer. A copper layer is formed (S630). In one embodiment, the inner face of the via holes may be plated with copper, aluminum or silver.
도 7을 참조하면, 구리층은 수지층의 상부 수평면 또는 하부 수평면에 전해 도금 또는 무전해 도금을 수행하여 형성될 수도 있다(S730).Referring to FIG. 7, the copper layer may be formed by performing electroplating or electroless plating on the upper horizontal plane or the lower horizontal plane of the resin layer (S730).
본 발명은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다. The present invention can have the following effects. However, since a specific embodiment does not mean to include all of the following effects or only the following effects, the scope of the present invention should not be understood as being limited thereby.
일 실시예에 따른 방열 인쇄 회로 기판은 적층 구조 상에 수평 방향의 열전도성 절연층과 수직 방향의 열전도성 복수의 비아 홀들을 포함하여 인쇄 회로 기판상 실장되는 LED, BLU 또는 기타 반도체 칩으로부터 발생하는 열을 다양한 방향으로 효과적으로 방출할 수 있다. 따라서 일 실시예에 따른 방열 인쇄 회로 기판 상에 실장되는 소자는 더 안정적인 동작이 가능하다.According to an embodiment, a heat dissipation printed circuit board may be formed from a LED, a BLU, or other semiconductor chip mounted on a printed circuit board including a horizontal thermal conductive insulating layer and a plurality of vertical thermal conductive via holes on a laminated structure. It can effectively release heat in various directions. Therefore, the device mounted on the heat dissipation printed circuit board according to the exemplary embodiment may enable more stable operation.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (8)
Al2O3, BN, AlN, 및 PN 중 한 종류 또는 이들의 합금과 에폭시가 혼합된 유전체로 구성되고, 상기 제1 구리층 하부에 형성되며 수평 방향의 열전도성을 가진 절연층;
유리 및 에폭시 혼합물로 구성되고, 상기 절연층 하부에 형성되며 절연성을 가진 수지층;
상기 수지층 하부에 형성되며, 상기 수지층에 의해 상기 제1 구리층과 전기적으로 절연되는 제2 구리층;
금 또는 은을 포함하고, 상기 제2 구리층 하부 수평면에 코팅되는 도금막; 및
상기 수지층의 상부 수평면으로부터 상기 제2 구리층의 하부 수평면까지 수직 방향으로 관통하는 복수의 실린더 형상을 가지며, 수직 방향의 열전도성을 가진 복수의 유전체 비아 홀들을 포함하고,
상기 절연층 및 상기 복수의 유전체 비아 홀들의 열전전도는 상기 수지층의 열전도율보다 더 높은 것을 특징으로 하는 방열 인쇄 회로 기판.A first copper layer including copper as a main material and having a conductive circuit pattern layer formed through an etching process;
An insulating layer comprising one of Al 2 O 3, BN, AlN, and PN, or a dielectric mixed with an alloy thereof and an epoxy, formed under the first copper layer, and having a thermal conductivity in a horizontal direction;
A resin layer composed of a glass and epoxy mixture and formed under the insulating layer and having an insulating property;
A second copper layer formed under the resin layer and electrically insulated from the first copper layer by the resin layer;
A plating film including gold or silver and coated on a lower horizontal surface of the second copper layer; And
It has a plurality of cylindrical shape penetrating in the vertical direction from the upper horizontal plane of the resin layer to the lower horizontal plane of the second copper layer, and comprises a plurality of dielectric via holes having thermal conductivity in the vertical direction,
The thermal conductivity of the insulating layer and the plurality of dielectric via holes is higher than the thermal conductivity of the resin layer.
상기 제1 구리층 및 상기 제2 구리층의 두께는 5 마이크로 미터 이상 80 마이크로 미터 이하이고,
상기 절연층의 두께는 10 마이크로 미터 이상 200 마이크로 미터 이하이고, 상기 절연층의 열전도율은 0.2 W/mK 이상 10 W/mK 이하이고,
상기 수지층의 두께는 0.2 밀리 미터 이상 3 밀리 미터 이하인 것을 특징으로 하는 방열 인쇄 회로 기판.The method of claim 1,
The thickness of the said 1st copper layer and the said 2nd copper layer is 5 micrometers or more and 80 micrometers or less,
The thickness of the said insulating layer is 10 micrometers or more and 200 micrometers or less, The thermal conductivity of the said insulating layer is 0.2 W / mK or more and 10 W / mK or less,
The thickness of the said resin layer is 0.2 millimeters or more and 3 millimeters or less, The heat-dissipation printed circuit board characterized by the above-mentioned.
상기 복수의 유전체 비아 홀들의 직경은 0.075 밀리 미터 이상 5 밀리 미터 이하이며, 인접하는 유전체 비아 홀 쌍의 간격은 상기 복수의 유전체 비아 홀들의 직경의 3 배 이하인 것을 특징으로 방열 인쇄 회로 기판.The method of claim 2,
And the diameter of the plurality of dielectric via holes is greater than or equal to 0.075 millimeters and less than or equal to 5 millimeters, and the spacing of adjacent pairs of dielectric via holes is three times or less than the diameter of the plurality of dielectric via holes.
상기 절연층 및 상기 수지층 사이에 형성하며, 두께가 5 마이크로 미터 이상 80 마이크로 미터 이하인 제3 구리층을 더 포함하는 것을 특징으로 하는 방열 인쇄 회로 기판.The method of claim 3,
And a third copper layer formed between the insulating layer and the resin layer and having a thickness of 5 micrometers or more and 80 micrometers or less.
유리 및 에폭시 혼합물로 구성되고, 상기 제1 구리층 하부에 형성되며 절연성을 가진 수지층;
상기 수지층 하부에 형성되며, 상기 수지층에 의해 상기 제1 구리층과 전기적으로 절연되는 제2 구리층;
상기 수지층의 상부 수평면부터 상기 수지층의 하부 수평면까지 수직 방향으로 관통하는 복수의 실린더 형상을 가지며, 수직 방향의 열전도성을 가진 복수의 유전체 비아 홀들을 포함하고,
상기 복수의 유전체 비아 홀들의 열전전도는 상기 수지층의 열전도율보다 더 높은 것을 특징으로 하는 방열 인쇄 회로 기판.A first copper layer including copper as a main material and having a conductive circuit pattern layer formed through an etching process;
A resin layer composed of a glass and epoxy mixture and formed under the first copper layer;
A second copper layer formed under the resin layer and electrically insulated from the first copper layer by the resin layer;
Comprising a plurality of cylindrical shape penetrating in the vertical direction from the upper horizontal plane of the resin layer to the lower horizontal plane of the resin layer, and comprises a plurality of dielectric via holes having thermal conductivity in the vertical direction,
The thermal conductivity of the plurality of dielectric via holes is higher than the thermal conductivity of the resin layer.
(b) 상기 수지층의 상하부 양면 또는 하부 단면에 구리층을 형성하는 단계;
(c) 상기 수지층 및 상기 구리층을 수직 방향으로 관통하는 실린더 형상의 복수의 비아 홀들을 형성하는 단계;
(d) 일면에 구리층과 절연층으로 구성된 호일을 압착시키고 상기 호일 위에 열과 압력을 가하여 상기 복수의 비아 홀들 내부에 상기 수지층보다 더 높은 열전도성을 가진 유전체를 삽입하는 단계; 및
(e) 상기 하부 단면의 구리층의 하부 수평면에 도금막을 코팅하는 단계를 포함하는 방열 인쇄 회로 기판의 제조 방법.(a) forming a resin layer comprising a glass and epoxy mixture;
(b) forming a copper layer on both top and bottom surfaces or bottom surfaces of the resin layer;
(c) forming a plurality of cylindrical via holes penetrating the resin layer and the copper layer in a vertical direction;
(d) pressing a foil composed of a copper layer and an insulating layer on one surface, and applying heat and pressure on the foil to insert a dielectric having a higher thermal conductivity than the resin layer in the plurality of via holes; And
(e) a method of manufacturing a heat dissipation printed circuit board comprising coating a plating film on a lower horizontal surface of the copper layer of the lower section.
(b) 상기 복수의 비아 홀들 각각에 상기 수지층보다 더 높은 열전도성을 가진 유전체를 삽입하는 단계; 및
(c) 통전성을 가진 구리 호일을 상기 수지층의 상부 수평면 또는 하부 수평면에 압착하여 구리층을 형성하는 단계를 포함하는 방열 인쇄 회로 기판의 제조 방법.(a) forming a plurality of cylindrical via holes penetrating in a vertical direction from an upper horizontal plane of the resin layer comprising a glass and epoxy mixture to a lower horizontal plane of the resin layer;
(b) inserting a dielectric having a higher thermal conductivity than the resin layer in each of the plurality of via holes; And
(c) pressing the conductive copper foil onto the upper horizontal plane or the lower horizontal plane of the resin layer to form a copper layer.
(b) 상기 복수의 비아 홀들 각각에 상기 수지층보다 더 높은 열전도성을 가진 유전체를 삽입하는 단계; 및
(c) 상기 수지층의 상부 수평면 또는 하부 수평면에 전해 도금 또는 무전해 도금을 수행하여 구리층을 형성하는 단계를 포함하는 방열 인쇄 기판 제조 방법.
(a) forming a plurality of cylindrical via holes penetrating in a vertical direction from an upper horizontal plane of the resin layer comprising a glass and epoxy mixture to a lower horizontal plane of the resin layer;
(b) inserting a dielectric having a higher thermal conductivity than the resin layer in each of the plurality of via holes; And
(c) forming a copper layer by performing electrolytic plating or electroless plating on the upper horizontal plane or the lower horizontal plane of the resin layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100012358A KR20110092751A (en) | 2010-02-10 | 2010-02-10 | Heat spreading printed circuit board and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100012358A KR20110092751A (en) | 2010-02-10 | 2010-02-10 | Heat spreading printed circuit board and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110092751A true KR20110092751A (en) | 2011-08-18 |
Family
ID=44929551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100012358A KR20110092751A (en) | 2010-02-10 | 2010-02-10 | Heat spreading printed circuit board and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110092751A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170120881A (en) * | 2016-04-22 | 2017-11-01 | 엘지이노텍 주식회사 | Printed circuit board |
-
2010
- 2010-02-10 KR KR1020100012358A patent/KR20110092751A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170120881A (en) * | 2016-04-22 | 2017-11-01 | 엘지이노텍 주식회사 | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2822369B1 (en) | Multilayer circuit board and production method thereof and communication device | |
KR100802393B1 (en) | Package board and method for manufacturing thereof | |
JP5788854B2 (en) | Circuit board | |
US20090266599A1 (en) | Circuit board with high thermal conductivity and method for manufacturing the same | |
KR20110074642A (en) | Mccob, metal core-chip on board | |
JP2013222959A (en) | Package carrier and manufacturing method thereof | |
CN107331659B (en) | LED circuit board, terminal equipment and manufacturing method of LED circuit board | |
KR101939864B1 (en) | Carrier device, electrical device having a carrier device and method for producing same | |
US10524349B2 (en) | Printed circuit board with built-in vertical heat dissipation ceramic block, and electrical assembly comprising the board | |
KR101181105B1 (en) | The radiant heat circuit board and the method for manufacturing the same | |
TW201630496A (en) | Printed circuit board with heat radiation structure and method manufacturing same | |
CN111031687A (en) | Method for preparing heat dissipation circuit board | |
KR100666751B1 (en) | Method for manufacturing of radiant heat circuit board | |
JP2004119515A (en) | Light emitting diode display module with high heat radiation and its substrate | |
JP2018117149A (en) | Surface mountable semiconductor device | |
JP2008042154A (en) | Package board | |
US10134693B2 (en) | Printed wiring board | |
JP6420966B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC COMPONENT DEVICE | |
KR101115403B1 (en) | Light emitting apparatus | |
KR20110092751A (en) | Heat spreading printed circuit board and method of manufacturing the same | |
JP2019140321A (en) | Electronic component mounting substrate and electronic device | |
US20150181691A1 (en) | Printed circuit board and light emitting device | |
JP2017059798A (en) | Wiring board and manufacturing method of the same | |
KR101125752B1 (en) | Printed circuit board and method of manufacturing the same | |
KR101127144B1 (en) | Radiant heat printed circuit board and fabicating method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |