KR20110084069A - Digital audio amplifier and internal clock generating circuit - Google Patents

Digital audio amplifier and internal clock generating circuit Download PDF

Info

Publication number
KR20110084069A
KR20110084069A KR1020100004124A KR20100004124A KR20110084069A KR 20110084069 A KR20110084069 A KR 20110084069A KR 1020100004124 A KR1020100004124 A KR 1020100004124A KR 20100004124 A KR20100004124 A KR 20100004124A KR 20110084069 A KR20110084069 A KR 20110084069A
Authority
KR
South Korea
Prior art keywords
frequency
reference clock
internal
signal
clock
Prior art date
Application number
KR1020100004124A
Other languages
Korean (ko)
Inventor
이재욱
김진성
박기태
Original Assignee
(주)아이언디바이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이언디바이스 filed Critical (주)아이언디바이스
Priority to KR1020100004124A priority Critical patent/KR20110084069A/en
Publication of KR20110084069A publication Critical patent/KR20110084069A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Abstract

PURPOSE: A digital audio amplifier and an internal clock generating circuit are provided to generate a desired reference clock without respect to an operation mode of the entire system, thereby stably operating the circuit. CONSTITUTION: An internal clock generating circuit(210) generates an internal reference clock(CLK2) using an external reference clock(CLK1) supplied from the outside. The internal clock generating circuit includes a frequency comparator(211), a frequency controller(212), and an internal clock generating unit(213). The frequency comparator compares the frequency of the external reference clock with the frequency of the internal reference clock. The frequency controller generates a frequency control signal in response to the output of the frequency comparator. A signal processor(220) processes a digital audio signal based on the internal reference clock generated in the internal clock generating circuit.

Description

디지털 오디오 앰프 및 내부클럭 생성회로{Digital Audio Amplifier and Internal Clock Generating Circuit}Digital Audio Amplifier and Internal Clock Generating Circuit

본 발명은 디지털 오디오 앰프에 관한 것으로, 더욱 구체적으로는 전체 시스템의 동작 모드에 상관없이 안정적인 회로 동작이 가능한 디지털 오디오 앰프 및 이에 사용되는 내부클럭 생성회로에 관한 것이다.
The present invention relates to a digital audio amplifier, and more particularly, to a digital audio amplifier capable of stable circuit operation regardless of the operation mode of the entire system, and an internal clock generation circuit used therein.

일반적으로, 디지털 오디오 앰프는 디지털 오디오 신호를 입력으로 받아서 입력된 신호를 처리하여 PWM(Pulse Width Modulation) 형태의 출력신호를 생성한다. 이 때, 디지털 오디오 앰프가 상기의 동작을 수행하기 위해서는 기준클럭이 필요하다. 이 기준클럭은 디지털 오디오 앰프의 신호처리를 하는 여러 블록들 전체에 제공된다. 따라서, 이 기준클럭의 특성은 디지털 오디오 앰프의 전반적인 특성을 결정하는 매우 중요한 요소가 된다. In general, a digital audio amplifier receives a digital audio signal as an input and processes the input signal to generate an output signal having a pulse width modulation (PWM) type. At this time, the reference clock is required for the digital audio amplifier to perform the above operation. This reference clock is provided throughout the various blocks that process the digital audio amplifier. Therefore, the characteristic of this reference clock becomes a very important factor in determining the overall characteristic of the digital audio amplifier.

그런데, 종래의 디지털 오디오 앰프는 외부로부터 제공되는 외부클럭을 기준클럭으로서 사용하였기 때문에, 외부클럭 생성회로의 동작에 큰 영향을 받을 뿐만 아니라 디지털 오디오 앰프를 포함한 전체 시스템에 있어 불필요한 전력 소모가 크게 발생하는 문제점이 있었는 바, 이를 구체적으로 설명하면 다음과 같다.However, in the conventional digital audio amplifier, since the external clock provided from the outside is used as a reference clock, not only are they significantly affected by the operation of the external clock generation circuit, but also unnecessary power consumption is generated in the entire system including the digital audio amplifier. There was a problem that will be described in detail as follows.

도 1은 종래의 디지털 오디오 앰프를 도시한 것이다. 도 1에 도시된 바와 같이, 종래의 디지털 오디오 앰프(20)는 외부 클럭 생성회로(10)로부터 외부 클럭(CLK)을 제공받아 이를 기준클럭으로서 사용하였다. 외부 클럭 생성회로(10)로는 TCXO(Temperature Compensated Crystal Oscillator) 등을 포함한 다양한 생성회로가 사용될 수 있다. 그런데, 이러한 TCXO 등의 외부클럭 생성회로(10)를 기준클럭 생성수단으로서 사용하는 경우에는 전체 시스템의 동작 시나리오에 따라 불필요한 전력소비가 발생하거나, 또는 디지털 오디오 앰프를 사용하지 못하게 되는 문제점이 있었다. 1 illustrates a conventional digital audio amplifier. As shown in FIG. 1, the conventional digital audio amplifier 20 receives an external clock CLK from an external clock generation circuit 10 and used it as a reference clock. As the external clock generation circuit 10, various generation circuits including a TCXO (Temperature Compensated Crystal Oscillator) may be used. However, when the external clock generation circuit 10 such as TCXO is used as the reference clock generation means, there is a problem that unnecessary power consumption occurs or the digital audio amplifier cannot be used depending on the operation scenario of the entire system.

즉, 디지털 오디오 앰프를 내부에 포함하고 있는 대부분의 시스템에서 외부클럭 생성회로(10)는 시스템의 시나리오에 따라 온,오프를 반복하도록 설계되어 있다. 도 1의 제어신호(ctr)는 외부클럭 생성회로(10)의 온,오프를 제어하는 역할을 한다. 예를 들어 전체 시스템이 절전모드(또는 대기모드)에 진입하는 경우 외부클럭 생성회로(10)는 일반적으로 이에 따라 오프되도록 설계된다. In other words, in most systems including a digital audio amplifier therein, the external clock generation circuit 10 is designed to repeat on and off according to the system scenario. The control signal ctr of FIG. 1 serves to control on and off of the external clock generation circuit 10. For example, when the entire system enters a power saving mode (or standby mode), the external clock generation circuit 10 is generally designed to be off accordingly.

그런데, 이 경우 종래에는 절전 모드 등에서 외부클럭 생성회로(10)가 오프되면, 디지털 오디오 앰프(20)가 기준클럭을 제공받지 못함으로 인해 정상적으로 구동되지 못하였고, 이에 따라 사용자는 음악을 청취하는 등의 작업을 원할히 수행하지 못하는 문제점이 있었다. However, in this case, when the external clock generation circuit 10 is turned off in the conventional power saving mode, the digital audio amplifier 20 is not normally driven because it is not provided with the reference clock, and thus the user listens to music. There was a problem that could not be performed smoothly.

물론, 이를 해결하기 위해 디지털 오디오 앰프(20)에 외부클럭(CLK)을 계속 제공할 수 있도록 외부클럭 생성회로(10)를 계속 턴-온 상태로 유지할 수도 있지만, 이 경우에는 디지털 오디오 앰프(20)만을 구동하기 위해 외부클럭 생성회로(10)를 계속 동작시킴으로써 불필요한 전력소비가 발생하게 되었다. Of course, to solve this problem, the external clock generation circuit 10 may be kept turned on so that the external clock CLK can be continuously provided to the digital audio amplifier 20. In this case, the digital audio amplifier 20 By continuously operating the external clock generation circuit 10 to drive only), unnecessary power consumption is generated.

상기와 같은 문제점은 예를 들어 핸드폰 등이 절전 모드에 진입한 경우 사용자가 음악만을 청취하고자 하는 경우 등에서 발생한다.
The above problem occurs when, for example, the user wants to listen to music only when the cellular phone enters a power saving mode.

따라서, 본 발명이 이루고자 하는 기술적 과제는 전체 시스템의 동작 모드에 상관없이 디지털 오디오 앰프의 정상적인 회로 동작이 가능하고 전력 소모를 줄일 수 있는 디지털 오디오 앰프 및 이에 사용되는 내부클럭 생성회로를 제공하는 데 있다.
Accordingly, an aspect of the present invention is to provide a digital audio amplifier capable of operating a normal circuit of a digital audio amplifier and reducing power consumption regardless of an operation mode of an entire system, and an internal clock generation circuit used therein. .

본 발명은 외부로부터 공급되는 외부 기준클럭을 이용하여 내부 기준클럭을 생성하는 내부클럭 생성회로와; 상기 내부클럭 생성회로에서 생성된 내부 기준클럭에 기초하여 디지털 오디오 신호를 처리하는 신호 프로세서를 포함하여 구성되는 디지털 오디오 앰프를 제공한다. The present invention provides an internal clock generation circuit for generating an internal reference clock using an external reference clock supplied from the outside; It provides a digital audio amplifier comprising a signal processor for processing a digital audio signal based on the internal reference clock generated by the internal clock generation circuit.

또한, 본 발명은 외부로부터 공급되는 외부 기준클럭과 내부 기준클럭의 주파수를 비교하여 원하는 주파수의 상기 내부 기준클럭을 생성하는 것을 특징으로 하는 내부클럭 생성회로를 제공한다.In addition, the present invention provides an internal clock generation circuit, characterized in that for generating the internal reference clock of the desired frequency by comparing the frequency of the external reference clock and the internal reference clock supplied from the outside.

본 발명에서, 상기 내부클럭 생성회로는 상기 외부 기준클럭과 내부 기준클럭의 주파수를 비교하여 원하는 주파수의 상기 내부 기준클럭을 생성하는 것을 특징으로 한다.In the present invention, the internal clock generation circuit is characterized by generating the internal reference clock of the desired frequency by comparing the frequency of the external reference clock and the internal reference clock.

본 발명에서, 상기 내부클럭 생성회로는 상기 외부 기준클럭과 내부 기준클럭의 주파수를 비교하는 주파수비교기와; 상기 주파수비교기로부터의 출력에 응답하여 주파수 제어신호를 생성하는 주파수 제어부와; 상기 주파수 제어신호에 응답하여 원하는 주파수의 상기 내부 기준클럭을 생성하는 내부클럭 발생부를 포함하되, 상기 내부클럭 발생부에서 생성된 내부 기준클럭은 상기 주파수 비교기의 일 입력으로서 피드백되어 공급되는 것이 바람직하다.In the present invention, the internal clock generation circuit includes a frequency comparator for comparing the frequency of the external reference clock and the internal reference clock; A frequency controller for generating a frequency control signal in response to an output from the frequency comparator; And an internal clock generator configured to generate the internal reference clock of a desired frequency in response to the frequency control signal, wherein the internal reference clock generated by the internal clock generator is fed back as an input of the frequency comparator. .

본 발명에서, 상기 주파수 제어부는 상기 주파수비교기로부터의 출력에 응답하여 기설정된 N 비트크기의 비트신호를 생성하여 제공하는 레지스터와; 상기 비트신호에 응답하여, 그 신호값에 대응하는 전압 레벨의 아날로그 신호를 상기 주파수 제어신호로서 출력하는 컨버터를 포함하여 구성되는 것이 바람직하다.In the present invention, the frequency control unit includes a register for generating and providing a predetermined N bit size bit signal in response to the output from the frequency comparator; And a converter for outputting an analog signal of a voltage level corresponding to the signal value as the frequency control signal in response to the bit signal.

본 발명에서, 상기 레지스터는 연속근사 레지스터인 것이 바람직하다.
In the present invention, the register is preferably a continuous approximation register.

본 발명에 따른 디지털 오디오 앰프는 전체 시스템의 동작 모드에 상관없이 원하는 기준 클럭을 자체적으로 생성하여 사용함으로써 안정적인 회로 동작을 수행할 수 있고 전력소모를 줄일 수 있으며, 이에 사용되는 내부클럭 생성회로는 이러한 회로 동작 특성을 얻을 수 있도록 한다.
The digital audio amplifier according to the present invention can perform stable circuit operation and reduce power consumption by generating and using a desired reference clock by itself regardless of the operation mode of the entire system. The circuit operation characteristic can be obtained.

도 1은 종래의 디지털 오디오 앰프를 도시한 것이다.
도 2는 본 발명에 의한 일 실시예에 따른 디지털 오디오 앰프의 구성을 도시한 것이다.
도 3은 본 실시예에 사용된 주파수 제어부의 구성을 도시한 것이다.
도 4는 본 실시예에 사용된 주파수 제어부의 동작을 설명하기 위한 것이다.1 illustrates a conventional digital audio amplifier.
2 illustrates a configuration of a digital audio amplifier according to an embodiment of the present invention.
3 shows the configuration of the frequency control unit used in this embodiment.
4 is for explaining the operation of the frequency control unit used in the present embodiment.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to Examples. These embodiments are only for illustrating the present invention, and the scope of rights of the present invention is not limited by these embodiments.

도 2는 본 발명에 의한 일 실시예에 따른 디지털 오디오 앰프의 구성을 도시한 것이고, 도 3은 본 실시예에 사용된 주파수 제어부의 구성을 도시한 것으로서, 이를 참조하여 본 실시예를 설명하면 다음과 같다. 2 illustrates a configuration of a digital audio amplifier according to an embodiment of the present invention, and FIG. 3 illustrates a configuration of a frequency control unit used in the present embodiment. Is the same as

도 2 및 도 3에 도시된 바와 같이, 본 실시예에 따른 디지털 오디오 앰프는 외부로부터 공급되는 외부 기준클럭(CLK1)을 이용하여 내부 기준클럭(CLK2)을 생성하는 내부클럭 생성회로(210)와; 상기 내부클럭 생성회로(210)에서 생성된 내부 기준클럭(CLK2)에 기초하여 디지털 오디오 신호를 처리하는 신호 프로세서(220)를 포함하여 구성될 수 있다.As shown in FIGS. 2 and 3, the digital audio amplifier according to the present embodiment includes an internal clock generation circuit 210 for generating the internal reference clock CLK2 using an external reference clock CLK1 supplied from the outside. ; And a signal processor 220 for processing a digital audio signal based on the internal reference clock CLK2 generated by the internal clock generation circuit 210.

내부클럭 생성회로(210)는 상기 외부 기준클럭(CLK1)과 내부 기준클럭(CLK2)의 주파수를 비교하는 주파수비교기(211)와; 주파수비교기(211)로부터의 출력에 응답하여 주파수 제어신호(ctr_in)를 생성하는 주파수 제어부(212)와; 상기 주파수 제어신호(ctr_in)에 응답하여 원하는 주파수의 상기 내부 기준클럭(CLK2)을 생성하는 내부클럭 발생부(213)를 포함하되, 상기 내부클럭 발생부(213)에서 생성된 내부 기준클럭(CLK2)은 상기 주파수 비교기(211)의 일 입력으로서 피드백되어 공급된다.The internal clock generation circuit 210 includes a frequency comparator 211 for comparing the frequencies of the external reference clock CLK1 and the internal reference clock CLK2; A frequency controller 212 for generating a frequency control signal ctr_in in response to an output from the frequency comparator 211; An internal clock generator 213 for generating the internal reference clock CLK2 having a desired frequency in response to the frequency control signal ctr_in, wherein the internal reference clock CLK2 is generated by the internal clock generator 213. Is fed back as one input of the frequency comparator 211.

주파수 제어부(212)는 주파수비교기(211)로부터의 출력에 응답하여 기설정된 N 비트크기의 비트신호(nb)를 생성하여 제공하는 레지스터(301)와; 상기 비트신호(nb)에 응답하여, 그 신호값에 대응하는 전압 레벨의 상기 주파수 제어신호(ctr_in)를 출력하는 DA 컨버터(302)를 포함하여 구성된다.
The frequency controller 212 includes a register 301 which generates and provides a bit signal nb of a predetermined N bit size in response to an output from the frequency comparator 211; And a DA converter 302 for outputting the frequency control signal ctr_in at a voltage level corresponding to the signal value in response to the bit signal nb.

이와 같이 구성된 본 실시예의 동작을 도 1 내지 도 3을 참조하여 구체적으로 설명한다.The operation of the present embodiment configured as described above will be described in detail with reference to FIGS. 1 to 3.

우선, 도 2에 도시된 바와 같이 외부클럭 생성회로(100)는 디지털 오디오 앰프(200)에 외부클럭을 생성하여 기준클럭(CLK1, 이하 "외부 기준클럭"이라 함)으로서 제공한다. 도 2의 제어신호(ctr)는 종래 기술에서와 마찬가지로 외부클럭 생성회로(100)의 온,오프를 제어하는 역할을 하는 것으로서, 예를 들어 전체 시스템이 정상 동작 모드에 있는 경우에는 온-제어를 하고 전체 시스템이 절전모드(또는 대기모드)에 진입하는 경우에는 외부클럭 생성회로(100)를 오프-제어한다. 즉, 본 실시예의 디지털 오디오 앰프(200)를 포함하고 있는 전체 시스템이 정상 동작모드인 경우, 외부기준클럭(CLK1)은 디지털 오디오 앰프(200)에 공급된다. First, as illustrated in FIG. 2, the external clock generation circuit 100 generates an external clock in the digital audio amplifier 200 and provides the external clock as a reference clock CLK1 (hereinafter referred to as an external reference clock). The control signal ctr of FIG. 2 serves to control on and off of the external clock generation circuit 100 as in the prior art. For example, when the entire system is in the normal operation mode, the control signal ctr is controlled. When the entire system enters the power saving mode (or the standby mode), the external clock generation circuit 100 is off-controlled. That is, when the entire system including the digital audio amplifier 200 of the present embodiment is in the normal operation mode, the external reference clock CLK1 is supplied to the digital audio amplifier 200.

이어서, 주파수 비교기(211)는 외부 기준클럭(CLK1)과 내부 기준클럭(CLK2)를 비교하여 그 결과 신호를 출력한다. 여기서, 내부 기준클럭(CLK2)은 후술하는 내부클럭 발생부(213)에서 생성된 것으로서, 내부 기준클럭(CLK2)의 초기 주파수는 주파수 제어부(212)의 레지스터(301)에 기저장되어 있는 초기값에 따라 설정되며 이것은 파워-오프 되기 전의 직전 동작 모드에서 기저장되어 있는 값에 따른 것이다. 물론, 실시예에 따라서는 파워-온될 때마다 레지스터(301)의 출력이 새로이 리셋되도록 구성될 수도 있다. Subsequently, the frequency comparator 211 compares the external reference clock CLK1 with the internal reference clock CLK2 and outputs a resultant signal. Here, the internal reference clock CLK2 is generated by the internal clock generator 213 to be described later, and the initial frequency of the internal reference clock CLK2 is an initial value previously stored in the register 301 of the frequency controller 212. This value is set according to the previously stored value in the operation mode just before power-off. Of course, depending on the embodiment, the output of the register 301 may be configured to be reset every time it is powered on.

주파수 비교기(211)는 외부 기준클럭(CLK1)이 내부 기준클럭(CLK2)보다 높은 경우에는 하이레벨의 인에이블 신호를, 낮은 경우에는 로우레벨의 디스에이블 신호를 출력한다. 물론, 실시예에 따라서는 이와는 반대의 레벨의 신호를 출력하도록 구성할 수도 있다.The frequency comparator 211 outputs a high level enable signal when the external reference clock CLK1 is higher than the internal reference clock CLK2, and outputs a low level disable signal when the external reference clock CLK1 is higher than the internal reference clock CLK2. Of course, depending on the embodiment it can be configured to output a signal of the opposite level.

다음으로, 주파수 제어부(212)는 상기 주파수비교기(211)로부터의 출력에 응답하여 주파수 제어신호(ctr_in)를 생성한다. 이를 도 3을 참조하여 구체적으로 살펴 보면, 레지터스(301)는 주파수비교기(211)로부터의 출력에 응답하여 기설정된 N 비트크기의 비트신호(nb)를 생성하여 출력한다. 그리고, DA 컨버터(302)는 비트신호(nb)에 응답하여, 그 신호값에 대응하는 전압 레벨의 아날로그 신호를 상기 주파수 제어신호(ctr_in)로서 출력한다. 그러면, 내부클럭 발생부(213)는 상기 주파수 제어신호(ctr_in)의 전압레벨에 따라 내부 기준클럭(CLK2)의 주파수를 변경하여 출력한다.Next, the frequency controller 212 generates a frequency control signal ctr_in in response to the output from the frequency comparator 211. Specifically, referring to FIG. 3, the register 301 generates and outputs a bit signal nb having a predetermined N bit size in response to an output from the frequency comparator 211. The DA converter 302 then outputs an analog signal having a voltage level corresponding to the signal value as the frequency control signal ctr_in in response to the bit signal nb. Then, the internal clock generator 213 changes the frequency of the internal reference clock CLK2 according to the voltage level of the frequency control signal ctr_in and outputs the frequency.

상기에서, 주파수 비교기(211)의 출력이 하이레벨인 경우에는, 레지스터(301)는 내부 기준클럭(CLK2)의 주파수를 증가시키기 위하여 비트신호(nb)의 값을 증가시켜 출력한다. 그러면, DA 컨버터(302)는 비트신호(nb)의 신호값에 대응하여 제어신호(ctr_in)의 전압레벨을 증가시켜 출력하고, 내부클럭 발생부(213)는 내부 기준클럭(CLK2)의 주파수를 증가시켜 출력한다. In the above, when the output of the frequency comparator 211 is at a high level, the register 301 increases the value of the bit signal nb in order to increase the frequency of the internal reference clock CLK2. Then, the DA converter 302 increases and outputs the voltage level of the control signal ctr_in in response to the signal value of the bit signal nb, and the internal clock generator 213 increases the frequency of the internal reference clock CLK2. Increase the output.

반면, 주파수 비교기(211)의 출력이 로우레벨인 경우에는, 레지스터(301)는 내부 기준클럭(CLK2)의 주파수를 감소시키기 위하여 비트신호(nb)의 값을 감소시켜 출력한다. 그러면, DA 컨버터(302)는 비트신호(nb)의 신호값에 대응하여 제어신호(ctr_in)의 전압레벨을 감소시켜 출력하고, 내부클럭 발생부(213)는 내부 기준클럭(CLK2)의 주파수를 감소시켜 출력한다. On the other hand, when the output of the frequency comparator 211 is at the low level, the register 301 decreases the value of the bit signal nb to output the frequency of the internal reference clock CLK2. Then, the DA converter 302 reduces and outputs the voltage level of the control signal ctr_in in response to the signal value of the bit signal nb, and the internal clock generator 213 adjusts the frequency of the internal reference clock CLK2. To reduce the output.

이와 함께, 상기 내부클럭 발생부(213)에서 생성된 내부 기준클럭(CLK2)은 주파수 비교기(211)의 일 입력으로서 피드백되어 공급된다. 물론, 실시예에 따라서는, 주파수 비교기(211)의 출력에 따른 레지스터(301)의 출력인 비트신호(nb)의 변화 및 그에 따른 DA 컨버터(302)의 출력인 제어신호(ctr_in)의 변화가 상기와는 반대의 방향으로 진행되도록 구성할 수도 있다.In addition, the internal reference clock CLK2 generated by the internal clock generator 213 is fed back as one input of the frequency comparator 211. Of course, according to the embodiment, the change of the bit signal nb which is the output of the register 301 according to the output of the frequency comparator 211 and the change of the control signal ctr_in that is the output of the DA converter 302 accordingly It may be configured to proceed in the opposite direction to the above.

이와 같이, 본 실시예에 따른 내부클럭 발생회로(210)는 상기에서 언급한 비교동작 및 그에 따른 주파수 수정 작업을 반복적으로 수행함으로써 외부 기준클럭(CLK1)의 주파수에 매우 근접한 주파수를 갖는 내부 기준클럭(CLK2)을 자체적으로 생성하여 디지털 오디오 앰프(200)에 제공할 수 있다. 이렇게 함으로써, 본 실시예에서 사용되는 내부클럭 발생부(213)로서는, 외부클럭 생성회로(100)에 비하여 그 정확도나 성능이 다소 떨어지더라도 전류소모가 훨씬 더 적은 소용량의 클럭발생회로를 사용할 수 있다. 이는 상기와 같은 특성이 본 실시예의 내부클럭 발생회로(210)에 적용된 피드백 시스템에 의한 주파수 자동보정 기능에 의하여 구현될 수 있기 때문이다.As such, the internal clock generation circuit 210 according to the present embodiment repeatedly performs the above-described comparison operation and the frequency correction operation accordingly, thereby having an internal reference clock having a frequency very close to the frequency of the external reference clock CLK1. CLK2 may be generated and provided to the digital audio amplifier 200 by itself. By doing so, as the internal clock generator 213 used in the present embodiment, a clock generator circuit having a much smaller current consumption can be used even though its accuracy and performance are slightly lower than that of the external clock generator circuit 100. . This is because the above characteristics can be implemented by the frequency automatic correction function by the feedback system applied to the internal clock generation circuit 210 of the present embodiment.

한편, 주파수 제어부(212)에 포함된 레지스터(301)로는 연속 근사 레지스터(successive approximation register, SAR)를 사용하는 것이 바람직한데, 연속 근사 레지스터를 사용할 경우 적합한 비트값의 비트신호(nb)를 출력하는 메커니즘이 매우 효과적이고도 신속하게 구현될 수 있기 때문이다. 도 4는 4단 비트의 비트신호를 DA컨버터(302)에 제공하는 메커니즘을 예시적으로 나타낸 것으로서, 이를 참조하여 설명한다. 연속 근사 레지스터를 사용하는 경우에는, 레지스터(301)의 출력 신호값을 순차적으로 증가시키는 것이 아니라 최상위 비트(MSB)로부터 순서대로 하위비트쪽으로 수정하여 가는 방법을 사용함으로써, DA 컨버터(302)의 출력(ctr_in)을 훨씬 빨리 원하는 전압레벨에 근사시켜 원하는 주파수의 내부 기준클럭(CLK2)을 만들어낸다. On the other hand, it is preferable to use a successive approximation register (SAR) as the register 301 included in the frequency control unit 212. When the continuous approximation register is used, a bit signal nb of an appropriate bit value is output. This is because the mechanism can be implemented very effectively and quickly. 4 exemplarily illustrates a mechanism for providing a 4-bit bit signal to the DA converter 302, which will be described with reference to this. When the continuous approximation register is used, the output of the DA converter 302 is improved by using a method of correcting the output signal value of the register 301 sequentially from the most significant bit (MSB) to the lower bit in order. (ctr_in) is approximated to the desired voltage level much faster to produce an internal reference clock (CLK2) of the desired frequency.

예를 들어, 외부 기준 클럭(CLK1)의 주파수에 가장 근접하는 내부 기준클럭(CLK2)을 생성하기 위한 DA 컨버터(302)의 출력 제어신호(ctr_in)의 전압값이 7.2[V]라고 가정하고, 각 비트값에 대응하는 전압값은 1[V]인 것으로 가정하자. 먼저, 최상위비트(D3)의 값은 8V에 대응하여 7.2V보다 크므로, 최상위비트값(D3)은 0이 된다. 이어서 두번째 비트(D2)의 값은 4V에 대응하여 7.2V보다 낮으므로, 비트값(D2)은 1이 된다. 이러한 식으로, 비트(D1)의 값은 1, 비트(D0)의 값은 1이 된다. 이렇게 하여 4단계에 걸친 비교 및 수정 작업을 통해, 비교적 빠른 시간 내에 레지스터(301)는 적정 비트 값을 출력으로서 DA 컨버터(302)에 제공할 수 있다.For example, suppose that the voltage value of the output control signal ctr_in of the DA converter 302 for generating the internal reference clock CLK2 closest to the frequency of the external reference clock CLK1 is 7.2 [V]. Assume that the voltage value corresponding to each bit value is 1 [V]. First, since the value of the most significant bit D3 is larger than 7.2V corresponding to 8V, the most significant bit value D3 becomes zero. Subsequently, since the value of the second bit D2 is lower than 7.2V corresponding to 4V, the bit value D2 becomes one. In this way, the value of bit D1 is 1 and the value of bit D0 is 1. In this way, through four steps of comparison and correction, the register 301 can provide the appropriate bit value to the DA converter 302 as an output in a relatively short time.

이와 같이, 연속 근사형 레지스터를 레지스터(301)로 사용하게 되면, 비교적 변환시간이 빠르고 회로도 간단하여 저가형이면서 분해능이 비교적 높은 범용 A/D Converter에 가장 널리 사용할 수 있다. 상기에서는 비트신호(nb)로서 4비트 크기의 신호를 예시적으로 설명하였으나, 비트크기는 주파수 설정을 위한 분해능(resolution) 또는 시스템 처리 능력 등에 따라 적정 N 비트크기로 다양하게 적용할 수 있다.In this way, when the continuous approximation type register is used as the register 301, the conversion time is fast and the circuit is simple, so that it can be most widely used for a general-purpose A / D converter having a low cost and a relatively high resolution. In the above description, a 4-bit signal is exemplarily described as the bit signal nb, but the bit size may be variously applied to an appropriate N bit size according to a resolution or system processing capability for frequency setting.

또한, 레지스터(301)로는 상술한 연속 근사형 레지스터 외에 계수형 레지스터를 포함한 다양한 종류의 레지스터를 적용할 수도 있고, 레지스터와는 다른 형태로서 상기와 동등한 기능을 수행할 수 있는 다양한 소자로 대체하여 적용할 수도 있다. In addition to the above-described continuous approximation type registers, the register 301 may be applied with various types of registers including counting registers. The register 301 may be replaced with various elements capable of performing the same functions as the registers. You may.

이와 같이, 본 실시예에 따른 디지털 오디오 앰프는 전체 시스템의 동작 모드에 상관없이 원하는 내부 기준클럭을 자체적으로 생성하여 사용함으로써 안정적인 회로 동작을 수행할 수 있고 전력소모를 줄일 수 있다.As described above, the digital audio amplifier according to the present exemplary embodiment may perform stable circuit operation and reduce power consumption by generating and using a desired internal reference clock by itself regardless of the operation mode of the entire system.

한편, 본 실시예에서 사용된 상기 내부클럭 생성회로는 디지털 오디오 앰프 외에, 독립적인 내부 기준클럭을 사용할 필요가 있는 다른 어떤 종류의 회로에도 적용할 수 있다.
On the other hand, the internal clock generation circuit used in the present embodiment can be applied to any other type of circuit that needs to use an independent internal reference clock in addition to the digital audio amplifier.

10, 100 : 외부클럭 생성회로
20, 200 : 디지털 오디오 앰프
210 : 내부클럭 생성회로 211 : 주파수 비교기
212 : 주파수 제어부 213 : 내부클럭 발생부
220 : 신호 프로세서
301 : 레지스터 302 : DA 컨버터10, 100: external clock generation circuit
20, 200: digital audio amplifier
210: internal clock generation circuit 211: frequency comparator
212: frequency control unit 213: internal clock generator
220: signal processor
301: Register 302: DA converter

Claims (9)

디지털 오디오 앰프로서,
외부로부터 공급되는 외부 기준클럭을 이용하여 내부 기준클럭을 생성하는 내부클럭 생성회로와;
상기 내부클럭 생성회로에서 생성된 내부 기준클럭에 기초하여 디지털 오디오 신호를 처리하는 신호 프로세서를 포함하여 구성되는 디지털 오디오 앰프.
As a digital audio amplifier,
An internal clock generation circuit configured to generate an internal reference clock using an external reference clock supplied from the outside;
And a signal processor for processing a digital audio signal based on an internal reference clock generated by the internal clock generation circuit.
제 1항에 있어서,
상기 내부클럭 생성회로는
상기 외부 기준클럭과 내부 기준클럭의 주파수를 비교하여 원하는 주파수의 상기 내부 기준클럭을 생성하는 것을 특징으로 하는 디지털 오디오 앰프.
The method of claim 1,
The internal clock generation circuit
And comparing the frequencies of the external reference clock and the internal reference clock to generate the internal reference clock of a desired frequency.
제 2항에 있어서,
상기 내부클럭 생성회로는
상기 외부 기준클럭과 내부 기준클럭의 주파수를 비교하는 주파수비교기와;
상기 주파수비교기로부터의 출력에 응답하여 주파수 제어신호를 생성하는 주파수 제어부와;
상기 주파수 제어신호에 응답하여 원하는 주파수의 상기 내부 기준클럭을 생성하는 내부클럭 발생부를 포함하되,
상기 내부클럭 발생부에서 생성된 내부 기준클럭은 상기 주파수 비교기의 일 입력으로서 피드백되어 공급되는 디지털 오디오 앰프.
The method of claim 2,
The internal clock generation circuit
A frequency comparator for comparing the frequency of the external reference clock and the internal reference clock;
A frequency controller for generating a frequency control signal in response to an output from the frequency comparator;
An internal clock generator for generating the internal reference clock of the desired frequency in response to the frequency control signal,
And an internal reference clock generated by the internal clock generator is fed back as one input of the frequency comparator.
제 3항에 있어서,
상기 주파수 제어부는
상기 주파수비교기로부터의 출력에 응답하여 기설정된 N 비트크기의 비트신호를 생성하여 제공하는 레지스터와;
상기 비트신호에 응답하여, 그 신호값에 대응하는 전압 레벨의 아날로그 신호를 상기 주파수 제어신호로서 출력하는 컨버터를 포함하여 구성되는 디지털 오디오 앰프.
The method of claim 3, wherein
The frequency control unit
A register for generating and providing a predetermined N bit size bit signal in response to an output from the frequency comparator;
And a converter for outputting, as the frequency control signal, an analog signal of a voltage level corresponding to the signal value in response to the bit signal.
제 4항에 있어서,
상기 레지스터는 연속근사 레지스터인 디지털 오디오 앰프.
The method of claim 4, wherein
Wherein said register is a continuous approximation register.
외부로부터 공급되는 외부 기준클럭과 내부 기준클럭의 주파수를 비교하여 원하는 주파수의 상기 내부 기준클럭을 생성하는 것을 특징으로 하는 내부클럭 생성회로.
And an internal reference clock having a desired frequency by comparing the frequency of the external reference clock and the internal reference clock supplied from the outside.
제 6항에 있어서,
상기 내부클럭 생성회로는
상기 외부 기준클럭과 내부 기준클럭의 주파수를 비교하는 주파수비교기와;
상기 주파수비교기로부터의 출력에 응답하여 주파수 제어신호를 생성하는 주파수 제어부와;
상기 주파수 제어신호에 응답하여 원하는 주파수의 상기 내부 기준클럭을 생성하는 내부클럭 발생부를 포함하되,
상기 내부클럭 발생부에서 생성된 내부 기준클럭은 상기 주파수 비교기의 일 입력으로서 피드백되어 공급되는 것을 특징으로 하는 내부클럭 생성회로.
The method of claim 6,
The internal clock generation circuit
A frequency comparator for comparing the frequency of the external reference clock and the internal reference clock;
A frequency controller for generating a frequency control signal in response to an output from the frequency comparator;
An internal clock generator for generating the internal reference clock of the desired frequency in response to the frequency control signal,
And an internal reference clock generated by the internal clock generator is fed back as an input of the frequency comparator.
제 7항에 있어서,
상기 주파수 제어부는
상기 주파수비교기로부터의 출력에 응답하여 기설정된 N 비트크기의 비트신호를 생성하여 제공하는 레지스터와;
상기 비트신호에 응답하여, 그 신호값에 대응하는 전압 레벨의 아날로그 신호를 상기 주파수 제어신호로서 출력하는 컨버터를 포함하여 구성되는 내부클럭 생성회로.
The method of claim 7, wherein
The frequency control unit
A register for generating and providing a predetermined N bit size bit signal in response to an output from the frequency comparator;
And a converter for outputting, as the frequency control signal, an analog signal having a voltage level corresponding to the signal value in response to the bit signal.
제 8항에 있어서,
상기 레지스터는 연속근사 레지스터인 내부클럭 생성회로.





The method of claim 8,
And the register is a continuous approximation register.





KR1020100004124A 2010-01-15 2010-01-15 Digital audio amplifier and internal clock generating circuit KR20110084069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100004124A KR20110084069A (en) 2010-01-15 2010-01-15 Digital audio amplifier and internal clock generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100004124A KR20110084069A (en) 2010-01-15 2010-01-15 Digital audio amplifier and internal clock generating circuit

Publications (1)

Publication Number Publication Date
KR20110084069A true KR20110084069A (en) 2011-07-21

Family

ID=44921498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100004124A KR20110084069A (en) 2010-01-15 2010-01-15 Digital audio amplifier and internal clock generating circuit

Country Status (1)

Country Link
KR (1) KR20110084069A (en)

Similar Documents

Publication Publication Date Title
JP5175642B2 (en) Power control device
US9543829B2 (en) Switching regulator and comparator-based zero current detection method used by the switching regulator
US7759921B2 (en) Digital controller for DC-DC switching converters for operation at ultra-high constant switching frequencies
US6548991B1 (en) Adaptive voltage scaling power supply for use in a digital processing component and method of operating the same
US20070195876A1 (en) Self-calibrating digital pulse-width modulator (DPWM)
CN108415502B (en) Digital linear voltage-stabilized power supply without finite period oscillation and voltage stabilizing method
JP6657478B2 (en) Device and method for stabilizing supply voltage
JP6609319B2 (en) Clock generation circuit with standby mode for fast startup
KR101761989B1 (en) Phase-shifting a synchronization signal to reduce electromagnetic interference
EP2778837B1 (en) Method of forming an audio processing system and structure therefor
KR20180026957A (en) Duty correction device and semiconductor device including the same
US9331568B2 (en) Method and apparatus for load switch controller with tracking to support DDR termination
US11431251B2 (en) Power converter, synchronous power converter system and method of determining switching frequency
JP2010051155A (en) Power supply circuit
US11431250B2 (en) Voltage regulator with multi-level, multi-phase buck architecture
EP2777156B1 (en) Oscillator based frequency locked loop
US11852663B2 (en) Voltage monitor using a capacitive digital-to-analog converter
US9423811B2 (en) Method of automatic mode change in switching regulators
KR20110084069A (en) Digital audio amplifier and internal clock generating circuit
US20120161828A1 (en) Clock Generating Circuit and Clock Generating Method
US11881768B2 (en) Methods and apparatus for adaptively controlling direct current-direct current converter precision
US11791720B2 (en) Methods and apparatus for a direct current-direct current converter compatible with wide range system clock frequency
WO2013126901A9 (en) Method and apparatus for load switch controller
KR20160069602A (en) Dc-dc buck converter in digital and method for controlling output using the same
Barai et al. Optimized design of a high frequency digital controller for DVS-enabled adaptive DC-DC converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application