KR20110080136A - Micropatterning process for neural networks using three-dimensional structures - Google Patents

Micropatterning process for neural networks using three-dimensional structures Download PDF

Info

Publication number
KR20110080136A
KR20110080136A KR1020110052177A KR20110052177A KR20110080136A KR 20110080136 A KR20110080136 A KR 20110080136A KR 1020110052177 A KR1020110052177 A KR 1020110052177A KR 20110052177 A KR20110052177 A KR 20110052177A KR 20110080136 A KR20110080136 A KR 20110080136A
Authority
KR
South Korea
Prior art keywords
dimensional
pdms
neuron
substrate
lane
Prior art date
Application number
KR1020110052177A
Other languages
Korean (ko)
Inventor
정효일
김재영
이종은
김주한
김재환
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020110052177A priority Critical patent/KR20110080136A/en
Publication of KR20110080136A publication Critical patent/KR20110080136A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/543—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals
    • G01N33/551—Immunoassay; Biospecific binding assay; Materials therefor with an insoluble carrier for immobilising immunochemicals the carrier being inorganic
    • G01N33/552—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/02—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving viable microorganisms
    • C12Q1/24—Methods of sampling, or inoculating or spreading a sample; Methods of physically isolating an intact microorganisms
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0037—Production of three-dimensional images
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor

Abstract

PURPOSE: A neuron chip which enables patterning of nerve cells using a three dimensional structure without cell adhesive substances is provided to prepare three dimensional PDMS pyramid array chip of microsize. CONSTITUTION: A method for patterning nerve cell in a neuron chip using a three-dimensional PDMS structure comprises: a step of manufacturing a silicon master substrate having a plurality of three dimensional grooves and a lane pattern by photolithography and bulk micromachining; a step of pouring PDMS mixture solution onto the silicon master substrate for curing; a step of forming PDMS substrate having the lane and plural three dimensional structures; a step of separating PDMS substrate from the silicon master substrate to form PDMS having the lane and plural three dimensional structures; and a step of culturing nerve cells on the PDMS substrate.

Description

3차원 구조체를 이용한 뉴런 칩 및 그 뉴런 칩에서의 신경세포 패터닝방법{Micropatterning process for neural networks using three-dimensional structures}Neuron chip using three-dimensional structure and neuron patterning method in the neuron chip {Micropatterning process for neural networks using three-dimensional structures}

본 발명은 3차원 구조체를 이용한 뉴런 칩 및 그 뉴런 칩에서의 신경세포 패터닝방법에 관한 것으로, 보다 상세하게는 3차원 폴리디메틸실록산(polydimethylsiloxane)(이하, PDMS라 함) 피라미드 구조체의 물리적 구조를 이용하여 세포 부착성 물질없이 신경세포를 패터닝할 수 있게 하는 뉴런 칩 및 그 뉴런 칩에서의 신경세포 패터닝 방법에 관한 것이다.The present invention relates to a neuron chip using a three-dimensional structure and a neuron patterning method in the neuron chip, and more specifically, using a physical structure of a three-dimensional polydimethylsiloxane (hereinafter referred to as PDMS) pyramid structure The present invention relates to a neuron chip and a method for patterning neurons in the neuron chip, thereby enabling the neuron to be patterned without a cell adhesion substance.

일반적으로 뉴런 칩(neuron chip)은 살아 있는 신경 세포의 신경망 구조를 이차원 기판에 형성시킨 전극 위에 재현한 바이오 칩의 하나이다.In general, neuron chip (neuron chip) is one of the biochip reproduced on the electrode formed on the two-dimensional substrate of the neural network structure of living nerve cells.

신경세포가 신경돌기(neurite)를 형성하여 세포끼리 접촉하게 되면 전기적 신호를 주고받게 되는데, 뉴런 칩은 이러한 전기적 신호를 검출해 내고 특정 환경 변수 등의 변화 시 이 신호패턴이 어떻게 변화하는지를 분석하기 위해 사용되는 장비이다.When nerve cells form neurites and contact with cells, they exchange electrical signals.The neuron chip detects these electrical signals and analyzes how these signal patterns change when certain environmental variables change. Equipment used.

주로, 뉴런 칩은 시냅스 간 상호 작용에 따른 특성과 신경 세포 간 상호 정보 교환을 이해하여 생체 내의 정보 처리와 뇌의 기능을 연구하기 위한 수단으로 사용되며, 나아가서 뇌 신경계와의 인터페이스 개발 및 신경 전자 소자(neuroelectric device) 등 인공적 정보 처리 소자의 개발을 촉진하고 인공뇌 연구의 기반이 되기 때문에 의료 산업 및 정보 전자 산업에 커다란 영향을 미치게 될 것이다. Mainly, the neuron chip is used as a means for studying the information processing and brain function in vivo by understanding the characteristics of synaptic interactions and mutual information exchange between nerve cells, and further developing interfaces with the brain nervous system and neural electronic devices. It will have a great impact on the medical and information electronics industries, as it will promote the development of artificial information processing devices such as (neuroelectric devices) and become the basis for the research of the brain.

종래의 뉴런 칩은 라미닌(Laminin)이나 폴리-D-라이신(poly-D-lysin) 혹은 폴리-L-라이신(poly-L-lysin)과 같은 세포 부착성 물질을 PDMS(polydimethylsiloxane)와 같은 폴리머를 이용하여 스탬핑(stamping)하여 미리 의도한 무늬를 만들고 그 위에 신경세포를 키우는 것으로서, 세포 부착성 물질 위에만 신경 세포가 자라날 수 있는 환경을 조성하였다.Conventional neuron chips use cell-adhesive materials such as laminin, poly-D-lysine, or poly-L-lysine to form polymers such as polydimethylsiloxane (PDMS). By using stamping (stamping) to create the intended pattern and to grow the nerve cells on it, to create an environment in which the nerve cells can grow only on the cell adhesion material.

즉, 종래의 경우는 정교한 패터닝 없이 기판 표면에 세포 부착성 물질을 코팅하여 신경 세포가 무작위적인 방향으로 부착 및 생장해 나가도록 하거나, 혹은 스탬프에 세포 부착성 물질을 도포한 후 기판 위에 상기 스탬프를 접촉시켜 세포 부착성 물질을 의도한 모양으로 패터닝하고 이 패터닝된 세포 부착성 물질 위에 세포를 부착하여 자라도록 하는 스탬핑 방식의 기술이 알려져 있다. That is, in the conventional case, the cell adhesion material is coated on the surface of the substrate without elaborate patterning so that nerve cells adhere and grow in a random direction, or after the cell adhesion material is applied to the stamp, the stamp is applied onto the substrate. Stamping techniques are known in which a cell adherent material is contacted to pattern into an intended shape and the cells adhere to and grow on the patterned cell adherent material.

그러나 이러한 종래의 기술은 세포의 패턴화를 위해 세포 친화적인 물질과 세포 비친화적인 물질 등 두 가지 서로 다른 물질을 이용하여 표면을 개질하고 세포를 키우게 되므로 세포 비친화적인 물질이 입혀진 영역에서 원하지 않은 세포들의 사멸이 발생하게 된다. However, this conventional technique uses two different materials for cell patterning, cell-friendly and non-cell-friendly, to modify the surface and grow the cells, which is undesirable in areas where the cell is uncoated. The death of the cells occurs.

이러한 문제점을 피하기 위해 최근에는 직접적으로 세포를 원하는 곳에 위치시켜 배양할 수 있도록 하는 여러 가지 방법들이 개발되고 있다. In order to avoid this problem, a variety of methods have been recently developed to directly cultivate cells by placing them where desired.

그 중 잉크젯 프린팅 및 전기수력학적 프린팅 기법들은 대표적인 기술들이라 할 수 있다. 이러한 프린팅 기술들은 세포 친화적인 세포 외부기질(extracellular matrix) 물질들을 선택적으로 기판에 뿌린 뒤 세포를 패터닝할 수 있으며, 또한 직접적으로 신경세포를 포함한 동물세포를 기판에 뿌려 패터닝을 할 수도 있다. 그러나 이러한 기법들은 프린팅을 위한 적절한 점도 등이 요구되어 생체 적합적인 잉크용액 개발에 한계가 있었다.Inkjet printing and electrohydraulic printing techniques are representative technologies. These printing techniques can be used to selectively spread cell-friendly extracellular matrix materials onto the substrate and then pattern the cells, and also directly pattern animal cells, including neurons, onto the substrate. However, these techniques have been limited in the development of biocompatible ink solutions due to the need for proper viscosity for printing.

본 발명이 해결하고자 하는 기술적 과제는 신경세포의 네트워크 형성에 필요한 레인 패터닝을 손쉽게 획득하여 신경세포를 손쉽게 배양할 수 있고 신경세포의 네트워크 형성을 용이하게 하는 3차원 PDMS 구조체를 이용한 뉴런 칩 및 그 뉴런 칩에서의 신경세포 패터닝방법을 제공하고자 하는 것이다.The technical problem to be solved by the present invention is a neuron chip and its neurons using a three-dimensional PDMS structure that can easily cultivate neurons and facilitate the network formation of the neurons by easily obtaining the lane patterning required for network formation of neurons It is to provide a neuron patterning method in a chip.

본 발명의 이루고자 하는 다른 과제는 세포 부착성 물질을 패터닝하지 않고, 순수하게 물리적인 구조체를 이용하여 늘 같은 자리에 신경세포의 패터닝이 가능한 3차원 PDMS 구조체를 이용한 뉴런 칩 및 그 뉴런 칩에서의 신경세포 패터닝방법을 제공하는 것이다.Another object of the present invention to achieve a neuron chip and a neuron chip using a three-dimensional PDMS structure capable of patterning neurons in the same place always using a purely physical structure without patterning cell adhesion material It is to provide a cell patterning method.

본 발명의 이루고자 하는 또 다른 과제는 세포 부착성 물질의 코팅이 없더라도 구조물 자체에 배양액과 신경세포를 띄우는 것만으로도 신경세포의 패터닝이 가능하게 하는 3차원 PDMS 구조체를 이용한 뉴런 칩 및 그 뉴런 칩에서의 신경세포 제조방법을 제공한다. Another object of the present invention is to provide a neuron chip and its neuron chip using a three-dimensional PDMS structure that enables the patterning of neurons by floating the culture medium and neurons in the structure itself even without coating the cell adhesion material It provides a method for producing neurons.

상술한 목적을 달성하기 위한 본 발명의 일 실시형태에 따르면, (a) 실리콘 산화막이 코팅된 실리콘 기판의 일면에 포토리소그래피 및 벌크 마이크로머시닝 공정에 의해 신경세포의 네트워크 형성에 필요한 레인 패턴 및 그 레인 패턴으로 둘러싸인 다수의 3차원 요홈이 형성된 실리콘 마스터 기판을 제조하는 제1공정; (b) 상기 레인 패턴과 다수의 3차원 요홈이 형성된 실리콘 마스터 기판 위에 PDMS 혼합액을 부어 경화시켜 신경세포의 네트워크를 구성하는 레인과 다수의 3차원 구조체가 배열된 PDMS 기판을 형성하는 제2공정; (c) 상기 실리콘 마스터 기판으로부터 PDMS 기판을 분리시켜 신경세포 패터닝을 위한 레인과 다수의 3차원 구조체가 배열된 PDMS 기판을 얻는 제3공정; (d) 상기 레인과 3차원 구조체가 배열된 PDMS 기판에 신경세포를 배양하여 레인, 3차원 구조체, 레인과 3차원 구조체 중의 적어도 하나에 신경세포가 패터닝된 뉴런 칩을 얻는 제4공정;으로 이루어지는 것을 특징으로 하는 3차원 피라미드 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝 방법이다.According to one embodiment of the present invention for achieving the above object, (a) the lane pattern and the lanes necessary for network formation of neurons by photolithography and bulk micromachining processes on one surface of a silicon substrate coated with a silicon oxide film A first step of manufacturing a silicon master substrate formed with a plurality of three-dimensional grooves surrounded by a pattern; (b) a second step of forming a PDMS substrate having a lane and a plurality of three-dimensional structures arranged in a network of neurons by pouring a PDMS mixture solution on the silicon master substrate on which the lane pattern and the plurality of three-dimensional grooves are formed; (c) a third step of separating the PDMS substrate from the silicon master substrate to obtain a PDMS substrate in which lanes for neuron patterning and a plurality of three-dimensional structures are arranged; (d) a fourth step of culturing the neurons on a PDMS substrate having the lanes and the three-dimensional structures arranged thereon to obtain neuron chips patterned with the neurons in at least one of the lanes, the three-dimensional structures, the lanes and the three-dimensional structures; Neuron patterning method in a neuron chip using a three-dimensional pyramidal structure characterized in that.

상술한 목적을 달성하기 위한 본 발명의 다른 실시형태에 따르면, 상기 본 발명의 일 실시형태에 따른 신경세포 패터닝 방법에 의해 제조되는 3차원 PDMS 구조체를 가진 뉴런 칩으로서, 바람직하게는 신경세포의 네트워크 형성에 필요한 격자무늬의 레인이 형성되고 상기 레인으로 둘러싸인 3차원 PDMS 피라미드 구조체가 형성된 PDMS 기판에 신경세포가 패터닝된 뉴런 칩이다.According to another embodiment of the present invention for achieving the above object, a neuron chip having a three-dimensional PDMS structure manufactured by the neuron patterning method according to an embodiment of the present invention, preferably a network of neurons A neuron chip in which neurons are patterned on a PDMS substrate in which a lattice lane necessary for formation is formed and a three-dimensional PDMS pyramid structure surrounded by the lanes is formed.

본 발명에 의하면, 포토리소그래피 공정 및 벌크 마이크로머시닝(bulk micromachining) 기법으로 마이크로 사이즈의 3차원 PDMS 피라미드 어레이 칩을 제조할 수 있게 되므로, 손쉬운 신경세포의 배양과 신경세포 네트워크 형성이 용이하게 되는 이점이 있다.According to the present invention, since the micro-sized three-dimensional PDMS pyramid array chip can be manufactured by a photolithography process and a bulk micromachining technique, it is easy to culture nerve cells and to form a neural cell network. have.

또한 본 발명에 의하면 신경세포 신호 측정이 가능한 미세전극(microelectrode array:MEA) 칩을 제작할 수 있게 되므로, 이를 통하여 향후 신경세포 기작 연구에 많은 도움을 줄 수 있을 것으로 기대된다.In addition, according to the present invention, it is possible to manufacture a microelectrode array (MEA) chip capable of measuring neuronal signals, and thus, it is expected that the present invention may be useful for research on the mechanism of neurons in the future.

도 1은 본 발명에 의해 제조된 3차원 PDMS 피라미드 구조체를 이용한 뉴런 칩의 일 예를 보인 구조도이다.
도 2의 (a1) 내지 (a8)은 본 발명의 일 실시형태에 따른 3차원 PDMS 피라미드 구조체 제조공정 흐름을 예시한 단면도이다.
도 3의 (a)와 (b)는 본 발명에 의한 3차원 PDMS 피라미드 구조체 제조공정에서 실리콘 기판의 노출면에 3차원 요홈을 제작하는 공정을 확대도이고, (c)와 (d)는 그에 의해 완성된 15×15 배열의 실리콘 마스터 기판과 PDMS 구조체의 참고사진이다.
도 4의 (a) 내지 (d)는 본 발명에 의해 제조된 3차원 PDMS 피라미드 구조체의 확대사진이다.
도 5의 (a)와 (b)는 본 발명에 의해 제조된 3차원 PDMS 피라미드 구조체에 서로 다른 신경세포를 배양하여 신호 획득하는 방법을 예시한 참고도이다.
도 6의 (a) 내지 (c)는 본 발명에 의해 제조된 3차원 PDMS 피라미드 구조체에 증식하는 신경세포주(PC-12 cell line)를 이용하여 패터닝하는 공정을 예시한 참고사진이다.
도 7은 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 40㎛로 형성하여 해마 신경세포를 3일간 배양한 예의 참고사진이다.
도 8은 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 40㎛로 형성하여 해마 신경세포를 6일간 배양한 예의 참고사진이다.
도 9는 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 60㎛로 형성하여 해마 신경세포를 16일간 배양한 예의 면역세포화학 사진이다.
도 10은 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 80㎛로 형성하여 해마 신경세포를 배양한 예의 참고 사진이다.
도 11은 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 80㎛로 형성하여 해마 신경세포를 16일간 배양한 예의 면역세포화학사진이다.
도 12는 본 발명에 의한 3차원 PDMS 피라미드 구조체를 이용한 뉴런 칩에서 신경신호를 검출하는데에 사용 가능한 2차원 전극 및 3차원 전극의 예시도이다.1 is a structural diagram showing an example of a neuron chip using a three-dimensional PDMS pyramid structure manufactured by the present invention.
2 (a1) to (a8) are cross-sectional views illustrating a three-dimensional PDMS pyramid structure manufacturing process flow according to an embodiment of the present invention.
3 (a) and 3 (b) are enlarged views of fabricating a three-dimensional groove on an exposed surface of a silicon substrate in a three-dimensional PDMS pyramid structure manufacturing process according to the present invention, (c) and (d) is This is a reference picture of a 15 x 15 array of silicon master substrates and PDMS structures.
4 (a) to (d) are enlarged photographs of the three-dimensional PDMS pyramid structure produced by the present invention.
5 (a) and 5 (b) are reference diagrams illustrating a method of obtaining signals by culturing different neurons in a three-dimensional PDMS pyramid structure manufactured by the present invention.
Figure 6 (a) to (c) is a reference picture illustrating a process of patterning by using a neuronal cell line (PC-12 cell line) to proliferate in the three-dimensional PDMS pyramidal structure prepared by the present invention.
Figure 7 is a reference picture of an example in which the three-dimensional PDMS pyramid structure according to the present invention formed a lane width of 40㎛ culturing hippocampal neurons for three days.
8 is a reference picture of an example in which a three-dimensional PDMS pyramid structure according to the present invention was formed with a lane width of 40 μm and cultured hippocampal neurons for 6 days.
9 is an immunocytochemical picture of an example in which a three-dimensional PDMS pyramid structure according to the present invention is formed with a lane width of 60 μm and cultured for hippocampal neurons for 16 days.
10 is a reference photograph of an example of culturing hippocampal neurons by forming a three-dimensional PDMS pyramid structure according to the present invention with a lane width of 80 μm.
11 is an immunocytochemical picture of an example in which a three-dimensional PDMS pyramid structure according to the present invention was formed with a lane width of 80 μm and cultured hippocampal neurons for 16 days.
12 is an exemplary diagram of a two-dimensional electrode and a three-dimensional electrode that can be used to detect a neural signal in a neuron chip using a three-dimensional PDMS pyramid structure according to the present invention.

이에 첨부된 도면 및 실험결과를 참조하여 본 발명을 더욱 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings and experimental results.

도 1은 본 발명에 의해 제조된 3차원 PDMS 피라미드 구조체를 이용한 뉴런 칩의 일 예를 보인 구조도로서, 본 발명에 의한 뉴런 칩은 신경세포의 네트워크 형성에 필요한 격자무늬의 레인이 형성되고 상기 레인으로 둘러싸인 3차원 PDMS 피라미드 구조체가 형성된 PDMS 기판과, 신경 신호를 검출하기 위하여 상기 PDMS 기판에 부착된 전극으로 구성된다.1 is a structural diagram showing an example of a neuron chip using a three-dimensional PDMS pyramid structure manufactured by the present invention, the neuron chip according to the present invention is a lattice lanes necessary for the formation of a network of neurons is formed into the lane It consists of a PDMS substrate on which an enclosed three-dimensional PDMS pyramid structure is formed, and an electrode attached to the PDMS substrate to detect neural signals.

상기 도 1에 도시된 본 발명에 의한 뉴런 칩의 제조공정은 전체적으로 실리콘 산화막이 코팅된 실리콘 기판의 일면에 포토리소그래피 및 벌크 마이크로머시닝 공정에 의해 신경세포의 네트워크 형성에 필요한 레인 패턴 및 그 레인 패턴으로 둘러쌓인 다수의 3차원 요홈이 형성된 실리콘 마스터 기판을 제조하는 제1공정과, 상기 레인 패턴과 다수의 3차원 요홈이 형성된 실리콘 마스터 기판 위에 PDMS를 부어 경화시켜 신경세포의 네트워크를 구성하는 레인과 다수의 3차원 구조체가 배열된 PDMS 기판을 형성하는 제2공정과, 상기 실리콘 마스터 기판으로부터 PDMS 기판을 분리시켜 신경세포 패터닝을 위한 레인과 다수의 3차원 구조체가 배열된 PDMS 기판을 얻는 제3공정, 및 상기 레인과 3차원 구조체가 배열된 PDMS 기판에 신경세포를 배양하여 레인, 3차원 구조체, 레인과 3차원 구조체 중의 적어도 하나에 신경세포가 패터닝된 뉴런 칩을 얻는 제4공정으로 이루어지게 된다.The manufacturing process of the neuron chip according to the present invention shown in FIG. 1 is a lane pattern and a lane pattern for neural network formation by photolithography and bulk micromachining processes on one surface of a silicon substrate coated with a silicon oxide film as a whole. A first process of manufacturing a silicon master substrate formed with a plurality of enclosed three-dimensional grooves, and a lane and a plurality of lanes constituting a network of nerve cells by pouring and curing PDMS on the silicon master substrate formed with the lane pattern and the plurality of three-dimensional grooves A second process of forming a PDMS substrate having three-dimensional structures arranged thereon; and a third process of separating the PDMS substrate from the silicon master substrate to obtain a PDMS substrate having a lane for neuron patterning and a plurality of three-dimensional structures arranged thereon; And culturing neurons in a PDMS substrate on which the lanes and three-dimensional structures are arranged. Body, will be written with the fourth step for obtaining a lane and at least one neuron chip to the patterned neurons in the three-dimensional structure.

여기서 상기 제1공정은 실리콘 산화막이 코팅된 실리콘 기판의 일면에 포토리소그래피에 의해 신경세포의 네트워크 형성에 필요한 레인 패턴을 형성하는 단계와, 상기 레인 패턴 사이로 노출된 실리콘 기판의 표면을 벌크 마이크로머시닝 공정에 의해 식각하여 레인 패턴으로 둘러싸인 다수의 3차원 요홈을 형성하는 단계로나뉘어 실시된다. The first process may include forming a lane pattern for forming a network of neurons by photolithography on one surface of a silicon substrate coated with a silicon oxide film, and bulk micromachining the surface of the silicon substrate exposed between the lane patterns. Etching is performed to form a plurality of three-dimensional grooves surrounded by a lane pattern.

또한 상기 제1공정 중 레인 패턴 형성단계는 (a1) 실리콘 기판의 표면에 형성된 실리콘 산화막에 포토레지스트를 코팅하는 단계와, (a2) 신경세포의 네트워크 형성을 위한 레인 패턴을 가진 포토마스크를 이용하여 상기 포토레지스트에 빛을 조사하는 단계와, (a3) 상기 포토레지스트를 현상하여 빛이 조사된 부분의 포토레지스트를 제거하는 단계와, (a4) 상기 포토레지스트가 제거된 부분의 실리콘 산화막 층을 식각하여 신경세포 네트워크 패턴의 실리콘 산화막 층을 형성하는 단계와, (a5) 빛이 조사되지 않은 부분의 포토레지스트를 제거하여 일면에 신경세포 네트워크 패턴의 실리콘 산화막 층이 형성된 실리콘 기판을 남기는 단계; 로 나뉘어 실시될 수도 있다.In the first process, the lane pattern forming step may include (a1) coating a photoresist on a silicon oxide film formed on a surface of a silicon substrate, and (a2) using a photomask having a lane pattern for forming a network of neurons. Irradiating the photoresist with light, (a3) developing the photoresist to remove the photoresist of the portion to which the light is irradiated, and (a4) etching the silicon oxide layer of the portion from which the photoresist is removed. Forming a silicon oxide layer of a neural cell network pattern, and (a5) removing a photoresist of a portion not irradiated with light to leave a silicon substrate on which a silicon oxide layer of a neural cell network pattern is formed; It may also be divided into.

도 2는 본 발명의 일 실시형태에 따른 3차원 PDMS 피라미드 구조체 제조공정 흐름을 설명하기 위하여 예시한 단면도로서, (a1) 내지 (a6)는 실리콘 마스터 기판 형성 공정 흐름을 예시하고 있으며, (a7)과 (a8)는 상기 실리콘 마스터 기판을 주형(mold)으로 사용하는 PDMS 기판 제조 공정 흐름을 예시하고 있다.2 is a cross-sectional view illustrating a three-dimensional PDMS pyramid structure manufacturing process flow according to an embodiment of the present invention, (a1) to (a6) illustrates a silicon master substrate formation process flow, (a7) And (a8) illustrate a PDMS substrate fabrication process flow using the silicon master substrate as a mold.

도 2의 (a1)에 예시된, 포토레지스트를 코팅하는 단계는 실리콘 기판의 상부면에 형성된 실리콘 산화막에는 4000rpm/30sec, 65℃/10min, 실리콘 기판의 하부면에 형성된 실리콘 산화막에는 4000rpm/30sec, 65~95℃/5~10min의 조건으로 코팅이 이루어진다.As illustrated in (a1) of FIG. 2, coating the photoresist may include 4000 rpm / 30 sec, 65 ° C./10 min for the silicon oxide film formed on the upper surface of the silicon substrate, 4000 rpm / 30 sec for the silicon oxide film formed on the lower surface of the silicon substrate, The coating is performed under the conditions of 65-95 ° C / 5-10min.

도 2의 (a2)에 예시된, 포토레지스트에 빛을 조사하는 단계는 포토리소그래피 공정을 이용하여 60초동안 자외선 강도 16W/㎡로 실시한다. Irradiating light to the photoresist, illustrated in FIG. 2A, is performed at a UV intensity of 16 W / m 2 for 60 seconds using a photolithography process.

도 2의 (a3)에 예시된, 포토레지스트를 현상하는 단계는 AZ MIF300용액을 사용하여 이루어진다.The development of the photoresist, illustrated in FIG. 2 (a3), is accomplished using the AZ MIF300 solution.

도 2의 (a4)에 예시된, 레인 패턴의 실리콘 산화막 층을 형성하는 단계는 BOE(buffered oxide etchant) 방법으로, 10분 동안 실시하고 세정한다.The step of forming the silicon oxide layer of the lane pattern, illustrated in (a4) of FIG. 2, is performed by a buffered oxide etchant (BOE) method for 10 minutes and cleaned.

도 2의 (a5)에 예시된, 빛이 조사되지 않은 부분의 포토레지스트를 제거하여 일면에 신경세포 네트워크 패턴의 실리콘 산화막 층이 형성된 실리콘 기판을 남기는 단계는 아세톤을 이용하여 포토레지스트를 제거한 후 세정한다.As illustrated in (a5) of FIG. 2, the step of removing the photoresist of the non-irradiated part to leave the silicon substrate on which a silicon oxide layer of the neuron network pattern is formed on one surface may be performed by removing the photoresist using acetone. do.

도 2의 (a6)에 예시된, 실리콘 기판의 노출된 표면을 식각하여 3차원 요홈을 형성하는 단계는 20%의 테트라메틸암모늄 하이드로옥사이드(tetramethylammonnium hydroxide) 용액의 식각화학조를 이용하여80℃에서 30미크론/hr의 조건에서 이방성 습식 벌크 에칭방법으로 실시한다.As illustrated in (a6) of FIG. 2, the step of etching the exposed surface of the silicon substrate to form a three-dimensional groove may be performed at 80 ° C. using an etching chemical bath of 20% tetramethylammonnium hydroxide solution. It is carried out by anisotropic wet bulk etching method at 30 micron / hr.

도 2의 (a7)에 예시된, 상기 실리콘 마스터 기판 위에 PDMS를 부어 경화시켜 PDMS 구조체를 형성하는 단계는 하드 베이크로, 80~100℃/1hr의 조건에서 실시한다.As illustrated in (a7) of FIG. 2, the PDMS is poured onto the silicon master substrate and cured to form a PDMS structure under hard bake at 80 to 100 ° C./1hr.

여기서 상기 PDMS 혼합액은 폴리디메틸실록산(PDMS) 100 중량부에 대하여 경화제를 10 내지 20 중량부로 혼합한 것을 사용하는 것이 바람직하다.Here, the PDMS liquid mixture is preferably a mixture of 10 to 20 parts by weight of a curing agent based on 100 parts by weight of polydimethylsiloxane (PDMS).

또한 상기 PDMS 기판은 그 표면을 친수성으로 만들기 위해 산소(O2) 플라즈마(Plasma)처리하고, 멸균 처리하여 PDMS 기판의 표면을 세포부착성물질로 코팅한 것을 사용할 수도 있다. 이때 멸균 처리는 에탄올로 1 시간 동안 처리하고 UV(자외선)에 30분 동안 노출시킨 후, 5~10분정도의 MS equlibrium(기판표면 안정화)을 실시하는 것으로 이루어진다.In addition, the PDMS substrate may be an oxygen (O 2 ) plasma (Plasma) treatment to make the surface hydrophilic, and sterilized to coat the surface of the PDMS substrate with a cell adhesive material. At this time, the sterilization treatment is performed for 1 hour with ethanol, exposed to UV (ultraviolet) for 30 minutes, and then subjected to MS equlibrium (substrate surface stabilization) of about 5 to 10 minutes.

상기 세포부착성물질은 폴리-D 라이신(poly-D lysine), 500mM poly-D-lysine 와 1M Laminine의 혼합액 중의 어느 하나를 선택하여 사용하는 것이 바람직하다.The cell adhesive material is preferably selected from any one of poly-D lysine, a mixture of 500 mM poly-D-lysine and 1M Laminine.

또한 상기 신경 세포는, 실험용 마우스 암컷(ICR female mouse)의 뇌에서 추출한 일차대뇌피질 신경세포, 일차 해마 신경세포, 일차선조 신경세포 중의 하나인 것을 사용할 수 있으며, 상기 신경 세포의 세포 농도(세포 밀도)는 각각 24.5 × 104 cells/ml 로 하고 배양액 중 L-글루타민의 농도를 2mM으로 한다.In addition, the nerve cells may be one of primary cortical neurons, primary hippocampal neurons, and primary progenitor neurons extracted from the brain of an experimental mouse female (ICR female mouse), the cell concentration (cell density) of the neurons ) Is 24.5 × 104 cells / ml, and the concentration of L-glutamine in the culture is 2 mM.

도 3의 (a)와 (b)는 본 발명에 의한 3차원 PDMS 피라미드 구조체 제조공정에서 실리콘 기판의 노출면에 3차원 요홈을 제작하는 공정을 확대도이고, (c)와 (d)는 그에 의해 완성된 15×15 배열의 실리콘 마스터 기판과 PDMS 구조체의 참고사진이다. 3 (a) and 3 (b) are enlarged views of fabricating a three-dimensional groove on an exposed surface of a silicon substrate in a three-dimensional PDMS pyramid structure manufacturing process according to the present invention, (c) and (d) is This is a reference picture of a 15 x 15 array of silicon master substrates and PDMS structures.

도 3의 (a) 및 (b)에 도시된 바와 같이 본 발명에 의한 3차원 PDMS 피라미드 구조물은 실리콘 마스터 기판의 상부표면(100)을 하부로 경사지게 깎아내어 이방성 습윤 용적 에칭방법으로 음각을 형성함으로써 상기 상부 표면(100)에 대하여 54.74°의 각도로 기울어지는 경사면(111)을 형성한다. 이러한 경사면(111)은 신경세포의 네트워크를 구성하는 격자무늬의 각 레인에 대하여 모두 실시함으로써 도 3의 (b) 및 (c)에 도시된 바와 같이, 격자무늬의 크기와 간격이 정밀하면서도 일정하게 조절 가능한, V 자 형상으로 된 음각의 3차원 요홈이 격자무늬의 레인마다 배열된 실리콘 마스터 기판을 형성할 수 있게 된다. 이러한 실리콘 마스터 기판을 몰드로 사용함으로써 도 3의 (d)에 도시된 바와 같이 양각의 3차원 구조체, 즉 3차원 피라미드 구조체가 배열된 PDMS 기판을 제조할 수 있게 된다. 이와 같이 제조된 3차원 피라미드 구조체가 형성된 PDMS 기판은 생체 적응성(biocompatibility)이 우수하여 실험에 용이하게 사용될 수 있게 될 것이다. As shown in (a) and (b) of FIG. 3, the three-dimensional PDMS pyramid structure according to the present invention is formed by inclining the upper surface 100 of the silicon master substrate downwardly to form an intaglio by an anisotropic wet volume etching method. An inclined surface 111 is inclined at an angle of 54.74 ° with respect to the upper surface 100. The inclined surface 111 is performed on each lane of the lattice pattern constituting the network of neurons, so that the size and spacing of the lattice pattern are precisely and uniformly, as shown in FIGS. 3B and 3C. An adjustable, V-shaped engraved three-dimensional groove can form a silicon master substrate arranged in lattice lanes. By using such a silicon master substrate as a mold, as shown in FIG. The PDMS substrate having the three-dimensional pyramid structure manufactured as described above may be easily used in experiments due to its excellent biocompatibility.

상기 도 3의 (d)에 도시된 바와 같은 3차원 피라미드 구조체가 형성된 PDMS 기판은 배양 세포를 올리기 전에 그 기판의 표면을 산소 플라즈마 처리를 실시한다. 이러한 과정은 마이크로 크기의 피라미드들 사이에서 사출시 발생하는 공기 방울이 나오는 것을 방지하기 위해 이루어진다.The PDMS substrate on which the three-dimensional pyramid structure as shown in FIG. 3D is formed is subjected to oxygen plasma treatment on the surface of the substrate before raising the cultured cells. This process is done to prevent air bubbles from injecting between the micro-sized pyramids.

도 4의 (a) 내지 (d)는 본 발명에 의해 제조된 3차원 PDMS 피라미드 구조체의 확대사진으로서, (a)는 3차원 피라미드 구조체 사이에 형성된 레인 폭이 20㎛ 이하로 형성된 예이고, (b)와 (c)는 3차원 피라미드 구조체 사이에 형성된 레인폭이 각각 22㎛, 42㎛ 인 경우로서 신경세포(1×104 cell/㎖)를 뿌려 배양한 예이고, (d)는 3차원 피라미드 구조체 사이에 형성된 레인 폭이 42㎛인 경우로서 신경세포(1×106 cell/㎖)를 뿌려 배양한 예이다. 이들 사진에서는 신경세포가 레인으로 모여서 성장하는 것이 예시되어 있다.4 (a) to (d) are enlarged photographs of the three-dimensional PDMS pyramid structure manufactured by the present invention, (a) is an example formed with a lane width of 20㎛ or less formed between the three-dimensional pyramid structure, ( b) and (c) are the case where the lane widths formed between the three-dimensional pyramid structures are 22 µm and 42 µm, respectively, and are cultured by spraying nerve cells (1 × 10 4 cells / ml), and (d) is three-dimensional. The case where the lane width formed between pyramid structures is 42 µm is an example in which nerve cells (1 × 10 6 cells / ml) are sprayed and cultured. These pictures illustrate the growth of neurons in lanes.

도 5의 (a)와 (b)는 본 발명에 의해 제조된 3차원 PDMS 피라미드 구조체에 서로 다른 신경세포를 배양하여 신경 신호를 획득하는 방법을 설명하기 위한 참고도이다.5 (a) and 5 (b) are reference diagrams for explaining a method of obtaining nerve signals by culturing different neurons in a three-dimensional PDMS pyramid structure prepared by the present invention.

도 5의 (a)는 분화만 하고 증식하지 않는 1차 신경세포 또는 증식을 멈춘 신경세포주(cell line)를 배양한 경우를 예시한 도면으로서, 이와 같이 레인에만 패터닝이 이루어지는 경우 상판으로부터 하부로 돌출되는 3차원 구조의 전극(사진에서는 노란색으로 표시되어 있음)에 의해 신호를 검출할 수 있을 것이다.FIG. 5 (a) is a diagram illustrating a case of culturing primary neurons that differentiate but do not proliferate, or a cell line that stops proliferation. In this way, when patterning is performed only in lanes, protruding from the top plate downwards. The signal may be detected by an electrode having a three-dimensional structure (marked in yellow in the photo).

도 5의 (b)는 증식하는 신경세포주(cell line)를 배양한 경우를 예시한 도면으로서, 이와 같이 레인과 3차원 피라미드 구조체의 꼭대기까지 패터닝이 이루어지는 경우 상판과 거의 동일 평면을 이루는 2차원 전극, 즉 상판으로부터 돌출되지 않는 2차원 구조의 전극(사진에서는 노란색으로 표시되어 있음)에 의해 신호를 검출할 수 있을 것이다.Figure 5 (b) is a diagram illustrating a case of culturing the proliferating neuron line (cell line), as described above when the patterning to the top of the lane and the three-dimensional pyramidal structure is a two-dimensional electrode that is almost coplanar with the top plate That is, the signal may be detected by a two-dimensional electrode (shown in yellow in the picture) that does not protrude from the top plate.

도 6의 (a) 내지 (c)는 본 발명에 의해 제조된 3차원 PDMS 피라미드 구조체에 증식하는 신경세포주(PC-12 cell line)를 이용하여 패터닝하는 공정을 4시간, 12시간, 24시간 간격으로 촬영하여 예시한 참고사진으로서, 이들 사진에 의하면, 신경세포주들이 처음에는 피라미드 구조체 사이의 레인에만 자리잡게 되나 시간이 지남에 따라 차츰 증식하는 과정을 통해 피라미드 구조체의 꼭대기까지 증식하게 되는 것을 알 수 있다. 상기 신경세포주(PC-12)는 표준 세포배양과정에서 자라는 쥐의 부신 수질의 크롬 친화세포종으로부터 비롯된 세포라인이다. Figure 6 (a) to (c) is a 4 hour, 12 hours, 24 hours interval patterning process using a neuron cell line (PC-12 cell line) to proliferate in the three-dimensional PDMS pyramidal structure prepared by the present invention As a reference picture taken by these examples, these pictures show that the neuronal cell lines are initially located only in the lanes between the pyramid structures, but proliferate to the top of the pyramid structures through the process of gradually growing over time. have. The neuronal cell line (PC-12) is a cell line derived from the chromophiloma of the adrenal medulla in rats grown during standard cell culture.

도 7은 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 40㎛로 형성하여 해마 신경세포를 3일간 배양한 예로서, PDMS 기판에 세포 부착성물질이 코팅되지 않은 경우(좌측 사진)와 세포 부착성물질이 코팅된 경우(우측 사진)를 각각 예시하는 참고사진이다. 이들 사진에 의하면, 세포 부착성물질이 코팅되지 않은 기판에서는 해마 신경세포가 3차원 피라미드 구조체의 레인에 위치하지만, 세포 부착성물질이 코팅된 기판에서는 3차원 피라미드 구조체의 빗면에 달라붙고 레인에는 없는 것을 알 수 있다. 여기서 사용된 세포부착성물질로는 500mM poly-D-lysine 와 1M Laminine의 혼합액이다.7 is an example of culturing hippocampal neurons for 3 days by forming a 3D PDMS pyramid structure according to the present invention with a lane width of 40 μm, in which the cell adhesion material is not coated on the PDMS substrate (left photograph) and cells Reference photographs exemplifying the case where the adhesive material is coated (right photograph). According to these photographs, the hippocampal neurons are located in the lanes of the three-dimensional pyramidal structure on the substrate without the cell adhesive material, but on the substrate coated with the cell adhesive, they adhere to the oblique side of the three-dimensional pyramidal structure and are not on the lane. It can be seen that. Cell-adhesive material used here is a mixture of 500mM poly-D-lysine and 1M Laminine.

도 8은 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 40㎛로 형성하여 해마 신경세포를 6일간 배양한 예로서, 세포 부착성물질이 코팅되지 않은 구조체(좌측 사진)와 세포 부착성물질이 코팅된 구조체(우측 사진)를 각각 예시하는 참고사진이다. 이들 사진에서도, 세포 부착성물질이 코팅되지 않은 기판에서는 해마 신경세포가 3차원 피라미드 구조체의 레인에 위치하여 신경돌기를 생성하게 되지만, 세포 부착성물질이 코팅된 기판에서는 3차원 피라미드 구조체의 빗면에 달라붙어 신경돌기를 생성하고 있음을 알 수 있다.8 is an example of culturing hippocampal neurons for 6 days by forming a three-dimensional PDMS pyramid structure according to the present invention with a lane width of 40 μm, wherein the cell-adhesive material is not coated (left photo) and the cell-adhesive material. Reference pictures exemplifying the coated structure (right picture), respectively. In these photographs, the hippocampal neurons are located in the lanes of the three-dimensional pyramidal structure on the substrate without the cell adhesive material, but the neural processes are generated on the substrate coated with the cell adhesive material. It can be seen that they are attached to generate neurites.

즉, 도 7 및 도 8의 사진들에 의하면, 본 발명에 의한 3차원 피라미드 구조체를 갖는 PDMS 기판에서는 세포부착성 물질이 코팅되는 경우 피라미드의 벽면에도 신경세포가 달라붙어 피라미드에서의 패터닝이 어렵고, 세포 부착성 물질이 코팅되지 않은 경우 레인에 신경세포가 위치하게 되어 신경세포의 격자무늬 패터닝이 가능하게 됨을 알 수 있다. 따라서 본 발명에 의한 3차원 피라미드 구조체를 갖는 PDMS 기판은 세포 부착성 물질 없이 손쉽게 신경세포의 패터닝이 가능하게 된다.That is, according to the photographs of FIGS. 7 and 8, in the PDMS substrate having the three-dimensional pyramid structure according to the present invention, when the cell-adhesive material is coated, neurons adhere to the walls of the pyramid, so that patterning in the pyramid is difficult. When the cell adhesion material is not coated, it can be seen that the neural cells are located in the lanes, thereby enabling lattice patterning of the neural cells. Therefore, the PDMS substrate having the three-dimensional pyramid structure according to the present invention can be easily patterned neurons without cell adhesion material.

한편 본 발명은 보통의 경우는 PDMS 기판에 세포부착성 물질을 코팅하지 않은 상태로 사용하여 3차원 피라미드 구조체의 레인에만 신경세포의 패터닝을 실시하게 되지만, 향후 어떠한 가능성 또는 필요에 의해 피라미드의 빗면에 신경세포의 패턴이 필요한 경우 본 발명의 PDMS 기판에 세포부착성 물질을 코팅하여 사용할 수 도 있을 것이다. 이와 같이 세포부착성 물질을 코팅하여 사용하는 경우에는 2차원 전극 또는 3차원 전극을 통해 검출되는 신경 신호의 콘트롤 능력이 우선적으로 해결되는 경우 아무런 문제없이 적용이 가능할 것이다.On the other hand, in the present invention, the neurons are patterned only in the lanes of the three-dimensional pyramid structure by using the cell-adhesive material on the PDMS substrate without coating, but in the future, the bevel surface of the pyramid may be formed by any possibility or necessity. If a neural cell pattern is required, the cell adhesion material may be coated on the PDMS substrate of the present invention. As such, when the cell adhesive material is coated and used, the control ability of the neural signal detected through the 2D electrode or the 3D electrode is preferentially solved.

도 9는 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 60㎛로 형성하여 해마 신경세포를 16일간 배양한 예의 면역세포화학(immunocytochemistry) 예시사진으로서, 해마 신경세포의 신경돌기가 피라미드의 레인을 따라 패터닝된 예를 도시하고 있다.9 is an example of immunocytochemistry of a hippocampal neuron cultured for 16 days by forming a three-dimensional PDMS pyramid structure according to the present invention with a lane width of 60 μm, wherein the neurites of hippocampal neurons are lanes of the pyramid. An example patterned along the diagram is shown.

도 10은 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 80㎛로 형성하여 해마 신경세포를 각각 3일, 6일, 9일, 12일간 배양한 예로서, 3일까지는 세포 생장이 없지만 6일 이후에는 해마 신경세포의 신경돌기들이 서로 연결되며, 뉴로스피어(neurosphere)에서 신경세포로 분화되고, 레인 내에 4~5개의 신경세포들이 자리잡고 있음이 관찰된 사진이다.10 is an example in which the three-dimensional PDMS pyramid structure according to the present invention was formed with a lane width of 80 μm, in which hippocampal neurons were cultured for 3 days, 6 days, 9 days, and 12 days, respectively. After that, neurites of hippocampal neurons are connected to each other, differentiated into neurons in neurospheres, and 4-5 neurons are located in lanes.

도 11은 본 발명에 의한 3차원 PDMS 피라미드 구조체를 레인 폭이 80㎛로 형성하여 해마 신경세포를 16일간 배양한 예의 면역세포화학(immunocytochemistry) 예시사진으로서, 해마 신경세포의 신경돌기가 피라미드의 레인을 따라 패터닝되고 있음이 관찰된 사진이다.11 is an exemplary immunocytochemistry photograph of an example in which a three-dimensional PDMS pyramid structure according to the present invention was formed with a lane width of 80 μm and cultured for hippocampal neurons for 16 days. It is observed that the patterning is observed along.

도 12는 본 발명에 의한 3차원 PDMS 피라미드 구조체를 이용한 뉴런 칩에서 신경신호를 검출하는데에 사용가능한 전극 예시도로서, (a)는 3차원 PDMS 피라미드 구조체의 상부까지 신경세포가 패터닝되는 경우 적용될 수 있는 2차원 전극을 예시하고 있고, (b)는 3차원 PDMS 피라미드 구조체의 레인에만 신경세포가 패터닝되는 경우 적용될 수 있는 3차원 전극을 예시하고 있다. 즉 도 5의 (a)에 예시된 바와 같이 분화만 하고 증식하지 않는 신경세포를 배양하거나 혹은 증식을 멈춘 신경세포주(cell line)를 배양하는 경우로서 3차원 PDMS 피라미드 구조체의 레인에만 신경세포가 패터닝되는 경우에는 3차원 전극을, 도 5의 (b)에 도시된 바와 같이 증식하는 신경세포주를 배양하는 경우로서 3차원 PDMS 피라미드 구조체의 상부까지 신경세포가 패터닝되는 경우에는 2차원 전극을 사용할 수 있게 된다.12 is an exemplary diagram of an electrode that can be used to detect a neuron signal in a neuron chip using a three-dimensional PDMS pyramid structure according to the present invention, (a) can be applied when the neurons are patterned to the top of the three-dimensional PDMS pyramid structure (B) illustrates a three-dimensional electrode that can be applied when neurons are patterned only in the lanes of the three-dimensional PDMS pyramid structure. That is, as illustrated in FIG. 5A, neurons are patterned only in lanes of a three-dimensional PDMS pyramidal structure as a case of culturing neurons that only differentiate and not proliferate or culture cell lines that stop proliferating. In this case, a three-dimensional electrode is used to cultivate a neuronal cell line that proliferates as shown in FIG. 5 (b). do.

본 발명의 실시예들에서 실험용 마우스 암컷(ICR female mouse)의 뇌에서 일차대뇌피질 신경세포, 일차해마 신경세포 등을 가지고 설명하고 있으나 이로써 본 발명을 한정하기 위한 것이 아니며, 본 발명은 사람을 포함하는 다양한 동물의 다양한 신경세포가 적용 가능함은 물론이다.In the embodiments of the present invention has been described with primary cerebral cortical neurons, primary hippocampal neurons, etc. in the brain of the experimental mouse female (ICR female mouse), but this is not intended to limit the present invention, the present invention includes a human Of course, various neurons of various animals are applicable.

본 발명은 이상에서 설명되고 도면에 예시된 것에 의해 한정되는 것이 아니며, 당업자라면 다음에 기재되는 청구범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.The present invention is not limited to the above described and illustrated in the drawings, and of course, more modifications and variations are possible to those skilled in the art within the scope of the following claims.

Claims (17)

(a) 실리콘 산화막이 코팅된 실리콘 기판의 일면에 포토리소그래피 및 벌크 마이크로머시닝 공정에 의해 신경세포의 네트워크 형성에 필요한 레인 패턴 및 그 레인 패턴으로 둘러싸인 다수의 3차원 요홈이 형성된 실리콘 마스터 기판을 제조하는 제1공정;
(b) 상기 레인 패턴과 다수의 3차원 요홈이 형성된 실리콘 마스터 기판 위에 PDMS 혼합액을 부어 경화시켜 신경세포의 네트워크를 구성하는 레인과 다수의 3차원 구조체가 배열된 PDMS 기판을 형성하는 제2공정;
(c) 상기 실리콘 마스터 기판으로부터 PDMS 기판을 분리시켜 신경세포 패터닝을 위한 레인과 다수의 3차원 구조체가 배열된 PDMS 기판을 얻는 제3공정;
(d) 상기 레인과 3차원 구조체가 배열된 PDMS 기판에 신경세포를 배양하여 레인, 3차원 구조체, 레인과 3차원 구조체 중의 적어도 하나에 신경세포가 패터닝된 뉴런 칩을 얻는 제4공정;으로 이루어지는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝 방법에 있어서,
상기 제1공정은,
실리콘 산화막이 코팅된 실리콘 기판의 일면에 포토리소그래피에 의해 신경세포의 네트워크 형성에 필요한 레인 패턴을 형성하는 단계;
상기 레인 패턴 사이로 노출된 실리콘 기판의 표면을 벌크 마이크로머시닝 공정에 의해 식각하여 레인 패턴으로 둘러쌓인 다수의 3차원 요홈을 형성하는 단계;로 이루어지며,
상기 레인 패턴 형성단계는,
(a1) 실리콘 기판의 표면에 형성된 실리콘 산화막에 포토레지스트를 코팅하는 단계;
(a2) 신경세포의 네트워크 형성을 위한 레인 패턴을 가진 포토마스크를 이용하여 상기 포토레지스트에 빛을 조사하는 단계;
(a3) 상기 포토레지스트를 현상하여 빛이 조사된 부분의 포토레지스트를 제거하는 단계;
(a4) 상기 포토레지스트가 제거된 부분의 실리콘 산화막 층을 식각하여 신경세포 네트워크 패턴의 실리콘 산화막 층을 형성하는 단계;
(a5) 빛이 조사되지 않은 부분의 포토레지스트를 제거하여 일면에 신경세포 네트워크 패턴의 실리콘 산화막 층이 형성된 실리콘 기판을 남기는 단계; 로 이루어지는 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝 방법.(a) manufacturing a silicon master substrate having a plurality of three-dimensional grooves surrounded by lane patterns and lane patterns necessary for network formation of neurons by photolithography and bulk micromachining processes on one surface of the silicon substrate coated with silicon oxide film; First step;
(b) a second step of forming a PDMS substrate in which a lane and a plurality of three-dimensional structures are arranged by pouring a PDMS mixture solution on the silicon master substrate on which the lane pattern and the plurality of three-dimensional grooves are formed to cure the network;
(c) a third step of separating the PDMS substrate from the silicon master substrate to obtain a PDMS substrate in which lanes for neuron patterning and a plurality of three-dimensional structures are arranged;
(d) a fourth step of culturing the neurons on a PDMS substrate having the lanes and the three-dimensional structures arranged thereon to obtain neuron chips patterned with the neurons in at least one of the lanes, the three-dimensional structures, the lanes and the three-dimensional structures; In a neuron patterning method in a neuron chip using a three-dimensional PDMS structure,
The first step,
Forming a lane pattern for forming a network of neurons by photolithography on one surface of a silicon substrate coated with a silicon oxide film;
Etching a surface of the silicon substrate exposed between the lane patterns by a bulk micromachining process to form a plurality of three-dimensional grooves surrounded by the lane patterns;
The lane pattern forming step,
(a1) coating a photoresist on the silicon oxide film formed on the surface of the silicon substrate;
(a2) irradiating light to the photoresist using a photomask having a lane pattern for forming a network of neurons;
(a3) developing the photoresist to remove photoresist in the portion to which light is irradiated;
(a4) etching the silicon oxide layer of the portion where the photoresist is removed to form a silicon oxide layer of a neural cell network pattern;
(a5) removing the photoresist of the portion not irradiated with light to leave a silicon substrate on which a silicon oxide layer of a neuronal network pattern is formed; Neuron patterning method in a neuron chip using a three-dimensional PDMS structure, characterized in that consisting of. 제1항에 있어서, 상기 (a1) 포토레지스트를 코팅하는 단계는,
실리콘 기판의 상부면에 형성된 실리콘 산화막에는 4000rpm/30sec, 65℃/10min, 실리콘 기판의 하부면에 형성된 실리콘 산화막에는 4000rpm/30sec, 65~95℃/5~10min의 조건으로 코팅하는 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method of claim 1, wherein the (a1) coating the photoresist,
The silicon oxide film formed on the upper surface of the silicon substrate is 4000rpm / 30sec, 65 ℃ / 10min, the silicon oxide film formed on the lower surface of the silicon substrate is characterized in that the coating is 4000rpm / 30sec, 65 ~ 95 ℃ / 5 ~ 10min Neuron patterning method in neuron chip using 3D PDMS construct. 제1항에 있어서, 상기 (a2) 포토레지스트에 빛을 조사하는 단계는,
포토리소그래피 공정을 이용하여 60초동안 자외선 강도 16W/㎡로 실시하는 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method of claim 1, wherein irradiating light to the photoresist (a2) comprises:
Neuron patterning method in a neuron chip using a three-dimensional PDMS structure, characterized in that carried out at a UV intensity of 16W / ㎡ for 60 seconds using a photolithography process. 제1항에 있어서, 상기 (a3) 상기 포토레지스트를 현상하는 단계는,
AZ MIF300용액을 사용하는 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method of claim 1, wherein the developing of the photoresist (a3) comprises:
Neuron patterning method in a neuron chip using a three-dimensional PDMS structure, characterized in that using the AZ MIF300 solution. 제1항에 있어서, 상기 (a4) 상기 레인 패턴의 실리콘 산화막 층을 형성하는 단계는,
BOE(buffered oxide etchant) 방법으로, 10분 동안 실시하고 세정하는 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method of claim 1, wherein the forming of the silicon oxide layer of the lane pattern (a4) comprises:
Neuron patterning method in a neuron chip using a three-dimensional PDMS structure, characterized in that performed for 10 minutes and washed by a buffered oxide etchant (BOE) method. 제1항에 있어서, 상기 (a5) 빛이 조사되지 않은 부분의 포토레지스트를 제거하여 일면에 신경세포 네트워크 패턴의 실리콘 산화막 층이 형성된 실리콘 기판을 남기는 단계는,
아세톤을 이용하여 포토레지스트를 제거한 후 세정하는 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method of claim 1, wherein the step (a5) of removing the photoresist of the portion not irradiated with light leaves the silicon substrate on which a silicon oxide layer of a neuron network pattern is formed.
Neuron patterning method in a neuron chip using a three-dimensional PDMS structure, characterized in that after removing the photoresist using acetone. 제1항에 있어서, 상기 (a6) 상기 실리콘 기판의 노출된 표면을 식각하여 3차원 요홈을 형성하는 단계는,
20%의 테트라메틸암모늄 하이드로옥사이드(tetramethylammonnium hydroxide) 용액의 식각화학조를 이용하여 80℃에서 30미크론/hr의 조건에서 이방성 습식 벌크 에칭방법으로 실시하는 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method of claim 1, wherein (a6) etching the exposed surface of the silicon substrate to form a three-dimensional groove,
Neuron chip using a three-dimensional PDMS structure characterized in that it is carried out by an anisotropic wet bulk etching method at 30 micron / hr at 80 ℃ using an etching chemical bath of 20% tetramethylammonnium hydroxide solution Neuron patterning method in. 제1항에 있어서, 상기 (a7) 상기 실리콘 마스터 기판 위에 PDMS를 부어 경화시켜 PDMS 구조체를 형성하는 단계는,
하드 베이크로, 80~100℃/1hr의 조건에서 실시하는 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method of claim 1, wherein the step (a7) of curing the PDMS on the silicon master substrate to form a PDMS structure comprises:
Neuron patterning method in a neuron chip using a three-dimensional PDMS structure, characterized in that the hard bake, carried out under the conditions of 80 ~ 100 ℃ / 1hr. 제1항 내지 제8항 중 어느 한 항에서 있어서,
상기 PDMS 혼합액은 폴리디메틸실록산(PDMS) 100 중량부에 대하여 경화제를 10 내지 20 중량부로 혼합한 것인, 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method according to any one of claims 1 to 8,
The PDMS mixed solution is a nerve cell patterning method in a neuron chip using a three-dimensional PDMS structure that is mixed with 10 to 20 parts by weight of a curing agent based on 100 parts by weight of polydimethylsiloxane (PDMS). 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 레인 패턴을 격자무늬로 형성한 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method according to any one of claims 1 to 8,
Neuron patterning method in a neuron chip using a three-dimensional PDMS structure, characterized in that the lane pattern is formed in a grid pattern. 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 3차원 구조체를 피라미드 구조체로 형성한 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩에서의 신경세포 패터닝방법.The method according to any one of claims 1 to 8,
Neuron patterning method in a neuron chip using a three-dimensional PDMS structure, characterized in that the three-dimensional structure formed of a pyramid structure. 제1항 내지 제10항 중 어느 한 항의 신경세포 패터닝방법에 의해 제조된 3차원 PDMS 구조체를 이용한 뉴런 칩.A neuron chip using a three-dimensional PDMS structure prepared by the neuron patterning method of any one of claims 1 to 10. 제9항의 신경세포 패터닝방법에 의해 제조된 3차원 PDMS 구조체를 이용한 뉴런 칩.Neuron chip using a three-dimensional PDMS structure prepared by the neuron patterning method of claim 9. 신경세포의 네트워크 형성에 필요한 레인이 형성되고 상기 레인으로 둘러싸여 3차원 구조체가 형성된 PDMS 기판에 신경세포가 패턴닝된 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩.The neuron chip using a three-dimensional PDMS structure, characterized in that the neurons are patterned on the PDMS substrate formed with a lane necessary for forming a network of neurons, and surrounded by the lane formed a three-dimensional structure. 제14항에 있어서,
상기 레인의 패턴이 격자무늬인 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩.The method of claim 14,
Neuron chip using a three-dimensional PDMS structure, characterized in that the lane pattern of the grid pattern. 제14항 또는 제15항 중 어느 한 항에 있어서,
상기 3차원 구조체는 피라미드 구조체인 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩.The method according to any one of claims 14 to 15,
The three-dimensional structure is a neuron chip using a three-dimensional PDMS structure, characterized in that the pyramid structure. 제16항에 있어서,
상기 3차원 구조체는 양각의 피라미드 구조체인 것을 특징으로 하는 3차원 PDMS 구조체를 이용한 뉴런 칩.The method of claim 16,
The three-dimensional structure is a neuron chip using a three-dimensional PDMS structure, characterized in that the embossed pyramid structure.
KR1020110052177A 2011-05-31 2011-05-31 Micropatterning process for neural networks using three-dimensional structures KR20110080136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110052177A KR20110080136A (en) 2011-05-31 2011-05-31 Micropatterning process for neural networks using three-dimensional structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110052177A KR20110080136A (en) 2011-05-31 2011-05-31 Micropatterning process for neural networks using three-dimensional structures

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080082089A Division KR20100023370A (en) 2008-08-21 2008-08-21 Micropatterning process for neural networks using three-dimensional structures

Publications (1)

Publication Number Publication Date
KR20110080136A true KR20110080136A (en) 2011-07-12

Family

ID=44919122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052177A KR20110080136A (en) 2011-05-31 2011-05-31 Micropatterning process for neural networks using three-dimensional structures

Country Status (1)

Country Link
KR (1) KR20110080136A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105329847A (en) * 2014-08-15 2016-02-17 中国科学院物理研究所 Preparation method of micro-cavity structure array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105329847A (en) * 2014-08-15 2016-02-17 中国科学院物理研究所 Preparation method of micro-cavity structure array

Similar Documents

Publication Publication Date Title
Morin et al. Constraining the connectivity of neuronal networks cultured on microelectrode arrays with microfluidic techniques: a step towards neuron-based functional chips
Craighead et al. Chemical and topographical patterning for directed cell attachment
Scholl et al. Ordered networks of rat hippocampal neurons attached to silicon oxide surfaces
Li et al. NeuroArray: a universal interface for patterning and interrogating neural circuitry with single cell resolution
JP2012249547A (en) Cell culture substrate and method for manufacturing the same
Lee et al. Electrolyte solution-assisted electrospray deposition for direct coating and patterning of polymeric nanoparticles on non-conductive surfaces
Zhu et al. Recent advances in patterning natural polymers: from nanofabrication techniques to applications
CN106575605B (en) The manufacturing method of microstructure
WO2012086986A2 (en) Method for manufacturing a ceramic template having micro patterns, and ceramic template manufactured by same
Yamaguchi et al. Cell patterning using a template of microstructured organosilane layer fabricated by vacuum ultraviolet light lithography
Elsayed et al. Nanoimprinting of topographical and 3D cell culture scaffolds
KR20100023370A (en) Micropatterning process for neural networks using three-dimensional structures
Hong et al. Neurons-on-a-chip: In vitro neurotools
Altomare et al. Cells response to topographic and chemical micropatterns
Samhaber et al. Growing neuronal islands on multi-electrode arrays using an accurate positioning-μCP device
KR20110080136A (en) Micropatterning process for neural networks using three-dimensional structures
Huang et al. Micro/nano-scale materials and structures for constructing neuronal networks and addressing neurons
Dinca et al. 2D spatially controlled polymer micro patterning for cellular behavior studies
Xie Brain-on-a-chip integrated neuronal networks
KR102146284B1 (en) Apparatus of forming liquid-mediated material pattern, method of manufacturing the same, method of forming liquid-mediated pattern using the same, and liquid-mediated pattern
KR102622156B1 (en) Extracellualr matrix (ECM) micropatterns to control cell polarity
Ramalingam et al. Micropatterned biomaterials for cell and tissue engineering
KR101181475B1 (en) Techniques for isolation of axons from cultured neurons and formation of directional synapses between neurons
McNaughton et al. Comprehensive, high throughput screening of neuron behavior on gradient micro-alignment topographies
Horade Establishment of cell patterning method utilising nanopore structure with cell non-adhesive effect

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid