KR20110071927A - Method of fabrication of optical module and the same - Google Patents
Method of fabrication of optical module and the same Download PDFInfo
- Publication number
- KR20110071927A KR20110071927A KR1020090128645A KR20090128645A KR20110071927A KR 20110071927 A KR20110071927 A KR 20110071927A KR 1020090128645 A KR1020090128645 A KR 1020090128645A KR 20090128645 A KR20090128645 A KR 20090128645A KR 20110071927 A KR20110071927 A KR 20110071927A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode
- optical device
- electrode pad
- optical
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 49
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 복수개의 배열된 광소자들을 포함하는 광 모듈 및 그 제조방법에 관한 것으로, 와이어 본딩(wirebonding) 공정이 생략된 광 모듈의 제조방법 및 본딩된 와이어를 포함하지 않는 광 모듈을 제공한다.The present invention relates to an optical module including a plurality of arranged optical elements and a method of manufacturing the same, and provides a method of manufacturing an optical module in which a wire bonding process is omitted and an optical module not including the bonded wire.
통상 발광 다이오드(또는 발광 소자)는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다. 위와 같은 발광 다이오드로는 다수 공지되어 있고 GaN계 발광 다이오드가 블루계열로 각광받고 있다. GaN계 발광 다이오드는 예컨대, 사파이어 또는 SiC 등의 소재로 이루어진 기판 위에 GaN계의 N형 반도체층, 활성층(또는, 발광층), P형 반도체층을 순차적으로 적층 형성하여 제조된다.Generally, a light emitting diode (or a light emitting device) is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and are configured to emit light by recombination of electrons and holes. A large number of such light emitting diodes are known, and GaN-based light emitting diodes are spotlighted as blue series. GaN-based light emitting diodes are manufactured by sequentially stacking GaN-based N-type semiconductor layers, active layers (or light-emitting layers), and P-type semiconductor layers on a substrate made of a material such as sapphire or SiC, for example.
도 1a, 1b, 1c는 종래 복수개의 발광 다이오드를 포함하는 발광 시스템을 도시한 것이다.1A, 1B, and 1C illustrate a light emitting system including a plurality of light emitting diodes in the related art.
도 1a은 사파이어와 같은 절연상태의 기판(10) 상에 N형 반도체(20) 및 P형 반도체(30)로 이루어지는 복수개의 배열된 발광 소자를 포함하는 것으로, 기판 상에 N-P형 반도체 물질을 순차적으로 적층한 후, N형 반도체의 일부가 드러날 때 까지 에칭하여 메사 구조를 만들고, 이들을 전기적으로 연결시키는 수단으로서, 상기 반도체 물질 표면 일부에 배치된 전극패드(21, 31) 및 와이어 본딩(40)을 포함하고 있다.FIG. 1A includes a plurality of arranged light emitting devices including an N-
도 1b는 SiC와 같은 도체 상태의 기판(11) 상에 N형 반도체층(20) 및 P형 반도체층(30)으로 이루어지는 복수개의 배열된 발광 소자를 포함하는 것으로, 기판(11) 상에 N-P형 반도체 물질(20,30)을 순차적으로 적층한 후, 이들을 전기적으로 연결시키기 위해, P형 반도체를 연결하는 전극패드(31) 및 이를 연결하는 와이어 본딩(40)이 포함되어 있다.FIG. 1B includes a plurality of arranged light emitting devices each including an N-
도 1c는 도 1b의 시스템에서 N형 반도체(20) 아래에 기판을 제거하고 P-N을 뒤집어서 도체인 캐리어 기판(12)에 본딩한 것으로, N형 반도체(20)를 연결하는 전극패드(31) 및 이를 연결하는 와이어 본딩(40)이 포함되어 있다.FIG. 1C shows an
와이어의 본딩을 위해 주로 솔더링(slodering) 방법을 사용하는데, 본딩 공정은 매우 번거롭고 비용이 많이 드는 공정이다. 구체적으로는 1)한번에 하나의 소자에 대해서만 공정이 가능하고 한번에 대량의 칩에 대해 와이어 본딩 공정을 수행하는 것이 불가능하다. 2) 와이어 본딩공정은 자동화가 매우 어려운 공정이다. 또한 신뢰성 측면에서, 패키징 등 후공정에서 본딩된 와이어가 떨어져 소자가 손상되는 경우도 발생한다.Soldering is mainly used for bonding wires, which is a very cumbersome and expensive process. Specifically, 1) it is possible to process only one device at a time and it is impossible to perform a wire bonding process on a large number of chips at one time. 2) The wire bonding process is a very difficult process. In addition, in terms of reliability, there is a case that the bonded wire in the post-process, such as packaging, fall off and damage the device.
따라서, 복수개의 발광 소자를 전기적으로 접속하는데 있어서 와이어 본딩에 의한 전기적 연결을 대신할 방법을 연구하게 되었다.Therefore, in order to electrically connect a plurality of light emitting devices, a method of replacing electrical connection by wire bonding has been studied.
또한, 상술한 발광 다이오드 뿐 아니라 각종 수광 소자, 레이저 다이오드 등을 포함하는 광 모듈의 경우에도 와이어 본딩은 복잡하고 비용이 많이 드는 공정으로 대체 가능한 공정에 대한 요구가 증가하고 있는 실정이다.In addition, in the case of the optical module including not only the above-described light emitting diode but also various light receiving elements, laser diodes, and the like, wire bonding is increasingly required for a process that can be replaced with a complicated and expensive process.
본 발명은 복수개의 광소자를 포함하는 광 모듈의 제조에서 소자의 전기적 연결을 위한 와이어 본딩 공정을 생략함으로써 공정의 효율성이 향상된 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a manufacturing method of which the efficiency of the process is improved by omitting the wire bonding process for the electrical connection of the device in the manufacture of an optical module including a plurality of optical devices.
또한, 상기 방법에 의해 각 소자마다 본딩된 와이어 없이, 광소자 및 그 위에 도포된 전극물질로 이루어짐으로써 제품의 신뢰성이 향상된 발광 시스템을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a light emitting system having improved reliability of a product by being made of an optical element and an electrode material coated thereon without a wire bonded to each element by the above method.
상술한 문제점을 해결하기 위한 수단으로서, 본 발명의 일 측면은 기판 상에 배열되어 각각 상부 전극과 하부 전극들을 구비하는 복수개의 광소자들, 상기 기판 및 상기 광소자들 위에 도포된 패시베이션 층, 인접한 2개의 광소자들에서 패시베이션 층으로부터 노출된 광소자의 상부 전극들을 전기적으로 연결하도록 형성된 상부 전극패드부를 포함하는 것을 특징으로 하는 광소자 모듈을 제공한다.As a means for solving the above problems, an aspect of the present invention is a plurality of photons arranged on a substrate, each having an upper electrode and a lower electrode, a passivation layer applied on the substrate and the photons, adjacent An optical device module comprising an upper electrode pad portion formed to electrically connect upper electrodes of an optical device exposed from a passivation layer in two photons.
여기서, '광소자'라 함은 발광 다이오드, 각종 수광소자, 레이저 다이오드 등 특별히 제한되지 않은 다양한 종류의 "optoelectronic device"를 의미하는 것이다. Here, the term "optical device" means various types of "optoelectronic devices" that are not particularly limited, such as light emitting diodes, various light receiving devices, and laser diodes.
바람직하게는, 전극패드부를 일렬로 연결하는 연결부와 연결부가 기판 일측면으로 연장되는 연장부를 포함하는 제1전극부가 더 형성된다.Preferably, a first electrode part is further formed including a connection part connecting the electrode pad parts in a row and an extension part connected to one side of the substrate.
한편, 기판은 전기적으로 절연 상태일 수 있으며, 이 경우, 광소자들의 노출된 하부 전극을 서로 연결하는 하부전극패드부, 상기 하부 전극패드부를 일렬로 연결하는 연결부 및 상기 연결부가 기판의 다른 일측면으로 연장되어 그 단부에 그에 수직으로 형성된 연장부로 이루어진 제2전극부를 더 포함하도록 구성할 수 있다.Meanwhile, the substrate may be in an electrically insulated state. In this case, a lower electrode pad part connecting the exposed lower electrodes of the optical devices to each other, a connecting part connecting the lower electrode pad parts in a line, and the connecting part may be connected to the other side of the substrate. It may be configured to further include a second electrode portion consisting of an extension portion extending to the perpendicular to the end thereof.
한편, 기판이 전기적으로 도전 상태인 경우, 기판이 하부 전극과 전기적으로 연결되는 구조 또는 기판 자체가 하부전극일 수 있다.Meanwhile, when the substrate is in an electrically conductive state, the structure in which the substrate is electrically connected to the lower electrode or the substrate itself may be the lower electrode.
또한, 기판은 전기적으로 도전 상태의 캐리어 기판으로, 기판은 상기 하부 전극과 도전성 본딩물질층을 통해 전기적으로 연결될 수 있다.In addition, the substrate may be an electrically conductive carrier substrate, and the substrate may be electrically connected to the lower electrode through the conductive bonding material layer.
바람직하게는, 복수개의 광소자는 매트릭스 형태로 배열되며, 제1 전극부와 제2 전극부는 서로 반대 방향으로 인출되고 복수개의 광소자열 사이를 교대로 배치될 수 있다.Preferably, the plurality of optical elements are arranged in a matrix form, and the first electrode portion and the second electrode portion may be drawn in opposite directions and alternately disposed between the plurality of optical element strings.
또한, 광소자의 측면이 비스듬하게 경사진 형태로 형성함으로써 전극 패드부의 형성이 용이하도록 구성하는 것도 가능하다.In addition, the side of the optical element is formed to be inclined obliquely can be configured to facilitate the formation of the electrode pad portion.
본 발명의 다른 측면은 기판 상에 배열되어 각각 상부 전극과 하부 전극들을 구비하는 복수개의 광소자들을 제조하는 방법에 있어서, 기판 및 상기 광소자들 위에 패시베이션 층을 형성하되, 인접한 2개의 광소자들에서 패시베이션 층으로부터 상기 광소자의 상부 전극을 노출시키는 단계; 및 노출된 광소자의 상부 전극들을 전기적으로 연결하도록 형성된 상부 전극패드부를 형성하는 광소자 모듈의 제조방법을 제공한다.Another aspect of the invention is a method of fabricating a plurality of optical elements, each of which is arranged on a substrate, each having an upper electrode and a lower electrode, wherein a passivation layer is formed over the substrate and the photons, wherein two adjacent photons are formed. Exposing an upper electrode of the photonic device from a passivation layer at a portion thereof; And an upper electrode pad portion formed to electrically connect the upper electrodes of the exposed optical element.
본 발명에 의하면, 복수개의 광소자를 포함하는 광모듈의 제조공정상 각각의 광 소자를 전기적으로 연결하기 위한 와이어 본딩이 필요 없게 되어 광모듈의 생산 공정의 효율을 높일 수 있다.According to the present invention, in the manufacturing process of the optical module including a plurality of optical elements, no wire bonding for electrically connecting each optical element is required, thereby increasing the efficiency of the optical module production process.
또한 웨이퍼상에 제작된 복수의 소자들을 개별적으로 분리하지 않고 집적되어 있는 상태에서 바로 사용할 수 있어 소자의 집적도를 높일 수 있다.In addition, a plurality of devices fabricated on the wafer can be used directly in an integrated state without being individually separated, thereby increasing the degree of integration of the devices.
또한, 각 소자에 본딩된 와이어가 없으므로 소자의 신뢰성을 향상시킬 수 있으며, 디자인적으로도 깔끔한 형태의 광모듈을 제공할 수 있다.In addition, since there is no wire bonded to each device, the reliability of the device may be improved, and an optical module having a clean design may be provided.
이하 도면에 의해 본 발명을 상세히 설명한다. 한편, 본 발명의 실시예에 관한 도면은 발광다이오드를 기준으로 설명되었지만 본 발명의 적용범위는 이에 제한되지 않고 광소자의 다양한 디바이스에 적용가능하다.Hereinafter, the present invention will be described in detail with reference to the drawings. On the other hand, although the drawings of the embodiment of the present invention has been described with reference to the light emitting diode, the scope of the present invention is not limited thereto and may be applied to various devices of the optical device.
(제1 실시예)(First embodiment)
도 2a은 본 발명의 제1 실시예로서 기판 상에 배열된 복수개의 발광 소자를 포함하는 발광 시스템을 도시한 평면도이고, 도 2b는 I-I' 단면도이며, 도 2c는 본 발명의 제1 실시예에 의한 발광시스템의 공정 흐름도이다. 제1 실시예에 의한 구조는 플래너 타입 발광소자로 불려지기도 한다.2A is a plan view showing a light emitting system including a plurality of light emitting elements arranged on a substrate as a first embodiment of the present invention, FIG. 2B is a sectional view taken along line II ', and FIG. 2C is a first embodiment of the present invention. Is a process flow diagram of the light emitting system. The structure according to the first embodiment may be called a planar type light emitting element.
도 2a 및 도 2b를 참조하면, 기판(100) 상에 복수개의 발광소자(1)가 종횡으로 일렬로 배열되어 있고, 이들을 전기적으로 연결하기 위한 전극부(2, 3)가 설치되어 있다. 전극부(2, 3)는 예를 들어 발광소자의 상부전극과 하부전극을 각각 연결하는 것으로, 예컨대, N형 반도체를 연결하는 것을 N형 전극부와 P형 반도체를 연결하는 것을 P형 전극부라 정의할 수도 있다. N형 전극부(2)와 P형 전극부(3)는 서로 바뀔 수도 있고 전극부는 반도체 물질의 도전성을 이용하여 전극으로 사용되는 것도 가능하고, 다른 도전성 물질을 추가로 형성하는 것도 가능하다.Referring to FIGS. 2A and 2B, a plurality of
N형 전극부(2)는 도 2b에 도시된 바와 같이 발광 소자의 일 전극부에서 N형 반도체의 일부 영역에 배치되는 하부전극 패드부(210), 일렬로 배열된 소자들을 따라 이들을 일렬로 연결하는 연결부(220)를 포함하고, 연결부(220)는 기판(100)의 일측으로 연장되며, 그 끝단에 이르러 이에 수직으로 형성된 연장부(230)를 포함한다. 하부전극 패드부(210)가 위치하는 영역을 제외하고 나머지 N형 반도체는 패시베이션 층으로 도포되어 절연상태가 유지된다.As shown in FIG. 2B, the N-
한편, P형 전극부(3)에서는 P형 반도체 표면에 놓이는 상부전극 패드부(310)가 도 2b에 도시된 바와 같이 인접한 두 소자 상면, 측면 및 그 사이 공간에 걸쳐 형성될 수 있다. 또한, 도 2b에는 상부전극 패드부(310)를 일렬로 연결하는 연결부(320)와 기판의 일측면으로 연장된 연장부(330)가 도시되어 있다. 이때 N형 반도체층에서와 마찬가지로 상부전극 패드부(310)가 놓여지는 상면 일부 영역을 제외하고 P형 반도체층은 패시베이션 층(400)으로 도포되어 절연 상태로 유지된다.Meanwhile, in the P-
한편, 도 2a에 의하면, 복수개의 광소자는 매트릭스 형태로 배열되며, N형 전극부(2)와 P형 전극부(3)는 서로 반대 방향으로 인출되는 형태를 가지면서 복수개의 광소자열 사이를 서로 교대로 배치된다. 이러한 구조에 의하면, 복수개의 광소자에 N형 전극부(2)와 P형 전극부(3)을 좁은 면적에 효과적으로 구현할 수 있다.On the other hand, according to Figure 2a, a plurality of optical elements are arranged in a matrix form, the N-
한편, 본 실시예의 발광 시스템은 절연 상태의 기판 상에 형성할 때 더욱 표과적일 수 있다. 즉, 발광 소자는 절연 기판 상에 N형 반도체 물질 및 P형 반도체 물질을 순차적으로 적층시킨 후 소정의 형상으로 식각하는 것으로부터 형성될 수 있다. 이 때, 절연 기판 상의 N형 반도체 물질을 전체적으로 식각하지 않고 일부를 전극 형성을 위해 잔류시킨다. 적층된 반도체 물질의 식각에는 통상의 포토레지스트 및 노광, 에칭 공정을 사용한다. 상기 반도체 물질로는 예를 들어 GaN계열을 사용할 수 있다.On the other hand, the light emitting system of the present embodiment can be more conspicuous when formed on an insulated substrate. That is, the light emitting device may be formed by sequentially stacking an N-type semiconductor material and a P-type semiconductor material on an insulating substrate and then etching the predetermined shape. At this time, a portion of the N-type semiconductor material on the insulating substrate is left to be etched without being entirely etched. Conventional photoresist, exposure and etching processes are used for etching the stacked semiconductor materials. For example, GaN series may be used as the semiconductor material.
다음으로 본 발명의 제1 실시예에 의한 발광시스템의 제조방법을 설명한다. 도 2c는 본 발명의 제1 실시예에 의한 발광시스템의 공정 흐름도이다.Next, a method of manufacturing the light emitting system according to the first embodiment of the present invention will be described. 2C is a process flowchart of the light emitting system according to the first embodiment of the present invention.
도 2c를 참조하면, 기판(100) 상에 반도체 물질(110,120)을 에피성장한다(도 2c (a)). 기판은 석영, 각종 화합물 반도체 기판, 실리콘 기판 등 특별히 한정되지 않은 다양한 종류가 가능하지만, 절연기판에 적용하는 것이 효과적일 수 있다. 에피성장은 공지의 성장 방식을 사용한다. 다만, 에피 성장시는 발광 소자에 적합한 적층구조를 형성한다. 이 경우 반도체 물질은 에피 성장 이외의 다른 증착 방식이 일부 또는 전부 포함되는 것도 가능함은 물론이다. 본 공정은 발광 다이오드를 적층하는 경우 N형, P형 반도체 등이 액티브 영역과 전극들을 모두 형성한 구조를 의 미할 수 있다.Referring to FIG. 2C,
그 후, 포토레지스트(130)를 패터닝하여 복수개의 발광 소자를 형성하기 위한 영역을 형성한다(도 2c (b)). 다음으로, 포토레지스트(130)를 리플로우하여 소정의 경사각을 가지도록 형성한다(도 2c (c)). 리플로우하는 이유는 추후 식각공정을 통해 형성될 반도체 물질(120,110)의 발광소자의 측면을 소정의 경사각을 가지도록 하기 위한 것이다. 이는 후단 공정으로 전극패드부가 두 발광 소자의 측면에 걸쳐 형성되므로, 이 때 도포되는 전극 물질의 커버리지를 향상시키기 위해서는 발광 소자 측면을 비스듬하게 식각하여 비스듬히 경사진 형태로 제공하는 것이 바람직하기 때문이다.Thereafter, the
한편, 패터닝되는 영역은 복수개의 발광소자를 전기적으로 분리하는 공간으로 포토레지스트를 마스크로 반도체 물질을 적어도 일부 식각한다. 이 때, 반도체층 P 형 반도체 물질(120)층은 전체가 식각되도록 하고, N형 반도체 물질(110)은 일부가 식각되지 않록 메사 패터닝한다(도 2c (d)). 노출되는 영역은 향후 전극으로서의 기능을 수행한다. 한편, 기판(100)이 도전성을 가지는 경우는 반도체 물질층 모두를 식각하고 기판을 하부 전극으로 활용하는 구조도 가능하다.Meanwhile, the patterned area is a space for electrically separating the plurality of light emitting devices, and at least a portion of the semiconductor material is etched using the photoresist as a mask. At this time, the entire semiconductor layer P-
다음으로, 마스크로 사용된 포토레지스트(130)를 제거하고 그 전체 상부에 패시베이션층(140)을 도포한다. 패시베이션층(140)은 절연기능을 수행하는 절연층으로 형성하는 것이 효과적이고 반도체물질의 보호막으로서의 기능도 수행할 수 있다. 한편, 패시베이션층(140)은 상부전극 또는 하부 전극이 형성될 영역이 포토리소그래피 공정을 활용하여 제거된다. 즉, 포토레지스트(130)를 패시베이션층(140) 상부에 도포하고 상부전극 또는 하부 전극이 형성될 영역에는 페시베이션층을 식각한다.(도 2c (e))Next, the
다음으로, 전극물질을 전체 구조상부에 증착하고 최종적으로 전극물질을 패터닝함으로써 발광 시스템의 제조를 완성한다. (도 2c (f)) 전극 물질의 패턴은 인접한 2개의 광소자들에서 패시베이션 층으로부터 노출된 광소자의 상부 전극들을 전기적으로 연결하도록 상부 전극패드부를 형성하고, 광소자들의 노출된 하부 전극을 서로 연결하는 하부전극 패드부를 형성한다.Next, the electrode material is deposited on the entire structure and finally the electrode material is patterned to complete the manufacture of the light emitting system. (C) The pattern of electrode material forms an upper electrode pad portion to electrically connect the upper electrodes of an optical element exposed from the passivation layer in two adjacent photons, and connects the exposed lower electrodes of the optical elements to each other. A lower electrode pad portion is formed.
또한, 상부 및 하부 전극 패드부의 형성시에는 상부전극패드부를 일렬로 연결하는 연결부 및 연결부는 기판 일측면으로 연장되는 전극부, 하부 전극패드부를 일렬로 연결하는 연결부 및 연결부가 기판의 다른 일측면으로 연장되어 그 단부에 그에 수직으로 형성된 연장부로 이루어진 전극부가 함께 형성될 수 있다.In addition, when the upper and lower electrode pad portions are formed, a connecting portion connecting the upper electrode pad portions in a row and the connecting portion may include an electrode portion extending to one side of the substrate, a connecting portion connecting the lower electrode pad portion in a row, and the connecting portion to the other side of the substrate. The electrode portion may be formed together with an extension portion extending and perpendicularly formed at an end thereof.
(제2 실시예)(2nd Example)
도 3a은 본 발명의 제2 실시예로서 기판 상에 배열된 복수개의 발광 소자를 포함하는 발광 시스템을 도시한 평면도이고, 도 3b는 I-I' 단면도이며, 도 3c는 본 발명의 제2 실시예에 의한 발광시스템의 공정 흐름도이다. 제2 실시예에 의한 구조는 플래너 타입 발광소자로 불려지기도 하는데, 수직형 발광 시스템이다. 3A is a plan view showing a light emitting system including a plurality of light emitting elements arranged on a substrate as a second embodiment of the present invention, FIG. 3B is a sectional view taken along line II ', and FIG. 3C is a second embodiment of the present invention. Is a process flow diagram of the light emitting system. The structure according to the second embodiment is also called a planar type light emitting element, which is a vertical light emitting system.
설명의 편의를 위해 제2 실시예에 의한 발광시스템과 제1 실시예의 차이점을 위주로 설명한다. 여기서는 N형 전극부는 기판 전체를 통해서 형성될 수 있으므로 P형 전극부만 설치된 형태로 제공된다.For convenience of explanation, the difference between the light emitting system according to the second embodiment and the first embodiment will be described. In this case, since the N-type electrode part may be formed through the entire substrate, only the P-type electrode part is provided.
도 3a에 의하면, 복수개의 광소자는 매트릭스 형태로 배열되며, P형 전극부(3)는 일 방향으로 인출되는 형태를 가진다. 좀 더 상세하게 설명하면, 복수개의 광소자열 사이를 반도체의 일부 영역에 배치되는 상부전극 패드부(310), 일렬로 배열된 소자들을 따라 이들을 일렬로 연결하는 연결부(320)를 포함하고, 연결부(320)는 기판(100)의 일측으로 연장되며, 그 끝단에 이르러 이에 수직으로 형성된 연장부(330)를 포함한다.According to FIG. 3A, a plurality of optical elements are arranged in a matrix form, and the P-
도 3b를 참조하면, P형 전극부(170)는 기판(100)의 하부에 별도로 추가되어 형성된다.Referring to FIG. 3B, the P-
도 3c는 본 발명의 제2 실시예에 따른 발광시스템의 제조방법을 도시한 도면이다.3C is a diagram illustrating a method of manufacturing a light emitting system according to a second embodiment of the present invention.
설명의 편의를 위해 도 2c와의 차이점을 위주로 설명하면, 제2 실시예에서는 포토레지스트 리플로우를 실시한 다음(도 3c (c)), 메사 에칭 공정에서 반도체 물질을 잔류시키지 않고 전부 에칭하거나 일부를 잔류시키는 방식으로 에칭한다.(도 3c(d)) 제2 실시예에서는 기판이 도전성인 경우 하부 전극은 기판이 그 일부가 될 수 있다. 따라서, 하부 전극은 기판(100)에서 소자가 형성되지 않은 이면에 별도로 형성하거나 기판 전체를 전극으로 활용할 수 있다. 메사 에칭 공정에서 반도체 물질을 기판(100) 까지 에칭하는 것이 바람직하게 된다. 또한 별도의 N형 전극부가 필요하지 않게 된다.For convenience of explanation, the difference from FIG. 2C will be mainly described. In the second embodiment, after performing photoresist reflow (FIG. 3C (c)), in the mesa etching process, all or some of the semiconductor materials are left without remaining in the mesa etching process. 3C (d). In the second embodiment, when the substrate is conductive, the lower electrode may be part of the substrate. Accordingly, the lower electrode may be separately formed on the back surface of the
마지막으로, P형 전극부(150)는 기판(100)의 하부에 별도로 추가로 형성한 다. Finally, the P-
(제3 실시예)(Third Embodiment)
도 4a은 본 발명의 제3 실시예로서 기판 상에 배열된 복수개의 발광 소자를 포함하는 발광 시스템을 도시한 단면도이며, 도 4b는 본 발명의 제3 실시예에 의한 발광시스템의 공정 흐름도이다. 본 발명의 제3 실시예의 발광시스템의 평면도는 도 3a와 동일하므로 도시를 생략한다. 제3 실시예에 의한 구조는 캐리어 기판을 도입하여 제조된 발광시스템이다.4A is a cross-sectional view showing a light emitting system including a plurality of light emitting elements arranged on a substrate as a third embodiment of the present invention, and FIG. 4B is a process flowchart of the light emitting system according to the third embodiment of the present invention. The top view of the light emitting system according to the third embodiment of the present invention is the same as that of Fig. 3A, and thus the illustration is omitted. The structure according to the third embodiment is a light emitting system manufactured by introducing a carrier substrate.
설명의 편의를 위해 제3 실시예에 의한 발광시스템과 제2 실시예의 차이점을 위주로 설명한다. 여기서는 P형 전극부는 기판 전체를 통해서 형성될 수 있으므로 N형 전극부만 설치된 형태로 제공된다.For convenience of explanation, the difference between the light emitting system according to the third embodiment and the second embodiment will be mainly described. In this case, since the P-type electrode part may be formed through the entire substrate, only the N-type electrode part is provided.
복수개의 광소자는 매트릭스 형태로 배열되며, N형 전극부는 일 방향으로 인출되는 형태를 가진다. 복수개의 광소자열 사이를 반도체의 일부 영역에 배치되는 상부전극 패드부, 일렬로 배열된 소자들을 따라 이들을 일렬로 연결하는 연결부를 포함하고, 연결부는 기판의 일측으로 연장되며, 그 끝단에 이르러 이에 수직으로 형성된 연장부를 포함한다. 평면도면은 도 3a를 참조한다.A plurality of optical elements are arranged in a matrix form, the N-type electrode portion has a form that is drawn out in one direction. An upper electrode pad portion disposed between a plurality of optical device rows in a portion of the semiconductor, and a connecting portion connecting the plurality of optical device rows in a line along the elements arranged in a row, wherein the connecting portion extends to one side of the substrate, It includes an extension formed vertically. See FIG. 3A for a plan view.
도 4a를 참조하면, N형 전극부(370)는 기판(100)의 하부에 별도로 추가되어 형성되어 있고, 캐리어 기판(100)와 반도체물질(110,120) 사이에는 도전성의 본딩층(105)이 형성되어 있다.Referring to FIG. 4A, the N-type electrode part 370 is separately formed under the
도 4b는 본 발명의 제3 실시예에 따른 발광시스템의 제조방법을 도시한 도면 이다. 설명의 편의를 위해 도 3c와의 차이점을 위주로 설명하면, 제3 실시예에서는 성장기판(90) 상에 N형 반도체 물질층(120)과 P형 반도체 물질층(110)을 차례로 적층하고 캐리어 기판(100)에 도전층 본딩물질층(105)을 이용하여 적층된 반도체 물질을 부착하고 성장 기판(90)을 제거하는 공정을 수행한다.4B illustrates a method of manufacturing a light emitting system according to a third embodiment of the present invention. For convenience of explanation, the difference from FIG. 3C will be mainly described. In the third embodiment, the N-type
다음 공정은 도 3c의 공정과 동일하게 진행하게 된다. 마지막으로, P형 전극부(370)는 기판(100)의 하부에 별도로 추가로 형성한다.The next process is the same as the process of FIG. 3C. Finally, the P-type electrode part 370 is additionally formed under the
본 실시예에서 투명 전도성 산화물은 발광 소자 위로 적층되는 것으로 도시하였지만 발광 소자의 형태 및 용도에 따라 적층 위치 및 형태가 달라질 수 있음은 물론이다. 또한, 광소자 상면에 투명한 전도성 산화물(Transparent conductive oxide)을 도포하는 것도 가능하다.Although the transparent conductive oxide is illustrated as being stacked on the light emitting device in this embodiment, the position and shape of the stack may vary depending on the shape and use of the light emitting device. In addition, it is also possible to apply a transparent conductive oxide on the upper surface of the optical device.
도 1a, 1b,1c는 종래 발광 시스템의 측면도이다.1A, 1B, 1C are side views of a conventional light emitting system.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 관한 평면도, 단면도 및 공정 흐름도이다.2A to 2C are a plan view, a sectional view, and a process flowchart according to the first embodiment of the present invention.
도 3a 내지 도 3c는 본 발명의 제2 실시예에 관한 평면도, 단면도 및 공정 흐름도이다.3A to 3C are a plan view, a sectional view, and a process flowchart according to a second embodiment of the present invention.
도 4a 및 4b는 본 발명의 제3 실시예에 관한 단면도 및 공정 흐름도이다.4A and 4B are a cross sectional view and a process flowchart according to a third embodiment of the present invention.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090128645A KR20110071927A (en) | 2009-12-22 | 2009-12-22 | Method of fabrication of optical module and the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090128645A KR20110071927A (en) | 2009-12-22 | 2009-12-22 | Method of fabrication of optical module and the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110071927A true KR20110071927A (en) | 2011-06-29 |
Family
ID=44402915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090128645A KR20110071927A (en) | 2009-12-22 | 2009-12-22 | Method of fabrication of optical module and the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110071927A (en) |
-
2009
- 2009-12-22 KR KR1020090128645A patent/KR20110071927A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12107195B2 (en) | Light emitting diode package and method of manufacturing the same | |
US8241932B1 (en) | Methods of fabricating light emitting diode packages | |
US8604491B2 (en) | Wafer level photonic device die structure and method of making the same | |
KR101106148B1 (en) | Luminous device | |
KR101138952B1 (en) | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
US8502258B2 (en) | Light emitting structure and method of manufacture thereof | |
KR101933001B1 (en) | Led having vertical contacts redistributed for flip chip mounting | |
JP5148336B2 (en) | Light emitting diode chip and manufacturing method thereof | |
US20150318436A1 (en) | Method for separating growth substrate, method for manufacturing light-emitting diode, and light-emitting diode manufactured using methods | |
KR20130030283A (en) | Light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
KR20120031473A (en) | Wafer-level light emitting diode package having plurality of light emitting cells and method of fabricating the same | |
US9466642B2 (en) | Light emitting diode having multi-junction structure and method of fabricating the same | |
JP2018529234A (en) | Light emitting device and method for manufacturing light emitting device | |
KR101171326B1 (en) | Luminescence device and Method of manufacturing the same | |
KR101171331B1 (en) | Luminous device | |
US20050127388A1 (en) | Light-emitting device and forming method thereof | |
KR20120031207A (en) | Light emitting diode and method for fabricating the same | |
KR20110071927A (en) | Method of fabrication of optical module and the same | |
KR102001663B1 (en) | Light emitting diode package | |
KR100663907B1 (en) | Luminous element having arrayed cells and method of manufacturing the same | |
EP3462489B1 (en) | Mesa shaped micro light emitting diode with bottom n-contact | |
KR101216934B1 (en) | Light emitting element having arrayed cells and method of fabricating the same | |
KR101239859B1 (en) | Luminescence device and Method of manufacturing the same | |
KR20160143431A (en) | Light-emitting diode and method of fabricating the same | |
KR100665302B1 (en) | Flip chip type light emitting device, wherein a plurality of light emitting cell is arrayed |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |