KR20110062192A - A method for fabricating probe structure of probe card - Google Patents
A method for fabricating probe structure of probe card Download PDFInfo
- Publication number
- KR20110062192A KR20110062192A KR1020090118834A KR20090118834A KR20110062192A KR 20110062192 A KR20110062192 A KR 20110062192A KR 1020090118834 A KR1020090118834 A KR 1020090118834A KR 20090118834 A KR20090118834 A KR 20090118834A KR 20110062192 A KR20110062192 A KR 20110062192A
- Authority
- KR
- South Korea
- Prior art keywords
- probe
- tip
- semiconductor substrate
- mask pattern
- plating
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
본 발명은 프로브 카드의 프로브 구조물 제조방법에 관한 것으로서, 보다 상세하게는 희생 기판을 식각하여 미세한 피치를 가지는 프로브 카드의 프로브 구조물을 제조함에 있어 희생 기판의 하부에 팁 도금용 홀을 형성한 후, 팁 도금용 홀에 프로브 팁 소재보다 내마모성이 큰 금속 용액을 주입하여 프로브 팁을 도금함으로써 마모의 문제를 해결함과 동시에 세척 주기를 연장시킬 수 있도록 하는 기술에 관한 것이다.The present invention relates to a method for manufacturing a probe structure of a probe card, and more particularly, in forming a probe structure of a probe card having a fine pitch by etching a sacrificial substrate, and forming a hole for tip plating in the lower part of the sacrificial substrate, The present invention relates to a technique for plating a probe tip by injecting a metal solution having a higher wear resistance than a probe tip material into a tip plating hole to solve a wear problem and to extend a cleaning cycle.
일반적으로 프로브 카드는 반도체 메모리, 평면 디스플레이(FPD) 등의 반도체 소자의 제작 중 또는 제작 후에 그 결함 유무를 테스트하기 위하여, 웨이퍼와 반도체 소자 검사 장비를 전기적으로 연결시켜서 검사 장비의 전기적 신호를 웨이퍼에 형성된 반도체 다이(die)에 전달하여 주고, 반도체 다이로부터 돌아오는 신호를 반도체 소자의 검사 장비에 전달하는 장치이다.In general, the probe card electrically connects the wafer and the semiconductor device inspection equipment to test whether there is a defect during or after fabrication of a semiconductor device such as a semiconductor memory, a flat panel display (FPD), and transmits an electrical signal of the inspection equipment to the wafer. It is a device for transmitting to the formed semiconductor die (die), and the signal returned from the semiconductor die to the inspection equipment of the semiconductor element.
한편 반도체 디바이스는 점차 미세한 사이즈로 축소되면서 회로의 집적도는 더욱 높아지고 있으므로 프로브 카드의 니들이 접촉되는 반도체 디바이스의 전극패드 또한 더욱 미세해지는 추세이며, 초미세 회로선폭에 적용될 수 있도록 반도체 공정을 적용하여 다수의 프로브가 일체로 형성되는 MEMS형(Micro Electro Mechanical Systems type)가 사용되고 있다.On the other hand, as semiconductor devices are gradually reduced to finer sizes, the degree of integration of circuits is getting higher. Therefore, electrode pads of semiconductor devices in which needles of probe cards are in contact with each other are becoming even finer. MEMS type (Micro Electro Mechanical Systems type) in which the probe is formed integrally is used.
이러한 MEMS형 프로브 카드는 반도체 기판을 식각하여 팁 영역을 형성하고 빔 영역을 정의하는 감광막 패턴을 이용하여 프로브 구조물을 형성하게 된다.The MEMS type probe card forms a tip region by etching a semiconductor substrate and forms a probe structure by using a photoresist pattern defining a beam region.
이러한 프로브 카드의 재질은 니켈에 코발트를 첨가하여 도금하는 방식이 주로 사용되는데 Ni-Co의 경우 탄성이 높은 장점이 있으나, 알루미늄 재질의 패드에 스크럽시 마모되는 문제가 발생하여 그 수명이 길지 못하고 또한 스크럽시 찌꺼기가 팁 끝단에 고착되어 세척 주기가 짧다는 문제점이 있다.The material of the probe card is mainly used for plating by adding cobalt to nickel. However, Ni-Co has a high elasticity. However, a problem arises that wear occurs when scrubs on an aluminum pad. There is a problem that the scrubbing residue is fixed to the tip end and the cleaning cycle is short.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 프로브 팁 끝단만 내마모성이 우수한 금속으로 도금처리함으로써 전체적으로 탄성력을 유지하면서도 마모의 문제를 해결하고 세척 주기를 연장시킬 수 있도록 하는 것이다.The present invention has been made to solve the above problems, an object of the present invention is to plate the probe tip only with a metal with excellent wear resistance to solve the problem of wear and to extend the cleaning cycle while maintaining the overall elastic force It is.
본 발명의 다른 목적은 반도체 기판을 식각하여 프로브 구조물을 형성하는 공정 내에서 프로브 팁 도금 공정이 이루어지도록 함으로써 공정의 연속성이 확보되고 프로브 팁 도금이 매우 용이하도록 하는 방법을 제공하는 것이다. Another object of the present invention is to provide a method in which a probe tip plating process is performed in a process of etching a semiconductor substrate to form a probe structure, thereby ensuring continuity of the process and making probe tip plating very easy.
상기와 같은 목적을 달성하기 위한 본 발명의 일측면에 따르면, 반도체 기판 상부에 프로브 빔 영역을 정의하는 제 1 마스크 패턴을 형성하는 단계, 상기 반도체 기판 및 제 1 마스크 패턴 상부에 프로브 팁 영역을 정의하는 제 2 마스크 패턴을 형성하는 단계, 상기 제 2 마스크 패턴을 식각 마스크로 상기 반도체 기판을 식각하여 상기 프로브 팁 영역을 형성하는 단계, 상기 제 2 마스크 패턴을 제거하는 단계, 상기 제 1 마스크 패턴을 식각 마스크로 상기 반도체 기판을 식각하여 상기 프로브 빔 영역을 형성하는 단계, 상기 반도체 기판의 노출된 부분을 소정 깊이 식각하는 단계, 상기 프로브 팁 영역 및 프로브 빔 영역에 프로브 팁 및 프로브 빔을 형성하는 단계, 상기 반도체 기판의 하부에 팁 도금용 홀 영역을 정의하는 제 3 마 스크 패턴을 형성하는 단계, 상기 제 3 마스크 패턴을 식각 마스크로 상기 반도체 기판을 식각하여 일정 깊이의 팁 도금용 홀을 형성하는 단계 및 상기 팁 도금용 홀에 상기 프로브 팁 소재보다 내마모성이 큰 금속 용액을 주입하여 상기 프로브 팁을 도금하는 단계를 포함하는 것을 특징으로 하는 프로브 카드의 프로브 구조물 제조방법이 제공된다.According to an aspect of the present invention for achieving the above object, the step of forming a first mask pattern defining a probe beam region on the semiconductor substrate, defining a probe tip region on the semiconductor substrate and the first mask pattern Forming a probe tip region by etching the semiconductor substrate using the second mask pattern as an etch mask, removing the second mask pattern, and removing the first mask pattern Etching the semiconductor substrate with an etch mask to form the probe beam region, etching an exposed portion of the semiconductor substrate to a predetermined depth, and forming a probe tip and a probe beam in the probe tip region and the probe beam region. And forming a third mask pattern defining a hole region for tip plating below the semiconductor substrate. Forming a tip plating hole having a predetermined depth by etching the semiconductor substrate using the third mask pattern as an etch mask; and injecting a metal solution having a higher wear resistance than the probe tip material into the tip plating hole. Provided is a method of manufacturing a probe structure of a probe card, comprising the step of plating a tip.
여기서, 상기 팁 도금용 홀을 상기 프로브 빔의 하부까지 추가적으로 식각하는 단계 및 상기 반도체 기판을 제거하는 단계가 더 포함되는 것이 바람직하다. Here, the method may further include etching the tip plating hole to the lower portion of the probe beam and removing the semiconductor substrate.
그리고, 상기 프로브 구조물은 Ni-Co 합금재질이고, 상기 도금 금속은 Rh인 것이 보다 바람직하다.The probe structure is made of Ni-Co alloy material, and the plating metal is more preferably Rh.
상기와 같은 본 발명에 따르면, 프로브 구조물의 전체적인 탄성력을 유지하면서도 마모의 문제를 해결할 수 있고, 찌꺼기가 발생을 최대한 억제하여 세척 주기를 연장시킬 수 있는 효과가 있다.According to the present invention as described above, it is possible to solve the problem of wear while maintaining the overall elastic force of the probe structure, there is an effect that can extend the cleaning cycle by suppressing the occurrence of debris as much as possible.
또한, 반도체 기판을 식각하여 프로브 구조물을 형성하는 공정 내에서 프로브 팁 도금 공정이 이루어지도록 함으로써 공정의 연속성이 확보되어 생산 비용을 절감할 수 있는 효과가 있다. In addition, since the probe tip plating process is performed in the process of etching the semiconductor substrate to form the probe structure, the continuity of the process is secured, thereby reducing the production cost.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하 게 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1a 내지 도 1n은 본 출원인의 등록특허에 따른 프로브 구조물 제조 방법을 도시한 단면도들로서, 본 발명에 따른 프로브 팁 도금 공정이 적용되기 전까지의 공정을 나타낸다. 1A to 1N are cross-sectional views illustrating a method for manufacturing a probe structure according to the applicant's registered patent, and show a process before the probe tip plating process according to the present invention is applied.
도 1a를 참조하면, 반도체 기판(100) 상부에 프로브 빔 영역(140)을 정의하는 제1 마스크 패턴(110)을 형성한다. 제1 마스크 패턴(110)은 반도체 기판(100) 상부에 산화막 또는 포토레지스트를 형성한 후 선택적으로 식각하여 형성하는 것이 바람직하다.Referring to FIG. 1A, a
도 1b를 참조하면, 반도체 기판(100) 및 제1 마스크 패턴(110) 상부에 프로브 팁 영역(130)을 정의하는 제2 마스크 패턴(120)을 형성한다. 제2 마스크 패턴(120)은 제1 마스크 패턴(110)과 마찬가지로, 반도체 기판(100) 상부에 산화막 또는 포토레지스트를 형성한 후 선택적으로 식각하여 형성하는 것이 바람직하다.Referring to FIG. 1B, a
도 1c를 참조하면, 제2 마스크 패턴(120)을 식각 마스크로 반도체 기판(100)을 식각하여 프로브 팁 영역(130)을 형성한다.Referring to FIG. 1C, the
도 1d를 참조하면, 제2 마스크 패턴(120)을 제거하여 프로브 빔 영역(140)으로 예정된 부분을 노출시킨다.Referring to FIG. 1D, the
도 1e를 참조하면, 제1 마스크 패턴(110)을 식각 마스크로 반도체 기판(100)을 식각하여 프로브 빔 영역(140)을 형성한다.Referring to FIG. 1E, the
도 1f를 참조하면, 제1 마스크 패턴(110)에 의해 노출된 반도체 기판(100)의 표면에 절연막(150)을 형성한다.Referring to FIG. 1F, an
도 1g를 참조하면, 반도체 기판(100)의 표면이 노출될 때까지 절연막을 이방성 식각하여 프로브 팁 영역(130) 및 프로브 빔 영역(140)의 측벽에 측벽 절연막 패턴(150a)을 형성한다.Referring to FIG. 1G, an insulating layer is anisotropically etched until the surface of the
도 1h를 참조하면, 측벽 절연막 패턴(150a) 및 제1 마스크 패턴(110)을 마스크로 반도체 기판(100)의 노출된 부분을 소정 깊이 식각한다.Referring to FIG. 1H, an exposed portion of the
도 1i를 참조하면, 측벽 절연막 패턴(150a) 및 제1 마스크 패턴(110)을 식각하여 제거한다. 상기 식각 공정은 KOH 및 TMAH 용액을 사용하여 수행하는 것이 바람직하다.Referring to FIG. 1I, the sidewall
도 1j를 참조하면, 반도체 기판(100) 상부에 씨드층(160)을 형성한다. 씨드층(160)은 Ti/Cu층으로 형성하는 것이 바람직하다.Referring to FIG. 1J, the
도 1k를 참조하면, 프로브 팁 영역(130) 및 프로브 빔 영역(140)을 노출시키는 더미 마스크층 패턴(170)을 형성한다.Referring to FIG. 1K, a dummy
도 1l을 참조하면, 프로브 팁 영역(130) 및 프로브 빔 영역(140)에 각각 프로브 팁 및 프로브 빔(180)을 형성한다. 프로브 팁 및 프로브 빔은 도금 공정을 이용하여 Ni-Co층으로 형성하는 것이 바람직하다.Referring to FIG. 1L, a probe tip and a
도 1m을 참조하면, 도전 범프로 예정된 영역, 즉 프로브 빔의 단부를 노출시키는 감광막 패턴(190)을 형성한다. 다음에는, 금속 등으로 도전 범프(200)를 형성한다.Referring to FIG. 1M, a
도 1n을 참조하면, 감광막 패턴(190)을 제거하여 프로브 구조물을 1차적으로 완성한다.Referring to FIG. 1N, the
상기에서 프로브 팁 및 프로브 빔은 Ni - Co 합금 재질로 형성되어 프로브 팁이 검사면에 접촉될 때 충분히 휘어질 수 있도록 탄성력을 제공하는 것이 바람직하다.In the above, the probe tip and the probe beam are preferably made of Ni - Co alloy to provide elastic force so that the probe tip can be sufficiently bent when contacting the test surface.
도 2는 도 1의 프로브 구조물 제조 후 프로브 팁을 도금하는 과정을 도시한 단면도이다. FIG. 2 is a cross-sectional view illustrating a process of plating a probe tip after manufacturing the probe structure of FIG. 1.
도 2a를 참조하면, 반도체 기판(100)의 하부에 팁 도금용 홀 영역을 정의하는 제 3 마스크 패턴(205)을 형성한다. 제 3 마스크 패턴(205)은 제 1 및 제 2 마스크 패턴(110, 120)과 마찬가지로, 반도체 기판(100)의 하부에 산화막 또는 포토 레지스트를 형성한 후 선택적으로 식각하여 형성하는 것이 바람직하다.Referring to FIG. 2A, a
도 2b를 참조하면, 제 3 마스크 패턴(205)을 식각 마스크로 반도체 기판(100)의 하부를 식각하여 일정 깊이의 팁 도금용 홀(210)을 형성한다.Referring to FIG. 2B, the lower portion of the
도 2c를 참조하면, 팁 도금용 홀(210)에 Ni-Co 합금보다 내마모성이 큰 금속 용액을 주입하여 프로브 팁을 도금한 도금층(220)을 형성한다. 도금 금속은 Ni-Co 합금보다 탄성도는 떨어지나 내마모성이 우수한 로듐(Rh) 등의 경질 금속이 사용되는 것이 바람직하다.Referring to FIG. 2C, a
도 2d 및 도 2e를 참조하면, 팁 도금용 홀(210)을 프로브 빔의 하부까지 추가적으로 식각한 후, 제 3 마스크 패턴(205)을 제거하여 프로브 구조물을 완성한다. 도 2d에서 팁 도금용 홀(210)을 프로브 빔의 하부까지 추가적으로 식각하는 것은 제조된 프로브 구조물을 기판에 본딩하는 경우 열에 의해 반도체 기판(100)이 팽창하여 프로브 빔과 프로브 팁의 연결부위에 압력이 가해져서 해당 부분이 손상되거나 크랙이 발생하는 것을 방지하기 위한 것이다. 2D and 2E, after the
즉, 도 2d와 같이 팁 도금용 홀(210)을 That is, the
도시되지는 않았으나, 도 1n의 구조물을 도전 범프(200)를 매개로 캔틸레버 받침대가 형성된 기판에 부착하고 반도체 기판(100)을 제거하야 프로브 카드를 완성한다.Although not shown, the probe card may be completed by attaching the structure of FIG. 1N to the substrate on which the cantilever pedestal is formed via the
본 example 실시예에서는In the embodiment 도 1과 도 2가 연속 공정으로 처리되는 것을 예시적으로 설명하였으나, 이는 대표적 1 and 2 are exemplarily described as being processed in a continuous process, which is representative 실시예에Example 불과한 것으로서 도 1에 도시된 방법 외에 각종 방법에 의해 반도체 기판을 The semiconductor substrate is formed by various methods in addition to the method shown in FIG. 식각하여By etching 제조되는 Manufactured 프로브Probe 구조물에 도Road to constructions 2의 2 of 프로브Probe 팁을 도금하는 과정을 적용할 수 있고, 이 또한 본 발명의 기술적 사상에 포함되는 것임은 당연한 것이다. The process of plating the tip can be applied, which is also naturally included in the technical spirit of the present invention.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.Although the present invention has been described in connection with the above-mentioned preferred embodiments, it is possible to make various modifications or variations without departing from the spirit and scope of the invention. Accordingly, the appended claims are intended to cover such modifications or changes as fall within the scope of the invention.
도 1a 내지 도 1n은 프로브 팁 도금 전단계까지의 프로브 카드의 프로브 구조물 제조 방법을 도시한 단면도들로서,1A to 1N are cross-sectional views illustrating a method for manufacturing a probe structure of a probe card up to the pre-probe tip plating step,
도 1a는 제 1 마스크 패턴을 형성하는 공정, 1A is a step of forming a first mask pattern,
도 1b는 제 2 마스크 패턴을 형성하는 공정, 1B is a step of forming a second mask pattern,
도 1c는 프로브 팁 영역을 형성하는 공정, 1C is a process for forming a probe tip region,
도 1d는 제 2 마스크 패턴을 제거하는 공정, 1D is a process of removing the second mask pattern,
도 1e는 프로브 빔 영역을 형성하는 공정,1E illustrates a process of forming a probe beam region;
도 1f는 반도체 기판의 노출된 부분에 절연막을 형성하는 공정,1F is a step of forming an insulating film in the exposed portion of the semiconductor substrate,
도 1g는 측별 절연막 패턴을 형성하는 공정,1G is a step of forming a side insulating film pattern,
도 1h는 반도체 기판의 노출된 부분을 소정 깊이 식각하는 공정,1H illustrates a process of etching an exposed portion of a semiconductor substrate to a predetermined depth;
도 1i는 제 1 마스크 패턴을 제거하는 공정,1I illustrates a process of removing a first mask pattern;
도 1j는 씨드층을 형성하는 공정,1J is a step of forming a seed layer,
도 1k는 더미 마스크층을 형성하는 공정,1K is a step of forming a dummy mask layer,
도 1l은 프로브 팁 영역과 프로브 빔 영역에 프로브를 형성하는 공정, 1L illustrates a process of forming a probe in a probe tip region and a probe beam region;
도 1m은 감광막 패턴과 도전 범프를 형성하는 공정, 1m is a step of forming a photosensitive film pattern and a conductive bump,
도 1n은 감광막 패턴을 제거하여 프로브 구조물을 형성하는 공정이다.1N is a step of forming a probe structure by removing the photoresist pattern.
도 2는 도 1의 프로브 구조물 제조 후 프로브 팁을 도금하는 과정을 도시한 단면도로서,FIG. 2 is a cross-sectional view illustrating a process of plating a probe tip after manufacturing the probe structure of FIG. 1.
도 2a는 팁 도금용 홀 영역을 정의하는 제 3 마스크 패턴을 형성하는 공정, 2A is a step of forming a third mask pattern defining a hole region for tip plating;
도 2b는 일정 깊이의 팁 도금용 홀을 형성하는 공정, Figure 2b is a step of forming a hole for tip plating of a predetermined depth,
도 2c는 프로브 팁을 도금하는 공정,2c is a process for plating a probe tip,
도 2d는 팁 도금용 홀을 프로브 빔의 하부까지 추가적으로 식각하는 공정,2d is a process of additionally etching the tip plating hole to the lower portion of the probe beam,
도 2e는 제 3 마스크 패턴을 제거하여 프로브 구조물을 완성하는 공정을 나타낸 것이다.2E illustrates a process of completing the probe structure by removing the third mask pattern.
<주요 도면부호에 관한 설명><Description of the major reference numerals>
100 : 반도체 기판 110 : 제 1 마스크 패턴100
120 : 제 2 마스크 패턴 130 : 프로브 팁 영역120: second mask pattern 130: probe tip region
140 : 프로브 빔 영역 150 : 절연막140: probe beam region 150: insulating film
150a : 측벽 절연막 패턴 160 : 씨드층150a: sidewall insulating film pattern 160: seed layer
170 : 더미 마스크층 패턴 180 : 프로브 팁 및 프로브 빔170: dummy mask layer pattern 180: probe tip and probe beam
190 : 감광막 패턴 200 : 도전 범프190: photosensitive film pattern 200: conductive bump
205 : 제 3 마스크 패턴 210 : 팁 도금용 홀205: third mask pattern 210: hole for tip plating
220 : 도금층 220: plating layer
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090118834A KR101097147B1 (en) | 2009-12-03 | 2009-12-03 | A Method For Fabricating Probe Structure of Probe Card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090118834A KR101097147B1 (en) | 2009-12-03 | 2009-12-03 | A Method For Fabricating Probe Structure of Probe Card |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110062192A true KR20110062192A (en) | 2011-06-10 |
KR101097147B1 KR101097147B1 (en) | 2011-12-21 |
Family
ID=44396414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090118834A KR101097147B1 (en) | 2009-12-03 | 2009-12-03 | A Method For Fabricating Probe Structure of Probe Card |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101097147B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748023B1 (en) | 2006-06-16 | 2007-08-09 | 주식회사 유니테스트 | Method for manufacture probe structure of probe card |
-
2009
- 2009-12-03 KR KR1020090118834A patent/KR101097147B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101097147B1 (en) | 2011-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100442058C (en) | Probe and probe manufacturing method | |
KR100903842B1 (en) | Method of manufacturing probe | |
US20080116923A1 (en) | Ultra-Fine Pitch Probe Card Structure | |
TW200925613A (en) | Reduced scrub contact element | |
JP2005265720A (en) | Electric contact structure, and forming method therefor, and element inspection method | |
KR100703043B1 (en) | Probe substrate for test and manufacturing method thereof | |
JP2009139298A (en) | Probe card | |
US7316065B2 (en) | Method for fabricating a plurality of elastic probes in a row | |
KR101097147B1 (en) | A Method For Fabricating Probe Structure of Probe Card | |
KR20090030543A (en) | Probe pin and method of manufacturing the same | |
JP2010002391A (en) | Contact probe and method of forming the same | |
KR100773375B1 (en) | Manufacturing method for probe tip | |
KR100823311B1 (en) | Method for manufacturing probe card and probe card thereby | |
KR100736776B1 (en) | Method for producing contact element of probe card and contact element of probe card produced from the same | |
KR20080019366A (en) | Probe tip and manufacturing method | |
KR100773374B1 (en) | Method for manufacturing probe tip | |
JP2010127901A (en) | Probe card and method of manufacturing the same | |
JP2010002184A (en) | Contact probe | |
KR20080085345A (en) | Method for manufacturing probe card and probe card thereby | |
TWI856591B (en) | Probe, probe card and method for manufacturing probe | |
KR100743978B1 (en) | Contact element for probe card and method for producing the same | |
KR100823312B1 (en) | Method for manufacturing probe card and probe card manufactured thereby | |
KR100806380B1 (en) | Method for producing probe card and probe card thereby | |
JP2009162683A (en) | Probe card | |
JP7439338B1 (en) | Probes, probe cards, and probe manufacturing methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141215 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |