KR20110060570A - 부채널 분석기의 분석 방법 - Google Patents

부채널 분석기의 분석 방법 Download PDF

Info

Publication number
KR20110060570A
KR20110060570A KR1020090117189A KR20090117189A KR20110060570A KR 20110060570 A KR20110060570 A KR 20110060570A KR 1020090117189 A KR1020090117189 A KR 1020090117189A KR 20090117189 A KR20090117189 A KR 20090117189A KR 20110060570 A KR20110060570 A KR 20110060570A
Authority
KR
South Korea
Prior art keywords
leakage power
power signals
digital device
subchannel
analyzer
Prior art date
Application number
KR1020090117189A
Other languages
English (en)
Inventor
강유성
최용제
최두호
정병호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090117189A priority Critical patent/KR20110060570A/ko
Publication of KR20110060570A publication Critical patent/KR20110060570A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 부채널 분석기의 분석 방법은, 디지털 디바이스로부터 누설 전력 신호들을 수집하는 단계, 상기 수집된 누설 전력 신호들 각각의 소정의 구간을 선택함으로써 상기 누설 전력 신호들을 재정렬하는 단계, 상기 재정렬된 누설 전력 신호들로부터 해밍 거리를 이용하여 연관 상수들을 계산하는 단계,및 상기 계산된 연관 상수들을 키 결정 메트릭에 제공함으로써 암호 키를 판별하는 단계를 포함한다. 본 발명에 따른 부채널 분석기의 분석 방법은, 수집된 누설 전력 신호들 중에서 소정의 구간에서 샘플링된 포인트들을 선택하여 분석함으로써 시간축 오정렬 영향을 줄일 수 있다. 이로써, 분석 시간도 줄어들게 된다.
부채널, 샘플링, 최대값, 시간축 오정렬

Description

부채널 분석기의 분석 방법{ANALYSIS METHOD OF SIDE-CHNNEL ANALYZER}
본 발명은 부채널 분석기의 분석 방법에 관한 것이다.
본 발명은 지식경제부의 부채널 공격 방지 원천 기술 및 안정성 검증 기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호:2009-F-055-01, 과제명: 부채널 공격 방지 원천 기술 및 안정성 검증 기술].
암호 알고리즘의 연산 과정에서 생성되는 소비 전력을 측정하거나 연산 수행 시간을 측정함으로써 비밀 키와 같은 비밀 정보를 알아내는 암호 분석 방법이 개발되어 왔다. 암호 알고리즘에 대한 비밀 정보의 누출을 부채널(Side Channel)이라 부르고, 부채널을 이용한 공격 방법을 부채널 공격(Side Channel Attack)이라 부른다. 이러한 부채널 공격은, 크게, 시간 공격(Timing Attack), 결함 주입 공격(Fault Insertion Attack), 및 전력 분석 공격(Power Analysis Attack) 등으로 구분된다.
본 발명의 목적은 시간축 오정렬을 완화시키는 부채널 분석기의 분석 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 부채널 분석기의 분석 방법은, 디지털 디바이스로부터 누설 전력 신호들을 수집하는 단계, 상기 수집된 누설 전력 신호들 각각의 소정의 구간을 선택함으로써 상기 누설 전력 신호들을 재정렬하는 단계, 상기 재정렬된 누설 전력 신호들로부터 해밍 거리를 이용하여 연관 상수들을 계산하는 단계,및 상기 계산된 연관 상수들을 키 결정 메트릭에 제공함으로써 암호 키를 판별하는 단계를 포함한다.
실시 예에 있어서, 상기 누설 전력 신호들을 수집하는 단계는, 상기 디지털 디바이스에 동일한 암호 연산을 반복적으로 수행하는 단계, 및 상기 디지털 디바이스로부터 발생되는 상기 누설 전력 신호들을 측정하는 단계를 포함한다.
실시 예에 있어서, 상기 누설 전력 신호들을 수집하는 단계는, 상기 디지털 디바이스의 암호 연산시 발생되는 누설 전력 신호들을 오버 샘플링한다.
실시 예에 있어서, 상기 오버 샘플링하는 회수는, 상기 부채널 분석기의 샘플링 비율을 상기 디지털 디바이스의 프로세서 클록의 주파수로 나눈 값이다.
실시 예에 있어서, 상기 누설 전력 신호들을 재정렬하는 단계는, 상기 수집된 누설 전력 신호들 각각의 소정의 구간으로부터 복수의 샘플링 포인트들을 선택 하는 단계, 및 상기 선택된 각각의 복수의 샘플링 포인트들을 정렬하는 단계를 포함한다.
실시 예에 있어서, 상기 선택된 복수의 샘플링 포인트들은, 상기 소정의 구간에서 최대값 포인트 및 상기 최대값 포인트에 인접한 적어도 하나의 포인트이다.
실시 예에 있어서, 상기 부채널 분석기는 상기 누설 전력 신호들을 측정하기 위하여 오실로스코프를 이용한다.
실시 예에 있어서, 상기 부채널 분석기는 차분 전력 분석을 수행한다.
본 발명에 따른 또 다른 부채널 분석기의 분석 방법은, 디지털 디바이스의 반복적인 암호 연산시 발생되는 누설 전력 신호들을 오버 샘플링하는 단계, 상기 오버 샘플링된 포인트들로부터 소정의 구간을 선택하는 단계, 및 상기 선택된 소정의 구간을 이용하여 암호키를 판별하는 단계를 포함한다.
실시 예에 있어서, 상기 오버 샘플링하는 단계는, 상기 디지털 디바이스의 암호 연산시 발생되는 하나의 누설 전력 신호에 대한 적어도 두 개의 샘플링 포인트들을 수집한다.
상술한 바와 같이 본 발명에 따른 부채널 분석기의 분석 방법은, 수집된 누설 전력 신호들 중에서 소정의 구간에서 샘플링된 포인트들을 선택하여 분석함으로써 시간축 오정렬 영향을 줄일 수 있다. 이로써, 분석 시간도 줄어들게 된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 부채널 분석 시스템에 대한 블록도이다. 도 1을 참조하면, 부채널 분석 시스템(100)은 디지털 디바이스(110), 및 부채널 분석기(120)를 포함할 수 있다.
디지털 디바이스(110)는 부채널 분석기(120)의 분석 대상이다. 디지털 디바이스(110)는 스마트 카드, RFID 태그, 무선 센서 모트(Mott) 등일 것이다.
부채널 분석기(120)는 디지털 디바이스(110)가 동일한 암호 연산을 반복적으로 수행하게 함으로써 발생된 누설 전력 신호들을 획득하고, 획득된 누설 전력 신호들(혹은 누설 전자기파 신호들)을 통하여 미세한 변화를 검출함으로써 암호 키를 알아낼 것이다. 여기서, 부채널 분석기(120)는 디지털 디바이스(110)의 특정 노드를 탐지하는 프로브(121)를 통하여 누설 전력 신호들을 수집할 수 있다. 한편, 누설 전력 신호들은 이엠 트레이스들(EM traces)일 수 있다. 이때, 프로브(121)는 전자기적 신호들을 감지할 수 있다.
본 발명의 부채널 분석기(120)는 차분 전력 분석(Differential Power Analysis; DPA)을 이용할 수 있다. 여기서 차분 전력 분석은, 수집된 누설 전력 신호들로부터 비밀 키와 정확한 상관 관계(correlation)를 갖는 정보를 추출하기 위해 통계적인 분석(Stochastic analysis) 및 에러 정정(error correction) 기술을 사용할 수 있다. 차분전력분석(DPA)은 SPA(Simple Power Analysis) 보다 방어하기 어려운 강력한 공격방법이다. 특히, 차분 전력 분석은, 전압 변화를 관측할 수 있 는 몇 가지 장치(예를 들어, 오실로스코프 등)만 있으면, 비밀 키 추정을 할 수 있다.
차분전력분석의 분류함수는 수집한 누설 전력 신호들을 분류하는데 이용되며 소비전력특성에 따라 해밍 가중치 모델(Hamming weight model)과 해밍 거리 모델(Hamming distance model)로 구분할 수 있다. 해밍 가중치 모델은 1이 0에 비해 많은 전력을 소비한다는데 기반을 두고 있으며, 해밍 거리 모델은 데이터의 상태천이가 소비전력에 영향을 미친다는데 기초를 두고 있다. 그리고 추측된 비밀키를 검증하는 차분 방법에 있어서는, 평균차 테스트(distance-of-mean test)와 상관 관계 분석(correlation analysis)이 사용될 수 있다.
부채널 분석기(120)는 디지털 디바이스(110)로부터 누설 전력 신호들을 측정하기 위한 측정 장치(예를 들어, 오실로스코프), 측정된 누설 전력 신호들로부터 부채널 안정성을 검증하는 분석 장치를 포함할 수 있다.
본 발명의 부채널 분석기(120)는 누설 전력 신호들에서 소정의 구간을 선택하고, 선택된 구간를 이용하여 부채널 분석을 수행할 수 있다. 예를 들어, 소정의 구간은 최대값 포인트(Peak Point)를 포함한 소정의 구간일 수 있다. 그러나, 본 발명의 소정의 구간이 반드시 최대값 포인트를 포함한 소정의 구간일 필요는 없다. 다른 실시 예에 있어서, 소정의 구간은 최대값 포인트와 인접한 최대값 포인트 사이의 소정의 구간일 수 있다.
특히, 부채널 분석기(120)는 최대값 선택 알고리즘(Peak Selection Algorithm)을 이용하여 소정의 구간을 선택할 수 있다. 여기서, 최대값 선택 알고 리즘은 누설 전력 신호들의 최대값 포인트들(peak points) 및 각 최대값 포인트의 인접한 포인트들(neighboring points)을 이용하여 부채널 분석 동작을 수행할 수 있다. 부채널 분석기(120)는 누설 전력 신호를 측정하기 위하여 오실로스코프를 포함할 수 있다.
부채널 분석기(120)에서 수집된 누설 전류 신호들에는, 오실로스코프의 불안정한 트리거, 디지털 디바이스(110)의 불안정한 클록, 부채널 분석 방어 기법을 이용한 구현 등의 여러 가지 이유 때문에 시간축 오정렬이 발생될 수 있다. 여기서 시간축 오정렬은, 동일한 연산에 대하여 누설 전력 신호를 측정할 때마다 시간 변화가 발생함으로써 각 샘플 포인트에 대응하는 누설 전력 측정값이 정규분포를 갖지 못하고, 예측하기 어려운 값이 되는 현상을 의미한다.
본 발명에 따른 부채널 분석 시스템(100)은 누설 전력 신호들 전체를 분석하지 않고, 각 누설 전력 신호의 소정의 구간을 선택하여 분석할 수 있다. 이에, 본 발명의 부채널 분석 시스템(100)은 시간축 오정렬의 영향을 완화시킬 것이다. 이로써, 본 발명의 부채널 분석 시스템(100)은 일반적인 부채널 분석 시스템보다 암호 키 검출을 위해 수집해야 할 누설 전력 신호들의 개수를 줄일 수 있다.
즉, 본 발명에 따른 부채널 분석 시스템(100)은 일반적인 부채널 분석 시스템과 비교하여 적은 누설 전력 신호들의 개수로 암호 키를 분석할 수 있다. 그 결과로써, 본 발명에 따른 부채널 분석 시스템(100)은 일반적인 부채널 분석 시스템과 비교하여 분석 시간을 줄일 수 있다.
도 2는 시간축 오정렬이 발생한 누설 전력 신호들에서 특정 구간을 샘플링하 는 방법에 대한 실시 예를 보여주는 도면이다. 도 2를 참조하면, 하나의 윈도우에는 24개의 샘플링 포인트들이 포함할 수 있다. 본 발명은 부채널 분석기(120)의 샘플링 비율(sampling rate)을 디지털 디바이스(110)에서 암호 연산을 수행시키는 내부 프로세서 클록의 주파수로 나눈 값으로 소정의 구간, 즉, 샘플 구간으로 설정한다.
예를 들어, 부채널 분석기(120)의 샘플링 비율이 200 MHz이고, 디지털 디바이스(110)의 프로세서 클록의 주파수가 8.333 MHz이면, 도 2에 도시된 바와 같이, 샘플 구간은 24(200/8.333)개의 샘플링 포인트들로 설정된다.
일반적으로, 프로세서의 클록 엣지에서 프로세서 명령어가 처리되고, 그 결과로써 누설 전력 신호의 변화가 발생될 수 있다. 이 때문에 부채널 분석을 위하여, 하나의 내부 프로세서 클록에 대한 누설 전력 신호에 대한 수집이 필요할 수 있다. 본 발명에 따른 부채널 분석기(120)는 부채널 분석을 좀더 효율적으로 수행하기 위하여 프로세서가 하나의 클록을 진행하는 동안 누설 전력 신호 샘플링을 수행한다.
본 발명에서는 내부 프로세서 클록 하나가 진행되는 동안에 발생되는 누설 전력 신호를 오버 샘플링한다. 즉, 하나의 클록이 진행될 때 발생되는 누설 전력 신호에 대하여 복수의 샘플링이 수행된다. 이를 위하여, 부채널 분석기(120)는 디지털 디바이스(110)의 내부 프로세서 클록보다 더 빠른 샘플링 비율로 누설 전력 신호들을 수신한다. 이런 점에서 상술 된 샘플 구간은 오버 샘플링 구간이다.
상술 된 방법으로 샘플 구간이 설정되면, 모든 누설 전력 신호마다 정해진 샘플 구간에서 최대값과 그 양쪽에서 주변 값들을 사용자가 결정한 포인트만큼 선택할 수 있다. 예를 들어, 주변 값들을 선택하는 것과 관련된 변수를 주변 인자(neighboring factor) n(n은 0이 아닌 정수)으로 정의할 때, 특정 구간, 즉 선택한 샘플 구간에서 n=4 만큼 선택하는 것은 24개의 샘플링 포인들 중 최대값을 갖는 어느 하나 포인트와 그 최대값 포인트를 중심으로 좌우로 4개씩 총 9개 샘플링 포인트들을 선택할 것을 의미한다.
도 3은 디지털 디바이스의 내부 프로세서가 3 클록을 진행할 동안 수집된 하나의 누설 전력 신호를 재정렬시키는 과정을 보여주는 도면이다. 도 3을 참조하면, 3 클록 동안 전체 72개의 샘플링 포인트들이 수집되고, 이것들이 주변 인자 n=4를 적용하여 27개의 포인트들로 재정렬된다. 클록마다 수집된 윈도우들(원도우 A, 윈도우 B, 윈도우 C) 각각에는 24개의 샘플링 포인트들을 포함한다.
수집된 원도우들(원도우 A, 윈도우 B, 윈도우 C) 각각으로부터, 최대값 포인트 및 최대값 포인트의 좌측에 위치한 4개의 포인트들, 최대값 포인트의 우측에 위치한 4개의 포인트들이 선택된다. 즉, 각 윈도우들(원도우 A, 윈도우 B, 윈도우 C)로부터 최대값 포인트를 포함하여 9개의 포인트들이 선택된다. 수집된 원도우들(원도우 A, 윈도우 B, 윈도우 C)로부터는 전체 27개의 포인트들이 선택된다.
본 발명에 따른 부채널 분석기(120)는 상술 된 방법으로 선택된 27개의 포인트들을 정렬시킴으로써 누설 전력 신호를 재정렬할 수 있다. 이에, 원래 수집된 누설 전력 신호에 시간축 오정렬이 있음에도 불구하고, 9개로 재정렬될 때에는 최대값을 중심으로 정렬될 수 있다. 그 결과로써, 선택된 최대값을 중심으로 하는 특정 구간을 선택하는 것은, 시간축에서 동일한 포인트에 최대값과 주변 값들을 위치시킨 것으로써 시간축의 오정렬 영향을 줄일 수 있다.
본 발명에 따른 부채널 분석 시스템(120)은 시간축 오정렬이 발생한 누설 전력 신호를 전체 사용하여 분석하는 게 아니라, 최대값을 중심으로 선택된 개수만큼 사용하여 분석할 수 있다. 이로써, 분석 시간도 줄어들게 된다. 예를 들어, 24개의 샘플링 포인트들 중에 9개의 포인트들만 분석에 사용함으로써, 종래의 그것보다 37.5%(9/24) 정도의 분석 시간이 필요하다.
도 4는 본 발명의 부채널 분석기(120)의 부채널 분석 방법의 실시 예를 보여주기 위한 흐름도이다. 도 1 내지 도 4를 참조하면, 부채널 분석 방법은 다음과 같이 진행될 수 있다.
부채널 분석기(120)는 디지털 디바이스(110)가 동일한 암호 연산을 반복적으로 수행하게 함으로써 발생된 누설 전력 신호들을 측정 및 수집할 수 있다(S100). 부채널 분석기(120)는, 오실로스코프(도시되지 않음), 오실로스코프에 연결된 전자기파 프로브(EM probe, 예를 들어, 도 1의 121), 및 전원 장치(도시되지 않음)를 포함할 수 있다. 여기서, 전자기파 프로브는 디지털 디바이스(100)의 무선 감지 노드(wireless sensor node)에 접촉될 수 있다.
예를 들어, 부채널 분석기(120)는 디지털 디바이스(110)의 무선 감지 노드에 암호화된 5000 랜덤 평문들을 가질 동안에 200 MHz의 샘플링 주파수로 목표 감지 노드(target sensor node)의 누설 전력 신호들을 수집한다.
부채널 분석기(120)는 수집된 누설 전력 신호들을 최대값 선택 알고리즘을 이용하여 재정렬한다(S120). 예를 들어, 디지털 디바이스(110)의 프로세서 클록의 주파수가 8.333 MHz이고, 부채널 분석기(120)의 샘플링 클록이 25 MHz이면, 하나의 윈도우 사이즈에 24개의 샘플링 포인트들이 수집된다. 부채널 분석기(120)는 주변 인자 n=4를 갖는 최대값 선택 알고리즘을 통하여 수집된 24개의 샘플링 포인트들 중 최대값 포인트를 선택하고, 최대값 포인트 주변에 인접한 8개의 포인트들을 선택한다. 부채널 분석기(120)는 상술 된 방법으로 선택된 9개의 포인트들을 갖는 복수의 윈도우들을 재정렬한다.
이후, 부채널 분석기(120)는 재정렬된 누설 전력 신호들로부터 해밍 거리(Hamming distance)를 이용하여 연관 상수를 계산한다(S130). 연관 상수는 재정렬된 누설 전력 신호들과 해밍 거리로부터 계산된다.
부채널 분석기(120)는 키 결정 매트릭(key-decision metric)에 계산된 연관 상수들로부터 제공함으로써 암호 키를 판별할 수 있다(S140). 여기서, 키 결정 매트릭은 HMR(Ratio of the Highest value to the mean value)을 이용할 수 있다. HMR은 정확한 키에 대응하는 차분 전력 분석(Differential Power Analysis: DPA)의 신호 대 잡음비(signal-to noise ratio: SNR)를 이용할 수 있다.
도 5는 본 발명에 따른 부채널 분석기(120)를 통해 수집된 누설 전력 신호들을 보여주는 도면이다. 도 5을 참조하면, 측정된 누설 전력 신호들은 시간축 오정렬을 보이고 있다.
도 6은 도 5에서 수집된 누설 전력 신호들이 본 발명에 따른 부채널 분석기(120)를 통해 재정렬된 누설 전력 신호들을 보여주는 도면이다. 도 6을 참조하 면, 재정렬된 누설 전력 신호들에는 수집된 누설 전력 신호들보다 시간축 오정렬이 크게 줄어든다.
도 7은 본 발명에 따른 부채널 분석기(120)를 통해 판별된 잘못된 키(wrong key)에 대한 실시 예를 보여주는 도면이다. 도 7을 참조하면, 수집된 DPA 피크들은 소정의 영역을 벗어나지 않는다.
도 8은 본 발명에 따른 부채널 분석기(120)를 통해 판별된 정확한 키(correct key)에 대한 실시 예를 보여주는 도면이다. 도 8을 참조하면, DPA 피크들 중 특정 신호는 소정의 영역을 벗어난다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 부채널 분석 시스템에 대한 블록도이다.
도 2는 시간축 오정렬이 발생한 누설 전력 신호들에서 소정의 구간을 샘플링하는 방법에 대한 실시 예를 보여주는 도면이다.
도 3은 디지털 디바이스의 내부 프로세서가 3 클록을 진행하는 동안 수집된 하나의 누설 전력 신호를 재정렬시키는 과정을 보여주는 도면이다.
도 4는 본 발명의 부채널 분석기의 부채널 분석 방법의 실시 예를 보여주기 위한 흐름도이다.
도 5는 본 발명에 따른 부채널 분석기를 통해 수집된 누설 전력 신호들을 보여주는 도면이다.
도 6은 도 5에서 수집된 누설 전력 신호들이 본 발명에 따른 부채널 분석기를 통해 재정렬된 누설 전력 신호들을 보여주는 도면이다.
도 7은 본 발명에 따른 부채널 분석기를 통해 판별된 잘못된 키에 대한 실시 예를 보여주는 도면이다.
도 8은 본 발명에 따른 부채널 분석기를 통해 판별된 정확한 키에 대한 실시 예를 보여주는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
100: 부채널 분석 시스템 110: 디지털 디바이스
120: 부채널 분석기 121: 프로브

Claims (10)

  1. 부채널 분석기의 분석 방법에 있어서:
    디지털 디바이스로부터 누설 전력 신호들을 수집하는 단계;
    상기 수집된 누설 전력 신호들 각각의 소정의 구간을 선택함으로써 상기 누설 전력 신호들을 재정렬하는 단계;
    상기 재정렬된 누설 전력 신호들로부터 해밍 거리를 이용하여 연관 상수들을 계산하는 단계; 및
    상기 계산된 연관 상수들을 키 결정 메트릭에 제공함으로써 암호 키를 판별하는 단계를 포함하는 분석 방법.
  2. 제 1 항에 있어서,
    상기 누설 전력 신호들을 수집하는 단계는,
    상기 디지털 디바이스에 동일한 암호 연산을 반복적으로 수행하는 단계; 및
    상기 디지털 디바이스로부터 발생되는 상기 누설 전력 신호들을 측정하는 단계를 포함하는 분석 방법.
  3. 제 2 항에 있어서,
    상기 누설 전력 신호들을 수집하는 단계는,
    상기 디지털 디바이스의 암호 연산시 발생되는 누설 전력 신호들을 오버 샘 플링하는 분석 방법.
  4. 제 3 항에 있어서,
    상기 오버 샘플링하는 회수는, 상기 부채널 분석기의 샘플링 비율을 상기 디지털 디바이스의 프로세서 클록의 주파수로 나눈 값인 분석 방법.
  5. 제 1 항에 있어서,
    상기 누설 전력 신호들을 재정렬하는 단계는,
    상기 수집된 누설 전력 신호들 각각의 소정의 구간으로부터 복수의 샘플링 포인트들을 선택하는 단계; 및
    상기 선택된 각각의 복수의 샘플링 포인트들을 정렬하는 단계를 포함하는 분석 방법.
  6. 제 5 항에 있어서,
    상기 선택된 복수의 샘플링 포인트들은, 상기 소정의 구간에서 최대값 포인트 및 상기 최대값 포인트에 인접한 적어도 하나의 포인트인 분석 방법.
  7. 제 1 항에 있어서,
    상기 부채널 분석기는 상기 누설 전력 신호들을 측정하기 위하여 오실로스코프를 이용하는 분석 방법.
  8. 제 1 항에 있어서,
    상기 부채널 분석기는 차분 전력 분석을 수행하는 분석 방법.
  9. 부채널 분석기의 분석 방법에 있어서:
    디지털 디바이스의 반복적인 암호 연산시 발생되는 누설 전력 신호들을 오버 샘플링하는 단계;
    상기 오버 샘플링된 포인트들로부터 소정의 구간을 선택하는 단계; 및
    상기 선택된 소정의 구간을 이용하여 암호키를 판별하는 단계를 포함하는 분석 방법.
  10. 제 9 항에 있어서,
    상기 오버 샘플링하는 단계는,
    상기 디지털 디바이스의 암호 연산시 발생되는 하나의 누설 전력 신호에 대한 적어도 두 개의 샘플링 포인트들을 수집하는 분석 방법.
KR1020090117189A 2009-11-30 2009-11-30 부채널 분석기의 분석 방법 KR20110060570A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090117189A KR20110060570A (ko) 2009-11-30 2009-11-30 부채널 분석기의 분석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117189A KR20110060570A (ko) 2009-11-30 2009-11-30 부채널 분석기의 분석 방법

Publications (1)

Publication Number Publication Date
KR20110060570A true KR20110060570A (ko) 2011-06-08

Family

ID=44395315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117189A KR20110060570A (ko) 2009-11-30 2009-11-30 부채널 분석기의 분석 방법

Country Status (1)

Country Link
KR (1) KR20110060570A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367174B1 (ko) * 2011-12-14 2014-02-27 한국전자통신연구원 부채널 분석을 위한 데이터 정렬 방법 및 장치
KR101408303B1 (ko) * 2011-11-28 2014-06-18 한국전자통신연구원 반복되는 부채널 정보 취득을 제한하는 장치 및 그 방법
KR101941886B1 (ko) * 2018-05-04 2019-01-24 국민대학교산학협력단 블록 암호 알고리즘의 안전성 검증 장치 및 방법
CN109873695A (zh) * 2017-12-05 2019-06-11 航天信息股份有限公司 一种基于昆虫触角仿真的干扰波形插入点确定方法及装置
KR20220075094A (ko) * 2020-11-27 2022-06-07 동서대학교 산학협력단 Aes가 탑재된 avr장비의 소비패턴 분석을 통한 mlp 기반의 aes 복호화 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408303B1 (ko) * 2011-11-28 2014-06-18 한국전자통신연구원 반복되는 부채널 정보 취득을 제한하는 장치 및 그 방법
KR101367174B1 (ko) * 2011-12-14 2014-02-27 한국전자통신연구원 부채널 분석을 위한 데이터 정렬 방법 및 장치
CN109873695A (zh) * 2017-12-05 2019-06-11 航天信息股份有限公司 一种基于昆虫触角仿真的干扰波形插入点确定方法及装置
CN109873695B (zh) * 2017-12-05 2022-05-06 航天信息股份有限公司 一种基于昆虫触角仿真的干扰波形插入点确定方法及装置
KR101941886B1 (ko) * 2018-05-04 2019-01-24 국민대학교산학협력단 블록 암호 알고리즘의 안전성 검증 장치 및 방법
KR20220075094A (ko) * 2020-11-27 2022-06-07 동서대학교 산학협력단 Aes가 탑재된 avr장비의 소비패턴 분석을 통한 mlp 기반의 aes 복호화 방법

Similar Documents

Publication Publication Date Title
Durvaux et al. How to certify the leakage of a chip?
US20080091975A1 (en) Method and system for side-channel testing a computing device and for improving resistance of a computing device to side-channel attacks
Bache et al. Confident leakage assessment—a side-channel evaluation framework based on confidence intervals
KR20110060570A (ko) 부채널 분석기의 분석 방법
CN101924600B (zh) 检测密码模块抵御能量分析攻击能力的方法
Tebelmann et al. Side-channel analysis of the TERO PUF
Specht et al. Dividing the threshold: Multi-probe localized EM analysis on threshold implementations
Elaabid et al. Combined side-channel attacks
Heyszl et al. Investigating profiled side-channel attacks against the DES key schedule
Iyer et al. An ANOVA method to rapidly assess information leakage near cryptographic modules
Ugurlu et al. Pitem: Permutations-based instruction tracking via electromagnetic side-channel signal analysis
Hogenboom et al. Principal component analysis and side-channel attacks-master thesis
Diop et al. Collision for estimating SCA measurement quality and related applications
Rao et al. Post-layout estimation of side-channel power supply signatures
Diop et al. From theory to practice: horizontal attacks on protected implementations of modular exponentiations
Gutierrez et al. On-line method to limit unreliability and bit-aliasing in ro-puf
Melzani et al. Enhancing fault sensitivity analysis through templates
Yang et al. Side-channel leakage detection based on constant parameter channel model
KR102297318B1 (ko) 부채널 정보 분석에 따른 암호 알고리즘 안전성 검증 시스템 및 그 시스템의 제어 방법
Iyer An adaptive measurement protocol for fine-grained electromagnetic side-channel analysis of cryptographic modules
KR100926749B1 (ko) 2차 차분 전력분석 공격 방법 및 2차 차분 전자기분석 공격방법
Kim et al. Breaking Korea transit card with side-channel analysis attack unauthorized recharging
Glamočanin et al. Built-in self-evaluation of first-order power side-channel leakage for FPGAs
Wei et al. Time is not enough: Timing Leakage Analysis on Cryptographic Chips via Plaintext-Ciphertext Correlation in Non-timing Channel
Park et al. RTL-PSC: automated power side-channel leakage assessment at register-transfer level

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination