KR20110054229A - 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법 - Google Patents

비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법 Download PDF

Info

Publication number
KR20110054229A
KR20110054229A KR1020090110802A KR20090110802A KR20110054229A KR 20110054229 A KR20110054229 A KR 20110054229A KR 1020090110802 A KR1020090110802 A KR 1020090110802A KR 20090110802 A KR20090110802 A KR 20090110802A KR 20110054229 A KR20110054229 A KR 20110054229A
Authority
KR
South Korea
Prior art keywords
equation
reclosing
current
fault current
voltage
Prior art date
Application number
KR1020090110802A
Other languages
English (en)
Other versions
KR101073205B1 (ko
Inventor
김철환
이상봉
서훈철
고윤태
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020090110802A priority Critical patent/KR101073205B1/ko
Publication of KR20110054229A publication Critical patent/KR20110054229A/ko
Application granted granted Critical
Publication of KR101073205B1 publication Critical patent/KR101073205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/06—Details with automatic reconnection
    • H02H3/066—Reconnection being a consequence of eliminating the fault which caused disconnection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
    • H02H3/32—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at corresponding points in different conductors of a single system, e.g. of currents in go and return conductors

Abstract

본 발명은 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치가 개시된다. 일 실시 예에서, 재폐로 차단기에 있어서, 고장이 발생하면, 재폐로 차단기의 1차 개로 동작까지의 전류를 이용하여 임피던스 위상각을 검출한 후 그 검출된 임피던스 위상각을 이용하여 비대칭 고장전류가 발생하지 않는 시점을 구한 후 그 시점에서 재폐로 시킴으로써 비대칭 고장전류를 감소시키는 고장전류 조절기를 포함하는 것으로, 재폐로 차단기의 무전압 시간 이후 재폐로시 비대칭 고장전류가 발생하지 않는 시점에서 재폐로를 제공함으로써 시스템을 안정적으로 유지할 수 있는 것입니다.

Description

비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법{Recloser and control method for reducing of asymmetrical fault current}
본 발명은 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법에 관한 것이다.
현재 우리나라의 배전계통에서 사용되는 재폐로 차단기는 계통의 신뢰도 및 안정도 확보와 지속적인 전력의 공급을 유지하기 위한 목적으로 사용되는 보호기기이다. 재폐로 차단기는 첫 번째 차단 후 0.5s, 두 번째 차단 후 15s의 고정된 무전압 시간(Dead time)을 가지며, 무전압 시간 이후 폐로 되었을 때의 전류를 바탕으로 고장제거 여부를 판단한다.
비대칭 고장전류는 지수적으로 감소하는 DC 성분을 포함하는 고장전류로써, 고장 발생 시 계통의 저항과 리액턴스 비율로 인한 전압, 전류의 위상차 및 고장 발생각에 따라 비대칭 고장전류가 발생한다. 가장 큰 비대칭 고장전류가 발생할 경우 정상 고장전류의 약 2배 정도의 고장전류가 발생하게 된다. 이러한 고장전류는 계통의 보호 설비 및 운용설비에 절연 열화나 내구성에 악영향을 초래한다.
종래의 재폐로 차단기는 고정된 무전압 시간(1차 : 0.5s, 2차 : 15s)을 가진다. 고장 발생 시 고장 발생각과 저항과 리액턴스 비율에 따라 비대칭 고장전류가 발생하며, 비대칭 고장전류가 포함된 고장전류는 정상상태의 고장전류의 2배에 가까운 크기로 증가할 수 있다. 이러한 비대칭 고장전류는 무전압 시간 이후 폐로 동작 시의 고장전류에도 영향을 미칠 수 있으며 비대칭 고장전류가 포함된 고장전류는 계통에 악영향을 미치는 문제점이 있었다.
본 발명은 상기 언급한 문제점을 해결하기 위한 것으로, 고장 발생 시 저항과 리액턴스 비율 및 고장 발생각으로 인해 발생할 수 있는 비대칭 고장전류에 대해 재폐로 차단기가 첫 번째 개로 동작 이전에 전압, 전류의 위상각을 DFT를 이용하여 추정하고 무전압 시간 이후 재폐로 차단기의 재폐로 동작 시에는 추정된 위상각을 고려하여 전압의 위상이 추정된 임피던스의 위상과 동일한 시점에 재폐로 동작을 하여 비대칭 고장전류를 줄일 수 있는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법을 제공함에 목적이 있다.
본 발명의 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에 따른 일 측 면은 재폐로 차단기에 있어서, 고장이 발생하면, 재폐로 차단기의 1차 개로 동작까지의 전류를 이용하여 임피던스 위상각을 검출한 후 그 검출된 임피던스 위상각을 이용하여 비대칭 고장전류가 발생하지 않는 시점을 구한 후 그 시점에서 재폐로 시킴으로써 비대칭 고장전류를 감소시키는 고장전류 조절기를 포함하며, 상기 고장전류 조절기는 고장 발생 시, 고장전류에 대하여 기본파를 추출하는 DFT; 상기 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 재폐로 시점 검출부; 및 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부를 통해 구해진 임피던스의 위상각과 같아지는 시점에 재폐로를 수행하는 재폐로 제어부를 포함할 수 있다.
본 발명의 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법에 따른 일 측면은 DFT가 고장 발생 시, 고장전류에 대하여 기본파를 추출하는 단계; 재폐로 시점 검출부가 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 단계; 및 재폐로 제어부가 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부를 통해 구해진 임피던스의 위상각과 같아지는 시점에 재폐로를 수행하는 단계를 포함할 수 있다.
전술된 구성에 의해 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법은 재폐로 차단기의 무전압 시간 이후 비대칭 고장전류가 발생하지 않는 시점에서 재폐로를 제공함으로써 시스템을 안정적으로 유지할 수 있는 뛰어난 효과가 있다.
특정 실시예의 후술되는 상세한 설명은 본 발명의 특정 실시예의 여러 설명을 제공한다. 그러나, 본 발명은 청구범위에 의해 한정되고 커버되는 다수의 여러 방법으로 구현될 수 있다. 본 상세한 설명은 동일한 참조 번호가 동일하거나 기능적으로 유사한 요소를 나타내는 도면을 참조하여 설명된다.
본 명세서에서 제공되는 상세한 설명에서 사용되는 용어는 단순히 본 발명의 특정 실시예의 상세한 설명을 위해 사용된 것이기 때문에 본 발명을 특정 방법으로 제한하거나 한정하는 것으로 해석되어서는 아니된다. 나아가, 본 발명의 실시예는, 전체적으로 본 발명의 바람직한 속성들을 나타내거나 본 명세서에 제공된 발명을 실시하는데 필수적인 여러 신규한 특징을 포함할 수 있다.
도 1은 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치의 기능 블록도이다.
본 발명의 일 실시예에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치는 DFT(Discrete Fourier Transgorm; 이하 "DFT"라 함)(110), 재폐로 시점 검출부(120) 및 재폐로 제어부(130)로 구성된 고장전류 조절기(100)를 포함한다.
고장전류 조절기(100)는 배전계통(10)에 고장이 발생하면, 재폐로 차단기의 1차 개로 동작까지의 전류를 이용하여 임피던스 위상각을 검출한 후 그 검출된 임 피던스 위상각을 이용하여 비대칭 고장전류가 발생하지 않는 시점을 구한 후 그 시점에서 재폐로 시킴으로써 비대칭 고장전류를 감소시키는 것으로, DFT(110), 재폐로 시점 검출부(120) 및 재폐로 제어부(130)를 포함한다.
즉, 고장전류 조절기(100)의 DFT(110)는 회로 고장 발생 시, 고장전류에 대하여 기본파를 추출한다.
그리고 고장전류 조절기(100)의 재폐로 시점 검출부(120)는 DFT(110)를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구한다.
또한, 고장전류 조절기(100)의 재폐로 제어부(130)는 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부(120)를 통해 구해진 임피던스의 위상각과 같아지는 시점에 배전계통(10)를 재폐로시킨다.
한편, 고장전류 조절기는 DFT(110)를 이용하여 기본파를 추출하고 전압, 전류의 0 교차점을 이용하여 임피던스의 위상각을 구한다.
이때, 고장 발생 시의 계통의 저항과 리액턴스의 비율은 달라질 뿐만 아니라 고장 발생각에 따라 비대칭 고장 전류가 발생한다.
따라서, 도 2에 도시된 바와 같이 간단한 회로에서 고장이 발생할 경우의 전류는 [수학식 1]과 같다.
Figure 112009070440097-PAT00001
여기서, [수학식 1]에서
Figure 112009070440097-PAT00002
는 t=0일 경우의 전압의 위상, 고장 발생 각이며,
Figure 112009070440097-PAT00003
는 임피던스의 위상이며,
Figure 112009070440097-PAT00004
은 재폐로 동작 시 제거하고자 하는 비대칭 고장전류와 관련된 식이다.
비대칭 고장전류를 포함하는 [수학식 1]에서 재폐로 차단기의 두 번째 재폐로 동작부터 비대칭 고장전류를 줄이기 위해서는 고장이 발생한 시점부터 재폐로 차단기의 첫 번째 개로 동작 이전인 3~3.5 cycle 내에
Figure 112009070440097-PAT00005
의 정확한 값이 계산되어야만 한다.
따라서, 고장전류 조절기(100)의 DFT(110)는
Figure 112009070440097-PAT00006
의 정확한 값을 계산하기 위하여 DFT(110)를 수행하여 지수적으로 감소하는 DC성분의 비대칭 고장전류를 제외한 기본 주파수를 갖는 기본파를 추출하여 전압과 전류의 영교차점에서의 시간차로
Figure 112009070440097-PAT00007
를 계산 한다.
즉, 배전계통(10)에 고장이 발생하여 변화된 저항과 리액턴스의 비율을 계산하기 위해 고장 발생과 동시에 DFT 연산이 수행되며 이렇게 수행되는 DFT(110)는 고장 발생 후 3~3.5 cycle내에 계산되어야 하므로 3~3.5 cycle내의 값 이외의 값이 0인 유한 구간 신호라고 가정하고 DFT(110)의 연산은 DTFS(Discrete Tims Fourier Series)로 수행할 수 있다.
또한, 전류의 값 i(t)는 [수학식 2]와 같이 직류 성분, 기본파 성분, 고조파 성분으로 나누어 나타낼 수 있기 때문에 비대칭 고장전류는 지수적으로 감소하는 DC성분이므로
Figure 112009070440097-PAT00008
성분에 해당한다.
Figure 112009070440097-PAT00009
여기서, i(t)는 DTFS를 이용하여 다음의 [수학식 3]과 같이 쓸 수 있다.
Figure 112009070440097-PAT00010
여기서,
Figure 112009070440097-PAT00011
에 해당하는 것이 비대칭 고장전류 성분이며,
Figure 112009070440097-PAT00012
은 [수학식 4],[수학식 5]와 같이 계산이 된다.
Figure 112009070440097-PAT00013
Figure 112009070440097-PAT00014
여기서,
Figure 112009070440097-PAT00015
을 이용하여 [수학식 6]과 같이 전류의 값을 표현할 수 있다.
Figure 112009070440097-PAT00016
여기서,
Figure 112009070440097-PAT00017
은[수학식 7], [수학식 8]과 같이 계산되며, n은 고조파의 차수를 의미하며 n=1일 경우가 기본파 성분에 해당한다.
Figure 112009070440097-PAT00018
Figure 112009070440097-PAT00019
한편, 재폐로 시점 검출부(120)는 [수학식 1]의 비대칭 고장전류가 포함된 전류의 식을 [수학식 6]에 대입하여 [수학식 9]와 같이 나타낸다.
Figure 112009070440097-PAT00020
따라서, DC 성분인 비대칭 고장전류의 파형을 제외한 나머지 전류의 식을 이용하여 [수학식 4], [수학식 5], [수학식 7], [수학식 8], [수학식 9]에 대입하고
Figure 112009070440097-PAT00021
,
Figure 112009070440097-PAT00022
,
Figure 112009070440097-PAT00023
,
Figure 112009070440097-PAT00024
을 구하면 [수학식 10]과 같다.
Figure 112009070440097-PAT00025
여기서
Figure 112009070440097-PAT00026
의 한 주기 적분은 0이므로 식을 간략화 하면 다음의 [수학식 11]과 같이 표현할 수 있다.
Figure 112009070440097-PAT00027
한편, 상기의 [수학식 10], [수학식 11]를 이용하여
Figure 112009070440097-PAT00028
을 구하면 다음의 [수학식 12]와 같다.
Figure 112009070440097-PAT00029
[수학식 11]과 [수학식 12]를 통하여 구해진 ,
Figure 112009070440097-PAT00031
을 이용하여
Figure 112009070440097-PAT00032
,
Figure 112009070440097-PAT00033
을 계산하면 다음의 [수학식 13], [수학식 14]와 같다.
Figure 112009070440097-PAT00034
Figure 112009070440097-PAT00035
상기의 [수학식 14]의 계산을 통하여 고정값 C를 구할 수 있고,
Figure 112009070440097-PAT00036
은
Figure 112009070440097-PAT00037
의 전류의 위상각을 의미하므로 전압과 전류의 영교차점의 시간차를 이용하여 임피던스의 위상을 구하면 다음 [수학식 15]와 같다.
[수학식 13], [수학식 14], [수학식 15]에서 구해진
Figure 112009070440097-PAT00039
,
Figure 112009070440097-PAT00040
,
Figure 112009070440097-PAT00041
를 이용하여 [수학식 9]에 대입 하면 다음의 [수학식 16]와 같다.
Figure 112009070440097-PAT00042
[수학식 16]과 같이 표현된 수식에서 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시, 비대칭 고장전류가 발생하지 않기 위해서는 전압의 위상인
Figure 112009070440097-PAT00043
가 C와 같은 위상에서 재폐로 동작이 수행되어야 한다.
따라서, 고장전류 조절기(100)의 재폐로 제어부(130)는 재폐로 차단기의 개로 동작 이후 고정된 무전압 시간 0.5s가 경과하고 전압의 위상이 C의 값과 같아지는 시점에 재폐로함으로써 기존 재폐로 차단기의 동작 시 발생 가능한 비대칭 고장전류를 감소시킬 수 있다.
또한, 장치는 저항 값과 리액턴스 비율에 따른 임피던스의 위상에 대한 추정값을 저장하는 저장부(140)를 포함한다.
여기서, 상기 저장부(140)에 저장되는 정보는 [표 1]에 도시된 바와 같다.
Figure 112009070440097-PAT00044
상기 재폐로 제어부(130)는 상기 저장부(140)에 저장된 재폐로 시간에 재폐로 회로를 재폐로시킬 수 있다.
이러한 정보는 상기 장치를 통해 측정한 값으로 무전압 시간 이후 재폐로 시의 결과를 도 3a 내지 도 3e를 통해 나타나 있다.
EMTP(ElectroMagnetic Transient Program)/ATPDraw를 이용하여 모델링 하였다.
[표 1]의 모의 조건과 같이 저항과 리액턴스 비율을 다양하게 변화시켜 기존 재폐로 차단기의 고장전류와 본 발명에서 제시한 재폐로 차단기의 고장전류를 비교하여 우수성을 검증하였다.
[표 1]의 고장 발생 시간을 기존 재폐로 차단기의 비대칭 고장전류가 발생할 경우와 비교하기 위해 0.05s + tan-1(X/R)+90도로 선정하였다.
도 3a는 저항과 리액턴스 비율(X/R)이 1인 경우로 0.05를 기준으로
Figure 112009070440097-PAT00045
이후의 시간인 0.05625s에 고장을 발생시켰을 때의 결과파형이다. X/R 값이 작기 때문에 비대칭 고장전류는 빠른 시간에 소멸이 되는 것을 확인 할 수 있으며, 또한 기존 재폐로 차단기에서 발생하는 비대칭 고장전류가 비대칭 고장전류를 고려한 재폐로 차단기에서는 재폐로 동작 이후 발생하지 않는 것을 확인 할 수 있다.
고장 발생 시 임피던스의 위상은
Figure 112009070440097-PAT00046
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 45.153도로 고장 발생 이후 실제의 임피던스의 위상각에 근사한 값을 갖는 것을 확인할 수 있다.
도 3b는 저항과 리액턴스 비율(X/R)이 5인 경우로 0.05를 기준으로
Figure 112009070440097-PAT00047
이후의 시간인 0.0578s에 고장을 발생시켰을 때의 결과파형이다. 고장이 발생하고 비대칭 고장전류가 발생하였으며 X/R 값이 크며 이 값은 지수적으로 감소하는 비대칭 고장전류의 지속시간이 도 3a의 경우보다 더욱 긴 것을 확인할 수 있다. 따라서 비대칭 고장전류는 첫 번째 개로 동작 시 완전히 소멸되지 않는다.
기존 재폐로 차단기의 비대칭 고장전류와 비교하였을 때 재폐로 차단기는 비대칭 고장전류가 거의 생기지 않음을 확인할 수 있다. 고장 발생 시 임피던스의 위상은
Figure 112009070440097-PAT00048
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 81.116도 2.5도의 근사한 차이를 보이는 것을 확인 하였다.
도 3c는 저항과 리액턴스 비율(X/R)이 10인 경우로 0.05를 기준으로
Figure 112009070440097-PAT00049
이후의 시간인 0.05807s에 고장을 발생시켰을 때의 결과파형이다. 고장이 발생하고 비대칭 고장전류가 발생하였으나 X/R 값이 도 3a보다 크며 이 값은 지수적으로 감소하는 비대칭 고장전류의 지속시간을 더욱 길게 한다. 따라서 비대칭 고장전류는 첫 번째 개로 동작 시 완전히 소멸되지 않으며 이는 무전압 시간 이후 재폐로 동작시에도 영향을 미친다. 기존 재폐로 차단기의 비대칭 고장전류와 비교하였을 때 본 발명에서 제안한 재폐로 차단기의 결과 파형에서는 비대칭 고장전류가 거의 발생하지 않음을 확인 할 수 있다. 고장 발생 시 임피던스의 위상은
Figure 112009070440097-PAT00050
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 84.156도로써 0.13도의 근사한 차이를 보이는 것을 확인하였다.
도 3d는 저항과 리액턴스 비율(X/R)이 15인 경우로 0.05를 기준으로
Figure 112009070440097-PAT00051
이후의 시간인 0.058156s에 고장을 발생시켰을 때의 결과 파형이다. 고장이 발생하고 비대칭 고장전류가 발생하였으나 X/R 값이 도 3c보다 크기 때문에 비대칭 고장전류의 감소비율은 작아지므로 비대칭 고장전류는 첫 번째 개로 동작 시 완전히 소멸되지 않으며 기존 재폐로 차단기의 고장전류 파형과 비교하였을 때 재폐로 차단기의 결과 파형은 비대칭 고장전류가 거의 생기지 않음을 확인 할 수 있다. 고장 발생 시 임피던스의 위상은
Figure 112009070440097-PAT00052
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 87.156도로 0.97도의 근사한 차이를 보이는 것을 확인 하였다.
도 3e는 저항과 리액턴스 비율(X/R)이 20인 경우로 하였을 때 0.05를 기준으로
Figure 112009070440097-PAT00053
이후의 시간인 0.0582s에 고장을 발생시켰을 때의 결과 파형이다. 고장이 발생하고 비대칭 고장전류가 발생하였으나 X/R 값이 도 3d보다 크기 때문에 비대칭 고장전류의 감소 비율은 작기 때문에 비대칭 고장전류는 첫 번째 개로 동작 시 완전히 소멸되지 않으며 기존 재폐로 차단기의 고장전류 파형과 비교하였을 때 재폐로 차단기의 결과 파형은 비대칭 고장전류가 거의 발생하지 않음을 확인 할 수 있다. 고장 발생 시 임피던스의 위상은
Figure 112009070440097-PAT00054
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 87.187도로 0.49도의 근사한 차이를 보이는 것을 확인하였다.
결과 파형에서 보는 바와 같이 기존의 재폐로 차단기와 비대칭 고장전류를 고려한 재폐로 차단기의 전류 파형을 비교했을 경우 본 발명에서 제안한 비대칭 고장전류를 고려한 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시 비대칭 고장전류가 나타나지 않음을 확인 할 수 있다.
따라서, 도 2에 따른 임피던스 위상각과 그에 따른 계산값 및 기본파를 이용한 추정 값은 [표 2]에 도시된 바와 같다.
Figure 112009070440097-PAT00055
본 발명의 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법에 대하여 도 4를 참조하여 설명하기로 한다.
즉, 배전계통(10)에 고장이 발생하면, DFT(110)가 고장전류에 대하여 기본파를 추출한다(S1).
[수학식 2]
Figure 112009070440097-PAT00056
여기서, i(t)는 DTFS를 이용하여 다음의 [수학식 3]과 같이 쓸 수 있다.
[수학식 3]
Figure 112009070440097-PAT00057
여기서,
Figure 112009070440097-PAT00058
에 해당하는 것이 비대칭 고장전류 성분이며,
Figure 112009070440097-PAT00059
은 [수학식 4],[수학식 5]와 같이 계산이 된다.
[수학식 4]
Figure 112009070440097-PAT00060
[수학식 5]
Figure 112009070440097-PAT00061
여기서,
Figure 112009070440097-PAT00062
을 이용하여 [수학식 6]과 같이 전류의 값을 표현할 수 있다.
[수학식 6]
Figure 112009070440097-PAT00063
여기서,
Figure 112009070440097-PAT00064
은[수학식 7], [수학식 8]과 같이 계산되며, n은 고조파의 차수를 의미하며 n=1일 경우가 기본파 성분에 해당한다.
[수학식 7]
Figure 112009070440097-PAT00065
[수학식 8]
Figure 112009070440097-PAT00066
이어서, 재폐로 시점 검출부(120)가 DFT(110)를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구한다(S2).
즉, 변화된 임피던스의 위창차를 구하는 단계(S2)에서 재폐로 시점 검출부(120)는 [수학식 1]의 비대칭 고장전류가 포함된 전류의 식을 [수학식 6]에 대입하면 [수학식 9]와 같이 나타낼 수 있다.
[수학식 9]
Figure 112009070440097-PAT00067
한편, DC 성분인 비대칭 고장전류의 파형을 제외한 나머지 전류의 식을 이용하여 [수학식 4], [수학식 5], [수학식 7], [수학식 8], [수학식 9]에 대입하고
Figure 112009070440097-PAT00068
,
Figure 112009070440097-PAT00069
,
Figure 112009070440097-PAT00070
,
Figure 112009070440097-PAT00071
을 구하면 [수학식 10]과 같다.
[수학식 10]
Figure 112009070440097-PAT00072
여기서
Figure 112009070440097-PAT00073
의 한 주기 적분은 0이므로 식을 간략화 하면 다음의 [수학식 11]과 같이 표현할 수 있다.
[수학식 11]
Figure 112009070440097-PAT00074
한편, 상기의 [수학식 10], [수학식 11]과 같이
Figure 112009070440097-PAT00075
을 구하면 다음의 [수학식 12]와 같다.
[수학식 12]
Figure 112009070440097-PAT00076
[수학식 11]과 [수학식 12]를 통하여 구해진
Figure 112009070440097-PAT00077
,
Figure 112009070440097-PAT00078
을 이용하여
Figure 112009070440097-PAT00079
,
Figure 112009070440097-PAT00080
을 계산하면 다음의 [수학식 13], [수학식 14]와 같다.
[수학식 13]
Figure 112009070440097-PAT00081
[수학식 14]
Figure 112009070440097-PAT00082
상기의 [수학식 14]의 계산을 통하여 고정값 C를 구할 수 있고,
Figure 112009070440097-PAT00083
은
Figure 112009070440097-PAT00084
의 전류의 위상각을 의미하므로 전압과 전류의 영교차점의 시간차를 이용하여 임피던스의 위상을 구하면 다음 [수학식 15]와 같다.
[수학식 15]
Figure 112009070440097-PAT00085
[수학식 13], [수학식 14], [수학식 15]에서 구해진
Figure 112009070440097-PAT00086
,
Figure 112009070440097-PAT00087
,
Figure 112009070440097-PAT00088
를 이용하여 [수학식 9]에 대입 하면 다음의 [수학식 16]와 같다.
[수학식 16]
Figure 112009070440097-PAT00089
[수학식 16]과 같이 표현된 수식에서 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시, 비대칭 고장전류가 발생하지 않기 위해서는 전압의 위상인
Figure 112009070440097-PAT00090
가 C와 같은 위상에서 재폐로 동작이 수행되어야 한다.
이후, 재폐로 제어부(130)가 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부(120)를 통해 구해진 임피던스의 위상각과 같아지는 시점에 배전계통(10)를 재폐로시킨다(S3).
즉, 배전계통(10)를 재폐로시키는 단계(S3)는 고장전류 조절기(100)의 재폐로 제어부(130)가 재폐로 차단기의 개로 동작 이후 고정된 무전압 시간 0.5s가 경과하고 전압의 위상이 C의 값과 같아지는 시점에 재폐로함으로써 기존 재폐로 차단기의 동작 시 발생 가능한 비대칭 고장전류를 감소시킬 수 있다.
또한, 방법은 저항 값과 리액턴스 비율에 따른 임피던스의 위상에 대한 추정값을 저장하는 저장부(140)를 포함한다.
여기서, 상기 저장부(140)에 저장되는 정보는 [표 1]에 도시된 바와 같다.
[표 1]
Figure 112009070440097-PAT00091
상기 재폐로 제어부(130)는 상기 저장부(140)에 저장된 재폐로 시간에 재폐로 회로를 재폐로시킬 수 있다.
이러한 정보는 상기 장치를 통해 측정한 값으로 무전압 시간 이후 재폐로 시의 결과를 도 3a 내지 도 3f을 통해 나타나 있다.
따라서, 도 2에 따른 임피던스 위상각과 그에 따른 계산값 및 기본파를 이용한 추정 값은 [표 2]에 도시된 바와 같다.
[표 2]
Figure 112009070440097-PAT00092
만약, 재폐로 동작이 2회 이상되면 재폐로 동작을 종료한다.
전술된 상세한 설명이 여러 실시예에 적용된 바와 같이 본 발명의 기본적인 신규한 특징들을 도시하고 기술하고 언급하였지만, 예시된 시스템의 형태 및 상세 사항에 대해 본 발명의 의도를 벗어남이 없이 여러 생략, 교체 및 변경이 이 기술 분야에 숙련된 자에 의해 이루어질 수 있다는 것을 이해할 수 있을 것이다.
도 1은 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 를 나타낸 기능블록도.
도 2는 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 모의 계통도를 나타낸 회로.
도 3a는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=1 일 때의 결과 파형을 나타낸 도면.
도 3b는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=5 일 때의 결과 파형을 나타낸 도면.
도 3c는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=10 일 때의 결과 파형을 나타낸 도면.
도 3d는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=15 일 때의 결과 파형을 나타낸 도면.
도 3e는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=20 일 때의 결과 파형을 나타낸 도면.
도 4는 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 방법을 나타낸 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 고장전류 조절기 110 : DFT
120 : 재폐로 시점 검출부 130 : 재폐로 제어부
140 : 저장부

Claims (10)

  1. 재폐로 차단 장치에 있어서,
    재폐로 회로에 고장이 발생하면, 재폐로 차단기의 1차 개로 동작까지의 전류를 이용하여 임피던스 위상각을 검출한 후 그 검출된 임피던스 위상각을 이용하여 비대칭 고장전류가 발생하지 않는 시점을 구한 후 그 시점에서 재폐로 시킴으로써 비대칭 고장전류를 감소시키는 고장전류 조절기를 포함하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치.
  2. 제 1항에 있어서,
    상기 고장전류 조절기는,
    회로 고장 발생 시, 고장전류에 대하여 기본파를 추출하는 DFT(Discrete Fourier Transgorm);
    상기 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 재폐로 시점 검출부; 및
    재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부를 통해 구해진 임피던스의 위상각과 같아지는 시점에 재폐로를 수행하는 재폐로 제어부를 포함하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치.
  3. 제 2항에 있어서,
    상기 장치는,
    저항 값과 리액턴스 비율에 따른 임피던스의 위상에 대한 추정값을 저장하는 저장부를 포함하며,
    상기 재폐로 제어부는,
    상기 저장부에 저장된 재폐로 시간에 재폐로를 수행하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치.
  4. 제 2항에 있어서,
    상기 DFT는,
    전류의 값 i(t)는 [수학식 2]와 같이 직류 성분, 기본파 성분, 고조파 성분으로 나누어 나타낸다.
    [수학식 2]
    Figure 112009070440097-PAT00093
    여기서, i(t)는 DTFS를 이용하여 다음의 [수학식 3]과 같이 나타낸다.
    [수학식 3]
    Figure 112009070440097-PAT00094
    여기서,
    Figure 112009070440097-PAT00095
    에 해당하는 것이 비대칭 고장전류 성분이며,
    Figure 112009070440097-PAT00096
    은 [수학식 4],[수학식 5]와 같이 계산한다.
    [수학식 4]
    Figure 112009070440097-PAT00097
    [수학식 5]
    Figure 112009070440097-PAT00098
    여기서,
    Figure 112009070440097-PAT00099
    을 이용하여 [수학식 6]과 같이 전류의 값을 나타낸다.
    [수학식 6]
    Figure 112009070440097-PAT00100
    [수학식 7]
    Figure 112009070440097-PAT00101
    [수학식 8]
    Figure 112009070440097-PAT00102
    여기서, n은 고조파의 차수를 의미하며 n=1일 경우가 기본파 성분이다.
    Figure 112009070440097-PAT00103
    을 [수학식 7], [수학식 8]과 같이 계산하여 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치.
  5. 제 4항에 있어서,
    상기 재폐로 시점 검출부는 [수학식 1]의 비대칭 고장전류가 포함된 전류의 식을 [수학식 6]에 대입하여 [수학식 9]와 같이 나타낸다.
    [수학식 9]
    Figure 112009070440097-PAT00104
    따라서, DC 성분인 비대칭 고장전류의 파형을 제외한 나머지 전류의 식을 이용하여 [수학식 4], [수학식 5], [수학식 7], [수학식 8], [수학식 9]에 대입하고
    Figure 112009070440097-PAT00105
    ,
    Figure 112009070440097-PAT00106
    ,
    Figure 112009070440097-PAT00107
    ,
    Figure 112009070440097-PAT00108
    을 구하면 [수학식 10]과 같다.
    [수학식 10]
    Figure 112009070440097-PAT00109
    여기서
    Figure 112009070440097-PAT00110
    의 한 주기 적분은 0이므로 식을 간략화 하면 다음의 [수학식 11]과 같이 표현할 수 있다.
    [수학식 11]
    Figure 112009070440097-PAT00111
    한편, 상기의 [수학식 10], [수학식 11]를 이용하여
    Figure 112009070440097-PAT00112
    을 구하면 다음의 [수학식 12]와 같다.
    [수학식 12]
    Figure 112009070440097-PAT00113
    [수학식 11]과 [수학식 12]를 통하여 구해진
    Figure 112009070440097-PAT00114
    ,
    Figure 112009070440097-PAT00115
    을 이용하여
    Figure 112009070440097-PAT00116
    ,
    Figure 112009070440097-PAT00117
    을 계산하면 다음의 [수학식 13], [수학식 14]와 같다.
    [수학식 13]
    Figure 112009070440097-PAT00118
    [수학식 14]
    Figure 112009070440097-PAT00119
    상기의 [수학식 14]의 계산을 통하여 고정값 C를 구할 수 있고,
    Figure 112009070440097-PAT00120
    은
    Figure 112009070440097-PAT00121
    의 전류의 위상각을 의미하므로 전압과 전류의 영교차점의 시간차를 이용하여 임피던스의 위상을 구하면 다음 [수학식 15]와 같다.
    [수학식 15]
    Figure 112009070440097-PAT00122
    [수학식 13], [수학식 14], [수학식 15]에서 구해진
    Figure 112009070440097-PAT00123
    ,
    Figure 112009070440097-PAT00124
    ,
    Figure 112009070440097-PAT00125
    를 이용하여 [수학식 9]에 대입 하면 다음의 [수학식 16]와 같다.
    [수학식 16]
    Figure 112009070440097-PAT00126
    [수학식 16]과 같이 표현된 수식에서 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시, 비대칭 고장전류가 발생하지 않기 위해서는 전압의 위상인
    Figure 112009070440097-PAT00127
    가 C 와 같은 위상각을 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치.
  6. 재폐로 차단기 제어방법에 있어서,
    DFT(Discrete Fourier Transgorm)가 고장 발생 시, 고장전류에 대하여 기본파를 추출하는 단계;
    재폐로 시점 검출부가 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 단계; 및
    재폐로 제어부가 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부를 통해 구해진 임피던스의 위상각과 같아지는 시점에 재폐로를 수행하는 단계를 포함하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법.
  7. 제 6항에 있어서,
    상기 기본파를 추출하는 단계는,
    DFT가 기본파를 추출하고 전압, 전류의 0 교차점을 이용하여 임피던스의 위상각을 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법.
  8. 제 6항에 있어서,
    상기 방법은,
    상기 재폐로 제어부가 저항 값과 리액턴스 비율에 따른 임피던스의 위상에 대한 추정값을 저장하는 저장부에 저장된 재폐로 시간에 재폐로를 수행하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법.
  9. 제 6항에 있어서,
    고장 발생 시, 상기 DFT가 고장전류에 대하여 기본파를 추출하는 단계는,
    전류의 값 i(t)는 [수학식 2]와 같이 직류 성분, 기본파 성분, 고조파 성분으로 나누어 나타낸다.
    상기 DFT에서,
    [수학식 2]
    Figure 112009070440097-PAT00128
    여기서, i(t)는 DTFS를 이용하여 다음의 [수학식 3]과 같이 나타낸다.
    [수학식 3]
    Figure 112009070440097-PAT00129
    여기서,
    Figure 112009070440097-PAT00130
    에 해당하는 것이 비대칭 고장전류 성분이며,
    Figure 112009070440097-PAT00131
    은 [수학식 4],[수학식 5]와 같이 계산한다.
    [수학식 4]
    Figure 112009070440097-PAT00132
    [수학식 5]
    Figure 112009070440097-PAT00133
    여기서,
    Figure 112009070440097-PAT00134
    을 이용하여 [수학식 6]과 같이 전류의 값을 나타낸다.
    [수학식 6]
    Figure 112009070440097-PAT00135
    [수학식 7]
    Figure 112009070440097-PAT00136
    [수학식 8]
    Figure 112009070440097-PAT00137
    여기서, n은 고조파의 차수를 의미하며 n=1일 경우가 기본파 성분이다.
    Figure 112009070440097-PAT00138
    을 [수학식 7], [수학식 8]과 같이 계산하여 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어 방법.
  10. 제 9항에 있어서,
    상기 재폐로 시점 검출부가 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 단계는,
    재폐로 시점 검출부(120)가 [수학식 1]의 비대칭 고장전류가 포함된 전류의 식을 [수학식 6]에 대입하여 [수학식 9]와 같이 나타낸다.
    [수학식 9]
    Figure 112009070440097-PAT00139
    따라서, DC 성분인 비대칭 고장전류의 파형을 제외한 나머지 전류의 식을 이용하여 [수학식 4], [수학식 5], [수학식 7], [수학식 8], [수학식 9]에 대입하고
    Figure 112009070440097-PAT00140
    ,
    Figure 112009070440097-PAT00141
    ,
    Figure 112009070440097-PAT00142
    ,
    Figure 112009070440097-PAT00143
    을 구하면 [수학식 10]과 같다.
    [수학식 10]
    Figure 112009070440097-PAT00144
    여기서
    Figure 112009070440097-PAT00145
    의 한 주기 적분은 0이므로 식을 간략화 하면 다음의 [수학식 11]과 같이 표현할 수 있다.
    [수학식 11]
    Figure 112009070440097-PAT00146
    한편, 상기의 [수학식 10], [수학식 11]를 이용하여
    Figure 112009070440097-PAT00147
    을 구하면 다음의 [수학식 12]와 같다.
    [수학식 12]
    Figure 112009070440097-PAT00148
    [수학식 11]과 [수학식 12]를 통하여 구해진
    Figure 112009070440097-PAT00149
    ,
    Figure 112009070440097-PAT00150
    을 이용하여
    Figure 112009070440097-PAT00151
    ,
    Figure 112009070440097-PAT00152
    을 계산하면 다음의 [수학식 13], [수학식 14]와 같다.
    [수학식 13]
    Figure 112009070440097-PAT00153
    [수학식 14]
    Figure 112009070440097-PAT00154
    상기의 [수학식 14]의 계산을 통하여 고정값 C를 구할 수 있고,
    Figure 112009070440097-PAT00155
    은
    Figure 112009070440097-PAT00156
    의 전류의 위상각을 의미하므로 전압과 전류의 영교차점의 시간차를 이용하여 임피던스의 위상을 구하면 다음 [수학식 15]와 같다.
    [수학식 15]
    Figure 112009070440097-PAT00157
    [수학식 13], [수학식 14], [수학식 15]에서 구해진
    Figure 112009070440097-PAT00158
    ,
    Figure 112009070440097-PAT00159
    ,
    Figure 112009070440097-PAT00160
    를 이용하여 [수학식 9]에 대입 하면 다음의 [수학식 16]와 같다.
    [수학식 16]
    Figure 112009070440097-PAT00161
    [수학식 16]과 같이 표현된 수식에서 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시, 비대칭 고장전류가 발생하지 않기 위해서는 전압의 위상인
    Figure 112009070440097-PAT00162
    가 C와 같은 위상각을 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어 방법.
KR1020090110802A 2009-11-17 2009-11-17 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법 KR101073205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090110802A KR101073205B1 (ko) 2009-11-17 2009-11-17 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110802A KR101073205B1 (ko) 2009-11-17 2009-11-17 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20110054229A true KR20110054229A (ko) 2011-05-25
KR101073205B1 KR101073205B1 (ko) 2011-10-12

Family

ID=44363456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110802A KR101073205B1 (ko) 2009-11-17 2009-11-17 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR101073205B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463045B1 (ko) * 2013-06-27 2014-11-18 엘에스산전 주식회사 고장전류에 포함된 직류 성분 검출 및 제거 방법
KR20170038410A (ko) 2015-09-30 2017-04-07 연암공과대학교산학협력단 주파수 조정 또는 최대 부하 삭감 기능이 구비된 ess의 재폐로 방법
KR20170038408A (ko) 2015-09-30 2017-04-07 연암공과대학교산학협력단 비상용 전원 기능이 구비된 ess의 재폐로 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463045B1 (ko) * 2013-06-27 2014-11-18 엘에스산전 주식회사 고장전류에 포함된 직류 성분 검출 및 제거 방법
KR20170038410A (ko) 2015-09-30 2017-04-07 연암공과대학교산학협력단 주파수 조정 또는 최대 부하 삭감 기능이 구비된 ess의 재폐로 방법
KR20170038408A (ko) 2015-09-30 2017-04-07 연암공과대학교산학협력단 비상용 전원 기능이 구비된 ess의 재폐로 방법

Also Published As

Publication number Publication date
KR101073205B1 (ko) 2011-10-12

Similar Documents

Publication Publication Date Title
Naidoo et al. A new method of voltage sag and swell detection
Zhang et al. Fault analysis and traveling-wave protection scheme for bipolar HVDC lines
KR101129634B1 (ko) 고조파 비율를 이용한 재폐로 제어를 위한 장치 및 방법
WO2015081826A1 (zh) 电力线路保护方法
CN103986385B (zh) 一种抑制变压器空载合闸励磁涌流的方法
Alencar et al. A method to identify inrush currents in power transformers protection based on the differential current gradient
KR20170131705A (ko) 전압을 기초로 회로 차단기의 결상을 식별하기 위한 방법 및 장치
CN107765077B (zh) 一种励磁涌流识别方法及识别装置
US10177553B2 (en) Power switching control apparatus and switching control method therefor
Dantas et al. An approach for controlled reclosing of shunt-compensated transmission lines
CN105071344A (zh) 一种变压器励磁涌流识别方法
US10641815B2 (en) Secure distance protection of electric power delivery systems under transient conditions
CN102025124B (zh) 单相接地继电保护方法
CN105388415B (zh) 一种基于两段式时间尺度的断路器开断trv能力评估方法
KR101073205B1 (ko) 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법
WO2018023909A1 (zh) 基于电压量积分判别变压器铁芯饱和的方法
CN102868139A (zh) 一种触电信号暂态量识别方法及剩余电流保护装置
Peres et al. Power transformer protection using an instantaneous-current-value negative sequence differential element
CN108963974B (zh) 一种防止区外故障切除差动保护误动的方法及装置
Pirmani et al. A modified charge similarity approach for detecting high impedance earth faults in resonant grounded power distribution networks
Zheng et al. Novel protection scheme against turn-to-turn fault of magnetically controlled shunt reactor based on equivalent leakage inductance
Ivanchenko et al. Transformer fault analysis using instantaneous symmetrical components
KR101862029B1 (ko) Bess 연계 배전계통의 적응형 재폐로 방법
KR20190105394A (ko) 저압직류 배전계통 보호 방법 및 장치
Zin et al. Effect of 132kV cross-country fault on distance protection system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee