KR20110046284A - High frequency module - Google Patents

High frequency module Download PDF

Info

Publication number
KR20110046284A
KR20110046284A KR1020100101424A KR20100101424A KR20110046284A KR 20110046284 A KR20110046284 A KR 20110046284A KR 1020100101424 A KR1020100101424 A KR 1020100101424A KR 20100101424 A KR20100101424 A KR 20100101424A KR 20110046284 A KR20110046284 A KR 20110046284A
Authority
KR
South Korea
Prior art keywords
electrode
common terminal
duplexer
layer
terminal side
Prior art date
Application number
KR1020100101424A
Other languages
Korean (ko)
Other versions
KR101124275B1 (en
Inventor
히사노리 무라세
타카노리 우에지마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Priority to KR1020100101424A priority Critical patent/KR101124275B1/en
Publication of KR20110046284A publication Critical patent/KR20110046284A/en
Application granted granted Critical
Publication of KR101124275B1 publication Critical patent/KR101124275B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

PURPOSE: A high-frequency module is provided to keep high isolation between individual terminals of a duplexer, thereby obtaining superior transmitting features. CONSTITUTION: A duplexer comprises a plurality of individual terminals(DRF1) connected to a common terminal(DANT) through each filter. A matching circuit comprises a signal line connected to an RF terminal of a switch device and a common terminal of a duplexer. The matching circuit includes a matching device made of an inductor connected between a signal line and the ground. A wiring electrode of an individual terminal is made of an electrode pattern. A wiring electrode of a common terminal is made of the electrode pattern and the wiring electrode in the individual terminal.

Description

고주파 모듈{HIGH-FREQUENCY MODULE}High Frequency Modules {HIGH-FREQUENCY MODULE}

본 발명은 1개의 안테나에 대해서 송신계 회로와 수신계 회로를 접속한 구성을 갖는 고주파 모듈에 관한 것이다.The present invention relates to a high frequency module having a configuration in which a transmission system circuit and a reception system circuit are connected to one antenna.

종래, 고주파 모듈로서 1개의 안테나에 대해서 송신계 회로와 수신계 회로 또는 복수의 송수신 회로를 접속한 구성을 갖는 모듈이 각종 고안되어 있다. 이러한 고주파 모듈에서는 안테나에 접속되는 2개의 회로(이하, 설명을 위해 송신계 회로와 수신계 회로의 경우를 나타냄.)는 듀플렉서(duplexer)나 스위치 IC를 통해서 안테나에 접속된다. 여기서, 듀플렉서를 사용했을 경우 안테나에 접속되는 공통 단자와, 송신계 회로 및 수신계 회로 각각에 접속되는 개별 단자를 구비한다. 이 듀플렉서는, 예를 들면 송신 신호 대역을 통과 대역으로 하는 제 1 SAW 필터와, 수신 신호 대역을 통과 대역으로 하는 제 2 SAW 필터를 구비한다. 그리고, 송신계 개별 단자와 공통 단자 사이에 제 1 SAW 필터가 배치되고, 수신계 개별 단자와 공통 단자 사이에 제 2 SAW 필터가 배치되는 구조로 되어 있다.Conventionally, various modules have been devised as a high frequency module having a configuration in which a transmission system circuit, a reception circuit, or a plurality of transmission and reception circuits are connected to one antenna. In such a high frequency module, two circuits (hereinafter, referred to as the case of the transmission system circuit and the reception system circuit) connected to the antenna are connected to the antenna through a duplexer or a switch IC. Here, when a duplexer is used, a common terminal connected to the antenna and individual terminals connected to each of the transmission system circuit and the reception system circuit are provided. The duplexer includes, for example, a first SAW filter having a transmission signal band as a pass band and a second SAW filter having a reception signal band as a pass band. The first SAW filter is disposed between the individual transmission system terminals and the common terminal, and the second SAW filter is disposed between the individual transmission system terminals and the common terminal.

또한, 이러한 고주파 모듈에서는 공통 단자에 접속되는 안테나 등의 외부 회로와 듀플렉서의 임피던스 정합을 행하기 위한 정합 회로가 공통 단자에 접속되도록 설치되어 있다.In such a high frequency module, an external circuit such as an antenna connected to a common terminal and a matching circuit for impedance matching of the duplexer are provided so as to be connected to the common terminal.

그리고, 이러한 고주파 모듈은 특허문헌 1에 나타내는 바와 같이, 적층 회로 모듈로 실현되어 있다. 이 고주파 모듈에서는, 듀플렉서가 개별의 회로 소자이며 적층 회로 모듈을 구성하는 적층 기판에 실장되어 있다. 또한, 정합 회로는 적층 기판에 형성된 전극 패턴에 의해 적층 기판 내에 형성되어 있거나 기판 표면에 실장되어 형성되어 있다. 여기서, 이들 듀플렉서나 정합 회로에 대해서는 통상, 실장 위치나 형성 위치의 근방의 층에 공통인 그라운드 전극을 갖고, 듀플렉서나 정합 회로는 상기 공통의 그라운드 전극에 접속되어 있다.And this high frequency module is implement | achieved as a laminated circuit module as shown in patent document 1. In this high frequency module, the duplexer is a separate circuit element and is mounted on a laminated substrate constituting the laminated circuit module. In addition, the matching circuit is formed in the laminated substrate by the electrode pattern formed in the laminated substrate or is mounted on the substrate surface. Here, these duplexers and matching circuits usually have a ground electrode common to the layers near the mounting position and the formation position, and the duplexer and matching circuit are connected to the common ground electrode.

: 일본 특허 공개 제 2003-163570 호 공보Japanese Patent Publication No. 2003-163570

그러나, 상술한 바와 같은 구성에서는 이어서 나타내는 바와 같은 문제가 생긴다. 도 5는 특허문헌 1의 구성을 포함하는 종래의 고주파 모듈의 구성에서 생기는 문제점을 설명하기 위한 측면 단면도이다.However, in the above-described configuration, the following problems arise. FIG. 5 is a side cross-sectional view for explaining a problem caused by the configuration of a conventional high frequency module including the configuration of Patent Document 1. FIG.

도 5(A)에 나타내는 종래의 고주파 모듈(1H)에서는 듀플렉서(101)의 공통 단자측의 배선 패턴(22H)과, 개별 단자측의 배선 패턴(21H)이 동층에 있어 근접한다. 이 때문에 이들 배선 패턴(21H, 22H)이 전자기적으로 결합된다. 이에 따라, 듀플렉서(101)의 공통 단자로부터 정합 소자(102)로 흐르는 신호가 배선 패턴(22H, 21H)을 통해서 듀플렉서(101)의 개별 단자측으로 누설되어 버린다. 또한, 공통 그라운드(11H)와 배선 패턴(21H)이 근접해서 대향하므로 이들 공통 그라운드(11H)와 배선 패턴(21H)도 전자기적으로 결합된다. 이것에 의해서도 듀플렉서(101)의 공통 단자로부터 정합 소자(102)를 통해서 그라운드로 흐르는 신호가 공통 그라운드(11H)와 배선 패턴(21H)을 통해서 듀플렉서(101)의 개별 단자측으로 누설되어 버린다.In the conventional high frequency module 1H shown in FIG. 5A, the wiring pattern 22H on the common terminal side of the duplexer 101 and the wiring pattern 21H on the individual terminal side are close to each other in the same layer. For this reason, these wiring patterns 21H and 22H are electromagnetically coupled. As a result, a signal flowing from the common terminal of the duplexer 101 to the matching element 102 leaks to the individual terminal side of the duplexer 101 through the wiring patterns 22H and 21H. In addition, since the common ground 11H and the wiring pattern 21H are closely opposed to each other, these common ground 11H and the wiring pattern 21H are also electromagnetically coupled. This also causes a signal flowing from the common terminal of the duplexer 101 to the ground through the matching element 102 to leak to the individual terminal side of the duplexer 101 through the common ground 11H and the wiring pattern 21H.

또한, 도 5(B)에 나타내는 종래의 고주파 모듈(1H)에서는 듀플렉서(101)의 공통 단자측의 배선 패턴(22H)과 개별 단자측의 배선 패턴(21H)이 공통 그라운드(11H)를 사이에 두고 적층 방향을 따라 이간되도록 배치되어 있기 때문에 동층 내에서의 결합은 생기지 않는다. 그러나, 상술한 도 5(A)에 나타낸 바와 같은 공통 그라운드(11H)와 배선 패턴(21H)의 결합은 생긴다. 또한, 도 5(B)의 구성에서는 공통 그라운드(11H)와 배선 패턴(22H)이 근접해서 대향하므로 이들 공통 그라운드(11H)와 배선 패턴(22H)이 전자기적으로 결합된다. 이것에 의해서도 듀플렉서(101)의 공통 단자로부터 정합 소자(102)로 흐르는 신호가 배선 패턴(22H), 공통 그라운드(11H) 및 배선 패턴(21H)을 순차적으로 통해서 듀플렉서(101)의 개별 단자측으로 누설되어 버린다.In the conventional high frequency module 1H shown in Fig. 5B, the wiring pattern 22H on the common terminal side of the duplexer 101 and the wiring pattern 21H on the individual terminal side are placed between the common ground 11H. Since they are arranged to be spaced apart along the lamination direction, bonding in the same layer does not occur. However, the coupling between the common ground 11H and the wiring pattern 21H as shown in FIG. 5A described above occurs. In addition, since the common ground 11H and the wiring pattern 22H are opposed to each other in the configuration of FIG. 5B, the common ground 11H and the wiring pattern 22H are electromagnetically coupled. This also causes a signal flowing from the common terminal of the duplexer 101 to the matching element 102 to leak to the individual terminals of the duplexer 101 through the wiring pattern 22H, the common ground 11H, and the wiring pattern 21H sequentially. It becomes.

이 때문에 종래의 구성에서는, 예를 들면 듀플렉서(101)의 송신측의 개별 단자로부터 입력되고 공통 단자에 출력된 송신 신호가 수신측 회로로 누설되어 버려 듀플렉서(101)로 하여금 개별 단자 사이에서 규정의 아이솔레이션(isolation)을 얻게 하더라도 고주파 모듈로서의 송신 회로측과 수신 회로측 사이의 아이솔레이션이 저하되어 버린다.For this reason, in the conventional structure, for example, the transmission signal input from the individual terminal on the transmitting side of the duplexer 101 and output to the common terminal leaks to the receiving circuit, causing the duplexer 101 to meet the requirements between the individual terminals. Even if isolation is obtained, the isolation between the transmitting circuit side and the receiving circuit side as the high frequency module is degraded.

본 발명의 목적은 듀플렉서와 이 듀플렉서의 공통 단자측에 접속되는 정합 회로를 포함하는 적층 기판에 의해 실현되는 고주파 모듈에 있어서 듀플렉서의 개별 단자 사이의 아이솔레이션을 높게 유지하는 구조를 실현하는 것에 있다.An object of the present invention is to realize a structure in which the isolation between individual terminals of a duplexer is kept high in a high frequency module realized by a multilayer substrate including a duplexer and a matching circuit connected to the common terminal side of the duplexer.

(1) 본 발명은 공통 단자와 이 공통 단자에 각각 다른 필터를 통해서 접속되는 복수개의 개별 단자를 갖는 듀플렉서와, 이 듀플렉서의 상기 공통 단자에 접속되는 정합 소자와, 듀플렉서가 실장됨과 아울러 정합 회로가 실장 또는 전극 패턴으로 형성되는 적층 기판에 의해 형성된 고주파 모듈에 관한 것이다. 이 고주파 모듈을 구성하는 적층 기판은 개별 단자측 배선 전극과, 공통 단자측 배선 전극과, 제 1 그라운드 전극 및 제 2 그라운드 전극을 구비한다. 개별 단자측 배선 전극은 적층 기판의 소정의 층에 형성된 전극 패턴으로 이루어진다. 공통 단자측 배선 전극은 적층 기판의 개별 단자측 배선 전극과 다른 층에 형성된 전극 패턴으로 이루어진다. 제 1 그라운드 전극 및 제 2 그라운드 전극은 상기 공통 단자측 배선 전극이 형성된 층과 개별 단자측 배선 전극이 형성된 층의 적층 방향에 있어서의 중간의 복수의 층에 각각 형성되어 있다.(1) The present invention provides a duplexer having a common terminal and a plurality of individual terminals connected to the common terminal through different filters, a matching element connected to the common terminal of the duplexer, a duplexer, and a matching circuit. The present invention relates to a high frequency module formed by a laminated substrate formed by mounting or an electrode pattern. The laminated substrate constituting the high frequency module includes individual terminal side wiring electrodes, a common terminal side wiring electrode, a first ground electrode and a second ground electrode. The individual terminal side wiring electrodes consist of an electrode pattern formed on a predetermined layer of the laminated substrate. The common terminal side wiring electrode consists of an electrode pattern formed in a layer different from the individual terminal side wiring electrodes of the laminated substrate. The first ground electrode and the second ground electrode are respectively formed in a plurality of intermediate layers in the stacking direction of the layer on which the common terminal side wiring electrode is formed and the layer on which the individual terminal side wiring electrode is formed.

이 구성에서는 듀플렉서의 공통 단자측 배선 전극과 개별 단자측 배선 전극이 적층 기판의 다른 층에 형성되어 있으므로 동층 내에 있어서의 이들 전극의 결합은 방지될 수 있다. 또한, 공통 단자측 배선 전극과 개별 단자측 배선 전극이 각각 다른 그라운드 전극에 결합되는 관계에 있어서도 그라운드 전극끼리가 전자기적으로 결합되어 고주파 신호를 전파하는 것은 아니다. 따라서, 공통 단자측 배선 전극이 형성된 층과 개별 단자측 배선 전극이 형성된 층 사이에 복수의 그라운드 전극층이 존재함으로써 공통 단자측 배선 전극과 개별 단자측 배선 전극이 공통의 그라운드 전극에 의해 결합되는 것도 방지할 수 있다. 이에 따라, 고주파 모듈로서 각 개별 단자에 접속되는 외부 접속용 단자 사이의 아이솔레이션의 저하를 방지할 수 있다.In this configuration, since the common terminal side wiring electrode and the individual terminal side wiring electrode of the duplexer are formed in another layer of the laminated substrate, the joining of these electrodes in the same layer can be prevented. In addition, even when the common terminal side wiring electrode and the individual terminal side wiring electrode are coupled to different ground electrodes, the ground electrodes are electromagnetically coupled to each other so as not to propagate a high frequency signal. Therefore, a plurality of ground electrode layers exist between the layer on which the common terminal side wiring electrode is formed and the layer on which the individual terminal side wiring electrode is formed, thereby preventing the common terminal side wiring electrode and the individual terminal side wiring electrode from being joined by a common ground electrode. can do. Thereby, the fall of the isolation between the external connection terminals connected to each individual terminal as a high frequency module can be prevented.

(2) 또한, 본 발명의 고주파 모듈의 공통 단자측 배선 전극은 공통 단자와 정합 회로를 접속하는 전극 패턴이다.(2) Moreover, the common terminal side wiring electrode of the high frequency module of this invention is an electrode pattern which connects a common terminal and a matching circuit.

이 구성에서는 결합을 방지할 수 있는 공통 단자측 배선 전극의 구체예로서 듀플렉서의 공통 단자와 정합 회로를 접속하는 배선 패턴을 나타내는 것이다.In this structure, as a specific example of the common terminal side wiring electrode which can prevent a coupling | bonding, the wiring pattern which connects the common terminal of a duplexer and a matching circuit is shown.

(3) 또한, 본 발명의 고주파 모듈의 공통 단자측 배선 전극은 정합 회로를 그라운드 전극에 접속하는 전극 패턴이다.(3) Moreover, the common terminal side wiring electrode of the high frequency module of this invention is an electrode pattern which connects a matching circuit to a ground electrode.

이 구성에서는 결합을 방지할 수 있는 공통 단자측 배선 전극의 구체예로서 정합 회로의 그라운드로 접속하는 배선 패턴을 나타내는 것이다.In this structure, as a specific example of the common terminal side wiring electrode which can prevent a coupling | bonding, the wiring pattern connected to the ground of a matching circuit is shown.

(4) 또한, 본 발명의 고주파 모듈의 공통 단자와 정합 회로를 접속하는 전극 패턴은 적층 기판의 상기 듀플렉서의 실장면, 또는 이 듀플렉서의 실장면과 제 1 그라운드 전극 및 제 2 그라운드 전극의 중간층에 형성되어 있다.(4) Further, the electrode pattern connecting the common terminal and matching circuit of the high frequency module of the present invention is mounted on the mounting surface of the duplexer of the laminated substrate or on the intermediate layer of the mounting surface of the duplexer and the first ground electrode and the second ground electrode. Formed.

이 구성에서는 고주파 모듈의 구체적 구성을 나타내는 것으로, 듀플렉서의 공통 단자와 정합 회로의 접속 패턴을 듀플렉서의 실장면의 근방에 구비함으로써 듀플렉서와 정합 회로를 접속하는 배선 패턴을 짧게 할 수 있다. 이에 따라, 상술한 작용 효과에 추가해서 공통 단자를 통하는 신호의 전송 손실을 저감시킬 수 있다.This configuration shows a specific configuration of the high frequency module. The wiring pattern for connecting the duplexer and the matching circuit can be shortened by providing a connection pattern between the common terminal of the duplexer and the matching circuit in the vicinity of the mounting surface of the duplexer. As a result, in addition to the above-described effects, the transmission loss of the signal via the common terminal can be reduced.

(5) 또한, 본 발명의 고주파 모듈의 정합 회로는 적층 기판에 실장되는 실장형 회로 소자를 포함한다.(5) The matching circuit of the high frequency module of the present invention also includes a mounted circuit element mounted on a laminated substrate.

이 구성에서는 상술한 고주파 모듈의 구체적 구성을 나타내는 것이다. 그리고, 정합 회로에 실장형 회로 소자를 포함함으로써 상기 실장형 회로 소자를 스위칭하는 것만으로 정합 회로의 임피던스를 변경할 수 있고, 상술한 작용 효과에 추가해서 정합 회로의 설계 변경이 용이하게 된다.In this structure, the specific structure of the high frequency module mentioned above is shown. By including the mounting circuit element in the matching circuit, the impedance of the matching circuit can be changed only by switching the mounting circuit element, and in addition to the above-described effects, the design of the matching circuit can be easily changed.

(6) 또한, 본 발명의 고주파 모듈의 정합 회로가 접속되는 그라운드 전극은 제 1 그라운드 전극 및 상기 제 2 그라운드 전극과는 다른 제 3 그라운드 전극이다.(6) The ground electrode to which the matching circuit of the high frequency module of the present invention is connected is a third ground electrode different from the first ground electrode and the second ground electrode.

이 구성에서는 상술한 고주파 모듈의 구체적 구성을 나타내는 것이다. 그리고, 이와 같이 정합 회로에 전용 그라운드 전극을 이용하면 더욱 확실히 아이솔레이션의 저하를 방지할 수 있음과 아울러 정합 회로에 대한 기생 성분(기생 인덕터 및 기생 커패시터)을 방지할 수 있다.In this structure, the specific structure of the high frequency module mentioned above is shown. In addition, by using the dedicated ground electrode in the matching circuit as described above, the degradation of the isolation can be more surely prevented, and the parasitic components (parasitic inductor and parasitic capacitor) for the matching circuit can be prevented.

(7) 또한, 본 발명의 고주파 모듈의 정합 회로는 적층 기판에 실장되는 실장형 회로 소자를 포함한다. 이 실장형 회로 소자가 실장되는 실장용 랜드는 제 1 그라운드 전극 및 제 2 그라운드 전극과는 다른 제 3 그라운드 전극에 직접 접속되어 있다.(7) The matching circuit of the high frequency module of the present invention also includes a mounted circuit element mounted on a laminated substrate. The mounting land on which the mounted circuit element is mounted is directly connected to a third ground electrode different from the first ground electrode and the second ground electrode.

이 구성에서는 상술한 고주파 모듈의 구체적 구성을 나타내는 것이다. 그리고, 이와 같이 정합 회로의 실장형 회로 소자에 전용 그라운드 전극을 사용하면 더욱 확실히 아이솔레이션의 저하를 방지할 수 있음과 아울러 정합 회로에 대한 기생 성분(기생 인덕터 및 기생 커패시터)을 방지할 수 있다.In this structure, the specific structure of the high frequency module mentioned above is shown. In addition, when the dedicated ground electrode is used for the mounting circuit element of the matching circuit in this way, the degradation of the isolation can be more surely prevented, and the parasitic components (parasitic inductor and parasitic capacitor) for the matching circuit can be prevented.

(8) 또한, 본 발명의 고주파 모듈의 정합 회로는 적층 기판에 실장되는 실장형 회로 소자를 포함하고, 이 실장형 회로 소자가 실장되는 실장용 랜드는 적층 기판에 있어서의 그라운드 접속용의 외부 접속용 전극에 직접 접속되어 있다.(8) In addition, the matching circuit of the high frequency module of the present invention includes a mounting circuit element mounted on a laminated substrate, and the mounting land on which the mounted circuit element is mounted is externally connected for ground connection in the laminated substrate. It is directly connected to the electrode.

이 구성에서는 상술한 고주파 모듈의 구체적 구성을 나타내는 것이다. 그리고, 이와 같이 정합 회로의 실장형 회로 소자를 적층 기판의 그라운드용의 외부 접속용 전극에 직접 접속하면 보다 한층 확실하게 아이솔레이션의 저하를 방지할 수 있음과 아울러 정합 회로에 대한 기생 성분(기생 인덕터 및 기생 커패시터)을 방지할 수 있다.In this structure, the specific structure of the high frequency module mentioned above is shown. In this way, directly connecting the mounted circuit element of the matching circuit to the external connection electrode for ground of the laminated substrate can more reliably prevent the deterioration of the isolation, and also provides parasitic components (parasitic inductors and Parasitic capacitors).

<발명의 효과>Effect of the Invention

본 발명에 의하면 듀플렉서와 이 듀플렉서의 공통 단자측에 접속되는 정합 회로를 포함하는 적층 기판에 의해 실현되는 고주파 모듈로서, 듀플렉서의 개별 단자 사이의 아이솔레이션을 높게 유지할 수 있다. 이에 따라, 뛰어난 전송 특성을 갖는 고주파 모듈을 실현할 수 있다.According to the present invention, a high frequency module realized by a laminated substrate including a duplexer and a matching circuit connected to the common terminal side of the duplexer can maintain high isolation between individual terminals of the duplexer. As a result, a high frequency module having excellent transmission characteristics can be realized.

도 1은 제 1 실시형태의 고주파 모듈(1)의 개략의 회로 구성을 나타내는 회로도 및 구조 개념을 나타내는 측면 단면도이다.
도 2는 제 1 실시형태의 고주파 모듈의 다른 적층 구조의 개념을 나타내는 측면 단면도이다.
도 3은 제 2 실시형태의 고주파 모듈의 적층 구조의 개념을 나타내는 측면 단면도이다.
도 4는 도 3(A)에 나타내는 적층 기판의 보다 구체적인 적층예를 나타내는 것이다.
도 5는 종래의 고주파 모듈의 구성에서 생기는 문제점을 설명하기 위한 측면 단면도이다.1 is a side sectional view showing a circuit diagram and a structural concept showing a schematic circuit configuration of a high frequency module 1 of the first embodiment.
Fig. 2 is a side sectional view showing the concept of another laminated structure of the high frequency module of the first embodiment.
Fig. 3 is a side sectional view showing the concept of the laminated structure of the high frequency module of the second embodiment.
FIG. 4 shows a more specific example of lamination of the laminated substrate shown in FIG. 3A.
5 is a side cross-sectional view illustrating a problem caused in the configuration of a conventional high frequency module.

본 발명의 제 1 실시형태에 의한 고주파 모듈에 대해서 도면을 참조해서 설명한다. 도 1(A)는 본 실시형태의 고주파 모듈(1)의 개략의 회로 구성을 나타내는 회로도이며, 도 1(B)는 도 1(A)에 나타낸 고주파 모듈(1)의 구조 개념을 나타내는 측면 단면도이다.The high frequency module which concerns on the 1st Embodiment of this invention is demonstrated with reference to drawings. FIG. 1 (A) is a circuit diagram showing a schematic circuit configuration of the high frequency module 1 of the present embodiment, and FIG. 1 (B) is a side cross-sectional view showing the structural concept of the high frequency module 1 shown in FIG. 1 (A). to be.

본 실시형태의 고주파 모듈(1)은 스위치 소자(SWIC), 듀플렉서(DPX)를 구비한다. 스위치 소자(SWIC)는 안테나용 공통 단자와 복수개의 RF 단자 및 구동 전원 입력 단자를 구비한다. 또한, 도 1(A)에서는 스위치 소자(SWIC)의 안테나용 공통 단자와 복수개의 RF 단자의 일부만을 기재하고 다른 단자는 생략되어 있다. 스위치 소자(SWIC)의 안테나용 공통 단자(SANT)는 안테나(ANT)에 접속되어 있다. 스위치 소자(SWIC)의 특정한 RF 단자(RF1)는 정합 회로(MC)를 통해서 듀플렉서(DPX)의 공통 단자(DANT)에 접속되어 있다.The high frequency module 1 of this embodiment is equipped with the switch element SWIC and the duplexer DPX. The switch element SWIC includes a common terminal for an antenna, a plurality of RF terminals, and a driving power input terminal. In Fig. 1A, only a part of the common terminal for the antenna of the switch element SWIC and the plurality of RF terminals are described, and the other terminals are omitted. The antenna common terminal SANT of the switch element SWIC is connected to the antenna ANT. The specific RF terminal RF1 of the switch element SWIC is connected to the common terminal DANT of the duplexer DPX via the matching circuit MC.

듀플렉서(DPX)는 1개의 공통 단자(DANT)와 2개의 개별 단자(DRF1, DRF2)를 구비하고, 공통 단자(DANT)와 개별 단자(DRF1) 사이에 제 1 SAW 필터가 배치되고, 공통 단자(DANT)와 개별 단자(DRF2) 사이에 제 2 SAW 필터가 배치되는 구성을 갖는다. 제 1 SAW 필터와 제 2 SAW 필터는 다른 통과 대역을 갖는다. 예를 들면, 제 1 SAW 필터는 상기 듀플렉서(DPX)에서 전송되는 통신 신호의 송신 신호의 주파수 대역을 통과 대역으로 하고, 제 2 SAW 필터는 상기 통신 신호의 수신 신호의 주파수 대역을 통과 대역으로 한다. 이 듀플렉서(DPX)는 후술하는 고주파 모듈(1)을 구성하는 적층 기판의 표면에 실장되는 디스크리트(discrete)형 부품으로 이루어진다.The duplexer DPX includes one common terminal DANT and two individual terminals DRF1 and DRF2, and a first SAW filter is disposed between the common terminal DANT and the individual terminal DRF1, and the common terminal 2nd SAW filter is arrange | positioned between DANT) and individual terminal DRF2. The first SAW filter and the second SAW filter have different pass bands. For example, a first SAW filter uses a frequency band of a transmission signal of a communication signal transmitted from the duplexer DPX, and a second SAW filter uses a frequency band of a received signal of the communication signal, a pass band. . This duplexer DPX consists of a discrete component mounted on the surface of the laminated board | substrate which comprises the high frequency module 1 mentioned later.

정합 회로(MC)는 스위치 소자(SWIC)의 RF 단자(RF1)와 듀플렉서(DPX)의 공통 단자(DANT) 사이를 접속하는 신호 라인과, 이 신호 라인과 그라운드 사이에 접속된 인덕터(L)로 이루어지는 정합 소자를 구비한다. 정합 회로(MC)는 듀플렉서(DPX)를 통해서 전송되는 통신 신호의 주파수 대역에 있어서 듀플렉서(DPX)의 안테나측에 있는 스위치 소자(SWIC)와 듀플렉서(DPX)의 공통 단자(DANT) 사이에 임피던스 정합하도록 각 소자값이 설정되어 있다.The matching circuit MC is a signal line connecting between the RF terminal RF1 of the switch element SWIC and the common terminal DANT of the duplexer DPX, and an inductor L connected between the signal line and ground. A matching element is formed. The matching circuit MC matches an impedance between the switch element SWIC on the antenna side of the duplexer DPX and the common terminal DANT of the duplexer DPX in the frequency band of the communication signal transmitted through the duplexer DPX. Each element value is set so that.

정합 소자인 인덕터(L)는 듀플렉서(DPX)와 마찬가지의 디스크리트형 부품이어도 좋고 적층 기판 내에 형성된 전극 패턴이어도 좋다. 이하에서는 디스크리트형 부품의 경우를 나타낸다. 또한, 이러한 디스크리트형 부품으로 하면 실장된 인덕터(L)를 스위칭하는 것만으로 정합 회로의 임피던스를 변경할 수 있으므로 정합 회로(MC)의 사양 변경을 용이하게 행하는 것이 가능하다.The inductor L, which is a matching element, may be a discrete component similar to the duplexer DPX, or may be an electrode pattern formed in a laminated substrate. Hereinafter, the case of the discrete component is shown. In addition, if the discrete component is used, the impedance of the matching circuit can be changed only by switching the mounted inductor L, so that the specification of the matching circuit MC can be easily changed.

이러한 고주파 모듈(1)은, 도 1(B)에 나타내는 바와 같이, 적층 기판(10) 및 적층 기판(10)의 표면에 실장된 디스크리트형 부품에 의해 실현된다. 또한, 도 1(B)에서는 스위치 소자(SWIC) 및 이것에 접속되는 전극 패턴에 대해서는 도시를 생략하고 있다.Such a high frequency module 1 is realized by a discrete component mounted on the laminated substrate 10 and the surface of the laminated substrate 10, as shown in FIG. In addition, in FIG.1 (B), illustration is abbreviate | omitted about the switch element SWIC and the electrode pattern connected to this.

적층 기판(10)은 복수의 유전체층을 적층해서 이루어지고 각 유전체층에는 상술한 고주파 모듈(1)의 회로를 구성하기 위한 전극 패턴이 형성되어 있다.The laminated substrate 10 is formed by stacking a plurality of dielectric layers, and electrode patterns for forming the circuit of the high frequency module 1 described above are formed in each dielectric layer.

적층 기판(10)의 표면에는 듀플렉서(DPX)의 디스크리트형 부품(101)[이하, 간략적으로 듀플렉서 소자(101)라고 칭함.] 및 인덕터(L)의 디스크리트형 부품(102)[이하, 간략적으로 정합 소자(102)라고 칭함.]을 실장하는 실장 랜드 및 소정의 배선 패턴이 형성되어 있다. 그리고, 듀플렉서 소자(101) 및 정합 소자(102)는 각각 소정의 실장 랜드에 실장되어 있다.On the surface of the laminated substrate 10, a discrete component 101 of the duplexer DPX (hereinafter, simply referred to as a duplexer element 101) and a discrete component 102 of the inductor L (hereinafter, briefly described). The matching land 102 is referred to as a matching element 102. A mounting land and a predetermined wiring pattern are formed. The duplexer element 101 and the matching element 102 are each mounted in a predetermined mounting land.

표면에 가까운 A층에는 개별 단자측 배선 전극(21)이 형성되고 있고, 상기 개별 단자측 배선 전극(21)은 비어 홀(via hole)(31)을 통해서 표면에 형성된 듀플렉서 소자(101)용의 개별 단자용 랜드에 접속되어 있다.An individual terminal side wiring electrode 21 is formed on the A layer close to the surface, and the individual terminal side wiring electrode 21 is used for the duplexer element 101 formed on the surface through a via hole 31. It is connected to the land for individual terminals.

표면에 대해서 A층보다 하층측의 B층에는 그라운드 전극(11A)[본 발명의 「제 1 그라운드 전극」에 상당함.]이 형성되어 있다. 이 그라운드 전극(11A)은 적어도, 개별 단자측 배선 전극(21)을 갖는 범위를 포함하는 형상으로 형성되어 있다. 이에 따라, 개별 단자측 배선 전극(21)과 그라운드 전극(11A)이 소정 간격으로 대향하고, 개별 단자측 배선 전극(21)의 임피던스를 적절한 소정값으로 설정할 수 있다.The ground electrode 11A (corresponding to the "first ground electrode" of the present invention) is formed on the B layer below the A layer with respect to the surface. This ground electrode 11A is formed in the shape which includes the range which has the individual terminal side wiring electrode 21 at least. Thereby, the individual terminal side wiring electrode 21 and the ground electrode 11A face each other at predetermined intervals, and the impedance of the individual terminal side wiring electrode 21 can be set to an appropriate predetermined value.

표면에 대해서 B층보다 하층측이고 B층에 근접하는 C층에는 그라운드 전극(11B)(본 발명의 「제 2 그라운드 전극」에 상당함.)이 형성되어 있다. 이 그라운드 전극(11B)은 적어도 후술하는 D층의 공통 단자측 배선 전극(22)이 형성된 범위를 포함하고, 게다가 상술한 개별 단자측 배선 전극(21)이 형성된 범위도 포함하도록 형성되어 있다.The ground electrode 11B (corresponding to the "second ground electrode" of the present invention) is formed on the C layer below the B layer and closer to the B layer with respect to the surface. This ground electrode 11B is formed so that it may include the range in which the common terminal side wiring electrode 22 of the D layer mentioned later is formed at least, and also includes the range in which the individual terminal side wiring electrode 21 mentioned above was formed.

표면에 대해서 C층보다 하층측의 D층에는 공통 단자측 배선 전극(22)이 형성되어 있다. 여기서, 상기 공통 단자측 배선 전극(22)의 형성 위치에 대응하는 C층에 그라운드 전극(11B)이 형성되어 있으므로 공통 단자측 배선 전극(22)과 그라운드 전극(11B)이 소정 간격으로 대향하고, 공통 단자측 배선 전극(22)의 임피던스를 적절한 소정값으로 설정할 수 있다On the surface, the common terminal side wiring electrode 22 is formed in the D layer below the C layer. Here, since the ground electrode 11B is formed in the C layer corresponding to the formation position of the common terminal side wiring electrode 22, the common terminal side wiring electrode 22 and the ground electrode 11B face each other at predetermined intervals. The impedance of the common terminal side wiring electrode 22 can be set to an appropriate predetermined value.

공통 단자측 배선 전극(22)의 한쪽 끝은 비어 홀(32)을 통해서 표면에 형성된 듀플렉서 소자(101)용의 공통 단자용 랜드에 접속되어 있다. 한편, 공통 단자측 배선 전극(22)의 다른쪽 끝은 비어 홀(41)을 통해서 표면에 형성된 정합 소자(102)용의 한쪽의 그라운드에 접속되어 있다.One end of the common terminal side wiring electrode 22 is connected to a common terminal land for the duplexer element 101 formed on the surface via the via hole 32. On the other hand, the other end of the common terminal side wiring electrode 22 is connected to one ground for the matching element 102 formed on the surface via the via hole 41.

표면에 대해서 D층보다 하층이고 적층 기판(10)의 저면 근방의 E층에는 적층 기판(10)을 평면으로부터 바라봐서 대략 전면에 걸쳐 랜드 전극(12)(본 발명의 「제 3 그라운드 전극」에 상당함.)이 형성되어 있다. 그라운드 전극(12)은 비어 홀(42)을 통해서 표면에 형성된 정합 소자(102)용의 다른쪽의 랜드에 접속되어 있다.On the E layer near the bottom surface of the laminated substrate 10 and lower than the D layer with respect to the surface, the laminated substrate 10 is viewed from the plane to the land electrode 12 (the `` third ground electrode '' of the present invention) over approximately the entire surface. Equivalent.) Is formed. The ground electrode 12 is connected to the other land for the matching element 102 formed on the surface via the via hole 42.

적층 기판(10)의 저면에는 외부 접속용 전극(90)이 형성되어 있고, 예를 들면 도 1(B)에 나타내는 바와 같이, 비어 홀(30)을 통해서 상술한 개별 단자측 배선 전극(21)에 접속되어 있다.The external connection electrode 90 is formed in the bottom surface of the laminated substrate 10, and for example, the individual terminal side wiring electrode 21 described above via the via hole 30 as shown in FIG. 1 (B). Is connected to.

이러한 구성으로 함으로써 듀플렉서 소자(101)의 개별 단자측과 듀플렉서 소자(101)의 공통 단자측, 즉 정합 소자(102)측에서 개별 단자측 배선 전극(21) 및 공통 단자측 배선 전극(22)에 근접하는 공통 그라운드 전극이 없다. 이에 따라, 도 1에 나타내는 바와 같은 종래 구성에 의해 생기는 공통 그라운드 전극을 통한 듀플렉서 소자(101)의 공통 단자측으로부터 개별 단자측으로의 신호의 누설을 방지할 수 있다.With such a configuration, the individual terminal side wiring electrode 21 and the common terminal side wiring electrode 22 on the individual terminal side of the duplexer element 101 and the common terminal side of the duplexer element 101, that is, on the matching element 102 side, are provided. There is no common ground electrode in proximity. Thereby, the leakage of the signal from the common terminal side to the individual terminal side of the duplexer element 101 via the common ground electrode produced by the conventional structure as shown in FIG. 1 can be prevented.

또한, 이러한 구성으로 함으로써 개별 단자측 배선 전극(21)과 공통 단자측 배선 전극(22) 사이에 2개의 그라운드 전극(11A, 11B)이 존재한다. 이 구성에서는 개별 단자측 배선 전극(21)과 그라운드 전극(11A)이 결합되고, 공통 단자측 배선 전극(22)과 그라운드 전극(11B)이 결합되는 것은 고려된다. 그러나, 그라운드 전극(11A, 11B)이 각각 다른 층에 형성되어 있기 때문에 그라운드 전극(11A, 11B)이 불필요하게 결합하여 이들 사이에 신호가 누설될 일은 없다. 따라서, 그라운드 전극(11A, 11B)을 통해서 공통 단자측 배선 전극(22)으로부터 개별 단자측 배선 전극(21)으로 신호가 누설되는 것도 방지할 수 있다.In this configuration, two ground electrodes 11A and 11B exist between the individual terminal side wiring electrode 21 and the common terminal side wiring electrode 22. In this configuration, it is considered that the individual terminal side wiring electrode 21 and the ground electrode 11A are coupled, and the common terminal side wiring electrode 22 and the ground electrode 11B are coupled. However, since the ground electrodes 11A and 11B are formed in different layers, the ground electrodes 11A and 11B are not coupled unnecessarily and no signal leaks between them. Therefore, it is also possible to prevent the signal from leaking from the common terminal side wiring electrode 22 to the individual terminal side wiring electrode 21 via the ground electrodes 11A and 11B.

이에 따라, 예를 들면 도 1(A)에 있어서, 송신 신호가 듀플렉서(DPX)의 개별 단자(DRF1)로부터 입력되고 공통 단자(DANT)로부터 출력될 때에 정합 회로(MC) 등을 통해서 송신 신호가 듀플렉서(DPX)의 개별 단자(DRF2)측으로 누설되는 것을 방지할 수 있다. 이 결과, 고주파 모듈(1)은 송신측과 수신측의 아이솔레이션을 듀플렉서(DPX)의 사양에 따라 높은 상태로 확보할 수 있다.Accordingly, for example, in FIG. 1A, when the transmission signal is input from the individual terminal DRF1 of the duplexer DPX and output from the common terminal DANT, the transmission signal is transmitted through the matching circuit MC or the like. Leakage to the individual terminal DRF2 side of the duplexer DPX can be prevented. As a result, the high frequency module 1 can ensure the isolation of the transmitting side and the receiving side in a high state in accordance with the specifications of the duplexer DPX.

또한, 상술한 실시형태에서는 정합 소자(102)용의 다른쪽의 랜드에 적층 기판(10)의 저면 근방의 그라운드 전극(12)이 비어 홀(42)을 통해서 직접 접속되는 예를 나타냈다. 그러나, 도 2(A), (B)에 나타내는 바와 같은 구성이어도 상술한 도 1(B)의 구성과 같은 작용 효과를 얻을 수 있다. 도 2(A), (B)는 본 실시형태의 고주파 모듈(1)의 다른 적층 구조의 개념을 나타내는 측면 단면도이다.In the above-described embodiment, an example in which the ground electrode 12 near the bottom surface of the laminated substrate 10 is directly connected via the via hole 42 to the other land for the matching element 102 is shown. However, even if it is the structure as shown to FIG. 2 (A), (B), the effect similar to the structure of FIG. 1 (B) mentioned above can be acquired. 2 (A) and (B) are side cross-sectional views illustrating the concept of another laminated structure of the high frequency module 1 of the present embodiment.

도 2(A)에 나타내는 적층 기판(10')으로 이루어지는 고주파 모듈(1)은 정합 소자(102)용의 다른쪽의 랜드 전용의 외부 접속용 그라운드 전극(90G)이 형성되어 있다. 정합 소자(102)용의 다른쪽의 랜드는 비어 홀(42')을 통해서 외부 접속용 그라운드 전극(90G)에 접속되어 있고 그라운드 전극(12')에는 접속되어 있지 않다. 이러한 구성에서는 상술한 작용 효과와 함께 신호 라인과 그라운드 사이에 접속되는 정합 소자(102)가 외부 접속용 그라운드 전극(90G)에 직접적으로 접속된다. 이에 따라, 정합 소자(102)용의 다른쪽의 랜드는 적층 기판(10') 내에서 배선 패턴이 라우팅(routing)되지 않고 그라운드에 접속된다. 이에 따라, 상술한 아이솔레이션의 저하를 보다 한층 확실히 방지할 수 있음과 아울러 정합 회로에 대한 기생 성분(기생 인덕터 및 기생 커패시터)을 방지할 수 있다.In the high frequency module 1 made of the laminated substrate 10 'shown in FIG. 2A, the ground connection 90G for external connection dedicated to the other land for the matching element 102 is formed. The other land for the matching element 102 is connected to the ground electrode 90G for external connection via the via hole 42 ', and is not connected to the ground electrode 12'. In this configuration, the matching element 102 connected between the signal line and the ground is directly connected to the external connection ground electrode 90G together with the above-described effects. As a result, the other land for the matching element 102 is connected to the ground without the wiring pattern being routed in the laminated substrate 10 '. As a result, the degradation of the above-described isolation can be more surely prevented, and parasitic components (parasitic inductors and parasitic capacitors) for the matching circuit can be prevented.

또한, 도 2(B)에 나타내는 적층 기판(10")으로 이루어지는 고주파 모듈(1)은 상술한 D층, 즉 공통 단자측 배선 전극(22)이 형성되는 층과 동층에 정합 소자(102)용의 다른쪽의 랜드용 라우팅 전극(23)이 형성되어 있다. 이 라우팅 전극(23)은 비어 홀(42")을 통해서 정합 소자(102)용의 다른쪽의 랜드에 접속됨과 아울러 비어 홀(43)을 통해서 E층의 그라운드 전극(12')에 접속되어 있다. 이러한 구성으로서 상술한 바와 같이, 공통 단자측 배선 전극(22)과 개별 단자측 배선 전극(21) 쌍방에 근접하는 공통 그라운드가 없고, 듀플렉서 소자(101)의 공통 단자측의 배선 패턴과 개별 단자측의 배선 패턴 사이에 2중의 그라운드 전극(11A, 11B)이 개재된다. 이에 따라 상술한 바와 같이, 아이솔레이션을 확보할 수 있다.In addition, the high frequency module 1 which consists of the laminated board | substrate 10 "shown to FIG. The other land routing electrode 23 is formed. The routing electrode 23 is connected to the other land for the matching element 102 via the via hole 42 " Is connected to the ground electrode 12 'of the E layer. As described above, there is no common ground adjacent to both the common terminal side wiring electrode 22 and the individual terminal side wiring electrode 21 as described above, and the wiring pattern and the individual terminal side of the common terminal side of the duplexer element 101 are The double ground electrodes 11A and 11B are interposed between the wiring patterns. Accordingly, as described above, isolation can be ensured.

이어서, 제 2 실시형태에 의한 고주파 모듈에 대해서 도면을 참조해서 설명한다.Next, the high frequency module which concerns on 2nd Embodiment is demonstrated with reference to drawings.

도 3(A), (B)는 본 실시형태의 고주파 모듈(1)의 적층 구조의 개념을 나타내는 측면 단면도이다.3A and 3B are side cross-sectional views illustrating the concept of a laminated structure of the high frequency module 1 of the present embodiment.

본 실시형태의 고주파 모듈(1)은 제 1 실시형태의 고주파 모듈(1)과 적층 구조가 다를뿐이고, 회로 구성 및 디스크리트형 부품의 실장 배치는 같으므로 적층 구조만을 구체적으로 설명한다. 또한, 개략적으로는 제 1 실시형태에서는 적층 구조에 있어서 2중의 그라운드 전극보다 표면측에 개별 단자측 배선 전극(21)이 형성되고 2중의 그라운드 전극보다 저면측에 공통 단자측 배선 전극(22)이 형성되어 있지만, 본 실시형태는 적층 구조에 있어서 2중의 그라운드 전극보다 표면측에 공통 단자측 배선 전극(22)이 형성되고 2중의 그라운드 전극보다 저면측에 개별 단자측 배선 전극(21)이 형성되어 있다Since the high frequency module 1 of this embodiment differs only in the laminated structure from the high frequency module 1 of 1st Embodiment, and the circuit structure and the mounting arrangement of a discrete component are the same, only a laminated structure is demonstrated concretely. In the first embodiment, the individual terminal side wiring electrode 21 is formed on the surface side than the double ground electrode in the first embodiment, and the common terminal side wiring electrode 22 is formed on the bottom side of the double ground electrode. In the present embodiment, the common terminal side wiring electrode 22 is formed on the surface side of the double ground electrode, and the individual terminal side wiring electrode 21 is formed on the bottom side of the double ground electrode. have

적층 기판(10A)의 표면에 가까운 A'층에는 공통 단자측 배선 전극(22')이 형성되어 있다. 공통 단자측 배선 전극(22')의 한쪽 끝은 비어 홀(32')을 통해서 표면에 형성된 듀플렉서 소자(101)용의 공통 단자용 랜드에 접속되어 있다. 한편, 공통 단자측 배선 전극(22')의 다른쪽 끝은 비어 홀(41')을 통해서 표면에 형성된 정합 소자(102)용의 한쪽의 랜드에 접속되어 있다.The common terminal side wiring electrode 22 'is formed in the layer A' close to the surface of the laminated substrate 10A. One end of the common terminal side wiring electrode 22 'is connected to a common terminal land for the duplexer element 101 formed on the surface via the via hole 32'. On the other hand, the other end of the common terminal side wiring electrode 22 'is connected to one land for the matching element 102 formed on the surface via the via hole 41'.

표면에 대해서 A'층보다 하층측의 B'층에는 그라운드 전극(11A')(본 발명의 「제 1 그라운드 전극」에 상당함.)이 형성되어 있다. 이 그라운드 전극(11A')은 적어도 A'층의 공통 단자측 배선 전극(22')이 형성된 범위를 포함해서 형성된다. 이에 따라, 공통 단자측 배선 전극(22')과 그라운드 전극(11A')이 소정 간격으로 대향하고, 공통 단자측 배선 전극(22')의 임피던스를 적절한 소정값으로 설정할 수 있다. 또한, B'층의 그라운드 전극(11A')은 후술하는 D'층의 개별 단자측 배선 전극(21')이 형성된 범위를 포함하도록 형성되어 있다.The ground electrode 11A '(corresponding to the "first ground electrode" of the present invention) is formed on the B' layer below the A 'layer on the surface. This ground electrode 11A 'is formed including the range in which the common terminal side wiring electrode 22' of the A 'layer was formed at least. Thereby, the common terminal side wiring electrode 22 'and the ground electrode 11A' oppose at predetermined intervals, and the impedance of the common terminal side wiring electrode 22 'can be set to an appropriate predetermined value. The ground electrode 11A 'of the B' layer is formed to include a range in which the individual terminal side wiring electrodes 21 'of the D' layer described later are formed.

표면에 대해서 B'층보다 하층측이고 B'층에 근접하는 C'층에는 그라운드 전극(11B')(본 발명의 「제 2 그라운드 전극」에 상당함.)이 형성되어 있다. 이 그라운드 전극(11B')은 적어도 후술하는 D층의 개별 단자측 배선 전극(21)을 갖는 범위를 포함하는 형상으로 형성되어 있다. 이에 따라, 개별 단자측 배선 전극(21')과 그라운드 전극(11B')이 소정 간격으로 대향하고, 개별 단자측 배선 전극(21')의 임피던스를 적절한 소정값으로 설정할 수 있다.The ground electrode 11B '(corresponding to the "second ground electrode" of the present invention) is formed on the C' layer below the B 'layer and closer to the B' layer with respect to the surface. This ground electrode 11B 'is formed in the shape including the range which has the individual terminal side wiring electrode 21 of the D layer mentioned later at least. Thereby, the individual terminal side wiring electrode 21 'and the ground electrode 11B' oppose at predetermined intervals, and the impedance of the individual terminal side wiring electrode 21 'can be set to an appropriate predetermined value.

표면에 대해서 C'층보다 하층측의 D'층에는 개별 단자측 배선 전극(21')이 형성되어 있고, 상기 개별 단자측 배선 전극(21')은 비어 홀(31')을 통해서 표면에 형성된 듀플렉서 소자(101)용의 개별 단자용 랜드에 접속되어 있다.The individual terminal side wiring electrode 21 'is formed in the D' layer below the C 'layer with respect to the surface, and the individual terminal side wiring electrode 21' is formed on the surface through the via hole 31 '. It is connected to the land for individual terminals for the duplexer element 101. As shown in FIG.

표면에 대해서 D'층보다 하층이고 적층 기판(10)의 저면 근방의 E'층에는 적층 기판(10)을 평면으로부터 바라봐서 대략 전면에 걸쳐 랜드 전극(12')(본 발명의 「제 3 그라운드 전극」에 상당함.)이 형성되어 있다.On the E 'layer below the D' layer with respect to the surface and near the bottom surface of the laminated substrate 10, the laminated substrate 10 is viewed from the plane, and the land electrode 12 '(approximately the "third ground" of the present invention is disposed over the entire surface. Electrode. ”Is formed.

적층 기판(10A)의 저면에는 외부 접속용 전극(90)이 형성되어 있고, 비어 홀(30')을 통해서 상술한 개별 단자측 배선 전극(21')에 접속되어 있다. 또한, 적층 기판(10A)의 저부면에는 외부 접속용 그라운드 전극(90G)이 형성되어 있고, 비어 홀(42')을 통해서 표면에 형성된 정합 소자(102)용의 다른쪽의 랜드에 접속되어 있다.The external connection electrode 90 is formed in the bottom surface of 10 A of laminated boards, and is connected to the individual terminal side wiring electrode 21 'mentioned above via via hole 30'. The ground electrode 90G for external connection is formed on the bottom surface of the laminated substrate 10A, and is connected to the other land for the matching element 102 formed on the surface via the via hole 42 '. .

도 3(B)에 나타내는 적층 기판(10A')은 도 3(A)에 나타내는 적층 기판(10A)에 대해서 정합 소자(102)용의 다른쪽의 랜드가 비어 홀(42)을 통해서 E'층의 그라운드 전극(12)에 접속되는 점만이 다르고 다른 구성은 도 3(A)의 적층 기판(10A)과 같다.In the laminated substrate 10A 'shown in FIG. 3 (B), the other land for the matching element 102 passes through the via hole 42 with respect to the laminated substrate 10A shown in FIG. 3A. The only difference is that they are connected to the ground electrode 12, and the other configuration is the same as that of the laminated substrate 10A of Fig. 3A.

이러한 본 실시형태에 나타내는 구성이어도 상술한 제 1 실시형태의 적층 구조와 같은 작용 효과를 발휘할 수 있다. 또한, 본 실시형태의 적층 구조를 사용하면 듀플렉서 소자(101)와 정합 소자(102)를 접속하는 배선 전극이 이들이 실장되는 적층 기판(10A)의 표면의 바로 아래에 배치되므로 상기 배선 전극의 전극 길이를 짧게 형성할 수 있다. 이에 따라, 듀플렉서(DPX)의 공통 단자와 정합 회로(MC) 사이를 전송하는 신호의 전송 손실을 저감시킬 수 있다.Even if it is the structure shown in such this embodiment, the effect similar to the laminated structure of 1st Embodiment mentioned above can be exhibited. In addition, when the laminated structure of the present embodiment is used, the wiring electrodes connecting the duplexer element 101 and the matching element 102 are disposed directly below the surface of the laminated substrate 10A on which they are mounted, so that the electrode length of the wiring electrode is shown. Can be formed short. Accordingly, the transmission loss of the signal transmitted between the common terminal of the duplexer DPX and the matching circuit MC can be reduced.

그런데, 도 4는 도 3(A)에 나타내는 적층 기판의 보다 구체적인 적층예를 나타내는 것이다. 또한, 도 4에 나타내는 적층 기판은 도 3(A)에 나타낸 적층 기판(10A)에 있어서의 정합 소자(102)용의 다른쪽의 랜드의 그라운드로의 접속 패턴이 약간 다르지만 다른 구성은 같다. 구체적으로는 상기 정합 소자(102)용의 다른쪽의 랜드의 그라운드로의 접속 패턴은 제 1 실시형태의 도 2(B)의 D층과 같은 구조를 사용하고 있다.By the way, FIG. 4 shows a more specific example of lamination of the laminated substrate shown in FIG. 3A. In addition, although the connection pattern to the ground of the other land for the matching element 102 in 10 A of laminated board | substrates 10A shown in FIG. 3A is slightly different, the laminated board | substrate shown in FIG. Specifically, the connection pattern to the ground of the other land for the matching element 102 uses the same structure as the layer D of FIG. 2 (B) of the first embodiment.

도 4의 적층 기판은 12층의 유전체층이 적층된 구조로 이루어진다. 또한, 도 4는 적층 회로 기판의 표면의 층을 제 1 층으로 해서 저면측을 향해서 층 번호가 증가하고, 적층 기판의 저면의 층을 제 12 층으로 하는 적층도이며 이하에서는 이 층 번호에 준해서 설명한다. 또한, 도 4에 있어서 각 층으로 기재되어 있는 O표시는 도전성의 비어 홀을 나타내고, 상기 비어 홀에 의해 적층 방향으로 배열된 각 층의 전극 사이의 도전성이 확보되어 있다.The laminated substrate of FIG. 4 has a structure in which 12 dielectric layers are stacked. Fig. 4 is a lamination diagram in which the layer number increases toward the bottom side with the layer on the surface of the laminated circuit board as the first layer, and the layer on the bottom side of the laminated substrate as the twelfth layer. Explain. In addition, the O mark described in each layer in FIG. 4 represents a conductive via hole, and the conductivity between the electrodes of each layer arranged in the stacking direction by the via hole is secured.

적층 기판의 표면에 대응하는 제 1 층의 표면측에는 실장 랜드 군이 형성되어 있고, 실장 부품인 듀플렉서 소자(101)[듀플렉서(DPX)], 정합 소자(102)[인덕터(L)]가 소정의 위치 관계로 실장되어 있다. 또한, 도 4의 제 1 층을 평면으로부터 바라본 좌하측에 실장되어 있는 부품은 상술한 스위치 소자(SWIC)이다.The mounting land group is formed in the surface side of the 1st layer corresponding to the surface of a laminated substrate, and the duplexer element 101 (duplexer DPX) and the matching element 102 (inductor L) which are mounting components are predetermined | prescribed. It is mounted in a positional relationship. In addition, the component mounted in the lower left side which looked at the 1st layer of FIG. 4 from the plane is the switch element SWIC mentioned above.

여기서, 디스크리트형 부품의 정합 소자(102)를 사용하면 실장되는 디스크리트형 부품을 교체하는 것만으로 정합 소자(102)의 소자값을 변경할 수 있다. 이에 따라, 상기 정합 소자(102)를 포함하는 정합 회로(MC)의 설계 변경을 용이하게 행할 수 있다.Here, when the matching element 102 of the discrete component is used, the element value of the matching element 102 can be changed only by replacing the mounted discrete component. Accordingly, the design change of the matching circuit MC including the matching element 102 can be easily performed.

제 2 층에는 비어 홀 군이 형성되어 있다. 이 비어 홀 군에는 상술한 듀플렉서(DPX)의 공통 단자(DANT)에 대응하는 듀플렉서 소자(101)의 공통 단자용 랜드(Pant)에 접속되는 비어 홀(32')을 포함한다. 또한, 상술한 듀플렉서(DPX)의 개별 단자(DRF1)에 대응하는 듀플렉서 소자(101)의 개별 단자용 랜드(Ptx)에 접속되는 비어 홀(51), 상술한 듀플렉서(DPX)의 개별 단자(DRF2)에 대응하는 듀플렉서 소자(101)의 개별 단자용 랜드(Prx)에 접속되는 비어 홀(31')을 포함한다. 또한 게다가, 상술한 정합 소자(102)의 한쪽의 랜드에 접속되는 비어 홀(41') 및 정합 소자(102)의 다른쪽의 랜드에 접속되는 비어 홀(42')을 포함한다.The via hole group is formed in a 2nd layer. The via hole group includes a via hole 32 'connected to a common terminal land Pant of the duplexer element 101 corresponding to the common terminal DANT of the duplexer DPX described above. The via hole 51 connected to the land Ptx for the individual terminals of the duplexer element 101 corresponding to the individual terminal DRF1 of the duplexer DPX described above, and the individual terminal DRF2 of the duplexer DPX described above. The via hole 31 'is connected to the land Prx for the individual terminals of the duplexer element 101 corresponding to &quot; Moreover, the via hole 41 'connected to one land of the matching element 102 mentioned above and the via hole 42' connected to the other land of the matching element 102 are included.

제 3 층은 상술한 A'층에 상당하고 공통 단자측 배선 전극(22')이 형성되어 있다. 상기 공통 단자측 배선 전극(22)의 한쪽 끝은 비어 홀(32')에 접속되고 다른쪽 끝은 비어 홀(41')에 접속되어 있다. 또한, 제 3 층에는 라우팅 전극(420)이 형성되어 있어 한쪽 끝이 비어 홀(42')에 접속되고 다른쪽 끝이 3층으로부터 하층으로 연장되는 비어 홀(42")에 접속되어 있다. 또한, 제 3 층에는 제 2 층으로부터 연장되는 비어 홀(31', 51)도 형성되어 있다.The third layer corresponds to the A 'layer described above, and the common terminal side wiring electrode 22' is formed. One end of the common terminal side wiring electrode 22 is connected to the via hole 32 'and the other end is connected to the via hole 41'. In addition, a routing electrode 420 is formed in the third layer, and one end thereof is connected to the via hole 42 ', and the other end thereof is connected to the via hole 42 "extending from the third layer to the lower layer. In the third layer, via holes 31 ', 51 extending from the second layer are also formed.

제 4 층에는 제 3 층으로부터 연장되는 비어 홀(31', 42", 51)이 형성되어 있다.Via holes 31 ', 42 ", 51 are formed in the fourth layer and extend from the third layer.

제 5 층은 상술한 B'층에 상당하고 그라운드 전극(11A')이 형성되어 있다. 또한, 제 4 층으로부터 연장되는 비어 홀(31', 42", 51)이 그라운드 전극(11A')에 접속되지 않게 형성되어 있다.The fifth layer corresponds to the layer B 'described above, and the ground electrode 11A' is formed. In addition, the via holes 31 ', 42 ", 51 extending from the fourth layer are formed so as not to be connected to the ground electrode 11A'.

제 6 층은 상술한 C'층에 상당하고 그라운드 전극(11B')이 형성되어 있다. 또한, 제 5 층으로부터 연장되는 비어 홀(31', 42", 51)이 그라운드 전극(11B')에 접속되지 않게 형성되어 있다.The sixth layer corresponds to the C 'layer described above, and the ground electrode 11B' is formed. In addition, the via holes 31 ', 42 ", 51 extending from the fifth layer are formed so as not to be connected to the ground electrode 11B'.

제 7 층에는 제 6 층으로부터 연장되는 비어 홀(31', 42", 51)이 형성되어 있다.In the seventh layer, via holes 31 ′, 42 ″, 51 extending from the sixth layer are formed.

제 8 층은 상술한 D'층에 상당하고 개별 단자측 배선 전극(21')이 형성되어 있다. 개별 단자측 배선 전극(21')의 한쪽 끝은 비어 홀(31')에 접속되고 다른쪽 끝은 8층으로부터 하층으로 연장되는 비어 홀(61)에 접속되어 있다. 또한, 제 8 층에는 제 7 층으로부터 연장되는 비어 홀(42", 51)도 형성되어 있다.The eighth layer corresponds to the D 'layer described above, and individual terminal side wiring electrodes 21' are formed. One end of the individual terminal side wiring electrode 21 'is connected to the via hole 31' and the other end is connected to the via hole 61 extending from the eighth floor to the lower floor. In the eighth layer, via holes 42 ", 51 extending from the seventh layer are also formed.

제 9 층에는 제 8 층으로부터 연장되는 비어 홀(42", 51, 61)이 형성되어 있다.In the ninth layer, via holes 42 ", 51 and 61 are formed extending from the eighth layer.

제 10 층은 상술한 E'층에 상당하고 그라운드 전극(12')이 형성되어 있다. 또한, 제 9 층으로부터 연장되는 비어 홀(42", 51, 61)이 그라운드 전극(12')에 접속되지 않게 형성되어 있다.The tenth layer corresponds to the above-described E 'layer, and the ground electrode 12' is formed. In addition, the via holes 42 ", 51, 61 extending from the ninth layer are formed so as not to be connected to the ground electrode 12 '.

제 11 층에는 제 10 층으로부터 연장되는 비어 홀(42", 51, 61)이 형성되어 있다.In the eleventh layer, via holes 42 ", 51, 61 extending from the tenth layer are formed.

제 12 층은 그 이면이 적층 기판(10A)의 이면에 상당하고 복수개의 외부 접속용 전극이 형성되어 있다. 이들 복수개의 외부 접속용 전극은 적층 기판(10A)의 측면을 따라 상기 측면 근방에 배열되게 둘레 형상으로 배열되어 있다. 이들 외부 접속용 전극 중에는 비어 홀(42")에 접속되는 외부 접속용 그라운드 전극(90G)이나 듀플렉서 소자(101)의 개별 단자용 랜드(Ptx, Prx)에 각각 도통하는 개별 단자 비어 홀(51, 61)에 접속되는 외부 접속용 전극(90, 90')이 포함된다. 여기서, 외부 접속용 전극(90, 90')은 적층 기판(10A)의 다른 변에 이간되어 배치되어 있다. 이에 따라, 이들 외부 접속용 전극(90, 90')끼리의 결합을 방지할 수 있고 외부 접속용 전극 사이에 의한 누설을 방지할 수 있다.The back surface of the twelfth layer corresponds to the back surface of the laminated substrate 10A, and a plurality of external connection electrodes are formed. These plurality of external connection electrodes are arranged in a circumferential shape so as to be arranged in the vicinity of the side surface along the side surface of the laminated substrate 10A. Among these external connection electrodes, the individual terminal via holes 51 which are respectively connected to the external connection ground electrode 90G connected to the via hole 42 "or the individual terminal lands Ptx and Prx of the duplexer element 101 are provided. External connection electrodes 90 and 90 'connected to 61 are included, where the external connection electrodes 90 and 90' are disposed apart from other sides of the laminated substrate 10A. Coupling of these external connection electrodes 90 and 90 'can be prevented, and the leakage by the external connection electrode can be prevented.

또한, 상술한 설명에서는 구체적 구성을 도면에 나타내지 않지만 정합 회로로서 다른 회로 소자를 내층 전극에 형성할 경우, 상기 회로 소자는 제 5 층 및 제 6 층의 그라운드 전극(11A', 11B')과 제 10 층의 그라운드 전극(12') 사이의 층에 있어서의 전극 패턴으로 형성해도 좋다. 이에 따라, 이들 내부 형성형의 회로 소자와 디스크리트형 부품 사이의 아이솔레이션을 확보할 수 있다.In addition, although the specific structure is not shown in the figure in the above-mentioned description, when another circuit element is formed in an inner layer electrode as a matching circuit, the circuit element is made of the ground electrodes 11A 'and 11B' of the fifth and sixth layers. You may form with the electrode pattern in the layer between 10 layers of ground electrodes 12 '. Thereby, isolation between these internally formed circuit elements and the discrete components can be ensured.

또한, 상술한 각 실시형태에서는 공통 단자측 배선 전극(22)을 적층 기판의 내층 전극에 의해 실장하는 구조를 나타냈지만 상기 공통 단자측 배선 전극(22)을 듀플렉서 소자(101) 및 정합 소자(102)가 실장되는 적층 기판의 표면에 형성해도 좋다.In addition, although each structure mentioned above showed the structure which mounts the common terminal side wiring electrode 22 by the inner layer electrode of a laminated board | substrate, the said common terminal side wiring electrode 22 was duplexer element 101 and the matching element 102. Although FIG. ) May be formed on the surface of the laminated substrate on which is mounted.

1, 1H : 고주파 모듈
10, 10', 10A, 10A', 10H, 1OH' : 적층 기판
11A, 11A', 11B, 11B', 11H, 12, 12H : 그라운드 전극
21, 21', 21H : 개별 단자측 배선 전극
22, 22', 22H : 공통 단자측 배선 전극
30, 30', 30H, 31, 32, 31', 32', 31H, 32H, 41, 41', 42, 42', 42", 41H, 42H, 43, 51, 61 : 비어 홀
101 : 듀플렉서 소자
102 : 정합 소자1, 1H: high frequency module
10, 10 ', 10A, 10A', 10H, 1OH ': laminated substrate
11A, 11A ', 11B, 11B', 11H, 12, 12H: ground electrode
21, 21 ', 21H: Individual terminal side wiring electrode
22, 22 ', 22H: common terminal side wiring electrode
30, 30 ', 30H, 31, 32, 31', 32 ', 31H, 32H, 41, 41', 42, 42 ', 42 ", 41H, 42H, 43, 51, 61: beer hall
101: duplexer element
102: matching element

Claims (8)

공통 단자와 이 공통 단자에 각각 다른 필터를 통해서 접속되는 복수개의 개별 단자를 갖는 듀플렉서와,
이 듀플렉서의 상기 공통 단자에 접속되는 정합 소자와,
상기 듀플렉서가 실장됨과 아울러 상기 정합 회로가 실장 또는 전극 패턴으로 형성되는 적층 기판에 의해 형성된 고주파 모듈로서:
상기 적층 기판의 소정의 층에 형성된 전극 패턴으로 이루어지는 개별 단자측 배선 전극과,
상기 적층 기판의 상기 개별 단자측 배선 전극과 다른 층에 형성된 전극 패턴으로 이루어지는 공통 단자측 배선 전극과,
상기 공통 단자측 배선 전극이 형성된 층과 상기 개별 단자측 배선 전극이 형성된 층의 적층 방향에 있어서의 중간의 복수의 층에 각각 형성된 제 1 그라운드 전극 및 제 2 그라운드 전극을 구비하는 것을 특징으로 하는 고주파 모듈.A duplexer having a common terminal and a plurality of individual terminals connected to the common terminal through different filters,
A matching element connected to the common terminal of the duplexer,
A high frequency module formed by a laminated substrate on which the duplexer is mounted and the matching circuit is formed by mounting or an electrode pattern, the high frequency module comprising:
An individual terminal side wiring electrode formed of an electrode pattern formed on a predetermined layer of the laminated substrate;
A common terminal side wiring electrode comprising an electrode pattern formed on a layer different from the individual terminal side wiring electrodes of the laminated substrate;
And a first ground electrode and a second ground electrode respectively formed in a plurality of intermediate layers in the stacking direction of the layer on which the common terminal side wiring electrode is formed and the layer on which the individual terminal side wiring electrode is formed. module. 제 1 항에 있어서,
상기 공통 단자측 배선 전극은 상기 공통 단자와 상기 정합 회로를 접속하는 전극 패턴인 것을 특징으로 하는 고주파 모듈.The method of claim 1,
The common terminal side wiring electrode is an electrode pattern connecting the common terminal and the matching circuit. 제 1 항 또는 제 2 항에 있어서,
상기 공통 단자측 배선 전극은 상기 정합 회로를 그라운드 전극에 접속하는 전극 패턴인 것을 특징으로 하는 고주파 모듈.The method according to claim 1 or 2,
And said common terminal side wiring electrode is an electrode pattern connecting said matching circuit to a ground electrode. 제 1 항 또는 제 2 항에 있어서,
상기 공통 단자와 상기 정합 회로를 접속하는 전극 패턴은 상기 적층 기판의 상기 듀플렉서의 실장면, 또는 이 듀플렉서의 실장면과 상기 제 1 그라운드 전극 및 상기 제 2 그라운드 전극의 중간층에 형성되어 있는 것을 특징으로 하는 고주파 모듈.The method according to claim 1 or 2,
The electrode pattern connecting the common terminal and the matching circuit is formed on a mounting surface of the duplexer of the laminated substrate or on an intermediate layer of the mounting surface of the duplexer and the first ground electrode and the second ground electrode. High frequency module. 제 1 항 또는 제 2 항에 있어서,
상기 정합 회로는 상기 적층 기판에 실장되는 실장형 회로 소자를 포함하는 것을 특징으로 하는 고주파 모듈.The method according to claim 1 or 2,
The matching circuit includes a mounted circuit element mounted on the laminated substrate. 제 1 항 또는 제 2 항에 있어서,
상기 정합 회로가 접속되는 그라운드 전극은 상기 제 1 그라운드 전극 및 상기 제 2 그라운드 전극과는 다른 제 3 그라운드 전극인 것을 특징으로 하는 고주파 모듈.The method according to claim 1 or 2,
And a ground electrode to which the matching circuit is connected is a third ground electrode different from the first ground electrode and the second ground electrode. 제 1 항 또는 제 2 항에 있어서,
상기 정합 회로는 상기 적층 기판에 실장되는 실장형 회로 소자를 포함하고, 이 실장형 회로 소자가 실장되는 실장용 랜드는 상기 제 1 그라운드 전극 및 상기 제 2 그라운드 전극과는 다른 제 3 그라운드 전극에 직접 접속되어 있는 것을 특징으로 하는 고주파 모듈.The method according to claim 1 or 2,
The matching circuit includes a mounting circuit element mounted on the laminated substrate, and the mounting land on which the mounting circuit element is mounted is directly connected to a third ground electrode different from the first ground electrode and the second ground electrode. A high frequency module which is connected. 제 1 항 또는 제 2 항에 있어서,
상기 정합 회로는 상기 적층 기판에 실장되는 실장형 회로 소자를 포함하고, 이 실장형 회로 소자가 실장되는 실장용 랜드는 상기 적층 기판에 있어서의 그라운드 접속용의 외부 접속용 전극에 직접 접속되어 있는 것을 특징으로 하는 고주파 모듈.The method according to claim 1 or 2,
The matching circuit includes a mounted circuit element mounted on the laminated substrate, and the mounting land on which the mounted circuit element is mounted is directly connected to an external connection electrode for ground connection in the laminated substrate. High frequency module characterized by.
KR1020100101424A 2009-10-27 2010-10-18 High-frequency module KR101124275B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101424A KR101124275B1 (en) 2009-10-27 2010-10-18 High-frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-246198 2009-10-27
KR1020100101424A KR101124275B1 (en) 2009-10-27 2010-10-18 High-frequency module

Publications (2)

Publication Number Publication Date
KR20110046284A true KR20110046284A (en) 2011-05-04
KR101124275B1 KR101124275B1 (en) 2012-03-27

Family

ID=44241198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101424A KR101124275B1 (en) 2009-10-27 2010-10-18 High-frequency module

Country Status (1)

Country Link
KR (1) KR101124275B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680446B2 (en) 2013-08-02 2017-06-13 Murata Manufacturing Co., Ltd. Demultiplexing apparatus with heat transfer via electrodes

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4845503B2 (en) * 2005-12-20 2011-12-28 三星電子株式会社 Duplexer and portable communication device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680446B2 (en) 2013-08-02 2017-06-13 Murata Manufacturing Co., Ltd. Demultiplexing apparatus with heat transfer via electrodes

Also Published As

Publication number Publication date
KR101124275B1 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
JP5677499B2 (en) High frequency circuit module
JP5018858B2 (en) High frequency module
US8654542B2 (en) High-frequency switch module
US9001710B2 (en) High-frequency module
US8390396B2 (en) Duplexer module
US8725087B2 (en) High-frequency circuit module
US8253483B2 (en) High-frequency switch module
KR101165290B1 (en) High-frequency module
US9071227B2 (en) High-frequency module
US9319092B2 (en) High-frequency module
KR101994799B1 (en) High frequency front end circuit
US9077439B2 (en) High-frequency module
JP6455532B2 (en) High frequency switch module
JP2012044290A (en) High frequency module
JP5790771B2 (en) High frequency module
US9713257B2 (en) Switch module
US8861498B2 (en) High-frequency module
US8422972B2 (en) Antenna combining module
JP5218570B2 (en) Duplexer module
KR101124275B1 (en) High-frequency module
JP2011082797A (en) High-frequency module
KR100681259B1 (en) Multilayer front-end module for dual-band terminal
KR20170053898A (en) Duplexer device and substrate for mounting duplexer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200220

Year of fee payment: 9