KR20110040407A - 튜너 회로 - Google Patents

튜너 회로 Download PDF

Info

Publication number
KR20110040407A
KR20110040407A KR1020090097657A KR20090097657A KR20110040407A KR 20110040407 A KR20110040407 A KR 20110040407A KR 1020090097657 A KR1020090097657 A KR 1020090097657A KR 20090097657 A KR20090097657 A KR 20090097657A KR 20110040407 A KR20110040407 A KR 20110040407A
Authority
KR
South Korea
Prior art keywords
signal
filter
digital
tracking filter
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090097657A
Other languages
English (en)
Other versions
KR101133144B1 (ko
Inventor
김태욱
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020090097657A priority Critical patent/KR101133144B1/ko
Publication of KR20110040407A publication Critical patent/KR20110040407A/ko
Application granted granted Critical
Publication of KR101133144B1 publication Critical patent/KR101133144B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

디지털 방송용 튜너 회로가 제공된다. 튜너 회로는 입력된 제1 신호(S1) 중 소정의 주파수 대역을 갖는 제2 신호(S2)를 선택하는 트래킹 필터(Tracking filter), 시간 연속 필터를 포함하고, 상기 제2 신호(S2)를 입력받아 이산신호로 변환하는 시그마-델타(sigma-delta) 아날로그 디지털 변환기 및 이산 신호를 처리하는 디지털 신호 처리기를 포함한다.
시그마-델타, 시간 연속 필터, TV

Description

튜너 회로{TUNER CIRCUIT}
본 발명의 실시 예들은 튜너 회로에 관한 것이다. 더욱 상세하게는 트래킹 필터(Tracking filter), 시그마 델타 아날로그 디지털 변환기 및 디지털 신호 처리기를 이용하여 원하는 채널의 방송 신호를 수신하는 디지털 방송용 튜너 회로에 관한 것이다.
디지털 텔레비전은 수신되는 방송신호를 디지털 부호로 바꾸어 고품질의 화면 재생과 여러 가지 기능을 수행할 수 있다. 일반적으로 디지털 텔레비전에 의해 수신되는 디지털 방송 신호의 대역은 46MHz 내지 860MHz 정도이다. 디지털 텔레비전에서 사용되는 튜너 회로의 요구 성능은 아날로그 텔레비전에 사용되는 튜너에 비해 높지 않다. 그러나, 현재 디지털 방송 신호 및 아날로그 방송 신호가 모두 송출되고 있으며, 향후 공중파 방송의 전면적인 디지털화가 이루어진다 하더라도 공중파 방송 외에 케이블 방송은 계속 아날로그 신호로 송출되므로 디지털 텔레비전에 사용되는 튜너는 높은 성능을 가질 것이 요구된다.
튜너(tuner)는 사용자가 수신하고자 하는 특정 주파수 채널을 선택하고, 선택된 주파수 채널을 통해 신호를 수신한다. 이때, 선택된 채널 신호에 인접한 채널 신호들이 내부 변조 왜곡(Intermoduation Distortion)에 의해 선택된 채널 신호 측으로 유입될 수 있다. 이는 선택된 채널의 SNR(Signal To Noise Ratio)을 악화시킨다. 특히, 방송용 신호가 전송되는 주파수 대역에는 많은 수의 채널들(약 150개)이 존재하므로 더 많은 내부 변조 왜곡이 발생할 수 있다. 또한, 튜너에서 수신한 RF 신호에는 다수의 고조파 성분들이 존재하게 되는데 상기 다수의 고조파 성분들이 다운 컨버젼(down conversion) 되어 선택된 신호 안으로 유입되므로 SNR이 감소하게 된다.
따라서, 다수의 채널의 신호들이 혼재하는 주파수 대역에서 원하는 대역의 신호만을 선택할 수 있는 방법이 개발되었다. 먼저, 튜너블 대역 통과 필터(Tunable Band Pass Filter)를 사용하여 원하는 주파수 대역의 신호를 선택하는 방법이 있다. 이 방법은 좁은 대역폭을 갖는 대역 통과 필터(Band Pass Filter)의 중심 주파수를 이동해가며 원하는 주파수 대역의 신호를 선택하는 방법이다.
그러나 상기 방식의 경우, 원하는 신호를 골라내려면 튜너블 대역 통과 필터는 매우 좁은 통과 대역폭을 가져야 하며 튜닝 범위 또한 매우 넓어야 한다. 따라서, 높은 채널 선택도를 만족시키기 위하여 성능이 좋은 디스크리트 인덕터(Discrete Inductor)를 사용한다. 그런데 디스크리트 인덕터는 부피가 큰 단점을 가진다.
다음으로, 이중 업-다운 컨버젼(Double Up-Down conversion)방식을 사용하여 원하는 주파수 대역의 신호를 선택하는 방식이 있다. 이 방식은 입력된 48MHz 내지 860MHz의 주파수 대역을 갖는 RF 신호를 업 컨버젼(Up Conversion) 믹서를 사용하 여 1.2GHz 주파수 대역을 갖도록 상향 변환하고, 상기 1.2GHz 대역에 SAW Filter(Surface Acoustic Wave Filter)를 장착하여 원하는 신호만을 골라낸다. 그 후, 다운 컨버전(Down Conversion) 믹서를 사용하여 상기 SAW Filter에서 필터링된 RF 신호를 IF 신호로 변환한다.
그러나, 상기 방식의 경우 SAW Filter와 두 개의 믹서들을 사용하며, IF 신호로 변환된 후에도 Baseband에서의 높은 채널 선택도를 만족시키기 위하여 별도의 SAW Filter를 내장하므로 부피가 대형화되고 전력소모가 매우 큰 문제점이 있다.
본 발명의 일 기술적 과제는 전력소모를 최소화하여 친환경에 최적화된 튜너 회로를 제공하는데 있다.
본 발명의 다른 기술적 과제는 소형화에 최적화된 튜너 회로를 제공하는 데 있다.
본 발명의 실시 예에 따른 튜너 회로는 입력된 제1 신호(S1) 중 소정 주파수 대역을 갖는 제2 신호(S2)를 선택하는 트래킹 필터(Tracking filter), 시간 연속(time-continous) 필터를 포함하고, 상기 제2 신호(S2)를 입력받아 이산 신호로 변환하는 시그마-델타(sigma-delta) 아날로그 디지털 변환기, 상기 이산 신호를 처리하는 디지털 신호 처리기를 포함한다.
본 발명에 따른 TV 모듈은 칩 상에 배치된 저항, 커패시터 및 인덕터로 구현되는 대역 통과 필터를 포함하고, 입력된 신호를 변환하여 이산 신호를 출력하고, 시그마-델타(sigma-delta) 방식을 사용하는 아날로그 디지털 변환기, 상기 이산 신호를 처리하는 디지털 신호 처리기 및 처리된 상기 이산 신호를 출력하는 디스플레이를 포함한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 시그마 델타 아날로그 디지털 변환기의 앞단에 트래킹 필터를 위치시킴으로써 전력 소모를 낮추고, 시그마 델타 아날로그 디지털 변환기의 다이내믹 레인지를 줄일 수 있는 튜너 회로를 제공 하는 것을 목적으로 한다.
본 발명에 따른 튜너 회로는 입력된 제 1 신호 중 소정 주파수 대역을 갖는 제 2 신호를 선택하는 트래킹 필터(Tracking filter)를 포함하고, 상기 트래킹 필터는 부성 저항부를 포함하며, 상기 부성 저항부의 부성 저항은 상기 선택된 제 2 신호의 주파수에 따라 가변된다.
실시 예로서, 상기 부성 저항부는 서로 차동으로 동작하는 제 1 및 제 2 트랜지스터를 포함하고, 상기 제 1 트랜지스터의 게이트와 상기 제 2 트랜지스터의 소오스가 연결되고, 상기 제 2 트랜지스터의 게이트와 상기 제 1 트랜지스터의 소오스가 연결되고, 상기 제 1 및 제 2 트랜지스터의 드레인들은 가변 전류원에 연결된다. 상기 부성 저항부는 서로 차동으로 동작하는 제 1 및 제 2 트랜지스터를 포함하고, 상기 제 1 트랜지스터의 게이트와 상기 제 2 트랜지스터의 소오스가 연결되고, 상기 제 2 트랜지스터의 게이트와 상기 제 1 트랜지스터의 소오스가 연결되고, 상기 제 1 트랜지스터 및 제 2 트랜지스터의 드레인들 각각은 서로 다른 가변 전류원들에 연결된다. 상기 가변 전류원들이 각각 공급하는 전류들은 상기 선택된 제 2 신호의 주파수에 따라 가변된다. 상기 제 1 및 제 2 트랜지스터는 FET 또는 BJT인 것을 특징으로 한다. 상기 제 1 트랜지스터 및 제 2 트랜지스터의 드레인들 사이에 가변 저항을 더 포함한다. 상기 가변 저항의 크기는 상기 선택된 제 2 신호의 주파수에 따라 가변된다.
다른 실시 예로서, 상기 트래킹 필터는 상기 외부로부터 입력된 제 1 신호를 차분 변환(differential conversion)하는 차분 변환부; 상기 차분 변환된 신호를 차동 증폭하는 차동 증폭부; 및 상기 차동 증폭부의 출력단에 연결되어 상기 차동 증폭된 제 1 신호 중 소정 주파수 대역을 갖는 제 2 신호를 출력하는 공진 회로부를 더 포함한다. 상기 차동 증폭부는 MOSFET 또는 BJT를 포함한다. 상기 공진 회로부는 제어 신호에 따라 커패시턴스 성분이 변화되는 가변 소자부를 더 포함한다. 상기 가변 소자부는 소정의 커패시턴스 성분을 갖는 복수 개의 커패시터가 병렬로 연결되고, 상기 각각의 커패시터 양단에 스위치 소자가 각각 연결된다. 상기 가변 소자부는 가변 용량 다이오드(Varactor diode) 또는 접합 커패시터(Junction capacitor)인 것을 특징으로 한다. 상기 제어신호는 사용자 선국 채널에 따라 생성되는 신호인 것을 특징으로 한다. 제 1 항에 있어서, 상기 트래킹 필터는 서로 구분된 복수의 주파수 대역들을 포함하는 40MHz 내지 860Mhz의 주파수 대역 중 하나 또는 그 이상의 주파수 대역들을 수신할 수 있다. 상기 트래킹 필터는 Low VHF(48-108MHz), High VHF(174-245MHz), 그리고 UHF(470-860MHz)의 주파수 대역들 중 하나 또는 그 이상의 주파수 대역들을 수신할 수 있다. 상기 시그마 델타 아날로그 디지털 변환기는 시그마-델타(sigma-delta) 방식의 시그마 델타 아날로그 디지털 변환기인 것을 특징으로 한다.
본 발명에 따른 디지털 텔레비전은 입력된 제 1 신호를 증폭하고, 상기 증폭된 신호 중 소정 주파수 대역을 갖는 제 2 신호를 선택하는 트래킹 필터; 상기 선택된 제 2 신호를 이산 신호로 변환하는 시그마 델타 아날로그 디지털 변환기; 상기 이산 신호를 처리하는 프로세서; 및 상기 처리 결과를 출력하는 디스플레이를 포함하고, 상기 트래킹 필터는 부성 저항부를 포함하며, 상기 부성 저항부의 부성 저항은 상기 선택된 제 2 신호의 주파수에 따라 가변된다.
실시 예로서, 상기 트래킹 필터 및 상기 시그마 델타 아날로그 디지털 변환기는 칩 형태로 구성된다.
본 발명의 실시 예에 의하면 트래킹 필터와 시그마 델타 아날로그 디지털 변환기만을 이용하여 안테나로부터 입력받은 주파수 신호를 증폭 및 필터링한 후 이산 신호로 변환하므로 튜너 회로의 전력 소모를 줄이는 것이 가능하다.
또한, 시그마 델타 아날로그 디지털 변환기의 전단에 연결된 트래킹 필터가 가변 부성 저항을 포함하여 수신하고자 하는 주파수 채널의 인접 채널 신호를 적절히 자른 후에 전송하므로 시그마 델타 아날로그 디지털 변환기의 다이내믹 레인지를 줄일 수 있어 튜너 회로의 구성이 단순해진다.
트래킹 필터는 가변 부성 저항을 포함한다. 가변 부성 저항에 의해 불필요한 저항 성분이 제거될 수 있다. 따라서, 트래킹 필터를 구성하는 공진 회로의 선택도(quality factor)가 향상된다. 또한,트래킹 필터에 포함되는 부성 저항은 선택 채널의 주파수에 따라 변화된다. 따라서, 사용자의 선택에 따라 복수의 채널 중 임의의 채널을 선택하는 것이 가능해진다.
또한, 시그마 델타 아날로그 디지털 변환기는 시간에 대해 연속적인(time-continous) 대역 통과 필터를 포함하고 있고, 대역 통과 필터의 중심 주파수를 조절하여, 원하는 신호의 선택이 가능하다.
이하, 본 발명의 실시 예를 첨부된 도면들을 참조하여 상세하게 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 첨가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 실시 예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 실시될 수 있음은 물론이다.
Software Defined Radio(SDR) 기술은 무선 통신 시스템에서 안테나 이후의 RF 영역을 포함한 대부분의 기능 블록이 프로그래밍 가능한 고속 처리 소자에 구현된 소프트웨어 모듈에 의해 수행된다. 따라서, 하드웨어의 교체 없이 필요한 소프트웨어의 재구성만으로 다중 무선 접속 규격 또는 서비스 기능 등을 지원할 수 있다. SDR 기술을 이용하면, 사용자는 무선 통신 시스템의 지역적 표준이나 서비스 종류에 관계없이 저렴한 비용으로 간편하게 다양한 통신서비스를 받을 수 있을 뿐 아니라 개인의 특성에 맞는 서비스에 대한 선택의 폭이 넓어진다. 그리고 망 운영을 하는 통신 사업자는 저렴한 망구축 비용으로 융통성 있는 망 운용이 가능하며, 고객의 특성에 맞는 새로운 부가 서비스의 도입이 쉬워진다. 단말기나 기지국 제조업체들은 장비의 유연성으로 인해서 더 넓은 시장을 가지는 제품을 생산할 수 있다.
기존의 SDR 구조는 광대역 LNA(Low Noise Amplifier)에 ADC(analog to digital convertor)를 결합시킨 구조를 갖는다. 그런데, 이 경우 ADC의 다이내믹 레인지(dynamic range)가 매우 높게 요구된다. 다이내믹 레인지라 함은 ADC가 정상적으로 동작하기 위한 범위를 의미한다. 따라서, ADC의 앞단에 위치한 LNA에 밴드 선택(band selection) 기능을 갖는 튜너블 대역 통과 필터(tunable band pass filter)를 연결시키기도 하지만, 이 경우에도 밴드 선택 기능밖에 없기 때문에 해당 밴드 내의 신호에 대하여는 여전히 ADC는 높은 다이내믹 레인지를 가져야 한다. ADC의 성능에 있어서 속도(sampling rate)와 다이내믹 레인지(bit 수)가 중요한 지표인데, 둘 중에서 어느 하나가 높으면 ADC를 설계하기 어렵다.
본 발명의 실시 예에 따른 튜너 회로는 수신된 RF 신호로부터 원하는 채널의 신호를 적절하게 자를 수 있는 트래킹 필터를 ADC의 앞 단에 연결한 것에 일 특징이 있다. 트래킹 필터는 N+1 또는 N-1 채널의 신호를 제거하는 협대역 필터로서의 기능을 하며, 트래킹 필터를 통과한 RF 신호는 N 채널의 신호를 주된 신호로 갖게 된다.
본 발명의 실시 예에 따른 디지털 방송용 튜너 회로가 설명된다. 도 1 은 본 발명의 실시 예에 따른 디지털 텔레비전용 튜너 회로의 블로도이다.
도 1 을 참조하면, 본 발명의 실시 예에 따른 튜너 회로(100)는 트래킹 필터(Tracking filter, 200), 시그마-델타 아날로그 디지털 변환기(Sigma-Delta Analog Digital Converter, 300) 및 디지털 신호 처리기(Digital Signal Processor, 400)을 포함할 수 있다.
본 발명의 실시 예에 따른 트래킹 필터(200)가 설명된다.
트래킹 필터(200)는 안테나로부터 입력받은 RF 신호를 증폭하고, 상기 증폭된 RF 신호 중 소정 주파수 대역을 갖는 RF 신호를 출력한다. 또는, 트래킹 필터(200)는 케이블 등을 통해 RF 신호를 입력받을 수 있다. 트래킹 필터(200)의 상세한 구성은 후술될 도 2를 참조하여 설명될 것이다. 시그마 델타 아날로그 디지털 변환기(300)는 트래킹 필터(200)와 연결된다. 시그마 델타 아날로그 디지털 변환기(300)는 트래킹 필터(200)로부터의 RF 신호를 이산 신호(discrete signal)로 변환한다. 예를 들어, 시그마 델타 아날로그 디지털 변환기는 시그마-델타(Sigma-delta) 방식의 시그마 델타 아날로그 디지털 변환기일 수 있다. 단, 본 발명의 범위는 이에 한정되지 않음이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명할 것이다.
본 발명의 실시 예에 따른 튜너 회로(100)는, 트래킹 필터(200)를 통해 N-1, N+1 채널의 신호가 상당 부분 제거되기 때문에, 시그마 델타 아날로그 디지털 변환기(300)의 다이내믹 레인지를 줄여 필요한 비트 수를 낮출 수 있기 때문에, 구현의 용이성 및 전력 소모의 측면에서 유리하다.
또한, 본 발명의 실시 예에 따른 튜너 회로(100)는 LNA 역할을 하는 트래킹 필터(200)의 뒷 단에 시그마 델타 아날로그 디지털 변환기(300)를 위치시키기 때문에 전력 소모가 적다. 튜너의 경우 여러 개의 블록들이 추가될 경우 선형성이 낮아지게 되는데, 본 발명의 실시 예에 따른 튜너 회로(100)는 상술한 간략화된 구조를 갖기 때문에 선형성이 상대적으로 우수하다.
상술한 바와 같이, 트래킹 필터(200)는 선택된 채널에 대응하는 신호를 정확 하게 추출해야 한다. 시그마 델타 아날로그 디지털 변환기(300)의 다이내믹 레인지를 줄여야 하기 때문이다. 본 발명에 따른 트래킹 필터(200)는 가변 부성 저항(variable negative resistance)을 포함한다. 본 발명에 의하면, 가변 부성 저항에 의해 불필요한 저항 성분이 제거될 수 있다. 따라서, 트래킹 필터(200)를 구성하는 공진 회로의 선택도(quality factor)가 향상된다. 또한, 본 발명에 따른 트래킹 필터(200)에 포함되는 부성 저항은 선택된 채널의 주파수에 따라 변화된다. 따라서, 사용자의 선택에 따라 복수의 채널 중 임의의 채널을 선택하는 것이 가능해진다. 특히, 디지털 TV는 많은 수의 채널 신호들을 수신하기 때문에 이들 중에서 특정 채널 신호를 정확하게 수신할 것이 요구된다.
도 2는 도 1에 도시된 트래킹 필터의 상세 블록도이다. 도 2에 도시된 바와 같이 트래킹 필터(200)는 차분 변환부(210), 차동 증폭부(220), 공진 회로부(230)를 포함하며, RFin 은 입력 RF 신호, RFin+ 및 RFin- 는 차분 변환된 입력 RF 신호, RFout+ 및 RFin-는 출력 RF 신호를 의미한다.
차분 변환부(210)는 외부(예를 들어, 안테나 또는 케이블)로부터 단일 선로를 통해 입력받은 RF 신호를 시그마 델타 아날로그 디지털 변환기(300)에서 이산 신호로 변환되도록 차분 변환한다. 차동 증폭부(220)는 상기 차분 변환된 RF 신호를 차동 증폭한다. 차동 증폭부(220)는 제 1 차동 증폭 소자(220a) 및 제 2 차동 증폭 소자(220b)를 포함한다. 제 1 차동 증폭 소자(220a)에 입력되는 차분 변환된 RF 신호는 차동 증폭되어 제 2 차동 증폭 소자(220b)의 출력단으로 출력된다. 제 2 차동 증폭 소자(220b)에 입력되는 차분 변환된 RF 신호는 차동 증폭되어 제 1 차동 증폭 소자(220a)의 출력단으로 출력된다. 이때, 상기 도 2에서는 MOSFET으로 구성된 제 1 차동 증폭 소자(220a) 및 제 2 차동 증폭 소자(220b)가 도시되었으나, 본 발명의 범위는 이에 한정되지 않는다. 예를 들어, BJT 등으로 제 1 차동 증폭 소자(220a) 및 제 2 차동 증폭 소자(220b)를 구성하는 것이 또한 가능하다.
공진 회로부(230)는 제 1 차동 증폭 소자(220a) 및 제 2 차동 증폭 소자(220b)의 출력단에 연결되어 상기 차동 증폭된 RF 신호 중 소정 주파수 대역을 갖는 RF 신호를 출력한다. 이때, 공진 회로부(230)는 인덕터부(232), 제어 신호에 따라 변하는 커패시턴스 성분을 갖는 가변 소자부(234), 저항부(236), 및 공진 회로부(230)의 주파수 선택도를 향상시키는 부성 저항부(238)로 구성된다. 이때, 제어 신호는 튜너 회로(100)에 전송되는 사용자의 채널 선택에 따라 생성된 신호일 수 있다.
부성 저항부(236)가 공진 회로부(230)의 주파수 선택도를 향상시키는 원리는 다음과 같다. 저항, 인덕터, 및 커패시터로 구성되는 공진 회로는 원하는 주파수 대역에서 최대 임피던스를 가지므로 주파수 선택용으로 적합하다. 병렬 공진 회로의 주파수 선택도는 아래의 수학식 1에 의해 구해질 수 있다.
Figure 112009062928011-PAT00001
여기에서, Q는 주파수 선택도, RL은 공진 회로의 임피던스, wo는 공진 주파수, 그리고 L은 공진 회로의 리액턴스(reactance)를 의미한다. 상기 수학식 1에서 와 같이 공진 회로의 주파수 선택도는 임피던스와 원하는 주파수 대역에서의 리액턴스의 비로 정의될 수 있으며, RL의 값이 크면 클수록 Q 값이 커지게 된다. 그러나 일반적인 인덕터의 경우 기생 저항(parasitic resistance) 성분이 크기 때문에 낮은 RL값을 갖고 결국 주파수 선택도는 10~15 정도의 낮은 값을 갖게 된다. 이때, 음의 임피던스 성분을 갖는 부성 저항(negative resistance)을 인덕터에 병렬로 연결하게 되면 공진 회로의 주파수 선택도는 아래의 수학식 2에 의해 구해질 수 있다.
Figure 112009062928011-PAT00002
여기에서, Q는 주파수 선택도, RL은 공진 회로의 임피던스, -R은 부성 저항의 임피던스, wo는 공진 주파수, 그리고 L은 공진 회로의 리액턴스를 의미한다. 상기 수학식 2를 참조하면, RL 과 -R의 절대값이 비슷해지는 영역에서 Q 값이 매우 커진다. 따라서, 인덕터부(232), 가변 소자부(234), 및 저항부(236)가 병렬 연결된 공진 회로부(230)에 부성 저항부(238)를 추가로 병렬 연결하여 공진 회로부(230)의 주파수 선택도를 향상시킬 수 있다.
또한, 트래킹 필터(200)의 출력단에는 소정 주파수 대역을 갖는 RF 신호의 이득 조절(Gain Control)을 위한 이득 제어부가 연결될 수 있다. 일반적으로 안테나로부터 디지털 방송 수신용 튜너(100)로 입력되는 RF 신호는 높은 레벨의 입력과 낮은 레벨의 입력이 혼재되어 있으므로 하나의 시그마 델타 아날로그 디지털 변환기(300)로는 그 크기를 만족시키기 어렵다. 따라서 상기 이득 제어부에서 소정 주파수 대역을 갖는 RF 신호의 이득을 조절하여 유사한 출력 레벨을 가지도록 하여 시그마 델타 아날로그 디지털 변환기(300)에서 상기 이득 제어부에서 이득이 조절된 소정 주파수 대역을 갖는 RF 신호를 이산 신호로 용이하게 변환할 수 있다. 또한, 트래킹 필터(200)는 수신 가능한 주파수 대역을 Low VHF(48~108MHz), High VHF(174~245MHz), 또는 UHF(476~860MHz) 대역으로 구분하는 것이 가능하다.
상술한 바와 같이, 트래킹 필터가 선택 채널의 신호를 정확하게 선택하는 것이 중요하다. 그런데, 공진 회로의 임피던스는 주파수에 따라 변할 수 있다. 특히, 디지털 텔레비전의 경우 각 채널의 주파수는 다르기 때문에 공진 회로의 임피던스 역시 변하게 된다. 따라서, 채널의 주파수에 따라 부성 저항 역시 변할 것이 요구된다. 본 발명에 있어서, 트래킹 필터의 정확성을 담보하기 위해 채널 신호의 주파수에 응답하여 변화되는 부성 저항부가 사용된다.
Figure 112009062928011-PAT00003
여기서 QL은 인덕터의 Quality factor 이며 RS는 인덕터의 직렬 기생 저항이다. w는 중심주파수이다. 상기 수학식 3에 의해 직렬 기생 저항(RS)을 병렬 저항(RL)으로 변환할 수 있다. 트래킹 필터의 선택도를 향상시키기 위하여 병렬 저항 값은 증가되어야 한다. 상기 수학식 3을 참조하면, 병렬 저항은 주파수의 함수이다. 따라서 부성 저항도 중심주파수가 변함에 따라 변화되어야 한다. 본 발명에 따른 가변 부성 저항부는 후술될 도면을 참조하여 자세히 설명될 것이다.
도 3은 본 발명에 따른 가변 부성 저항의 실시 예들을 보여주는 도면이다. 도 3(a)를 참조하면, 가변 부성 저항은 차동 동작하는 두 개의 트랜지스터들(238a_1, 238a_2)을 포함한다. 트랜지스터(238a_1)의 게이트와 트랜지스터(238a_2)의 소오스가 연결되고, 트랜지스터(238a_2)의 게이트와 트랜지스터의 소오스(238a_1)가 연결된다. 트랜지스터들(238a_1, 238a_2)의 드레인들은 가변 전류원(238a_3)에 연결된다. 본 실시 예에 있어서, 부성 저항은 전류의 함수이다. 따라서 전류를 조절함으로 부성 저항 값을 변경할 수 있다.
도 3(b)를 참조하면, 가변 부성 저항은 차동 동작하는 두 개의 트랜지스터들(238b_1, 238b_2)을 포함한다. 트랜지스터(238b_1)의 게이트와 트랜지스터(238b_2)의 소오스가 연결되고, 트랜지스터(238b_2)의 게이트와 트랜지스터(238b_1)의 소오스가 연결된다. 트랜지스터(238b_1)의 드레인은 가변 전류원(238b_3)에 연결되고, 트랜지스터(238b_2)의 드레인은 가변 전류원(238b_4)에 연결된다. 또한, 트랜지스터들(238b_1, 238b_2)의 드레인들 사이에는 가변 저항(238b_5)이 연결된다. 본 실시 예에 있어서, 부성 저항은 전류 및 가변 저항의 함수이다. 따라서, 전류 및 가변 저항을 조절함으로 부성 저항 값을 변경할 수 있다.
마지막으로 도 3(c)를 참조하면, 부성 저항은 저항과 트랜스 컨덕턴스의 병 렬 합으로 결정된다. 즉, 저항값 및 전류 값을 변경시킴으로써 부성 저항값을 변경시키는 것이 가능하다. 상술한 바와 같이, 선택되는 신호의 주파수에 따라 부성 저항의 크기를 변경시킴으로써 트래킹 필터의 주파수 선택도를 향상시키는 것이 가능해진다.
도 4는 도 2에 도시된 가변 소자부의 상세 회로도이다. 도 4를 참조하면, 본 발명의 실시 예에 따른 가변 소자부(224)는 소정의 커패시턴스 성분을 갖는 복수 개의 커패시터(224a)가 병렬로 연결되며 각각의 커패시터(224a) 양단에는 스위치 소자(224b)가 각각 연결된다. 이때, 스위치 소자(224b)는 MOSFET나 BJT 등일 수 있다.
트래킹 필터(200)를 구성하는 커패시터의 값을 변경하게 되면 주파수를 변경하면서 트래킹을 수행하는 것이 가능하다. 따라서 복수 개의 커패시터(224a) 및 스위치 소자(224b)로 가변 소자부(234)를 구성하면 튜너 회로(100)에 전송되는 사용자의 선국 채널에 따라 생성된 신호인 제어 신호에 따라 스위치 소자(224b)를 온-오프하여 가변 소자부(234)의 커패시턴스를 조절하는 것이 가능하다. 따라서, 주파수를 변경하면서 넓은 범위에서 트래킹을 수행할 수 있다.
이때, 상기 도 4에서는 소정의 커패시턴스 성분을 갖는 복수 개의 커패시터(224a)를 병렬로 연결한 후 각각의 커패시터(224a) 양단에 스위치 소자(224b)를 각각 연결한 구성의 가변 소자부(224)를 도시하였으나, 이는 실시 예의 하나일 뿐 본 발명의 트래킹 필터(220)에서의 가변 소자부(224)는 가변 용량 다이오드(Varactor diode) 또는 접합 커패시터(Junction capacitor)로 구성하여 상기 제 어신호에 따라 커패시턴스 성분을 조절하여 주파수를 변경하면서 넓은 범위에서 트래킹을 수행하는 것이 또한 가능하다.
도 5는 도 2에 도시된 차분 변환부의 상세 회로도이다. 도 5를 참조하면, 차분 변환부(210)는 입력부(212), 바이어스부(214), 및 변압부(216)를 포함한다. 안테나로부터 단일 선로로 입력된 RF 신호가 바이어스부(214)의 전압 인가에 의해 입력부(212)를 통하여 입력된다. 바이어스부(214)에 인가되는 바이어스 전압(bias)는 전압 발생기(도시되지 않음)로부터 생성될 수 있다. 바이어스부(214)로부터의 출력은 변압부(216)를 거쳐 두개의 신호로 차분 변환되어 출력된다.
도 6은 본 발명의 실시 예에 따른 튜너 회로의 테스트 결과에 대한 참고도이다. 도 6을 참조하면, 튜너 회로(100)는 디지털 방송 신호의 주파수 대역인 224MHZ, 605MHZ, 883MHZ에서 협대역 특성을 나타내며 SNR 또한 고르게 측정된다.
본 발명의 실시 예에 따른 시그마 델타 아날로그 디지털 변환기가 설명된다. 도 7 은 본 발명의 실시 예에 따른 시그마 델타 아날로그 디지털 변환기를 설명하기 위한 블로도이다. 도 7에 보여진 본 발명의 일 실시 예에 따른 시그마 델타 아날로그 디지털 변환기는 도 1의 디지털 방송용 튜너 회로에 적용될 수 있다. 예를 들어 도 1의 아날로그 디지털 변환기(300)는 이하에서 설명될 도 7의 시그마 델타 아날로그 디지털 변환기일 수 있다.
도 7을 참조하면, 시그마 델타 아날로그 디지털 변환기(300)는 제1 신호 처리기(310), 시간 연속 필터(320), 아날로그 디지털 변환기(330), 디지털 아날로그 변환가(340) 및 제2 신호(S2) 처리기(350)를 포함할 수 있다.
시그마 델타 아날로그 디지털 변환기(300)는 제2 신호(S2)를 입력받아, 이산 신호(DS)를 출력할 수 있다. 제1 신호 처리기(310)는 증폭기를 포함할 수 있다. 제1 신호 처리기(310)의 증폭기의 이득(gain)은 조절될 수 있다. 제1 신호 처리기(310)는 제2 신호(S2)를 입력받고, 이를 증폭시킬 수 있다. 디지털 아날로그 변환기(340)는 이산 신호(DS)를 아날로그 신호(AS)로 변환할 수 있다. 아날로그 신호(AS)는 제2 신호 처리기(350)로 입력될 수 있다. 제2 신호 처리기(350)는 증폭기를 포함할 수 있다. 제2 신호 처리기(350)의 증폭기의 이득은 조절될 수 있다. 제2 신호 처리기(350)는 증폭된 아날로그 신호(A_AS)를 제1 신호 처리기(310)로 출력할 수 있다. 제1 신호 처리기(310) 및 제2 신호 처리기(350)의 증폭률은 제1 신호 처리기(310) 및 제2 신호 처리기(350)로 각각 입력되는 신호의 크기에 따라서 조절될 수 있다.
제1 신호 처리기(310)는 증폭된 아날로그 신호(A_AS)와 증폭된 제2 신호(S2)를 합하여 제3 신호(S3)를 출력할 수 있다. 제3 신호(320)는 시간 연속 필터(320)로 입력될 수 있다. 시간 연속 필터(320)는 대역 통과 필터일 수 있다. 상기 대역 통과 필터는 제3 신호(320) 중 소정의 주파수 대역을 갖는 제4 신호(S4)를 선택하여, 이를 출력할 수 있다. 상기 대역 통과 필터는 중심 주파수(center frequency)를 가질 수 있고, 상기 대역 통과 필터의 중심 주파수를 조절하여, 제4 신호(S4)의 상기 소정의 주파수 대역이 선택될 수 있다. 아날로그 디지털 변환기(330)은 제4 신호(S4)를 입력받아 이산 신호(DS)로 변환할 수 있다. 이산 신호(DS)는 도 1 을 참조하여 설명된 디지털 신호 처리기(400)로 입력될 수 있고, 디지털 아날로그 변 환기(340)으로 입력될 수 있다.
본 발명의 실시 예에 따른 시그마 델타 아날로그 디지털 변환기(300)의 시간 연속 필터(320)이 설명된다. 본 발명의 실시 예에 따른 시간 연속 필터(320)는 도 2 를 참조하여 설명된, 트래킹 필터(200)와 동일한 구성을 가질 수 있다. 시간 연속 필터(320)는 대역 통과 필터 일 수 있다. 시간 연속 필터(320)는, 주파수 선택도(Quality factor)를 높이기 위해, 부성 저항을 포함할 수 있다. 상기 부성 저항은 도 3a 내지 도 3c 를 참조하여 설명된 구성을 가질 수 있다. 이와는 달리, 상기 부성 저항은 생략될 수 있다.
시간 연속 필터(320)의 중심 주파수는, 시간 연속 필터(320) 내에 포함된가변 소자부에 의해 조절될 수 있다. 예를 들어, 도 4 를 참조하여 설명된 것과 같이, 가변 소자부의 커패시턴스 값에 의해 조절될 수 있다. 시간 연속 필터(320)의 중심 주파수를 조절하여, 제4 신호(S4)의 주파수 대역이 결정될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 튜너 회로(100)가 TV 에 사용되어지는 경우, 시간 연속 필터(320)의 중심 주파수를 조절하여, 제4 신호(S4)의 주파수 대역이 결정되고, 이에 따라, TV의 채널이 선택될 수 있다.
도 7의 아날로그 디지털 변환기를 포함하는 도 1의 튜터 회로에서, 트래킹 펄터 대신에 광대역폭 증폭기가 사용될 수도 있다.
본 발명의 실시 예에 따른 디지털 신호 처리기(400)가 설명된다. 도 8 은 본 발명의 실시 예에 따른 디지털 신호 처리기를 설명하기 위한 도면이다. 도 8에 보여진 본 발명의 일 실시 예에 따른 디지털 신호 처리기(400)는 도 1의 디지털 방송 용 튜너 회로에 적용될 수 있다
도 8 을 참조하면, 디지털 신호 처리기(400)는 디지털 믹서(410) 및 디지털 필터(420)를 포함할 수 있다. 디지털 믹서(410)는, 시그마 델타 아날로그 디지털 변환기(300)에서 출력되는 이산 신호(DS)의 주파수를 감소 변환(down conversion)할 수 있다. 일반적으로, 디지털 신호 처리기는 아날로그 디지털 변환기와 동일한 동작을 요하므로, 고속 동작하는 디지털 신호 처리기 내의 디지털 회로들은 고속으로 동작해야 하고, 이는 디지털 신호 처리기 설계의 부담이 될 수 있다. 다만, 본 발명의 실시 예에 따른 디지털 신호 처리기(400)는 디지털 믹서(410)를 포함하고 있어, 디지털 신호 처리기(400)는 이산 신호(DS)보다 낮은 주파수를 가지고 동작할 수 있다. 이로 인해, 본 발명에 따른 튜너회로는 다양한 형태로 표준에 맞추어 구현될 수 있다.
감소 변환(down conversion)된 이산 신호(DS)는 디지털 필터(420)로 입력될 수 있다. 디지털 필터(420)는 감소 변환(down conversion)된 이산 신호(DS)를 처리할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 튜너 회로(100)가 TV 수신용 튜너 회로인 경우, 디지털 필터(420)는 감소 변환(down conversion)된 이산 신호(DS)를, 디스플레이에 출력하기 위한 신호로 처리할 수 있다.
일반적으로 안테나로부터 수신된 RF 신호는 저잡음 증폭기(Low Noise Amplifier:LNA)에 시그마 델타 아날로그 디지털 변환기(Analog to Digital Converter)를 붙인 구조에 의해 이산 신호로 변환된다. 그러나 이 경우 시그마 델타 아날로그 디지털 변환기는 다이내믹 레인지(Dynamic Range)가 매우 높아야 하 며, 저잡음 증폭기에 튜너블 대역 통과 필터(Tunable Band pass Filter)를 다는 경우에도 특정 대역에 대한 선택만 가능할뿐 선택된 대역 내부의 신호를 이산 신호로 변환하기 위하여 시그마 델타 아날로그 디지털 변환기의 다이내믹 레인지가 매우 높아야 한다. 시그마 델타 아날로그 디지털 변환기는 다이내믹 레인지가 높은 경우에는 매우 설계가 어렵다.
본 발명의 튜너 회로(100)는 시그마 델타 아날로그 디지털 변환기(300) 전단에 저잡음 증폭기 대신 안테나(A)로부터 입력받는 RF 신호를 증폭하고 상기 증폭된 RF 신호 중 소정 주파수 대역을 갖는 RF 신호를 출력하는 트래킹 필터(200)를 연결하여 튜너 회로(100)에서 수신하고자 하는 채널에 인접한 신호들을 적절히 자른 후 시그마 델타 아날로그 디지털 변환기(300)로 전송한다. 따라서, 시그마 델타 아날로그 디지털 변환기(300)의 다이내믹 레인지 범위를 줄일 수 있어 구현이 용이하며 소비 전력을 줄일 수 있으며, 본 발명의 튜너 회로(100)는 칩의 형태로 구성되어 SDR(Soft Defined Radio)용 소자로서 활용하는 것이 가능하다.
또한, 본 발명에 따른 트래킹 필터(200) 및 시그마 델타 아날로그 디지털 변환기(300)의 시간 연속(time-continous) 필터(320)은 부성 저항을 포함할 수 있다. 상기 가변 부성 저항에 의해 불필요한 저항 성분이 제거될 수 있다. 따라서, 본 바렴의 실시 예에 따른 트래킹 필터(200) 및 시그마 델타 아날로그 디지털 변환기(300)를 구성하는 공진 회로의 선택도(quality factor)가 향상될 수 있다. 또한, 본 발명에 따른 트래킹 필터(200) 및 시그마 델타 아날로그 디지털 변환기(300)에 포함되는 부성 저항은 선택되어지는 신호가 갖는 주파수 대역에 따라 조절될 수 있 어, 본 발명에 따른 튜너 회로(100)가 TV 에 사용되어지는 경우, TV 채널의 선택도가 향상될 수 있다.
또한, 본 발명의 실시 예에 따른 튜너 회로(100)는, 트래킹 필터(200)에서 선택된 신호의 주파수 대역을 1차적으로 필터링하고, 시그마 델타 아날로그 디지털 변환기(300)의 시간 연속(time-continous) 필터(320)에서 선택된 신호의 주파수 대역을 2차적으로 다시 필터링 할 수 있어, 선택된 신호의 주파수 선택도를 향상시킬 수 있다.
도 1 은 본 발명의 실시 예에 따른 튜너 회로를 설명하기 위한 도면이다.
도 2 는 본 발명의 실시 예에 따른 트래킹 필터를 설명하기 위한 도면이다.
도 3은 본 발명에 따른 가변 부성 저항의 실시 예들을 보여주는 도면이다.
도 4는 도 2에 도시된 가변 소자부의 상세 회로도이다.
도 5는 도 2에 도시된 차분 변환부의 상세 회로도이다.
도 6은 본 발명의 실시 예에 따른 디지털 방송 수신용 튜너 회로의 테스트 결과에 대한 참고도이다.
도 7 은 본 발명의 실시 예에 따른 시그마 델타 아날로그 디지털 변환기를 설명하기 위한 도면이다.
도 8 은 본 발명의 실시 예에 따른 디지털 신호 처리기를 설명하기 위한 도면이다.

Claims (32)

  1. 시간 연속(time-continous) 필터를 포함하고, 입력 신호를 이산 신호로 변환하는 시그마-델타(sigma-delta) 아날로그 디지털 변환기; 그리고,
    상기 이산 신호를 처리하는 디지털 신호 처리기를 포함하는 튜너 회로.
  2. 제1 항에 있어서, 입력 신호들 중 소정 주파수 대역을 갖는 신호를 선택하는 트래킹 필터(Tracking filter)를 더 포함하고, 상기 시그마-델타 아날로그 디지털 변환기는 상기 트래킹 필터의 출력 신호를 이산 신호로 변환하는 튜너 회로.
  3. 제2 항에 있어서,
    상기 시그마-델타(sigma-delta) 아날로그 디지털 변환기는,
    상기 트래킹 필터에 연결되어 상기 트래킹 필터의 출력 신호를 증폭하는 제1 신호 처리기;
    상기 제1 신호 처리기에 연결되어 상기 제1 신호 처리기의 출력 신호 중 소정 주파수 대역 신호를 선택하는 상기 신간 연속 필터;
    상기 시간 연속 필터에 연결되어 그 출력신호를 디지털 신호로 변환하는 아날로그 디지털 변환기;
    상기 아날로그 디지털 변환기의 출력 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기; 그리고,
    상기 디지털 아날로그 변환기의 출력을 증폭하여 상기 제1 신호 처리기에 전달하는 제2 신호 처리기를 포함하는 튜너 회로.
  4. 제2 항 또는 제3 항에 있어서,
    상기 트래킹 필터로 입력되는 신호는 48Mhz~860Mhz 사이의 주파수를 갖는 튜너 회로.
  5. 제3 항에 있어서,
    상기 튜너 회로는 텔레비전에 사용되고, 상기 대역 통과 필터의 중심 주파수의 조절에 따라 상기 텔레비전의 채널이 조절되는 튜너 회로.
  6. 제2 항 또는 제3 항에 있어서,
    상기 시간 연속(time-continous) 필터는 칩 상에 배치된 저항, 인덕터 및 커패시터로 구현되는 튜너 회로.
  7. 제6 항에 있어서,
    상기 시간 연속(time-continous) 필터는 대역 통과 필터이고, 상기 커패시터는 가변 커패시터이고,
    상기 대역 통과 필터의 중심 주파수는 상기 가변 커패시터에 의해 조절되는 튜너 회로.
  8. 제6 항에 있어서,
    상기 저항은 부성 저항을 포함하는 튜너 회로.
  9. 제6 항에 있어서,
    상기 저항은 가변 저항이고, 상기 인덕터는 가변 인덕터인 튜너 회로.
  10. 제6 항에 있어서,
    상기 디지털 신호 처리기는:
    상기 디지털 아날로그 변환기의 출력 신호를 감소 변환(down-conversion)하는 디지털 믹서; 및
    상기 디지털 믹서에 연결된 디지털 필터를 포함하는 튜너 회로.
  11. 칩 상에 배치된 저항, 커패시터 및 인덕터로 구현되는 대역 통과 필터를 포함하고, 입력된 신호를 변환하여 이산 신호를 출력하는 시그마-델타(sigma-delta) 아날로그 디지털 변환기; 및
    상기 이산 신호를 처리하는 디지털 신호 처리기를 포함하는 디지털 텔레비전용 튜너 회로.
  12. 제11 항에 있어서,
    입력 신호들 중 소정 주파수 대역을 갖는 신호를 선택하여 상기 시그마-델타 아날로그 디지털 변환기에 전달하는 트래킹 필터(Tracking filter)를 더 포함하는 디지털 텔레비전용 튜너 회로.
  13. 제11 항 또는 제12 항에 있어서,
    상기 시그마-델타 변조기의 입력단에 연결된 광대역폭 증폭기를 더 포함하는 디지털 텔레비전용 튜너 회로.
  14. 제11 항 또는 제12 항에 있어서,
    상기 커패시터는 가변 커패시터이고,
    상기 대역 통과 필터의 중심 주파수는 상기 가변 커패서터의 전기 용량의 변화에 의해 조절되는 디지털 텔레비전용 튜너 회로.
  15. 입력된 제 1 신호 중 소정 주파수 대역을 갖는 제 2 신호를 선택하는 트래킹 필터(Tracking filter);
    상기 트래킹 필터에 연결된 아날로그-디지털 변환기를 포함하는 튜너 회로.
  16. 제 15항에 있어서,
    상기 트래킹 필터는 부성 저항부를 포함하며, 상기 부성 저항부의 부성 저항은 상기 선택된 제 2 신호의 주파수에 따라 가변되는 튜너 회로.
  17. 제 16 항에 있어서,
    상기 부성 저항부는 서로 차동으로 동작하는 제 1 및 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트와 상기 제 2 트랜지스터의 소오스가 연결되고, 상기 제 2 트랜지스터의 게이트와 상기 제 1 트랜지스터의 소오스가 연결되고, 상기 제 1 및 제 2 트랜지스터의 드레인들은 가변 전류원에 연결되는 튜너 회로.
  18. 제 16 항에 있어서,
    상기 부성 저항부는 서로 차동으로 동작하는 제 1 및 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트와 상기 제 2 트랜지스터의 소오스가 연결되고, 상기 제 2 트랜지스터의 게이트와 상기 제 1 트랜지스터의 소오스가 연결되고, 상기 제 1 트랜지스터 및 제 2 트랜지스터의 드레인들 각각은 서로 다른 가변 전류원들에 연결되는 튜너 회로.
  19. 제 17 항 또는 제 18 항 중 어느 한 항에 있어서,
    상기 가변 전류원들이 각각 공급하는 전류들은 상기 선택된 제 2 신호의 주파수에 따라 가변되는 튜너 회로.
  20. 제 17 항 또는 제 18 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 FET 또는 BJT인 것을 특징으로 하는 튜너 회로.
  21. 제 18 항에 있어서,
    상기 제 1 트랜지스터 및 제 2 트랜지스터의 드레인들 사이에 가변 저항을 더 포함하는 튜너 회로.
  22. 제 21 항에 있어서,
    상기 가변 저항의 크기는 상기 선택된 제 2 신호의 주파수에 따라 가변되는 튜너 회로.
  23. 제 16 항에 있어서,
    상기 트래킹 필터는 상기 외부로부터 입력된 제 1 신호를 차분 변환(differential conversion)하는 차분 변환부;
    상기 차분 변환된 신호를 차동 증폭하는 차동 증폭부; 및
    상기 차동 증폭부의 출력단에 연결되어 상기 차동 증폭된 제 1 신호 중 소정 주파수 대역을 갖는 제 2 신호를 출력하는 공진 회로부를 더 포함하는 튜너 회로.
  24. 제 23 항에 있어서,
    상기 차동 증폭부는 MOSFET 또는 BJT를 포함하는 것을 특징으로 하는 튜너 회로.
  25. 제 23 항에 있어서,
    상기 공진 회로부는 제어 신호에 따라 커패시턴스 성분이 변화되는 가변 소자부를 더 포함하는 튜너 회로.
  26. 제 25 항에 있어서,
    상기 가변 소자부는 소정의 커패시턴스 성분을 갖는 복수 개의 커패시터가 병렬로 연결되고, 상기 각각의 커패시터 양단에 스위치 소자가 각각 연결된 튜너 회로.
  27. 제 25 항에 있어서,
    상기 가변 소자부는 가변 용량 다이오드(Varactor diode) 또는 접합 커패시터(Junction capacitor)인 것을 특징으로 하는 튜너 회로.
  28. 제 25 항에 있어서,
    상기 제어신호는 사용자 선국 채널에 따라 생성되는 신호인 것을 특징으로 하는 튜너 회로.
  29. 제 16 항에 있어서,
    상기 트래킹 필터는 서로 구분된 복수의 주파수 대역들을 포함하는 40MHz 내지 860Mhz의 주파수 대역 중 하나 또는 그 이상의 주파수 대역들을 수신할 수 있는 튜너 회로.
  30. 제 29 항에 있어서,
    상기 트래킹 필터는 Low VHF(48-108MHz), High VHF(174-245MHz), 그리고 UHF(470-860MHz)의 주파수 대역들 중 하나 또는 그 이상의 주파수 대역들을 수신할 수 있는 튜너 회로.
  31. 입력된 제 1 신호를 증폭하고, 상기 증폭된 신호 중 소정 주파수 대역을 갖는 제 2 신호를 선택하는 트래킹 필터;
    상기 선택된 제 2 신호를 이산 신호로 변환하는 시그마 델타 아날로그 디지털 변환기; 및
    상기 이산 신호를 처리하는 프로세서를 포함하고,
    상기 트래킹 필터는 부성 저항부를 포함하며, 상기 부성 저항부의 부성 저항은 상기 선택된 제 2 신호의 주파수에 따라 가변되는 디지털 텔레비전용 튜너 회로.
  32. 제 31 항에 있어서,
    상기 트래킹 필터 및 상기 시그마 델타 아날로그 디지털 변환기는 칩 형태로 구성되는 디지털 텔레비전용 튜너 회로.
KR1020090097657A 2009-10-14 2009-10-14 튜너 회로 Expired - Fee Related KR101133144B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090097657A KR101133144B1 (ko) 2009-10-14 2009-10-14 튜너 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090097657A KR101133144B1 (ko) 2009-10-14 2009-10-14 튜너 회로

Publications (2)

Publication Number Publication Date
KR20110040407A true KR20110040407A (ko) 2011-04-20
KR101133144B1 KR101133144B1 (ko) 2012-04-06

Family

ID=44046781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090097657A Expired - Fee Related KR101133144B1 (ko) 2009-10-14 2009-10-14 튜너 회로

Country Status (1)

Country Link
KR (1) KR101133144B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201602B1 (en) 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605836B2 (en) * 2005-03-11 2013-12-10 Qualcomm Incorporated Automatic gain control for a wireless receiver
US8902365B2 (en) * 2007-03-14 2014-12-02 Lance Greggain Interference avoidance in a television receiver

Also Published As

Publication number Publication date
KR101133144B1 (ko) 2012-04-06

Similar Documents

Publication Publication Date Title
US8706069B2 (en) Integrated receivers and integrated circuit having integrated inductors
US7680227B2 (en) Method and system for filter calibration using fractional-N frequency synthesized signals
US8081033B2 (en) Variable gain amplifier and high-frequency signal receiving apparatus comprising the same
US7127217B2 (en) On-chip calibration signal generation for tunable filters for RF communications and associated methods
US7924944B2 (en) Method and system for multi-band direct conversion complimentary metal-oxide-semiconductor (CMOS) mobile television tuner
US7667542B2 (en) Input stage for an amplifier
US8081941B2 (en) Method and system for RF front-end calibration scheme using fractional-N frequency synthesized signals and RSSI
KR101454487B1 (ko) 튜너
US7689187B2 (en) Dual input low noise amplifier for multi-band operation
US7170350B2 (en) Gain adjusting and circuit arrangement
US8463219B2 (en) Programmable baseband filters supporting auto-calibration for a mobile digital cellular television environment
JP2003198401A (ja) チューナ装置とその据付けボックス
US7969222B2 (en) Method and system for DC offset correction loop for a mobile digital cellular television environment
KR100982553B1 (ko) 디지털 방송 수신용 튜너 회로
KR101133144B1 (ko) 튜너 회로
US11716108B2 (en) Multi-band equalizers
Huang et al. A WiMAX receiver with variable bandwidth of 2.5-20 MHz and 93 dB dynamic gain range in 0.13-μm CMOS process
US8620251B2 (en) Electronic device with adjustable filter and associated methods
KR100991182B1 (ko) 디지털 방송 수신용 튜너 회로
US9094634B2 (en) Amplifier for television tuner chip and method therefor
US20040116087A1 (en) Radio frequency receiver architecture with on-chip tracking intermediate frequency filtering
Breems et al. A Full-Band Multi-Standard Global Analog & Digital Car Radio SoC with a Single Fixed-Frequency PLL
KR100853526B1 (ko) 저역 통과 필터에 의해 이득 제어가 이루어지는 무선수신기
KR100452822B1 (ko) 대역내 주파수 간섭을 개선한 디지털 오디오 방송 튜너

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20180329

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20180329

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301