KR20110035402A - Synthetic method of semiconductor nanostructures with nano scaled thickness - Google Patents

Synthetic method of semiconductor nanostructures with nano scaled thickness Download PDF

Info

Publication number
KR20110035402A
KR20110035402A KR1020090093100A KR20090093100A KR20110035402A KR 20110035402 A KR20110035402 A KR 20110035402A KR 1020090093100 A KR1020090093100 A KR 1020090093100A KR 20090093100 A KR20090093100 A KR 20090093100A KR 20110035402 A KR20110035402 A KR 20110035402A
Authority
KR
South Korea
Prior art keywords
thickness
semiconductor
nano
metal catalyst
semiconductor nanostructure
Prior art date
Application number
KR1020090093100A
Other languages
Korean (ko)
Other versions
KR101190192B1 (en
Inventor
최헌진
김명하
박태언
김일수
박용희
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020090093100A priority Critical patent/KR101190192B1/en
Publication of KR20110035402A publication Critical patent/KR20110035402A/en
Application granted granted Critical
Publication of KR101190192B1 publication Critical patent/KR101190192B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J21/00Catalysts comprising the elements, oxides, or hydroxides of magnesium, boron, aluminium, carbon, silicon, titanium, zirconium, or hafnium
    • B01J21/02Boron or aluminium; Oxides or hydroxides thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01JCHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J21/00Catalysts comprising the elements, oxides, or hydroxides of magnesium, boron, aluminium, carbon, silicon, titanium, zirconium, or hafnium
    • B01J21/06Silicon, titanium, zirconium or hafnium; Oxides or hydroxides thereof
    • B01J21/063Titanium; Oxides or hydroxides thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes

Abstract

PURPOSE: A method for synthesizing a semiconductor nanostructure with nano-scale widths or thicknesses is provided to synthesize nano-flakes without a catalyst or synthesize nano-wire with a specific metal catalyst by maintaining high hydrogen atmosphere. CONSTITUTION: A metal catalyst is deposited on a substrate. The metal catalyst is selected from Al, Ti, or transition metal oxides. A vapor phase or solid phase precursor forming a semiconductor nano-structure is supplied to a chamber with 800 to 1100 degrees Celsius of temperature. The semiconductor nano-structure is synthesized on the substrate using the chemical activity and the precursor. The flow rate of hydrogen atmosphere is between 2000 and 6000sccm.

Description

나노 단위의 굵기 또는 두께를 갖는 반도체 나노구조체 합성방법{Synthetic method of semiconductor nanostructures with nano scaled thickness}Synthetic method of semiconductor nanostructures with nano scaled thickness

본 발명은 나노 단위의 굵기 또는 두께를 갖는 반도체 나노구조체 합성방법에 관한 것으로, 특히 매우 높은 수소 유량의 분위기에서 1차원 나노구조체인 나노선이나 2차원 나노구조체인 나노 플레이크를 합성함으로써 종래의 나노구조체에 비하여 반도체의 보어 엑시톤 반경과 유사하거나 보다 작은 굵기를 가지며, 이로 인한 양자제한 효과에 의해 종래의 나노구조체와는 전혀 다른 특성을 나타내는 나노 단위의 굵기 또는 두께를 갖는 반도체 나노구조체 합성방법에 관한 것이다.The present invention relates to a method for synthesizing semiconductor nanostructures having a thickness or thickness in nano units. In particular, conventional nanostructures are synthesized by synthesizing one-dimensional nanostructures nanowires or two-dimensional nanostructures in an atmosphere of very high hydrogen flow rate. Compared to the bore exciton radius of the semiconductor compared to or smaller than the semiconductor nanostructures having a thickness or thickness of the nano unit exhibits a completely different characteristics from the conventional nanostructures due to the quantum limitation effect .

또한, 상술한 매우 높은 수소 유량의 분위기에서 보어 엑시톤 반경보다 작은 1nm 이하부터 수 nm 정도의 매우 얇은 두께를 가지며, 이로 인한 양자 제한 효과로 인해 종래의 반도체 나노구조체와는 전혀 다른 특성을 나타내는 반도체 나노 플레이크(flakes)를 합성하는 방법에 관한 것이다.In addition, in the above-described atmosphere of very high hydrogen flow rate, the semiconductor nanoparticles have a very thin thickness of 1 nm or less to several nm smaller than the bore exciton radius, and due to the quantum limiting effect, semiconductor nanostructures exhibiting completely different characteristics from the conventional semiconductor nanostructures. It relates to a method of synthesizing flakes.

최근 반도체 0차원(양자점), 1차원 나노소재(나노선, 나노튜브) 및 2차원 나노소재(나노리본)가 양자제한 효과 및 단결정성 등으로 인해 우수한 물리적 특성을 보이면서 다양한 차세대 소자 및 제품 개발의 새로운 가능성을 열고 있다. Recently, semiconductor 0D (quantum dots), 1D nanomaterials (nanowires, nanotubes) and 2D nanomaterials (nanoribbons) exhibit excellent physical properties due to quantum limitation effects and single crystallinity. It is opening up new possibilities.

나노선은 머리카락 모양의 나노 물질로 굵기는 5 ~ 100 nm, 길이는 수 ㎛로서 큰 장경비를 갖는 것이 특징이다. Nanowires are hair-shaped nanomaterials with a thickness of 5 to 100 nm and a length of several μm, which have a large long ratio.

이러한 1차원 나노소재인 나노선은 기존의 반도체 소자와는 특성이 매우 달라 그 기능면에서도 차별화될 수 있으며, 이러한 기능에 기초하여 그 새로운 응용분야의 모색과 기존 응용분야의 보완에 크게 기여할 것으로 기대된다.The nanowires, which are one-dimensional nanomaterials, are very different from the conventional semiconductor devices and can be differentiated in terms of their functions. Based on these functions, the nanowires are expected to contribute greatly to the search for new applications and supplementation of existing applications. do.

특히, 나노선은 양자제한 효과에 의한 새로운 물리적, 화학적 성질과 우수한 전기적, 광학적, 자기적 특성을 갖기 때문에 보텀업(bottom-up) 방식의 반도체 나노소자 구현에 있어 가장 유망한 소재로 널리 인정되고 있다. 또한 결함이 없는 완벽한 단결정성, 기판에 영향을 받지 않은 프리 스탠딩(free standing) 특성으로 인해 고품위 소자 개발에 이상적이다. In particular, nanowires are widely regarded as the most promising materials for implementing bottom-up semiconductor nanodevices because they have new physical and chemical properties due to quantum limitation effects and excellent electrical, optical and magnetic properties. . It is also ideal for high quality device development due to its flawless single crystal, free standing substrate-independent free standing characteristics.

그러나 나노선이 위와 같이 뛰어난 특성을 지니고 있어 매우 각광받는 소재임에도 불구하고, 이러한 나노선을 합성하는 기술은 매우 복잡하고, 또한 양자제한 효과에 의해 새로운 물리적 특성을 발휘할 수 있을 정도의 작은 크기의 나노선 제작에 어려움이 있어 합성면에서나 활용의 면에서도 큰 제약을 가져오는 문제점이 있었다. However, despite the fact that nanowires have such outstanding characteristics, they are very popular materials, and the technology for synthesizing these nanowires is very complex and small enough to exhibit new physical properties due to quantum limitation effects. Difficulty in the production of the route has a problem that brings great restrictions in terms of synthesis and utilization.

대표적으로 실리콘 나노선은 금 (Au)을 촉매로 이용하여 VLS (vapor-liquid-solid) 방법으로 성장시키며, 이 방법에서는 금 촉매의 크기를 조절할 경우 나노선의 직경을 조절할 수 있다. 그러나 깁스-톰슨 효과 (Gibbon-Thompson effect)에 의해 약 20 nm 이하의 굵기(직경)을 갖는 나노선을 합성하기 어렵다. 반면 이런 정도의 굵기(직경)에서 나노선의 특성은 일반적인 벌크 실리콘에 비해 큰 변화가 없고, 따라서 새로운 특성을 구현하기 어렵기 때문에 나노구조체의 새로운 분야의 폭넓은 응용을 위해 기술적으로 충분한 방법이라고 보기 어렵다. Representatively, silicon nanowires are grown by vapor-liquid-solid (VLS) method using gold (Au) as a catalyst. In this method, the diameter of the nanowires can be controlled by adjusting the size of the gold catalyst. However, it is difficult to synthesize nanowires having a thickness (diameter) of about 20 nm or less by the Gibbon-Thompson effect. On the other hand, at this level of thickness, the properties of nanowires do not change much compared to ordinary bulk silicon, and therefore, it is difficult to realize new properties, so it is difficult to see them as technically sufficient for a wide range of applications in new fields of nanostructures. .

이와 같은 예에서 볼 수 있듯이, 1차원 구조의 나노물질인 나노선의 경우 물질의 화학적 조성, 직경, 길이 및 전자, 광학적 특성을 조절해서 다양한 종류의 나노선을 합성할 수 있어야만 이들을 폭넓은 분야에 응용할 수 있을 것임에도 불구하고 이러한 요구조건을 만족시키기 위해서는 1차원의 나노선을 예측가능하고 용이하게 합성하는 방법이 그 무엇보다도 요구된다고 할 것이다.As can be seen in this example, the nanowires, which are nanomaterials of one-dimensional structure, must be able to synthesize various types of nanowires by controlling the chemical composition, diameter, length, electrons, and optical properties of the materials. In spite of this possibility, the method of synthesizing one-dimensional nanowires predictably and easily is required above all to satisfy these requirements.

또한 기존의 반도체 나노 구조체에서 해결하기 어려웠던 난제는 2차원 나노 구조체를 합성하는 것으로 문제의 해결과 폭넓은 응용이 기대됨에도 불구하고, 이를 합성하는 방법이 보고되지 않았다. In addition, the difficulty that has been difficult to solve in the conventional semiconductor nanostructures is to synthesize a two-dimensional nanostructures, although the solution to the problem and the broad application is expected, a method of synthesizing it has not been reported.

따라서 반도체가 양자효과와 같은 새로운 특성을 가질 수 있는 나노 크기의 1차원 또는 2차원 나노구조체를 합성할 수 있는 용이한 방법의 개발이 요구되고 있다. Therefore, there is a need for the development of an easy method for synthesizing nanoscale one-dimensional or two-dimensional nanostructures in which semiconductors can have new properties such as quantum effects.

따라서, 본 발명의 목적은 종래의 반도체 나노구조체에 비해 매우 작은 굵기 또는 두께를 가지면서 이로 인해 종래의 나노구조체와 다른 특성을 나타내는 양자효과를 갖는 반도체 1차원 또는 2차원 나노구조체를 합성하는 것이다.Accordingly, an object of the present invention is to synthesize a semiconductor one-dimensional or two-dimensional nanostructure having a very small thickness or thickness compared to the conventional semiconductor nanostructure and thereby has a quantum effect exhibiting different characteristics from the conventional nanostructure.

1차원 나노구조체인 나노선의 경우 상기 목적을 달성하기 위해 굵기가 양자제한 효과를 일으킬 수 있는 반도체의 보어 엑시톤 반경 (Bohr exciton radius, 5 nm)과 유사하거나, 보다 작은 수 나노미터 이하의 나노선을 합성하여야 하며, 이때 굵기 방향으로의 양자제한 효과 때문에 새로운 물리적 특성을 구현할 수 있고, 본 발명은 이와 같은 반도체 나노선 합성 방법을 제공하는 것이다. Nanowires, which are one-dimensional nanostructures, have nanowires that are similar to or smaller than the Bohr exciton radius (5 nm) of semiconductors whose thickness can cause a quantum limiting effect. In this case, new physical properties can be realized due to quantum limitation effects in the thickness direction, and the present invention provides a method for synthesizing semiconductor nanowires.

또한, 2차원 나노 구조체의 경우 두께 방향으로 수 나노미터 이하의 두께를 갖는 경우 역시 양자 제한 효과 때문에 새로운 물리적 특성을 기대할 수 있으며, 본 발명은 이와 같은 반도체 나노 2 차원 구조체의 합성 방법을 제공하는 것이다.In addition, in the case of two-dimensional nanostructures having a thickness of several nanometers or less in the thickness direction, new physical properties can be expected due to quantum limitation effects, and the present invention provides a method for synthesizing such semiconductor nano two-dimensional structures. .

본 발명은 전술한 바와 같은 본 발명의 목적을 달성하기 위하여, 기판에 금속촉매를 증착하는 단계; 반도체 나노구조체를 구성하는 전구체를 공급하는 단계; 및 상기 금속촉매의 화학 반응성 및 상기 전구체를 이용하여 상기 기판상에서 반도체 나노구조체를 합성하는 단계;를 포함하되, 상기 수소분위기는 그 유량이 2000 ~ 6000 sccm 인 나노 단위의 굵기를 갖는 반도체 나노 구조체 합성방법을 제공한다.The present invention comprises the steps of depositing a metal catalyst on a substrate in order to achieve the object of the present invention as described above; Supplying a precursor constituting the semiconductor nanostructure; And synthesizing the semiconductor nanostructure on the substrate using the chemical reactivity of the metal catalyst and the precursor, wherein the hydrogen atmosphere has a thickness of nano units having a flow rate of 2000 to 6000 sccm. Provide a method.

상기 반도체 나노구조체를 구성하는 전구체를 공급하는 단계는, 상기 챔버 에, Ar, H2 및 반도체 나노구조체를 구성하는 기상 또는 고상의 전구체를 공급하고, 상기 챔버의 온도는 800℃ ~ 1,100℃의 범위로 함으로써 이루어지도록 하는 것이 바람직하다. Supplying a precursor constituting the semiconductor nanostructure, the Ar, H 2 and the precursor of the gas phase or solid phase constituting the semiconductor nanostructure, the temperature of the chamber ranges from 800 ℃ to 1,100 ℃ It is preferable to make it by the following.

상기 금속촉매는, Al, Ti 및 전이금속산화물 중에서 선택되는 적어도 하나인 것이 바람직하다.The metal catalyst is preferably at least one selected from Al, Ti and transition metal oxides.

상기 금속촉매는 5 ~ 3,000Å의 두께로 증착되도록 하는 것이 바람직하다.The metal catalyst is preferably to be deposited to a thickness of 5 ~ 3,000Å.

상기 금속촉매를 증착하는 단계는, 분말 또는 액체 형태의 금속 화합물을 기화시켜 공급하는 단계인 것이 바람직하다.The depositing of the metal catalyst is preferably a step of vaporizing and supplying a metal compound in powder or liquid form.

상기 반도체 나노구조체를 구성하는 전구체를 공급하는 단계는,Supplying a precursor constituting the semiconductor nanostructure,

또한, 본 발명은 전술한 바와 같은 목적을 달성하기 위하여, 기판에 반도체 나노구조체를 구성하는 전구체를 공급하는 단계; 및 상기 금속촉매의 화학반응성 및 상기 전구체를 이용하여 상기 기판상에서 반도체 나노구조체를 합성하는 단계;를 포함하되, 상기 수소분위기는 그 유량이 2000 ~ 6000 sccm 이상인 나노 단위의 두께를 갖는 반도체 나노 구조체 합성방법을 제공한다.In addition, the present invention to supply the precursor constituting the semiconductor nanostructure to the substrate, in order to achieve the object as described above; And synthesizing a semiconductor nanostructure on the substrate using the chemical reactivity of the metal catalyst and the precursor, wherein the hydrogen atmosphere has a thickness of nano units having a flow rate of 2000 to 6000 sccm or more. Provide a method.

상기 챔버에, Ar, H2 및 반도체 나노구조체를 구성하는 기상 또는 고상의 전구체를 공급하고, 상기 챔버의 온도는 800℃ ~ 1,100℃의 범위로 함으로써 이루어지도록 하는 것이 바람직하다.It is preferable that to occur by setting to the chamber, Ar, H 2, and the range of temperature of the gas phase or the chamber supplying a precursor of the solid phase, and to configure the semiconductor nano-structures 800 ℃ ~ 1,100 ℃.

또한, 본 발명은 전술한 바와 같은 목적을 달성하기 위하여 위 합성방법에 의하여 제조되어 2 ~ 10nm의 굵기범위를 갖는 나노 단위의 굵기를 갖는 반도체 나 노 구조체를 제공한다.In addition, the present invention provides a semiconductor nanostructure having a thickness of the nano-unit manufactured by the above synthesis method in order to achieve the object as described above having a thickness range of 2 ~ 10nm.

또한, 본 발명은 전술한 바와 같은 목적을 달성하기 위하여 위 합성방법에 의하여 제조되어 0.5 ~ 3nm의 두께범위를 갖는 나노 단위의 두께를 갖는 반도체 나노 구조체를 제공한다.In addition, the present invention provides a semiconductor nanostructure having a thickness of the nano unit manufactured by the above synthesis method in order to achieve the object as described above having a thickness range of 0.5 ~ 3nm.

이상과 같은 본 발명에 의하면, 종래의 나노선에 비해 매우 작은 굵기를 가지며 이로 인해 종래의 나노선과는 다른 특성을 보이도록 하는 반도체 나노선을 합성하되, 종래 보다 매우 간단하고 용이한 방법에 의하여 합성하도록 하는 효과가 있다. According to the present invention as described above, the semiconductor nanowires having a very small thickness compared to the conventional nanowires and thus show different characteristics from the conventional nanowires, but synthesized by a very simple and easy method than conventional It has the effect of making it work.

또한, 종래의 반도체 나노구조체에 비해 두께가 매우 얇기 때문에 종래의 반도체 나노구조체와는 다른 새로운 특성을 가지는 반도체 나노 플레이크를 합성하도록 하는 효과가 있다.In addition, since the thickness is very thin compared to the conventional semiconductor nanostructures, there is an effect of synthesizing the semiconductor nanoflakes having new characteristics different from the conventional semiconductor nanostructures.

이하에서는 본 발명의 바람직한 실시례를 첨부된 도면 등을 통하여 보다 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 의한 1차원 반도체 나노선 및 2차원 반도체 나노 플레이크(flake)의 합성 방법에 대한 모식도이다. 여기서는 반도체 재료로서 특히 Si(규소)를 선택하였으나, 규소 이외의 재료에 관해서도 적용 가능한 것으로 해석되어야 마땅하다.1 is a schematic diagram of a method for synthesizing a one-dimensional semiconductor nanowire and a two-dimensional semiconductor nanoflake (flake) according to an embodiment of the present invention. Although Si (silicon) was specifically selected as a semiconductor material here, it should be interpreted that it is applicable also to materials other than silicon.

먼저, 챔버 내부는 2,000 sccm 이상의 높은 유량으로 유지되는 수소분위기를 형성하고, 가열된 기판(1) 또는 상기 기판(1)을 가열함과 동시에 분말 또는 액체 형태의 금속 화합물을 기화시켜 공급하는 방법 등에 의하여 상기 기판(1)상에 5∼3,000Å의 두께로 금속촉매를 증착한다. 이 때, 금속촉매로는 Al(알루미늄), Ti(티타늄), 전이금속 등을 사용할 수 있으며, 이러한 금속들의 의의는 후술하도록 한다. First, a method of forming a hydrogen atmosphere maintained at a high flow rate of 2,000 sccm or more inside the chamber, heating the heated substrate 1 or the substrate 1 and vaporizing and supplying a metal compound in powder or liquid form As a result, a metal catalyst is deposited on the substrate 1 to a thickness of 5 to 3,000 GPa. In this case, Al (aluminum), Ti (titanium), a transition metal, etc. may be used as the metal catalyst, and the meaning of these metals will be described later.

금속촉매의 상기와 같은 두께범위는 화학적 촉매 특성을 나타내기 충분한 두께 범위이며, 이보다 얇거나 두꺼울 경우 나노구조체의 굵기를 제어할 수 없고, 따라서 본 발명이 의도하는 범위의 디멘젼과 물성을 갖는 나노구조체를 제조할 수 없으므로, 위 금속촉매의 두께범위는 그 상한과 하한에서 각각 임계적 의의를 갖는다. Such a thickness range of the metal catalyst is a thickness range sufficient to exhibit chemical catalytic properties, and if it is thinner or thicker than this, the thickness of the nanostructure cannot be controlled, and thus the nanostructure having the dimensions and physical properties within the intended scope of the present invention. Since it can not be prepared, the thickness range of the above metal catalyst has a critical significance in the upper limit and the lower limit, respectively.

이후, 높은 수소유량의 동력학 기구(dynamic kinetics)에 의한 반응물 분산효과(reactants and by-products dispersion effects by flow dynamics)와 금속촉매의 화학반응성(chemical activity)의 성질을 이용하여 해당 반도체 전구체에 대응되는 성분으로 구성되는 반도체 나노선(나노구조체)을 합성하는데, 바람직하게는 화학 기상 증착법(chemical vapor deposition)을 이용하도록 한다.Subsequently, reactants and by-products dispersion effects by flow dynamics due to high hydrogen flow dynamic kinetics and the chemical activity of the metal catalyst are used to correspond to the semiconductor precursor. To synthesize a semiconductor nanowire (nanostructure) composed of the components, preferably chemical vapor deposition (chemical vapor deposition) is to be used.

반응시간은 일정하지는 않으나, 대체로 수분 ~ 수시간 소요되며, 이는 금속촉매의 성질, 성장되는 나노선(나노구조체)의 종류, 성장 길이 등에 따라 다를 수 있으나, 대체로 위와 같은 범위의 반응시간이면 재현성(reproducibility)은 유지되는 것으로 나타났다.Although the reaction time is not constant, it generally takes a few minutes to several hours, which may vary depending on the nature of the metal catalyst, the type of nanowire (nanostructure) to be grown, the growth length, and the like. reproducibility has been shown to be maintained.

즉, 본 발명의 주된 특징은 반도체 전구체 특히 Si 전구체를 기판상에 공급 하여 금속촉매의 화학 반응 성질을 극대화하여 반응을 활성화함으로써 수 나노 이하의 굵기를 갖는 반도체 나노선(나노구조체)을 합성하되, 이 때, 이를 위한 가장 바람직한 방법으로서 수소를 2000 sccm 이상의 높은 유량으로 유지하는 것이며, 이와 같은 수소의 유량은 반도체 나노선의 굵기를 수 나노미터 단위로 유지하도록 하는 임계적 의의가 되는데, 그 이유는 높은 유량이 전구체를 기판에서 빠르게 분산 및 반응물의 제거를 가능케 하는 동력학을 제공하기 때문이다. 즉 높은 수소 유량에서는 나노선이 성장하기 위해 필요한 반응물이 급속으로 성장 위치에 도달되고, 반응후 그 결과물도 급속으로 제거되는 동력학적 반응기구 (dynamic kinetics) 조건이 성립되며, 이때 Al 이나 Ti 와 같은 금속 촉매는 기존의 정역학적 반응 기구 (static kinetics) 조건에서 작용하는 VLS 기구 (vapor-liquid-solid mechanism) 의 촉매 역할, 즉, 흡착-용해-과포화-석출의 물리적 촉매 (physical catalyst) 기능을 수행하는 것이 아니라 반응물을 촉매가 위치한 선택된 구역에서 분해하는 화학적 촉매 기능을 수행하면서 매우 작은 굵기의 나노선의 성장이 가능하도록 한다. That is, the main feature of the present invention is to synthesize a semiconductor nanowire (nanostructure) having a thickness of several nanometers or less by activating the reaction by maximizing the chemical reaction properties of the metal catalyst by supplying a semiconductor precursor, especially Si precursor on the substrate, At this time, the most preferable method for this is to maintain the hydrogen at a high flow rate of more than 2000 sccm, this flow rate of hydrogen is a critical significance to maintain the thickness of the semiconductor nanowire in a few nanometers, because the high This is because the flow rate provides kinetics that allow for rapid dispersion of the precursors from the substrate and removal of reactants. In other words, at high hydrogen flow rate, dynamic kinetics conditions are established in which the reactants required to grow the nanowires rapidly reach the growth position, and the resultant products are rapidly removed after the reaction, such as Al or Ti. Metal catalysts act as catalysts for the vapor-liquid-solid mechanism (VLS) mechanisms operating under existing static kinetics conditions, that is, they function as physical catalysts of adsorption-dissolution-supersaturation-precipitation. Rather, it allows the growth of very small nanowires while performing a chemical catalytic function that decomposes the reactants in the selected zone where the catalyst is located.

또한 상기 높은 수소 유량을 유지하는 조건에서, 2차원 나노구조체인 반도체 나노 플레이크를 합성할 수 있다. 즉 전술한 높은 수소 유량을 유지하면서 금속 촉매가 없을 경우 반응물 분산 동력학 효과하에서, 금속 촉매에 의해 나타나는 1차원적 성장이 나타나는 대신, 2차원적 성장이 우세하게 일어나면서 두께가 아주 얇은 반도체 플레이크를 합성할 수 있다. 따라서 이때의 높은 수소 유량은 전구체가 분해되어 2차원적으로 성장하면서 두께를 1nm 이하가 되도록 하는 임계적 의의가 된다 할 것이다. In addition, under the conditions of maintaining the high hydrogen flow rate, it is possible to synthesize a two-dimensional nanostructure semiconductor nanoflakes. That is, in the absence of a metal catalyst while maintaining the above-described high hydrogen flow rate, under the reactant dispersion kinetics, instead of the one-dimensional growth represented by the metal catalyst, two-dimensional growth predominantly synthesizes a very thin semiconductor flake. can do. Therefore, the high hydrogen flow rate at this time will be a critical meaning that the precursor is decomposed and grown two-dimensionally so that the thickness is less than 1nm.

이와 같은 2000 sccm 이하의 유량으로 수소분위기를 유지하는 경우, 일반적으로 굵기 또는 두께가 본 발명의 목적을 달성할 수 있는 정도보다 굵은 50nm 이상의 굵기 또는 10nm 이상의 두께가 형성되므로 바람직하지않다.In the case of maintaining the hydrogen atmosphere at a flow rate of 2000 sccm or less, it is not preferable because a thickness or a thickness of 50 nm or more or 10 nm or more is generally formed, which is thicker than the thickness or thickness to achieve the object of the present invention.

더 바람직하게는 2000 ~ 6000 sccm의 유량이 되도록 하는 것이 좋은데, 유량이 너무 크면 빠른 유속으로 인해 나노구조체의 형성에 어려움이 있으므로, 위와 같은 유량의 범위에서 그 임계적 의의가 있다.More preferably, the flow rate of 2000 to 6000 sccm is good, but if the flow rate is too large, since it is difficult to form the nanostructure due to the high flow rate, there is a critical significance in the above range of flow rate.

또한, 도 2는 본 발명의 일 실시예에 의해 합성된 반도체 나노선의 전자현미경 이미지에 의한 도면이다. 도시된 바와 같이, 매우 작은 직경을 갖는 반도체 나노선이 형성됨을 한눈에 알 수 있다. 또한, 본 발명의 일 실시예에 의해 합성된 나노선은 굵기(직경)가 대략 4.2nm로서 소기하는 굵기(직경)인 10nm 이하의 굵기(직경)를 갖도록 성공적으로 합성되었으며, 표면산화층을 포함하는 경우에도 불과 6.1 nm의 굵기(직경)를 갖는 것으로 측정되었다. 2 is an electron microscope image of a semiconductor nanowire synthesized according to an embodiment of the present invention. As shown, it can be seen at a glance that semiconductor nanowires with very small diameters are formed. In addition, the nanowires synthesized according to an embodiment of the present invention were successfully synthesized to have a thickness (diameter) of 10 nm or less, which is a thickness (diameter) of which the thickness (diameter) is expected as approximately 4.2 nm, and includes a surface oxide layer. Even the case was measured to have a thickness (diameter) of only 6.1 nm.

본 발명의 공정에 의하여 제조되는 의한 나노선은 2 ~ 10nm의 굵기범위를 가지며, 평균 3 ~ 7nm의 굵기범위를 갖는다. 이와 같은 굵기 범위는 후술하는 바와 같이 종래에 비하여 넓은 밴드갭 에너지를 구현할 수 있는 최선의 굵기범위가 된다.Nanowires produced by the process of the present invention has a thickness range of 2 ~ 10nm, has an average thickness range of 3 ~ 7nm. Such a thickness range is the best thickness range that can realize a wide bandgap energy as compared with the prior art as will be described later.

여기서 나노선의 길이는, 도시되지는 아니하였으나, 대체로 수백 nm에서 수십 ㎛ 범위로 측정된다. 이는 반응 시간 등에 의해 조절가능한 인자임은 전술한 바와 같다.The length of the nanowires here, although not shown, is generally measured in the range of several hundred nm to tens of micrometers. As described above, this is a factor that can be controlled by reaction time or the like.

또한, 도 3은 본 발명의 일 실시예에 의해 합성된 일정한 성장방향을 갖는 반도체 나노선을 전자현미경 이미지에 의해 나타낸 도면이다. 도시된 바와 같이, 본 발명에 의해 합성된 반도체 나노선은 결정성장방향이 [311]의 방향을 가지며, 표면에 대체로 밝은 색을 띠는 매우 얇은 산화층을 형성하고 있음을 알 수 있다.In addition, Figure 3 is a view showing a semiconductor nanowire having a constant growth direction synthesized by an embodiment of the present invention by an electron microscope image. As shown, it can be seen that the semiconductor nanowire synthesized by the present invention has a crystal growth direction of [311] and forms a very thin oxide layer having a generally bright color on the surface.

또한, 도 4는 본 발명의 일 실시예에 의해 합성된 반도체 나노선의 EDS data에 대한 도면이다. 도시된 바와 같이, 규소(Si)가 주된 성분으로 검출되고 있으며, 소량의 불소(F)와 산소(O)가 검출되고 있는 것으로 보아, 산화층의 존재를 알 수 있다.4 is a diagram of EDS data of a semiconductor nanowire synthesized according to an embodiment of the present invention. As shown in the figure, silicon (Si) is detected as a main component, and a small amount of fluorine (F) and oxygen (O) are detected, indicating the presence of an oxide layer.

이와 같은 나노선과 다른 형태의 나노구조체인 나노 플레이크가 별도로 합성되는데, 위 나노구조체는 얇은 막의 형태를 이루며, 그 구성은 단결정구조(singlecrystal structure)를 이룬다. 그 두께는 매우 얇아서 1 nm 이하부터 수 nm에 불과하며, 그 크기는 매우 다양하여 작은 것은 대략 1×1 ㎛ 이며, 큰 것은 수 ㎛2 이상인 것도 있다. The nanowires and nanoflakes, which are other types of nanostructures, are synthesized separately. The nanostructures form a thin film, and the composition forms a single crystal structure. The thickness is so thin that it is only 1 nm or less to a few nm, and the size varies so much that the small one is about 1x1 micrometer and the big one may be several micrometers 2 or more.

본 발명에 의한 나노 플레이크는 0.5 ~ 3nm의 두께범위를 가지며, 평균 1 ~ 2nm의 두께범위를 갖는다. 이와 같은 두께범위는 전술한 바와 같은 나노구조체의 밴드갭 에너지와 연관하여 그 임계적 의의를 갖는다.Nano flakes according to the invention has a thickness range of 0.5 ~ 3nm, has an average thickness of 1 ~ 2nm. This thickness range is of critical significance in relation to the bandgap energy of the nanostructures as described above.

도 5는 합성된 나노 플레이크 군집을 주사 전자 현미경으로 관찰한 것으로 수 마이크로미터 규모의 얇은 판모양을 이루고 있다는 것을 알 수 있다.5 is a scanning electron microscope of the synthesized nano flake clusters can be seen to form a thin plate on the scale of several micrometers.

도 6은 도 5의 합성된 나노 플레이크 군집의 구성체를 투과 전자 현미경으로 관찰한 것으로 두께는 1nm 이하이며, 단결정임을 알 수 있다. 삽입된 회절 패턴은 실리콘(Si) 단결정임을 확인하여 주고 있으며, 보통 실리콘(Si)에서 산화막이 생길 경우 관찰되는 비정질 산화층이 관찰되지 않는 것으로 보아 산화물 층이 거의 존재하지 않는다는 것을 알 수 있다.FIG. 6 illustrates the structure of the synthesized nanoflake cluster of FIG. 5 under a transmission electron microscope, and the thickness is 1 nm or less, and it can be seen that it is a single crystal. The inserted diffraction pattern confirms that it is a silicon (Si) single crystal, and since the amorphous oxide layer observed when an oxide film is formed in silicon (Si) is not observed, it can be seen that there is almost no oxide layer.

도 7은 합성된 나노선의 발광 (photoluminescence) 특성을 분석한 것으로, 일반적인 실리콘(Si) 물질과 다르게 밴드갭이 약 2.5 eV 에서 형성되는 것으로 보아 충분한 양자제한 효과가 나타났다는 것을 알 수 있다.FIG. 7 shows the photoluminescence characteristics of the synthesized nanowires. Unlike typical silicon (Si) materials, a band gap is formed at about 2.5 eV, indicating that a sufficient quantum limiting effect is obtained.

도 8은 합성된 나노플레이크의 발광 특성을 분석한 것으로, 본 발명에 의한 나노선과 마찬가지로 밴드갭이 3 eV 에 가까운 범위에서 형성된 것으로 보아 큰 양자 제한 효과가 있다는 것을 알 수 있다.8 is an analysis of the luminescence properties of the synthesized nanoflakes, it can be seen that the bandgap is formed in the range close to 3 eV as in the nanowire according to the present invention has a large quantum limiting effect.

보통 일반적으로 합성하는 50 nm 이상의 실리콘 나노선은 원래 벌크 재료가 갖는 밴드갭인 1.1 eV 의 값을 갖는다. 이에 비해 본 발명에서 합성하는 실리콘 나노선이나 나노 플레이크는 2 eV 에서 3 eV 에 이르는 넓은 밴드갭 에너지를 갖기 때문에 기존의 응용 외에 광역 밴드갭 에너지를 요구하는 반도체 소자 분야까지 적용할 수 있는 장점을 갖고 있다. 특히 나노 플레이크 같은 나노 규모의 2 차원 구조는 이제까지 보고된 사례가 없기 때문에 새로운 기하학적 모양과 함께 밴드갭 에너지의 조절이라는 특징으로 인해 실리콘 광소자나 2 차원 트랜지스터와 같은 새로운 응용 분야를 확장할 수 있을 것으로 기대된다.Usually, 50 nm or more silicon nanowires generally synthesized have a value of 1.1 eV, which is a band gap of the original bulk material. On the other hand, since the silicon nanowires or nanoflakes synthesized in the present invention have a wide bandgap energy ranging from 2 eV to 3 eV, they can be applied to the field of semiconductor devices requiring wide bandgap energy in addition to the existing applications. have. In particular, nanoscale two-dimensional structures such as nano flakes have not been reported so far, and the new geometrical shape and the control of bandgap energy are expected to expand new applications such as silicon optical devices and two-dimensional transistors. do.

<실시예1>Example 1

티타늄(Ti)이 500 nm 증착된 실리콘 기판을 반응기 내(로내)에 장착하고, 도 1에서 보는 바와 같은 반응기 내에 실리콘(Si) 소스로 SiCl4 가스와 수소를 4000 sccm 흘려주었다. 여기서 반응기 내의 온도를 1050℃ 로 유지하면서 30 분 반응시켰다. 이때 지름 5 nm 이하의 실리콘 나노선을 얻을 수 있었으며, 그 크기와 구조는 도 2, 3, 4 에 도시된 바와 같고, 광학적 특성은 도 7에서 도시된 바와 같으며, 도 7로부터 밴드갭은 2.5 eV 로 관측되었다. 여기서 반응기의 온도는 800 ~ 1100℃의 범위로 하여 반응을 시킬 수 있는데, 상기 챔버의 온도가 800℃ 보다 낮은 경우에는 나노구조체의 형성 자체가 불가능하며, 1100℃ 보다 높은 경우에는 나노구조체의 굵기가 큰 나노구조체가 얻어지므로 위와 같은 온도범위에 임계적 의의가 있다. 이는 나노 플레이크의 반응온도범위에도 그대로 적용될 수 있다.A silicon substrate deposited with 500 nm titanium (Ti) was mounted in a reactor (in a furnace), and 4000 sccm of SiCl 4 gas and hydrogen were flowed into a silicon (Si) source in the reactor as shown in FIG. 1. The reaction was carried out for 30 minutes while maintaining the temperature in the reactor at 1050 ° C. At this time, a silicon nanowire having a diameter of 5 nm or less was obtained, its size and structure are as shown in FIGS. 2, 3, and 4, and the optical characteristics are shown in FIG. 7, and the bandgap was 2.5 from FIG. 7. eV was observed. Wherein the temperature of the reactor can be reacted to the range of 800 ~ 1100 ℃, if the temperature of the chamber is lower than 800 ℃ it is impossible to form the nano structure itself, if the temperature of the nano structure is higher than 1100 ℃ Since large nanostructures are obtained, there is critical significance in the above temperature range. This may also be applied to the reaction temperature range of the nano flakes.

<실시예2>Example 2

알루미늄(Al)이 500 nm 증착된 실리콘 기판을 반응기 내(로내)에 장착하고, 도 1에서 보는 바와 같은 반응기 내에 실리콘 소스로 SiCl4 가스와 수소를 2000 sccm 흘려주었다. 여기서 반응기 내의 온도를 900℃ 로 유지하면서 30 분 반응시켰다. 이때 지름 5 nm 이하의 실리콘 나노선을 얻을 수 있었다. A silicon substrate on which 500 nm of aluminum (Al) was deposited was mounted in a reactor (in a furnace), and 2000 sccm of SiCl 4 gas and hydrogen were flowed into a silicon source into a reactor as shown in FIG. 1. The reaction was carried out for 30 minutes while maintaining the temperature in the reactor at 900 ° C. At this time, a silicon nanowire having a diameter of 5 nm or less was obtained.

<실시예3>Example 3

실리콘 기판을 반응기 내(로내)에 장착하고, 도 1에서 보는 바와 같은 반응기 내에 실리콘 소스로 SiCl4 가스와 수소를 4000 sccm 흘려주었다. 여기서 반응기 내의 온도를 1050℃ 로 유지하면서 30 분 반응시켰다. 이때 두께가 1 nm 이하인 실리콘 나노 플레이크를 얻을 수 있었으며, 그 크기와 구조는 도 5, 6 에 도시된 바 와 같고 광학적 특성은 도 8에서 도시된 바와 같으며, 도 8 로 부터 밴드갭은 3 eV 로 관측되었다.A silicon substrate was mounted in the reactor (in the furnace) and 4000 sccm of SiCl 4 gas and hydrogen were flowed into the silicon source into the reactor as shown in FIG. 1. The reaction was carried out for 30 minutes while maintaining the temperature in the reactor at 1050 ° C. At this time, silicon nano flakes having a thickness of 1 nm or less were obtained. The size and structure thereof are as shown in FIGS. 5 and 6, and the optical characteristics are shown in FIG. 8, and the band gap is 3 eV from FIG. Was observed.

이상과 같이, 본 발명을 바람직한 실시례를 들어 설명하였으나, 본 발명의 권리범위가 위와 같은 실시례에 의해 한정되는 것으로 해석되어서는 아니되며, 특허청구범위에 의해 해석되어야 함이 바람직하다.As described above, the present invention has been described with reference to preferred embodiments, but the scope of the present invention is not to be construed as being limited by the above embodiments, it is preferable that it should be interpreted by the claims.

도 1은 본 발명의 일 실시예에 의한 반도체 나노선 및 나노구조체 합성 방법에 대한 모식도이다.1 is a schematic diagram of a method for synthesizing semiconductor nanowires and nanostructures according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 의해 합성된 반도체 나노선의 고분해능 투과전자 현미경 이미지에 의해 나타낸 도면이다.2 is a high resolution transmission electron microscope image of a semiconductor nanowire synthesized according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 의해 합성된 일정한 성장방향을 갖는 반도체 나노선을 전자현미경 이미지에 의해 나타낸 도면이다.3 is a diagram showing a semiconductor nanowire having a constant growth direction synthesized according to an embodiment of the present invention by an electron microscope image.

도 4는 본 발명의 일 실시예에 의해 합성된 반도체 나노선의 EDS data에 대한 도면이다.4 is a diagram of EDS data of a semiconductor nanowire synthesized according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 의해 합성된 반도체 나노 플레이크의 전자현미경 이미지에 의해 나타낸 도면이다.FIG. 5 is an electron microscope image of a semiconductor nanoflake synthesized according to an embodiment of the present invention.

도 6은 도 5의 합성된 나노 플레이크 군집의 구성체를 투과 전자 현미경으로 관찰하여 나타낸 도면이다.FIG. 6 is a view showing the structure of the synthesized nano flakes cluster of FIG. 5 by observation with a transmission electron microscope.

도 7은 본 발명의 일 실시예에 의해 합성된 나노선의 발광 특성을 분석한 도면이다.7 is a diagram illustrating light emission characteristics of nanowires synthesized according to an embodiment of the present invention.

도 8은 본 발명의 일 실시예에 의해 합성된 나노플레이크의 발광 특성을 분석한 도면이다.8 is a view analyzing the light emission characteristics of the nano-flakes synthesized by one embodiment of the present invention.

Claims (9)

기판에 금속촉매를 증착하는 단계;Depositing a metal catalyst on the substrate; 반도체 나노구조체를 구성하는 전구체를 공급하는 단계; 및Supplying a precursor constituting the semiconductor nanostructure; And 상기 금속촉매의 화학반응성 및 상기 전구체를 이용하여 상기 기판상에서 반도체 나노구조체를 합성하는 단계;를 포함하되, Synthesizing a semiconductor nanostructure on the substrate using the chemical reactivity of the metal catalyst and the precursor; 상기 수소분위기는 그 유량이 2000 ~ 6000 sccm 이상인 것을 특징으로 하는 나노 단위의 굵기를 갖는 반도체 나노 구조체 합성방법.The hydrogen atmosphere is a semiconductor nanostructure synthesis method having a thickness of nano units, characterized in that the flow rate is 2000 ~ 6000 sccm or more. 제 1 항에 있어서,The method of claim 1, 상기 반도체 나노구조체를 구성하는 전구체를 공급하는 단계는,Supplying a precursor constituting the semiconductor nanostructure, 상기 챔버에, Ar, H2 및 반도체 나노구조체를 구성하는 기상 또는 고상의 전구체를 공급하고, 상기 챔버의 온도는 800℃ ~ 1,100℃의 범위로 함으로써 이루어지는 것을 특징으로 하는 나노 단위의 굵기를 갖는 반도체 나노 구조체 합성방법.A semiconductor having a thickness in nano units, wherein the chamber is supplied with a precursor of gaseous or solid phase constituting Ar, H 2 and a semiconductor nanostructure, and the temperature of the chamber is in the range of 800 ° C. to 1,100 ° C. Nano structure synthesis method. 제 1 항에 있어서,The method of claim 1, 상기 금속촉매는,The metal catalyst, Al, Ti 및 전이금속산화물 중에서 선택되는 적어도 하나인 것을 특징으로 하는 나노 단위의 굵기를 갖는 반도체 나노 구조체 합성방법.A method for synthesizing semiconductor nanostructures having a thickness of nano units, characterized in that at least one selected from Al, Ti and transition metal oxide. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 금속촉매는 5 ~ 3,000Å의 두께로 증착되는 것을 특징으로 하는 나노 단위의 굵기를 갖는 반도체 나노 구조체 합성방법.The metal catalyst is a method of synthesizing a semiconductor nanostructure having a thickness of nano units, characterized in that deposited to a thickness of 5 ~ 3,000Å. 제 1 항에 있어서,The method of claim 1, 상기 금속촉매를 증착하는 단계는, 분말 또는 액체 형태의 금속 화합물을 기화시켜 공급하는 단계인 것을 특징으로 하는 나노 단위의 굵기를 갖는 반도체 나노 구조체 합성방법.The depositing of the metal catalyst is a method of synthesizing a semiconductor nanostructure having a thickness of nano units, characterized in that the step of vaporizing and supplying a metal compound in powder or liquid form. 기판에 반도체 나노구조체를 구성하는 전구체를 공급하는 단계; 및Supplying a precursor constituting a semiconductor nanostructure to a substrate; And 상기 금속촉매의 화학반응성 및 상기 전구체를 이용하여 상기 기판상에서 반도체 나노구조체를 합성하는 단계;를 포함하되, Synthesizing a semiconductor nanostructure on the substrate using the chemical reactivity of the metal catalyst and the precursor; 상기 수소분위기는 그 유량이 2000 ~ 6000 sccm 이상인 것을 특징으로 하는 나노 단위의 두께를 갖는 반도체 나노 구조체 합성방법.The hydrogen atmosphere is a semiconductor nanostructure synthesis method having a thickness of nano units, characterized in that the flow rate is 2000 ~ 6000 sccm or more. 제 6 항에 있어서,The method of claim 6, 상기 반도체 나노구조체를 구성하는 전구체를 공급하는 단계는,Supplying a precursor constituting the semiconductor nanostructure, 상기 챔버에, Ar, H2 및 반도체 나노구조체를 구성하는 기상 또는 고상의 전 구체를 공급하고, 상기 챔버의 온도는 800℃ ~ 1,100℃의 범위로 함으로써 이루어지는 것을 특징으로 하는 나노 단위의 두께를 갖는 반도체 나노 구조체 합성방법.The chamber has a thickness of nano-units, characterized in that by supplying the gas phase or solid phase spheres constituting Ar, H 2 and the semiconductor nanostructure, the temperature of the chamber is in the range of 800 ℃ to 1,100 ℃ Method of synthesizing semiconductor nanostructures. 제 1 항 내지 제 5 항 중 어느 하나의 방법에 의하여 제조되어, 2 ~ 10nm의 굵기범위를 갖는 것을 특징으로 하는 나노 단위의 굵기를 갖는 반도체 나노 구조체.A semiconductor nanostructure having a thickness in nano units manufactured by any one of claims 1 to 5 and having a thickness range of 2 to 10 nm. 제 6 항 또는 제 7 항의 방법에 의하여 제조되어, 0.5 ~ 3nm의 두께범위를 갖는 것을 특징으로 하는 나노 단위의 두께를 갖는 반도체 나노 구조체.A semiconductor nanostructure having a thickness of nano units manufactured by the method of claim 6 or 7, having a thickness range of 0.5 to 3nm.
KR1020090093100A 2009-09-30 2009-09-30 Synthetic method of semiconductor nanostructures with nano scaled thickness KR101190192B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090093100A KR101190192B1 (en) 2009-09-30 2009-09-30 Synthetic method of semiconductor nanostructures with nano scaled thickness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090093100A KR101190192B1 (en) 2009-09-30 2009-09-30 Synthetic method of semiconductor nanostructures with nano scaled thickness

Publications (2)

Publication Number Publication Date
KR20110035402A true KR20110035402A (en) 2011-04-06
KR101190192B1 KR101190192B1 (en) 2012-10-12

Family

ID=44043763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093100A KR101190192B1 (en) 2009-09-30 2009-09-30 Synthetic method of semiconductor nanostructures with nano scaled thickness

Country Status (1)

Country Link
KR (1) KR101190192B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9506194B2 (en) 2012-09-04 2016-11-29 Ocv Intellectual Capital, Llc Dispersion of carbon enhanced reinforcement fibers in aqueous or non-aqueous media

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW593480B (en) * 2002-07-05 2004-06-21 Univ Nat Chunghsing Copolymer direct exfoliation and nano silicon flake derived therefrom and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9506194B2 (en) 2012-09-04 2016-11-29 Ocv Intellectual Capital, Llc Dispersion of carbon enhanced reinforcement fibers in aqueous or non-aqueous media

Also Published As

Publication number Publication date
KR101190192B1 (en) 2012-10-12

Similar Documents

Publication Publication Date Title
Kong et al. Catalytic growth of ZnO nanotubes
Paiano et al. Size and shape control of GaAs nanowires grown by metalorganic vapor phase epitaxy using tertiarybutylarsine
Lee et al. Semiconductor nanowires: synthesis, structure and properties
Aspoukeh et al. Synthesis, properties and uses of ZnO nanorods: a mini review
Cao et al. A facile room-temperature chemical reduction method to TiO 2@ CdS core/sheath heterostructure nanowires
Zhang et al. Synthesis of GeO2 nanorods by carbon nanotubes template
US20060093741A1 (en) Material with surface nanometer functional structure and method of manufacturing the same
US20110024697A1 (en) Methods of Producing Carbon Nanotubes and Applications of Same
Cha et al. Preparation and characterization of α-Fe2O3 nanorod-thin film by metal–organic chemical vapor deposition
Han et al. Controlled growth of gallium nitride single-crystal nanowires using a chemical vapor deposition method
US20040144970A1 (en) Nanowires
Khanlary et al. Growth temperature dependence of VLS-grown ultra-long ZnS nanowires prepared by CVD method
Zhang et al. Controlled growth of nanomaterials
Park et al. Catalyst-free metalorganic chemical-vapor deposition of ultrafine ZnO nanorods
Lv et al. Synthesis and characterization of ZnS nanowires by AOT micelle-template inducing reaction
Zhang et al. Synthesis and characterization of several one-dimensional nanomaterials
KR101190192B1 (en) Synthetic method of semiconductor nanostructures with nano scaled thickness
Wang et al. Synthesis of tapered CdS nanobelts and CdSe nanowires with good optical property by hydrogen-assisted thermal evaporation
Shen et al. Recent developments in single-crystal inorganic nanotubes synthesised from removable templates
Sangpour et al. ZnO nanowires from nanopillars: Influence of growth time
Saleem et al. Germanium-catalyzed growth of single-crystal GaN nanowires
Yu et al. Growth of GaN Nanorods via Au Catalyst‐Assisted CVD
Zhang et al. Emergence of nanowires
Liu et al. The effect of V/III ratio on the morphology and structure of GaAs nanowires by MOCVD
Dong et al. Combined flame and solution synthesis of nanoscale tungsten–oxide and zinc/tin–oxide heterostructures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee