KR20110024014A - Local electro-static discharge protection cell and electro-static discharge protection device using the same - Google Patents
Local electro-static discharge protection cell and electro-static discharge protection device using the same Download PDFInfo
- Publication number
- KR20110024014A KR20110024014A KR1020090081855A KR20090081855A KR20110024014A KR 20110024014 A KR20110024014 A KR 20110024014A KR 1020090081855 A KR1020090081855 A KR 1020090081855A KR 20090081855 A KR20090081855 A KR 20090081855A KR 20110024014 A KR20110024014 A KR 20110024014A
- Authority
- KR
- South Korea
- Prior art keywords
- discharge protection
- electrostatic discharge
- input
- local
- static discharge
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것으로, 특히 작은 기생 커패시턴스(parastic capacitoance)를 갖는 국부적인(local) 정전기 방전 보호 셀 및 그를 채용한 정전기 방전 보호 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices and, more particularly, to local electrostatic discharge protection cells having small parasitic capacitances and electrostatic discharge protection devices employing the same.
최근의 고집적 반도체 회로는 인체의 접촉 등으로 인하여 발생되는 정전기(또는 정전 방전)로부터 유입되는 고전압에 대하여 매우 민감하게 영향을 받는다. 그러한 정전 방전(electrostatic discharge; ESD) 현상은 일시에 고전압이 칩 내부로 유입되기 때문에, 집적 회로 내에 형성된 얇은 절연막의 파괴 또는 채널 단락과 같은 집적회로 칩의 동작 불능 상태로 만드는 결과를 쉽게 초래한다. 따라서, 일반적으로 반도체 장치는 내부 회로를 보호하기 위해 패드와 내부 회로 사이에 정전기 방전 보호 회로(Electro-Static Discharge Protection Circuit)를 구비한다.Recently, highly integrated semiconductor circuits are very sensitive to the high voltage introduced from static electricity (or electrostatic discharge) generated due to human body contact or the like. Such electrostatic discharge (ESD) phenomena easily result in inoperability of the integrated circuit chip, such as the breakdown of a thin insulating film formed in the integrated circuit or the short circuit of the channel, since the high voltage flows into the chip at a time. Therefore, a semiconductor device generally includes an electrostatic discharge protection circuit between the pad and the internal circuit to protect the internal circuit.
정전기 방전 보호 회로는 마이크로 칩(micro chip)의 외부 핀이 대전된 인체나 기계에 접촉되면서 생성된 정전기가 내부 회로로 방전되거나 내부에 축적된 정 전기가 내부 회로로 흐르면서 발생되는 칩 페일(fail)을 방지한다. 마이크로 칩을 제조함에 있어서, 그 칩을 정전기 방전 스트레스(Electro-Static Discharge stress; ESD stress)로부터 보호하는 회로를 설계하는 기술은 칩 설계의 핵심 기술 중의 하나이다. 정전기 방전 스트레스에 대한 보호회로를 설계하는데 사용하는 소자를 정전기 방전 보호 소자라 한다. 정전기 방전 스트레스에 대한 보호 회로를 설계하는 방법은 그 각론에 있어서 다양한 방식을 채택할 수 있지만, 그 원론적인 방법론에 있어서는 대부분의 경우 다음의 도 1에 도시한 회로 방식을 따른다.The electrostatic discharge protection circuit is a chip fail generated when the static electricity generated when the external pin of the microchip contacts a charged human body or machine is discharged to the internal circuit, or the static electricity accumulated therein flows to the internal circuit. To prevent. In manufacturing a microchip, a technique for designing a circuit that protects the chip from electro-static discharge stress (ESD) stress is one of the core technologies of chip design. An element used to design a protection circuit against electrostatic discharge stress is called an electrostatic discharge protection element. The method of designing the protection circuit against the electrostatic discharge stress can be adopted in various ways in its description, but the principle methodology in most cases follows the circuit method shown in FIG.
도 1은 일반적인 정전기 방전 보호 소자의 회로도이다.1 is a circuit diagram of a general electrostatic discharge protection device.
도 1을 참조하면, 정전기 방전 보호 회로는 기본적으로 입/출력단(IO), 전원(VDD) 및 그라운드(VSS) 사이에 형성되는 회로이다. 입/출력단(IO)과 전원(VDD) 사이에는 상향 국부적 정전기 방전 보호 셀(Pull-Up Directional Local ESD Protection Cell, LU)을 설치하고, 입/출력단(IO)과 그라운드(VSS) 사이에는 하향 국부적 정전기 방전 보호 셀(Pull-Down Directional Local ESD Protection Cell, LD)을 설치한다. 전원(VDD)과 그라운드(VSS) 사이에는 파워 클램프 셀(Power Clamp Cell, PC)을 설치한다. 상향 국부적 정전기 방전 보호 셀(LU), 하향 국부적 정전기 방전 보호 셀(LD), 그리고 파워 클램프 셀(PC)이 함께 동작함으로써, 칩을 정전기로부터 보호하는 정전기 보호 회로의 기능을 수행할 수 있다.Referring to FIG. 1, an electrostatic discharge protection circuit is basically a circuit formed between an input / output terminal IO, a power supply VDD, and a ground VSS. A pull-up directional local ESD protection cell (LU) is installed between the input / output terminal (IO) and the power supply (VDD), and a downward local connection between the input / output terminal (IO) and ground (VSS). Install a Pull-Down Directional Local ESD Protection Cell (LD). A power clamp cell (PC) is installed between the power supply VDD and the ground VSS. The upward local electrostatic discharge protection cell LU, the downward local electrostatic discharge protection cell LD, and the power clamp cell PC operate together to perform a function of an electrostatic protection circuit that protects the chip from static electricity.
정전기 보호 회로의 기능을 수행하기 위해 입/출력단(IO)과 전원(VDD), 입/출력단(IO)과 그라운드(VSS), 또는 전원(VDD)과 그라운드(VSS) 사이에 각각 설치하는 셀들은 필연적으로 기생 커패시터(parasitic capacitor)를 유발하여 칩의 정상 적인 동작에 영향을 미친다. 정전기 방전 보호 셀들이 유발하는 기생 커패시터들은 때로는 칩의 동작에 긍정적인 영향을 미치기도 하고, 때로는 칩의 동작에 부정적인 영향을 미치기도 한다. 예를 들면, 전원(VDD)과 그라운드(VSS) 사이에 설치된 파워 클램프 셀(PC) 에서 유발되는 기생 커패시터(Cc)는 전원과 그라운드 간에 발생하는 노이즈를 차단하는 긍정적인 역할을 한다. 반면, 입/출력단(IO)과 전원(VDD), 또는 입/출력단(IO)과 그라운드(VSS) 사이에 설치된 정전기 방전 보호 셀들에서 발생하는 기생 커패시터(Cu, Cd) 들은 입/출력단(I/O)으로 전달되는 신호의 파형을 왜곡하고 약화시키는 악영향을 미친다. 입/출력단(IO)에 연결된 정전기 방전 보호 셀들이 일으키는 이러한 악영향은 전달되는 신호의 주파수가 클수록 또는 신호의 강도가 약할수록 칩의 정상적인 동작을 방해하는 치명적인 장애 요소가 된다.Cells installed between the input / output terminal IO and the power supply VDD, the input / output terminal IO and the ground VSS, or between the power supply VDD and the ground VSS to perform the functions of the static electricity protection circuit Inevitably, parasitic capacitors are introduced that affect the normal operation of the chip. Parasitic capacitors induced by electrostatic discharge protection cells sometimes have a positive effect on the operation of the chip and sometimes a negative effect on the operation of the chip. For example, the parasitic capacitor Cc caused by the power clamp cell PC installed between the power supply VDD and the ground VSS plays a positive role in blocking noise generated between the power supply and the ground. On the other hand, parasitic capacitors Cu and Cd generated in the electrostatic discharge protection cells installed between the input / output terminal IO and the power supply VDD or the input / output terminal IO and the ground VSS are input / output terminals I / I. O) adversely affects distortion and weakening of the waveform of the signal transmitted to This adverse effect caused by the electrostatic discharge protection cells connected to the input / output terminal (IO) is a critical obstacle to the normal operation of the chip as the frequency of the transmitted signal or the strength of the signal is weak.
입/출력단(IO)에 연결된 정전기 방전 보호 셀들이 유발하는 기생 커패시터가 문제가 되는 칩들의 경우, 그 기생 커패시턴스(parasitic capacitance)를 최소화하기 위해 국부적 정전기 방전 보호 셀(local ESD protection cell)로 대부분 다이오드(diode)를 채용한다.In the case of chips where parasitic capacitors caused by electrostatic discharge protection cells connected to the input / output terminals (IO) are a problem, most of the diodes are local ESD protection cells in order to minimize the parasitic capacitance. (diode) is adopted.
도 2는 정전기 방전 보호 셀들에 의해 유발되는 기생 커패시턴스를 최소화하기 위해 국부적 정전기 방전 보호 셀(local ESD protection cell)을 구비하는 소자의 회로도이다.2 is a circuit diagram of a device having a local ESD protection cell to minimize parasitic capacitance caused by electrostatic discharge protection cells.
도 2를 참조하면, 국부적인 정전기 방전 보호 셀로 채용된 다이오드(PD, ND)들은 다이오드의 순방향 동작(forward operation)만 사용된다. 일반적으로 다이오드의 순방향 동작은 작은 크기의 다이오드로도 매우 많은 양의 전류를 소화하는 특 성이 있다. 따라서 도 2에 도시된 바와 같이, 국부적인 정전기 방전 보호 셀로 다이오드(PD, ND)를 채용하고, 그 다이오드의 순방향 동작만을 정전기 보호 회로의 기능으로 사용할 경우, 입/출력단(IO)에 연결된 다이오드들(PD, ND)의 크기를 줄일 수 있고, 결과적으로 입/출력단(IO)에 연결된 정전기 방전 보호 셀들이 유발하는 기생 커패시터의 기생 커패시턴스를 최소화할 수 있다.Referring to FIG. 2, diodes PD and ND employed as a local electrostatic discharge protection cell use only a forward operation of the diode. In general, the forward operation of a diode has the characteristic of dissipating a very large amount of current even with a small size diode. Therefore, as shown in FIG. 2, when the diodes PD and ND are used as local electrostatic discharge protection cells, and only the forward operation of the diodes is used as a function of the electrostatic protection circuit, the diodes connected to the input / output terminals IO are used. The size of the PD and the ND can be reduced, and as a result, the parasitic capacitance of the parasitic capacitor caused by the electrostatic discharge protection cells connected to the input / output terminal IO can be minimized.
그런데, 다이오드를 이용하여 국부적인 정전기 방전 보호 셀을 구성하면, 관련된 기생 커패시턴스를 최소화할 수 있지만, 신호의 주파수는 더욱 더 커지면서 신호의 강도는 더욱 더 약해지는 경우, 이 다이오드에서 발생하는 기생 커패시턴스(Cpd, Cnd)까지도 문제가 될 수 있다. 다이오드에서 유발되는 기생 커패시턴스를 더욱 줄이기 위해서 다이오드의 크기를 계속해서 줄여나갈 수는 있지만, 다이오드의 크기를 지나치게 줄일 경우, 다이오드의 순방향 동작을 통해 처리할 수 있는 전류의 양이 너무 작아져서 정전기 방전 보호 회로의 기능을 제대로 수행하지 못할 수 있다.By using a diode, a local electrostatic discharge protection cell can be used to minimize the associated parasitic capacitance, but the parasitic capacitance that occurs in this diode can be minimized when the frequency of the signal becomes larger and the signal strength becomes weaker. Cpd, Cnd) can also be a problem. You can continue to reduce the size of the diode to further reduce the parasitic capacitance induced by the diode, but if you reduce the size of the diode excessively, the amount of current that can be handled by the diode's forward operation becomes too small to protect against electrostatic discharge. The circuit may not function properly.
따라서, 신호의 주파수는 매우 크면서 신호의 강도는 매우 약한 입/출력단의 신호의 파형을 왜곡시키지 않으면서도 정전기 방전 보호 회로의 기능을 제대로 수행하기 위해서는, 다이오드의 순방향 동작을 통해 처리할 수 있는 전류의 양은 일정한 크기로 유지하면서, 그 다이오드로 인해 유발되는 기생 커패시턴스는 원하는 수치 이하로 줄일 수 있는 방법을 개발할 필요가 있다.Therefore, in order to properly perform the function of the electrostatic discharge protection circuit without distorting the waveform of the signal of the input / output terminal having a very high frequency and low signal strength, the current which can be processed through the forward operation of the diode. It is necessary to develop a method to reduce the parasitic capacitance caused by the diode below the desired value while maintaining the amount of.
본 발명이 이루고자 하는 기술적 과제는 신호의 주파수는 매우 크면서 신호의 강도는 매우 약한 입/출력단의 신호의 파형을 왜곡시키지 않으면서 정전기 방전 보호 기능을 수행할 수 있는 국부적인 정전기 방전 보호 셀을 제공하는 데 있다.The technical problem to be achieved by the present invention is to provide a local electrostatic discharge protection cell that can perform the electrostatic discharge protection function without distorting the waveform of the signal of the input / output terminal having a very high frequency of the signal but very weak signal strength There is.
본 발명이 이루고자 하는 다른 기술적 과제는 신호의 주파수는 매우 크면서 신호의 강도는 매우 약한 입/출력단의 신호의 파형을 왜곡시키지 않으면서 정전기 방전 보호 기능을 수행할 수 있는 정전기 방전 보호 소자를 제공하는 데 있다.Another technical problem to be solved by the present invention is to provide an electrostatic discharge protection device capable of performing an electrostatic discharge protection function without distorting the waveform of a signal of an input / output terminal having a very high frequency and a very low signal strength. There is.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 국부적 정전기 방전 보호 셀은 신호가 입/출력되는 입/출력 패드와 전원라인 사이에 배치되며, 둘 이상의 다이오드가 직렬 연결되어 이루어진 것을 특징으로 한다.In order to achieve the above technical problem, the local electrostatic discharge protection cell according to the present invention is disposed between an input / output pad and a power line to which signals are input / output, and is characterized in that two or more diodes are connected in series.
상기 다른 기술적 과제를 달성하기 위하여 본 발명에 따른 정전기 방전 보호 소자는, 신호가 입/출력되는 입/출력 패드와, 입/출력 패드와 제1 전원라인(VDD) 사이에 배치되며, 서로 직렬 연결된 둘 이상의 다이오드로 이루어진 제1 국부적 정전기 방전 보호 셀, 및 입/출력 패드와 제2 전원라인(VSS) 사이에 배치되며, 서로 직렬 연결된 둘 이상의 다이오드로 이루어진 제2 국부적 정전기 방전 보호 셀을 포함하는 것을 특징으로 한다.In order to achieve the above another technical problem, an electrostatic discharge protection device according to the present invention is disposed between an input / output pad to which signals are input / output, an input / output pad and a first power line VDD, and are connected in series with each other. A first local electrostatic discharge protection cell composed of two or more diodes, and a second local electrostatic discharge protection cell composed of two or more diodes disposed between the input / output pad and the second power line (VSS) and connected in series with each other. It features.
본 발명에 있어서, 상기 제1 국부적 정전기 방전 보호 셀은 서로 직렬 연결된 둘 이상의 P형 다이오드로 이루어질 수 있다.In the present invention, the first local electrostatic discharge protection cell may be formed of two or more P-type diodes connected in series with each other.
또한, 상기 제2 국부적 정전기 방전 보호 셀은 서로 직렬 연결된 둘 이상의 N형 다이오드로 이루어질 수 있다.In addition, the second local electrostatic discharge protection cell may be formed of two or more N-type diodes connected in series with each other.
그리고, 상기 전원라인(VDD)과 그라운드(VSS) 사이에 배치된 파워 클램프 셀을 더 포함할 수 있다.The power clamp cell may further include a power clamp cell disposed between the power line VDD and the ground VSS.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.
도 3은 본 발명에 따른 정전기 방전 보호 소자의 일 예를 도시한 회로도이다.3 is a circuit diagram illustrating an example of an electrostatic discharge protection device according to the present invention.
도 3을 참조하면, 본 발명의 국부적 정전기 방전 보호 셀은, 신호가 입/출력되는 입/출력단(IO)과 전원라인(VDD, VSS) 사이에 배치되며, 둘 이상의 다이오드가 직렬 연결되어 이루어진다. 또한, 본 발명의 일 실시예에 따른 정전기 방전 보호 소자는, 입/출력단(IO)과, 입/출력단(IO)과 전원(VDD) 사이에 배치된 두 개의 P+/N-웰 다이오드(PD1, PD2)로 이루어진 제1 국부적 정전기 방전 보호 셀과, 입/출력단(IO)과 그라운드(VSS) 사이에 배치된 두 개의 N+/P-웰 다이오드(ND1, ND2)로 이루어진 제2 국부적 정전기 방전 보호 셀, 그리고 전원(VDD)과 그라운드(VSS) 사이에 배치된 파워 클램프 셀(PC)을 포함한다.Referring to FIG. 3, a local electrostatic discharge protection cell of the present invention is disposed between an input / output terminal IO to which signals are input / output and power lines VDD and VSS, and two or more diodes are connected in series. In addition, the electrostatic discharge protection device according to an embodiment of the present invention, the input / output terminal (IO), two P + / N-well diode (PD1) disposed between the input / output terminal (IO) and the power supply (VDD) A second local electrostatic discharge consisting of a first local electrostatic discharge protection cell consisting of PD2) and two N + / P-well diodes ND1, ND2 disposed between input / output terminal IO and ground VSS. A protection cell and a power clamp cell PC disposed between the power supply VDD and the ground VSS.
도시된 바와 같이, 국부적인 정전기 방전 보호 셀을 구성할 때 기본적으로 다이오드를 사용하되, 동일한 형태의 다이오드 2개 이상을 직렬 연결하여 사용한 다. 이와 같은 형태로 만들어진 국부적인 정전기 방전 보호 셀은, 그 순방향 동작에 의해 전류를 처리하는 능력은 하나의 다이오드를 채용한 국부적인 정전기 방전 보호 셀과 동일한 처리 능력을 갖는다. 반면 그 국부적인 정전기 방전 보호 셀에 의해 유발되는 기생 커패시턴스는 직렬 연결한 다이오드의 수에 반비례하여 작아진다.As shown, a diode is basically used when configuring a local electrostatic discharge protection cell, but two or more diodes of the same type are connected in series. The local electrostatic discharge protection cell made in this manner has the same processing capacity as the local electrostatic discharge protection cell employing one diode in its ability to process current by its forward operation. On the other hand, the parasitic capacitance caused by the local electrostatic discharge protection cell is small in inverse proportion to the number of diodes connected in series.
따라서, 도 3에 도시된 두 개의 다이오드를 직렬 연결하여 국부적인 정전기 방전 보호 셀로 사용한 경우에 대해 기생 커패시턴스를 계산해 보면, 즉, 상향 국부적인 정전기 방전 보호 셀 전체의 기생 커패시턴스(Cutotal)와 하향 국부적인 정전기 방전 보호 셀 전체의 기생 커패시턴스(Cdtotal)은 다음과 같다.Accordingly, when the two diodes shown in FIG. 3 are connected in series and used as a local electrostatic discharge protection cell, the parasitic capacitance is calculated, that is, the parasitic capacitance (Cutotal) and the downstream locality of the entire upstream local electrostatic discharge protection cell. The parasitic capacitance Cdtotal of the whole electrostatic discharge protection cell is as follows.
즉, 두 개의 다이오드를 직렬 연결하여 국부적인 정전기 방전 보호 셀을 구성할 경우 순방향 동작에 의해 전류를 처리하는 능력은 하나의 다이오드를 채용한 국부적인 정전기 방전 보호 셀과 동일한 처리 능력을 갖게 만들면서, 그로 인해 유발되는 기생 커패시턴스는 1/2로 줄일 수 있음을 알 수 있다. That is, when two diodes are connected in series to form a local electrostatic discharge protection cell, the ability to process current by forward operation makes the same processing capacity as that of a local electrostatic discharge protection cell employing one diode. It can be seen that the resulting parasitic capacitance can be reduced to half.
도 3 및 위 수학식 1에서는 두 개의 다이오드만을 직렬 연결하는 경우를 예를 들어 설명하였지만, 본 발명에서 제시하는 방법은 둘 이상의 다이오드를 직렬 연결하여 국부적인 정전기 방전 보호 셀로 채용하는 경우에 대해서도 동일하게 적용할 수 있다.In FIG. 3 and the above Equation 1, only two diodes are connected in series, but the method of the present invention is similarly applied to two or more diodes connected in series to be used as a local electrostatic discharge protection cell. Applicable
상술한 본 발명에 따르면, 두 개 이상의 다이오드를 직렬로 연결하여 국부적 정전기 방전 보호 셀을 구성함으로써, 다이오드의 순방향 동작을 통해 처리할 수 있는 전류의 양은 일정한 크기로 유지하면서 그 다이오드로 인해 유발되는 기생 커패시턴스는 원하는 수치 이하로 줄일 수 있다. 따라서, 신호의 주파수는 크면서 신호의 강도는 매우 약한 입/출력단의 신호의 파형을 왜곡시키지 않으면서도 정전기 방전 보호 기능을 제대로 수행할 수 있다.According to the present invention described above, by connecting two or more diodes in series to form a local electrostatic discharge protection cell, the parasitic induced by the diode while maintaining the amount of current that can be processed through the forward operation of the diode to a constant magnitude Capacitance can be reduced below the desired value. Therefore, it is possible to properly perform the electrostatic discharge protection function without distorting the waveform of the signal of the input / output terminal having a large frequency and a very weak signal strength.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.
도 1은 일반적인 정전기 방전 보호 소자의 회로도이다.1 is a circuit diagram of a general electrostatic discharge protection device.
도 2는 다이오드를 국부적인 정전기 방전 보호 셀로 채용한 정전기 방전 보호 소자의 회로도이다.2 is a circuit diagram of an electrostatic discharge protection element employing a diode as a local electrostatic discharge protection cell.
도 3은 본 발명에 따른 정전기 방전 보호 소자의 회로도이다.3 is a circuit diagram of an electrostatic discharge protection device according to the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090081855A KR20110024014A (en) | 2009-09-01 | 2009-09-01 | Local electro-static discharge protection cell and electro-static discharge protection device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090081855A KR20110024014A (en) | 2009-09-01 | 2009-09-01 | Local electro-static discharge protection cell and electro-static discharge protection device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110024014A true KR20110024014A (en) | 2011-03-09 |
Family
ID=43931928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090081855A KR20110024014A (en) | 2009-09-01 | 2009-09-01 | Local electro-static discharge protection cell and electro-static discharge protection device using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110024014A (en) |
-
2009
- 2009-09-01 KR KR1020090081855A patent/KR20110024014A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310379B1 (en) | NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors | |
| US9190840B2 (en) | Electrostatic discharge protection circuit | |
| US8830640B2 (en) | Electrostatic discharge protection circuit | |
| JP3990352B2 (en) | Semiconductor integrated circuit device | |
| US20030007298A1 (en) | Electrostatic discharge protective circuit | |
| US9385527B2 (en) | Enhanced charge device model clamp | |
| JP5576674B2 (en) | Semiconductor device | |
| JP2012253266A (en) | Semiconductor integrated circuit | |
| JP2009130119A (en) | Semiconductor integrated circuit | |
| CN211238251U (en) | Electrostatic protection circuit | |
| CN112420688A (en) | Electrostatic protection circuit | |
| US10454269B2 (en) | Dynamically triggered electrostatic discharge cell | |
| US6801417B2 (en) | Semiconductor integrated circuit device | |
| KR20110042115A (en) | System and method for excess voltage protection in a multi-die package | |
| US10305276B2 (en) | ESD protection circuit and integrated circuit | |
| US10749336B2 (en) | ESD protection circuit with passive trigger voltage controlled shut-off | |
| US20080310059A1 (en) | Esd protection design method and related circuit thereof | |
| US20080123231A1 (en) | Circuit for discharging static electricity | |
| KR20170132371A (en) | Semiconductor Integrated Circuit Device Having Circuit For Electrostatic Discharge Protection | |
| US9153568B2 (en) | Chip, electrostatic discharge protection device and fabrication thereof | |
| SG193090A1 (en) | Latch up detection | |
| KR100674951B1 (en) | Semiconductor device having ESD protection circuit | |
| KR20110024014A (en) | Local electro-static discharge protection cell and electro-static discharge protection device using the same | |
| KR100631957B1 (en) | Electrostatic discharge protection circuit | |
| KR20060101147A (en) | Input protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |