KR20100137388A - 하이브리드 밀폐형 인터페이스 칩 - Google Patents

하이브리드 밀폐형 인터페이스 칩 Download PDF

Info

Publication number
KR20100137388A
KR20100137388A KR1020100058906A KR20100058906A KR20100137388A KR 20100137388 A KR20100137388 A KR 20100137388A KR 1020100058906 A KR1020100058906 A KR 1020100058906A KR 20100058906 A KR20100058906 A KR 20100058906A KR 20100137388 A KR20100137388 A KR 20100137388A
Authority
KR
South Korea
Prior art keywords
interface chip
silicon
glass substrate
hermetic interface
hermetic
Prior art date
Application number
KR1020100058906A
Other languages
English (en)
Inventor
로버트 디. 호닝
제프 에이. 리들리
Original Assignee
허니웰 인터내셔널 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔널 인코포레이티드 filed Critical 허니웰 인터내셔널 인코포레이티드
Publication of KR20100137388A publication Critical patent/KR20100137388A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

밀폐형으로 밀봉된 MEMS 장치 패키지는 MEMS 장치 플랫폼, 밀폐형 인터페이스 칩 및 외부 밀봉 링을 포함한다. MEMS 장치 플랫폼은 상부면을 갖는 연속하는 외부 경계벽에 의해 둘러싸이는 MEMS 장치를 포함한다. 밀폐형 인터페이스 칩은 유리 기판과 적어도 하나의 실리콘 메사를 포함한다. 유리 기판은 적어도 하나의 홀을 포함하고, 외부 부분에 의해 둘러싸이는 내부 부분을 갖는 하부면을 포함한다. 적어도 하나의 실리콘 메사가 유리 기판 내에서 적어도 하나의 홀과 정렬되도록 적어도 하나의 실리킨 메사가 유리 기판의 하부면의 내부 부분에 본딩된다. 외부 밀봉 링은 유리 기판의 하부면의 외부 부분을 MEMS 장치 플랫폼의 연속하는 외부 경계벽의 상부면에 본딩한다.

Description

하이브리드 밀폐형 인터페이스 칩{HYBRID HERMETIC INTERFACE CHIP}
[관련 출원에 대한 교차 참조]
본 출원은 2008년 10월 8일 출원되고, "SYSTEMS AND METHODS FOR IMPLEMENTING A WAFER-LEVEL HERMETIC INTERFACE CHIP"의 발명의 명칭을 갖는 미국 특허 출원 No. 12/247,368(대리인 도켓 No. H0020225)(이하, "'368 출원"이라 함)에 관련된다. '368 출원은 본 명세서에 참조로서 편입된다.
MEMS 자이로 및 MEMS 가속도계와 같은 고성능 마이크로 전기기계 시스템(micromicroelectromechanical systems, "MEMS") 장치는 진공 또는 가스 환경에서 밀폐형으로 패키징된다. 일반적으로, 고성능 MEMS 자이로는 진공에서 패키징되고, 고성능 MEMS 가속도계는 가스 내에서 패키징된다. 적합한 동작을 위하여, 고성능 MEMS 자이로의 진공 분위기 및 고성능 MEMS 가속도계의 가스 분위기는 가스가 진공 또는 가스 분위기로 들어가지 않고, 가스가 가스 분위기에서 나오지 않도록 시간의 경과에 걸쳐 안정되어야만 한다. MEMS 장치 패키지를 밀폐형으로 밀봉하는 것은 진공 또는 가스 분위기가 시간의 경과에 걸쳐 안정을 유지할 수 있게 한다. 밀폐형 밀봉은 기밀(airtight) 밀봉이다. 밀폐형 밀봉 및 패키징은 밀폐형 밀봉이 형성되는 공정이다.
종래의 MEMS 자이로 및 MEMS 가속도계 기술은 일반적으로 패키지 레벨에서 밀봉된다. 기판 캡(cap)은 MEMS 장치의 상부 위로 밀봉하여 밀폐형 밀봉을 형성하도록 구성된다. 패키지 레벨에서의 각 MEMS 패키지의 밀봉은 일반적으로 일시(one-at-a time) 또는 상대적으로 작은 배치(batch)에서 일어난다. 패키지 레벨 밀봉 동안, MEMS 장치는 각 개별 MEMS 장치가 기판 웨이퍼 상에서 제조된 다른 개별 MEMS 장치와 다이싱되어 분리된 후에 밀폐형으로 밀봉된다. 패키지 레벨 밀봉은 실리콘-유리 아노드식 본딩, 실리콘-실리콘 융합(fusion) 본딩, 및 다양한 중간 본딩제(bonding agent)로의 웨이퍼-웨이퍼 본딩을 포함하는 다수의 공정을 통해 달성된다. 패키지 레벨 밀봉은 본딩 공정 동안 MEMS 장치 웨이퍼와 기판 부품 사이의 마찰과 MEMS 장치의 낮은 생산 수율과 같은 바람직하지 않은 효과를 야기할 수 있다.
웨이퍼 레벨 패키징(wafer-level packaging "WLP")과 밀봉은 이러한 바람직하지 않은 효과 및 다른 바람직하지 않은 효과를 경감하는데 사용될 수 있다. 웨이퍼 레벨 패키징 및 밀봉 동안, 모든 개별 MEMS 장치는 개별 MEMS 패키지가 기판 웨이퍼로부터 분리되도록 다이싱되기 전에 동시에 밀봉되고 패키징된다. 웨이퍼 레벨 패키징은 웨이퍼 제조, 패키징(장치 상호 연결을 포함하는), 및 웨이퍼 레벨에서의 테스트의 통합을 허용한다. 실제로, 웨이퍼 레벨 패키징은 순환하지 않는 높은 엔지니어링 비용, 증가된 단위 생산비, 및 일반적인 웨이퍼 레벨 패키징 기술과 관련된 다양한 기술적 과제 때문에 구현하기 어렵다. 일반적인 웨이퍼 레벨 패키징 기술을 이용하여 각 개별 MEMS 패키지에 대하여 밀폐형 밀봉을 획득하는 것은 어렵다. 또한, 리크, 전기적인 단락 또는 기생 효과를 생성하지 않고 밀폐형으로 밀봉된 MEMS 패키지의 내부에서 밀폐형으로 밀봉된 MEMS 패키지의 외부로의 신호 리드를 구현하는 것은 어렵다. 또한, 밀봉 동안에 알맞은 진공을 획득하고 진공 인가를 위한 게터(getter)를 설치하는 것도 어렵다.
밀폐형 인터페이스 칩은 적어도 하나의 홀을 갖는 유리 기판과 유리 기판에 본딩된 적어도 하나의 실리콘 메사를 포함한다. 유리 기판은 제1 부분과 제2 부분을 포함하는 하부면을 갖는다. 하부면의 제1 부분은 마이크로 전기기계 시스템 장치 플랫폼과 본딩하도록 구성된다. 적어도 하나의 실리콘 메사는 유리 기판의 하부면의 제2 부분에 본딩된다. 하부면의 제1 부분은 하부면의 제2 부분을 둘러싼다. 적어도 하나의 실리콘 메사는 유리 기판에서의 적어도 하나의 홀과 정렬된다.
밀폐형으로 밀봉된 마이크로 전기기계 시스템 장치 패키지는, 마이크로 전기기계 시스템 장치 플랫폼, 밀폐형 인터페이스 칩 및 외부 밀봉 링을 포함한다. 마이크로 전기기계 시스템 장치 플랫폼은 마이크로 전기기계 시스템 장치와, 마이크로 전기기계 시스템 장치를 둘러싸는 연속하는 외부 경계벽을 포함한다. 연속하는 외부 경계벽은 상부면을 갖는다. 밀폐형 인터페이스 칩은 유리 기판과 적어도 하나의 실리콘 메사를 포함한다. 유리 기판은 적어도 하나의 홀을 포함하며, 외부 부분에 의해 둘러싸이는 내부 부분을 갖는 하부면을 포함한다. 적어도 하나의 실리콘 메사가 유리 기판에서 적어도 하나의 홀과 정렬되도록, 적어도 하나의 실리콘 메사는 유리 기판의 하부면의 내부 부분에 본딩된다. 외부 밀봉 링은 유리 기판의 하부면의 외부 부분과 마이크로 전기기계 시스템 장치의 연속하는 외부 경계벽의 상부면 사이에 배치된다. 외부 밀봉 링은 유리 기판의 하부면을 연속하는 외부 경계벽의 상부면에 본딩한다.
방법은 하부면을 갖는 유리 기판을 통과하여 적어도 하나의 홀을 형성하는 단계, 실리콘 기판을 유리 기판의 하부면에 본딩하는 단계 및 실리콘 기판을 에칭하여 적어도 하나의 홀 근처에 배치된 베이스와 베이스 반대쪽에 배치된 정점부를 갖는 적어도 하나의 실리콘 메사를 형성하는 단계에 의해 밀폐형 인터페이스 칩을 형성하는 단계를 포함하며, 적어도 하나의 실리콘 메사는 유리 기판에서 적어도 하나의 홀과 정렬된다.
청구된 본 발명의 다양한 실시예에 대한 상세가 첨부된 도면과 아래의 설명에서 설명된다. 다른 특징 및 이점은 설명, 도면 및 특허청구범위로부터 자명할 것이다.
도 1은 밀폐형 인터페이스 칩의 일 실시예에 대한 측면 단면도이다.
도 2는 도 1의 인터페이스 칩을 제조하는 방법에 대한 일 실시예를 도시하는 플로우 차트이다.
도 3은 예시적인 MEMS 장치 플랫폼에 대한 일 실시예와 인터페이스하는 도 1의 밀폐형 인터페이스를 포함하는 밀폐형으로 밀봉된 MEMS 패키지의 일 실시예에 대한 측면 단면도이다.
도 4는 도 1 및 3의 밀폐형 인터페이스 칩으로 도 3의 MEMS 장치 플랫폼을 밀폐형으로 밀봉하는 예시적인 방법을 도시하는 플로우 차트이다.
도 5는 도 3의 MEMS 장치 플랫폼과 인터페이스하는 다른 밀폐형 인터페이스 칩을 포함하는 밀폐형으로 밀봉된 MEMS 패키지의 다른 실시예에 대한 측면 단면도이다.
도 6은 다른 MEMS 장치 플랫폼과 인터페이스하는 다른 밀폐형 인터페이스 칩을 포함하는 밀폐형으로 밀봉된 MEMS 패키지의 다른 실시예에 대한 측면 단면도이다.
도 7은 도 6의 밀폐형으로 밀봉된 MEMS 패키지의 상면도이다.
도 8은 도 6 및 7의 밀폐형으로 밀봉된 MEMS 패키지를 형성하는 예시적인 방법에 대한 플로우 차트이다.
여러 도면에서 유사한 도면 부호는 유사한 구성요소를 나타낸다.
도 1은 본 밀폐형 인터페이스 칩(hermetic interface chip, "HIC")(100)의 일 실시예에 대한 단면도이다. 밀폐형 인터페이스 칩은 MEMS 자이로 및 MEMS 가속도계와 같은 MEMS 장치에 진공 또는 가스 봉입물을 온-칩(on-chip) 웨이퍼 레벨에서 밀폐형으로 밀봉하는데 사용된다. 예시적인 밀폐형 인터페이스 칩은 '368 출원에서 상세하게 설명된다. '368 출원은 실리콘으로 이루어진 실시예 및 유리로 이루어진 실시예에 대한 논의를 포함한다. 실리콘 또는 유리 웨이퍼 밀폐형 인터페이스 칩은 MEMS 장치 웨이퍼 상의 MEMS 자이로 또는 MEMS 가속도계 위로의 부착을 위하여 제조된다.
실리콘을 이용하여 설계된 밀폐형 인터페이스 칩은 제조하기에 상대적으로 용이하다. 실리콘으로부터 제조된 밀폐형 인터페이스 칩에서의 실리콘은 MEMS 자이로 또는 MEMS 가속도계가 제조되는 유리와 상이한 열팽창을 갖는다. 실리콘과 유리 사이의 상이한 열팽창은 장치의 출력에서 온도 민감성을 가져다 준다. 유리를 이용하여 설계된 밀폐형 인터페이스 칩은 실리콘을 이용하여 설계된 것보다 더 나은 성능을 갖지만, 제조하기에는 더 어렵다. 유리로 제조된 밀폐형 인터페이스 칩의 유리가 자이로 또는 가속도계가 제조되는 유리와 동일한 열팽창을 갖기 때문에, 유리를 이용하여 설계된 밀폐형 인터페이스 칩은 실리콘을 이용하여 설계된 것보다 더 낮은 온도 민감성을 갖는다. 그러나, 유리로 제조된 밀폐형 인터페이스 칩의 유리는 실리콘으로 제조된 밀폐형 인터페이스 칩의 실리콘보다 제조하기 더 어렵다.
밀폐형 인터페이스 칩(100)은 실리콘 밀폐형 인터페이스 칩의 제조 간단성과 강력함과 함께 유리 밀폐형 인터페이스 칩의 성능을 갖는 하이브리드 유리-실리콘 설계를 구비한다. 밀폐형 인터페이스 칩(100)은 하나 또는 그 이상의 홀(104)을 갖는 유리 기판층(102)을 포함한다. 도 1에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(100)은 2개의 홀(104)을 포함한다. 홀(104)은 일반적으로 패턴으로 배열된 복수의 홀을 포함한다. 특정 구현예들이 모래 분사(sandblasting), 전기 방전 가공 또는 레이저 마이크로 가공과 같은 다른 방법으로 생성되지만, 홀(104)은 일반적으로 초음파로 드릴링된다.
또한, 밀폐형 인터페이스 칩(100)은 하나 이상의 피드스루(feedthrough) 비아(108)를 갖는 실리콘 기판층(106)을 포함한다. 도 1에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(100)은 2개의 피드스루 비아(108)를 포함한다. 피드스루 비아(108)는 홀(104)과 동일한 패턴으로 배열된다. 피드스루 비아(108)는 일반적으로 스루 실리콘 비아(through silicon via, "TSV")이다. 스루 실리콘 비아는 실리콘 웨이퍼를 완전히 관통하는 전기 연결부이다. 스루 실리콘 비아는 일반적으로 실리콘 웨이퍼를 통해 에칭된 수직 연결이며, 금속 또는 도핑된 실리콘과 같은 도전성 재료로 채워진다. 스루 실리콘 비아는 일반적으로 3차원 집적 회로(integratged circuit, "IC")의 제조에서 3차원 상호 연결부로서 사용된다.
밀폐형 인터페이스 칩(100)에서, 실리콘 기판층(106)은 홀(104)이 피드스루 비아(108)와 정렬하도록 일반적으로 유리 기판층(102)에 본딩된다. 실리콘 기판층(106)은 유리 프릿(frit) 또는 솔더(solder)를 이용한 본딩과 같이 다른 종류의 본딩이 가끔 사용되지만 일반적으로 아노드식 본딩에 의해 유리 기판층(102)에 본딩된다.
일반적으로 실리콘 기판층(106)은 에칭되어 피드스루 비아(108)를 둘러싸는 하나 이상의 실리콘 메사(110)를 형성한다. 도 1에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(100)은 2개의 눈에 보이는 실리콘 메사(110)를 포함한다. 다른 구현예에서, 더 많거나 더 적은 실리콘 메사(110)가 실리콘 기판층(106)으로부터 에칭될 수 있다. 일반적으로, 각 실리콘 메사(110)는 복수의 임베디드된 피드스루 비아(108)를 갖는다. 예시적인 실시예에서, 각각 5개의 피드스루 비아(108)를 갖는 4개의 실리콘 메사(110)가 있을 수 있어, 전체 20개의 피드스루 비아(108)가 있다. 다른 개수의 피드스루 비아(108) 및 실리콘 메사(110)도 또한 적절하다. 각 피드스루 비아(108)는 다른 피드스루 비아(108)로부터 전기적으로 분리되도록 형성된다. 실리콘 메사(110)를 형성하기 위하여, 유리 기판층(102)에 본딩된 후에, 실리콘 메사(110)만 남도록 실리콘 기판층(106)이 패터닝되고 에칭된다. DRIE(deep reactive ion etching)로 에칭된 다른 실시예가 아래에서 논의될 것이지만, 도 1에 도시된 밀폐형 인터페이스 칩(100)에서 사용된 실리콘 기판층(106)은 일반적으로 이방성(anisotropic) 에칭을 이용하여 패터닝되고 에칭된다. 이방성 에칭 동안, 수산화 칼륨(KOH) 또는 EDP(ethylenediamine pyrocatechol)와 같은 이방성 에천트(etchant)가 실리콘을 에칭하는데 사용된다.
이방성 에칭을 통해 형성된 각 실리콘 메사(110)는 실리콘 메사(110)가 가끔 다른 형상을 가지지만 일반적으로 피라미드 형상이다. 구체적으로는, 각 실리콘 메사(110)는 실리콘 기판층(106)의 실리콘 메사(110)와 유리 기판층(102) 사이에서 본드 근처에 배치된 베이스(112)를 가진다. 각 실리콘 메사(110)는 일반적으로 베이스(112)보다 더 좁은 면적을 가지며, 베이스(112)의 반대쪽에 배치된 정점부(114)를 가진다. 이방성 에칭이 사용될 때, 각 실리콘 메사(110)의 각 베이스(112)는 일반적으로 DRIE가 사용될 때 형성된 실리콘 메사의 베이스보다 면적이 더 크다. (DRIE 에칭이 사용된 실시예는 아래에서 논의될 것이다.) 일반적으로, 밀폐형 인터페이스 칩(100)에서, 각 실리콘 메사(110)는 유리 기판층(102) 내에서 대응하는 세트의 홀(104)과 매칭되는 그 안에 임베디드된 다수의 피드스루 비아(108)를 가진다.
각 피드스루 비아(108)는 실리콘 메사(110)의 베이스(112) 근처에 배치된 상부측과 실리콘 메사(110)의 정점부(114) 근처에 배치된 하부측을 갖는다. 또한, 일반적으로, 밀폐형 인터페이스 칩(100)은 각 피드스루 비아(108)의 상부측에 부착된 하나 이상의 전기 본드 패드(116)를 포함한다. 도 1에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(100)은 2개의 전기 본드 패드(116)를 포함한다. 또한, 일반적으로, 밀폐형 인터페이스 칩(100)은 각 피드스루 비아(108)의 하부측에 부착된 하나 이상의 전기 본드 패드(118)를 포함한다. 도 1에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(100)은 2개의 전기 본드 패드(118)를 포함한다. 전기 본드 패드(116)는 밀폐형으로 밀봉된 MEMS 패키지의 외부에 있는 장치에 피드스루 비아(108)를 연결하는데 사용되는 반면, 전기 본드 패드(118)는 밀폐형 인터페이스 칩에 의해 밀폐형으로 밀봉된 MEMS 장치를 피드스루 비아(108)에 연결하는데 사용된다.
진공을 필요로 하는 구현예에서, 밀폐형으로 밀봉하는 것을 통해 형성된 밀폐형 밀봉 내부에 있도록 적어도 하나의 게터 부품(120)이 밀폐형 인터페이스 칩의 하부측에 배치된다. 게터 부품(120)은 진공을 형성하기 위하여 밀폐형으로 밀봉하는 동안 작동된다. 솔더 밀봉 링 및 솔더 볼과 같은 밀폐형으로 밀봉하는 동안 사용되는 다른 구성은, 아래에서 더욱 상세히 논의된다. 이러한 다른 요소는 밀폐형 밀봉 전에 밀폐형 인터페이스 칩(100) 또는 MEMS 장치 플랫폼 중 어느 하나에 적용될 수 있다.
도 2는 밀폐형 인터페이스 칩(100)을 제조하는 예시적인 방법(200)을 도시하는 플로우 차트이다. 방법(200)은 홀(104)이 유리 기판층(102)을 관통해 드릴링되는 블록(202)에서 시작한다. 방법(200)은 피드스루 비아(108)가 실리콘 기판층(106) 내에 형성되는 블록(204)으로 진행한다. 방법(200)은 유리 기판층(102) 내의 홀(104)이 실리콘 기판층(106)의 피드스루 비아(108)와 정렬하도록 실리콘 기판층(106)이 유리 기판층(102)에 본딩되는 블록(206)으로 진행한다. 전술한 바와 같이, 유리 기판층(102)으로의 실리콘 기판층(106)의 본딩은 다른 종류의 본딩이 가끔 사용되지만 일반적으로 아노드식 본딩에 의한다.
방법(200)은 실리콘 기판이 에칭을 위하여 일반적으로 패터닝되는 블록(208)으로 진행한다. 방법(200)은 임베디드된 피드스루 비아(108)를 갖는 실리콘 메사(110)만 남도록 실리콘 기판이 에칭되는 블록(210)으로 진행한다. 전술한 바와 같이, 에칭은 일반적으로 이방성 에칭 또는 DRIE이다. 일반적으로, 전기 본드 패드(116)와 전기 본드 패드(118)는 피드스루 비아(108)에 이미 포함된다. 일부 구현예에서, 방법(200)은 전기 본드 패드(116)와 전기 본드 패드(118)를 피드스루 비아(108)에 제조하거나 또는 더하는 단계를 더 포함한다. 방법(200)은 밀폐형으로 밀봉한 후에 밀폐형 인터페이스 칩(100)과 MEMS 장치 사이에 형성된 캐비티 내부에 있도록 게터 부품(120)이 유리 기판층(102)의 하부측에 증착되고 패터닝되는 블록(212)로 진행한다. 전술한 바와 같이, 게터 부품(120)은 진공을 형성하기 위하여 밀폐형으로 밀봉하는 동안 작동된다.
도 3은 밀폐형 인터페이스 칩(100)이 MEMS 장치 플랫폼(302)과 인터페이스할 때 형성된 밀폐형으로 밀봉된 MEMS 패키지(300)의 측면 단면도이다. MEMS 장치 플랫폼은 MEMS 자이로 또는 MEMS 가속도계와 같은 MEMS 장치를 포함하는 웨이퍼이다. MEMS 장치 플랫폼(302)은 가끔 다른 MEMS 장치를 포함하지만 일반적으로 MEMS 가속도계와 같은 MEMS 장치(304)를 포함한다. MEMS 장치 플랫폼(302)은 하부 기판층(306), MEMS 장치층(308) 및 상부 기판층(310)을 포함한다. MEMS 장치 플랫폼(302)은 일반적으로 기판의 개별층 증착, 기판의 개별층의 패터닝 및 기판의 개별층의 에칭을 포함하는 MEMS 장치를 형성하기 위한 종래 기술에서 공지된 방법을 이용하여 제조된다.
도 3에 도시된 실시예에서, 하부 기판층(306)은 유리로부터 제조된다. MEMS 장치층(308)은 일반적으로 에칭된 실리콘으로부터 제조된다. MEMS 장치층(308)은 일반적으로 패터닝되고, 에칭되고, 하부 기판층(306)에 아노드식으로 본딩된다. 특정 실시예에서, MEMS 장치층(308)은 패터닝되고 에칭된다. 특정 실시예에서, MEMS 장치층(308)은 포토리소그라피를 이용하여 패터닝되고 이방성 에칭 또는 DRIE를 이용하여 에칭된다. 일부 실시예에서, MEMS 장치층(308)은 여러 방법을 패터닝되고 에칭된 여러 실리콘층을 포함한다.
일반적으로, MEMS 장치(304)는 MEMS 장치 플랫폼(302)의 MEMS 장치층(308) 내에 구현된다. 도 3에 도시된 MEMS 장치 플랫폼(302)에서, MEMS 장치(304)는 MEMS 장치층(308)의 중심에 도시된다. 일반적으로, MEMS 장치층(308)의 일부는 하부 기판층(306)의 표면에 하나 이상의 전기 리드(312)를 형성하는데에도 사용된다. 도 3에 도시된 특정 구현예에서, MEMS 장치 플랫폼(302)은 여러 전기 리드(312)를 포함한다. 전기 리드(312)가 금, 알루미늄, 구리 및 폴리크리스탈라인 실리콘을 이용하여 제조될 수도 있지만, 이 전기 리드(312)는 일반적으로 플래티늄을 이용하여 제조된다. 각 전기 리드(312)는 제1 단(312A)에서 MEMS 장치(304)에 연결되고, 제2 단(312B)에서 하부 기판층(306)에 배치된 하나 이상의 전기 본드 패드(314)에 연결된다. 도 3에 도시된 특정 구현예에서, 밀폐형 MEMS 장치 플랫폼(302)은 여러 전기 본드 패드(314)를 포함한다. 전기 본드 패드(314)는 알루미늄 및 구리와 같은 다른 도전성 재료가 사용될 수도 있지만 일반적으로 플래티늄의 상부에 증착된 금막(gold film)을 이용하여 제조된다. 전기 리드(312)는 MEMS 장치(304)와 밀폐형으로 밀봉된 MEMS 패키지(300) 외부의 장치 사이를 인터페이스하는데 사용된다. 또한, MEMS 장치층(308)의 일부는 외부 경계벽(316)의 하부를 형성하는데 사용된다.
상부 기판층(310)은 일반적으로 MEMS 장치층(308)으로 증착되고 MEMS 장치층(308)으로 아노드식으로 본딩된다. 상부 기판층(310)은 일반적으로 유리로부터 제조된다. 상부 기판층(310)의 유리는 일반적으로 에칭되거나 드릴링된다. 홀은 일반적으로 마이크로 모래 분사 또는 초음파 드릴링에 의해 상부 기판층(310) 내에 형성된다. 상부 기판층(310)의 유리의 일부는 외부 경계벽(316)의 상부 부분을 형성하는데 사용된다. 도 3에 도시된 예시적인 구현예에서, MEMS 장치층(308)과 상부 기판층(310) 부분은 MEMS 장치층(308) 내에 구현된 MEMS장치(304)를 둘러싸는 외부 경계벽(316)이 남도록 제조된다. 외부 경계벽(316)은 MEMS 장치(304)를 완전히 둘러싼다. 다른 실시예에서, MEMS 장치 플랫폼(302)과 유사한 다른 MEMS 장치 플랫폼이 다른 재료로부터 제조되거나 다른 방법으로 제조된다.
전술한 바와 같이, MEMS 장치(304)는 일반적으로 하부 기판층(306)에 배치된 전기 리드(312) 중 하나의 제1 단(312A)에 전기적으로 결합된다. MEMS 장치(304)는, 다른 방법으로 전기적으로 결합될 수 있지만, 일반적으로 MEMS 장치층(308)의 제조 동안에 전기 리드(312)의 하나의 제1 단(312A)에 전기적으로 결합된다. 구체적으로는, MEMS 장치(304)와 전기 리드(312)는 모두 일반적으로 MEMS 장치층(308)으로부터 제조되고 MEMS 장치층(308)의 에칭 동안에 설계에 의해 전기적으로 결합된다. 피드스루 비아(108)의 하부측에 배치된 전기 본드 패드(118)는 일반적으로 전기 리드(312)의 제2 단(312B)에 전기적으로 결합된 전기 본드 패드(314)에 결합된다. 전기 본드 패드(118)는 일반적으로 전기 본드 패드(314)에 전기적으로 결합되고, 따라서, 하나 이상의 솔더 볼(318)을 이용하여 전기 리드(312)의 제2 단(312B)에 전기적으로 결합된다. 도 3에 도시된 특정 구현예에서, 밀폐형으로 밀봉된 MEMS 패키지(300)는 2개의 솔더 볼(318)을 포함한다. 일반적으로, 솔더 볼(318)은 밀폐형 인터페이스 칩(100)이 MEMS 장치 플랫폼(302)의 상부에 배치되기 전에 각 전기 리드(312)의 제2 단(312B)에서 전기 본드 패드(314)에 배치된다. 그 후에, 밀폐형 인터페이스 칩(100)은 전기 본드 패드(118)가 전기 리드(312)의 제2 단(312B)에서의 솔더볼(318) 및 전기 본드 패드(314)와 정렬하도록 MEMS 장치 플랫폼(302)의 상부에 배치된다. 그 다음, 솔더 볼(318)은 전기 리드(312)의 제2 단(312B)을 전기 본드 패드(314)와 솔더 볼(318)을 통해 전기 본드 패드(118)에 전기적으로 결합하기 위하여 리플로우되어, MEMS 장치 플랫폼(302)은 피드스루 비아(108)의 하부측에 전기적으로 결합된다.
밀폐형 인터페이스 칩(100)은 일반적으로 MEMS 장치 플랫폼(302)에 밀폐형으로 밀봉되어, 밀폐형 인터페이스 칩(100)과 MEMS 장치 플랫폼(302) 사이에 형성된 캐비티(320)의 내부에 MEMS 장치(304)를 밀봉한다. 일반적으로, 외부 밀봉 링(322)은 외부 경계벽(316)의 상부측 전체 주위로 배치된다. 외부 밀봉 링(322)은 일반적으로 금속 솔더의 연속하는 링을 이용하여 형성된다. 다른 재료가 사용될 수 있지만, 알맞은 밀폐형 밀봉을 여전히 형성하면서 배치 및 간격에 있어서 상대적으로 큰 변동을 허용하는 공정이기 때문에, 금속 솔더로 밀봉하는 것이 바람직하다. 밀폐형으로 밀봉된 MEMS 패키지(300)에서, 먼저 솔더가 외부 경계벽의 상부에 배치되고, 다음으로 밀폐형 인터페이스 칩(100)이 MEMS 장치 플랫폼(302)의 상부에 배치되며, 외부 밀봉 링(322)의 금속 솔더(전술한 솔더 볼(318)을 포함하는 밀폐형으로 밀봉된 MEMS 패키지(300)에서의 임의의 다른 솔더에 더하여)는 외부 밀봉 링(322)이 밀폐형 인터페이스 칩(100)의 유리 기판층(102)의 하부측을 외부 경계벽(316)의 상부 표면에 연결하도록 리플로우된다.
밀폐형 인터페이스 칩(100)에 의하여 밀폐형으로 밀봉하고 솔더 볼(318)을 리플로우한 후에, MEMS 장치(304)는 밀폐형 인터페이스 칩(100)의 상부측에서의 밀폐형 밀봉 외부에 배치된 전기 본드 패드(116)에 전기적으로 연결되어, 전기 신호를 포함하는 전기는 밀폐형으로 밀봉된 MEMS 패키지(300) 내부에서 밀폐형으로 밀봉된 MEMS 장치(304)와 밀폐형 밀봉의 외부에 있는 장치 사이를 이동할 수 있다. 밀폐형으로 밀봉된 MEMS 패키지(300) 내부에서 밀폐형으로 밀봉된 MEMS 패키지(300)의 외부에 있는 다른 장치에 MEMS 장치(304)를 전기적으로 그리고 통신에 관하여 결합하기 위하여, 다른 장치는 밀폐형으로 밀봉된 MEMS 패키지(300)의 외부에서 전기 본드 패드(116)에 결합된다. 실리콘 메사(110) 내의 피드스루 비아(108)가 신호가 외부 밀봉 링(322)를 통과하지 않으면서 밀폐형으로 밀봉된 캐비티(320) 내부로부터 지나가게 하기 때문에, 밀폐형으로 밀봉된 MEMS 장치를 위한 다른 방법 및 장치에 관한 전기적 단락 및 기생 성분은 밀폐형으로 밀봉된 MEMS 패키지(300) 내에서 방지된다.
진공을 필요로 하는 구현예에서, 게터 부품(120)이 캐비티(320)의 내부에서 밀폐형 인터페이스 칩(100) 상에 배치된다. 외부 밀봉 링(322)이 밀폐형 인터페이스 칩(100)과 MEMS 장치 플랫폼(302)의 외부 경계벽(316) 사이에서 모든 개구 주위를 밀폐형으로 밀봉하면, 게터 부품(120)은 캐비티(320) 내부에서 진공을 형성하도록 작동된다. 캐비티(320) 내부의 많은 영역이 사용되지 않기 때문에, 게터 부품(120)은 밀폐형으로 밀봉된 캐비티(320) 내의 아무데나 증착되며, 이에 의해 충분한 케터링(gettering) 용량과 안정된 진공 밀봉을 제공한다. 게터 부품(120)은 밀폐형 밀봉 내부의 캐비티(320)가 가스 분위기일 때에는 불필요하다.
도 4는 밀폐형 인터페이스 칩(100)을 이용하여 MEMS 장치 플랫폼(302)을 밀폐형으로 밀봉하는 예시적인 방법(400)을 도시하는 플로우 차트이다. 방법(400)은 밀폐형 인터페이스 칩(100)이 전술한 방법(200)에 따라 제조되는 블록(402)에서 시작한다. 방법은 MEMS 장치 플랫폼(302)이 종래의 방법에 따라 제조되는 블록(404)으로 진행한다. 다른 예시적인 구현예에서, 블록(402)과 블록(404)의 순서는 바뀌어, 전술한 방법(200)에 따라 밀폐형 인터페이스 칩(100)이 제조되기 전에 MEMS 장치 플랫폼(302)이 제조된다. 다른 예시적인 구현예에서, 블록(402)과 블록(404)의 동작은 병렬로 일어난다. 마지막으로, 방법(400)은 밀폐형 인터페이스 칩(100)이 MEMS 장치 플랫폼(302)에 부착되고, MEMS 장치 플랫폼(302)과 밀폐형 인터페이스 칩(100) 사이의 기밀 밀봉이 형성되는 블록(406)으로 진행한다. 일반적으로, 진공을 필요로 하는 경우에, 게터 부품(120)은 밀봉된 캐비티(320) 내부에서 작동되어, 밀봉된 캐비티(320)로부터 잉여 공기를 제거한다.
도 5는 밀폐형 인터페이스 칩(502)이 MEMS 장치 플랫폼(302)과 인터페이스할 때 형성된 밀폐형으로 밀봉된 MEMS 패키지(500)의 다른 실시예의 측면 단면도이다. 밀폐형 인터페이스 칩(502)은 실리콘 기판층(106)이 에칭되는 방법에 의해 밀폐형 인터페이스 칩(100)과 구별된다. 실리콘 기판층(106)은 밀폐형 인터페이스 칩(100)에서 사용되는 이방성 에칭 대신에 DRIE를 이용하여 밀폐형 인터페이스 칩(502)에서 에칭된다. 밀폐형 인터페이스 칩(502)은 실리콘 메사(110)와 유사한 하나 이상의 실리콘 메사(504)를 포함하고, 각 실리콘 메사(504)는 베이스(506)와 정점부(508)를 가진다. 도 5에 도시된 특정 구현례에서, 밀폐형 인터페이스 칩(502)는 2개의 실리콘 메사(504)를 포함한다. 각 베이스(506)는 실리콘 메사(110)의 각 베이스(112)와 유사하다. 각 정점부(508)는 실리콘 메사(110)의 각 정점부(114)와 유사하다. DRIE는 더 작은 베이스 영역을 갖는 실리콘 메사의 형성을 가능하게 한다. 실리콘 메사(504)가 DRIE를 이용하여 에칭되기 때문에, 각 실리콘 메사(504)의 각 베이스(506)는 일반적으로 각 실리콘 메사(110)의 각 베이스(112)보다 더 작은 영역을 갖는다. 또한, 각 실리콘 메사(504)의 각 베이스(506)는 일반적으로 각 실리콘 메사(110)와 동일한 피라미드 형상을 가지지 않는다.
또한, 밀폐형으로 밀봉된 MEMS 패키지(500)는 하나 이상의 전기 커넥터(510)와 하나 이상의 전기 본드 패드(512)를 포함한다. 도 1에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(100)은 와이어 본딩 모세관(capillary)과 같은 2개의 전기 커넥터(510)와, 2개의 전기 본드 패드(512)를 포함한다. 각 전기 커넥터(510)의 제1 단은 전기 본드 패드(116)의 하나와 결합되고, 각 전기 커넥터(510)의 제2 단은 홀(104)의 외부에서 밀폐형 인터페이스 칩(100)의 상부에 실장된 전기 본드 패드(512)의 하나와 결합된다. 일반적으로, 홀(104)은 전기 커넥터(510)를 수용하기 위하여 폭이 대략 300 마이크로미터 내지 대략 500 마이크로미터 사이이고 길이가 대략 1500 마이크로미터일 필요가 있다. 일반적으로 전기 커넥터(510)의 제1 단은 다른 연결이 적합하더라도 하나 이상의 솔더 볼(514)을 이용하여 전기 본드 패드(116)에 연결된다. 도 5에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(502)은 2개의 솔더 볼(514)을 포함한다. 전기 본드 패드(512)는 외부 장치가 밀폐형으로 밀봉된 MEMS 패키지(600) 내에서 MEMS 장치(304)와 인터페이스하는 연결점이다. 외부 장치는 다른 연결이 적합하더라도 일반적으로 하나 이상의 솔더 볼(516)을 이용하여 전기 본드 패드(512)에 연결된다. 도 3에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(502)은 2개의 솔더 볼(516)을 포함한다.
도 6은 MEMS 장치 플랫폼(604)과 인터페이스하는 밀폐형 인터페이스 칩(602)을 포함하는 밀폐형으로 밀봉된 MEMS 패키지(600)의 다른 실시예에 대한 측면 단면도이다. 도 7은 MEMS 장치 플랫폼(604)과 인터페이스하는 밀폐형 인터페이스 칩(602)을 포함하는 밀폐형으로 밀봉된 MEMS 패키지(600)의 상면도이다. MEMS 장치 플랫폼(604)은 MEMS 장치 플랫폼(302)의 모든 부품을 포함한다. MEMS 장치 플랫폼(604)과 MEMS 장치 플랫폼(302) 사이의 차이는 하부 기판층(306)에 배치된 각 전기 리드(312)의 제2 단(312B)의 각각이 MEMS 장치 플랫폼(604) 내의 다이 주위로 서로 넓게 분리되어 분포된다는 것이다. (각 전기 리드(312)의 복수의 제2 단(312B)은 일반적으로 MEMS 장치 플랫폼(302)의 단일 메사 아래에서 함께 모아진다.) 넓게 분리되어 분포되는 전기 리드(312)의 제2 단(312B)의 배치는 도 6에서 볼 수 있다.
밀폐형 인터페이스 칩(602)은 몇 가지 두드러지는 차이를 가지면서 밀폐형 인터페이스 칩(502)과 유사한 요소를 포함한다. 밀폐형 인터페이스 칩(602)은 실리콘 메사(504)와 유사한 하나 이상의 실리콘 메사(606)을 포함한다. 도 6 및 7에 도시된 특정 실시예에서, 밀폐형 인터페이스 칩(602)은 16개의 실리콘 메사(606)를 포함한다. 밀폐형 인터페이스 칩(602)의 16개의 실리콘 메사(606)은 각각 서로 전기적으로 분리되고, 임베디드된 피드스루 비아(108)를 포함하지 않는다. 구체적으로는, 밀폐형 인터페이스 칩(602)에서, 각 실리콘 메사(606)는 다른 실리콘 메사(606)와 분리되며, 각 실리콘 메사(606)는 넓게 분리되어 분포되는 전기 리드(312)의 하나의 제2 단(312B)과 정렬하도록 밀폐형 인터페이스 칩(602)에 배치된다. 각 실리콘 메사(606)가 전기 본드 패드(118)의 하나와 전기 본드 패드(116)의 하나 사이의 도전성 요소로서 기능하도록, 각 실리콘 메사(606)는 다른 실리콘 메사(606)로부터 분리된다. 따라서, 피드스루 비아(108)는 도 6 및 7에 도시된 구현예에서 필요하지 않다. 밀폐형 인터페이스 칩(602)의 각 실리콘 메사(606)는 밀폐형 인터페이스 칩(502)의 각 실리콘 메사(504)의 베이스(506)와 유사한 베이스(608)를 가진다. 각 실리콘 메사(606)의 중심에 피드스루 비아(108)가 없기 때문에, 그리고 DRIE가 실리콘 메사(606)를 형성하는데 사용되기 때문에, 각 실리콘 메사(606)는 각 실리콘 메사(504)의 베이스(506)보다 작은 베이스(608)를 가질 수 있다.
또한, 밀폐형 인터페이스 칩(502)을 참조하여 설명된 다른 요소에 더하여, 밀폐형 인터페이스 칩(602)은 유리 기판층(102) 내에 밀폐형 인터페이스 칩(100)과 밀폐형 인터페이스 칩(502)의 홀(104)에 유사한 드릴링된 하나 이상의 홀(610)을 유리 기판층(102) 내에 포함한다. 도 6에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(602)는 16개의 홀(610)(도 7에서 모두 도시되며, 도 6에서는 단지 2개만 보인다)을 포함한다. 각 홀(610)로부터의 연결을 제공하기 위하여 전기 커넥터(510)에 유사한 전기 커넥터를 이용하는 대신에, 밀폐형 인터페이스 칩(602)은 하나 이상의 도전성 플러그(612)를 포함한다. 도 6 및 7에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(602)은 16개의 도전성 플러그(16)(도 7에서 모두 도시되며, 도 6에서는 단지 2개만 보인다)를 포함한다. 도전성 플러그(612)가 가끔 도금된 금속이나 다른 도전성 재료로 이루어질 수 있지만, 도전성 플러그(612)는 일반적으로 솔더로 이루어진다. 도전성 플러그(612)는 전기 신호를 실리콘 메사(504)로부터 유리 기판층(102)의 상부로 전도한다. 따라서, 도전성 플러그의 상부가 MEMS 장치(304)에 전기적으로 결합되도록, 전기 신호 및 다른 형태의 전기는 도전성 플러그(612)의 상부와 전기 본드 패드(118) 사이를 이동할 수 있다.
외부 장치는 도전성 플러그(612)의 상부에 배치된 하나 이상의 솔더 볼(614)을 이용한 도전성 플러그(612)의 상부와의 연결에 의해 MEMS 장치(304)와 결합될 수 있다. 도 6에 도시된 특정 구현예에서, 밀폐형 인터페이스 칩(602)은 2개의 솔더 볼(612)을 포함한다. 도전성 플러그(612)의 사용은 밀폐형 인터페이스 칩(602)의 홀(610)이 밀폐형 인터페이스 칩(502)의 홀(104)보다 더 작게 하는 것을 가능하게 한다. 밀폐형 인터페이스 칩(502)의 홀(104)은 전기 커넥터(510)를 수용하기 위하여 폭이 대략 300 마이크로미터 내지 대략 500 마이크로미터 사이이고 길이가 대략 1500 마이크로미터이지만, 밀폐형 인터페이스 칩(602)의 홀(610)은 전기 커넥터(510)를 수용할 필요가 없어 더 작아질 수 있다. 밀폐형 인터페이스 칩(602)의 홀(610)은 일반적으로 대략 50 마이크로미터 내지 대략 1000 마이크로미터 사이이며, 바람직하게는 대략 100 마이크로미터 내지 대략 500 마이크로미터 사이이다. 다른 구현례에서, 밀폐형 인터페이스 칩(602)의 홀(610)은 더 작은 반면, 또 다른 구현예에서 홀(610)은 더 크다. 밀폐형 인터페이스 칩(602)의 홀(610)의 잠재적으로 더 작은 크기, 피드스루 비아(108)가 없는 실리콘 메사(606)의 잠재적으로 더 작은 크기 및 전기 리드(312)의 제2 단(312B)의 재배치는 밀폐형으로 밀봉된 MEMS 패키지(600)의 다이 크기 및 비용 모두가 감소되게 할 수 있다.
도 8은 밀폐형으로 밀봉된 MEMS 패키지(600)를 형성하는 예시적인 방법(800)을 도시하는 플로우 차트이다. 방법(800)은 밀폐형 인터페이스 칩(602)을 형성하는 제1 서브 방법(802), MEMS 장치 플랫폼(602)을 형성하는 제2 서브 방법(804) 및 MEMS 장치 플랫폼(604)의 상부에 밀폐형 인터페이스 칩(602)를 밀폐형으로 밀봉하는 제3 서브 방법(806)을 포함한다. 일부 실시예에서, 서브 방법(802)과 서브 방법(804)은 병렬로 일어나며, 다른 실시예에서, 서브 방법(802) 또는 서브 방법(804) 중 하나는 다른 것 전에 일어난다. 서브 방법(806)은 일반적으로 서브 방법(802) 및 서브 방법(804) 모두가 완료된 후에 일어난다.
밀폐형 인터페이스 칩(602)을 형성하기 위한 제1 서브 방법(802)은 정렬 기준이 유리 기판층(102)에 패터닝되는 블록(808)에서 시작한다. 서브 방법(802)은 홀(610)이 유리 기판층(102)을 관통하여 드릴링되는 블록(810)으로 진행한다. 서브 방법(802)은 실리콘 기판층(106)의 상부가 유리 기판층(102)의 하부에 본딩되는 블록(812)으로 진행한다. 다른 종류의 본딩이 가끔 사용되지만, 이것은 일반적으로 아노드식 본딩에 의해 일어난다.
서브 방법(802)은 메사 마스크 층이 실리콘 기판층(106)의 하부에 증착되고 패터닝되는 블록(814)로 진행한다. 서브 방법(802)은 실리콘 메사(606)가 실리콘 기판층(106)으로부터 에칭되는 블록(816)으로 진행한다. 일반적으로 실리콘 메사(606)는 DRIE 공정을 이용하여 에칭된다. 서브 방법(802)은 웨팅층(wetting layer)이 본드면 및 실리콘 메사(606)에 증착되고 패터닝되는 블록(818)으로 진행한다. 일반적으로, 웨팅층은 솔더가 웨팅되고 금 또는 다른 금속으로 되는 패터닝된 금속 필름이다.
서브 방법(802)은 솔더가 증착되고 패터닝되는 블록(820)으로 진행한다. 일반적으로, 솔더는 솔더 외부 밀봉 링(322), 솔더 볼(318) 및 솔더 볼(614)이 도 6 및 7을 참조하여 설명된 바와 같이 배치되도록 밀폐형 인터페이스 칩(604)에 증착되고 패터닝된다. 구체적으로는, 솔더 외부 밀봉 링(322)은 유리 기판층(102)의 하부측에 증착되고 패터닝되고, 솔더 볼(318)은 전기 본드 패드(118)에 증착되고 패터닝되며, 솔더 볼(614)은 도전성 플러그(612)의 상부에 증착되고 패터닝된다. (다른 실시예에서, 솔더 외부 밀봉 링(322)과 솔더 볼(318)은 밀폐형 인터페이스 칩(602) 대신에 MEMS 장치 플랫폼(604)에 증착되고 패터닝된다.) 서브 방법(802)은 밀폐형 인터페이스 칩(602)와 MEMS 장치 플랫폼(604) 사이에 형성된 캐비티(320) 내부에 있도록, 게터 부품(120) 유리 기판층(102)의 하부측에 증착되고 패터닝되는 블록(822)으로 진행한다. 서브 방법(802)은 밀폐형 인터페이스 칩(602)이 본딩 전에 클리닝되는 블록(824)으로 진행한다.
서브 방법(804)은 MEMS 장치 플랫폼(604)이 제조되는 블록(826)으로 진행한다. 전술한 바와 같이, MEMS 장치 플랫폼(604)은 일반적으로 MEMS 자이로 또는 MEMS 가속도계와 같은 MEMS 장치(304)를 포함한다. MEMS 장치 플랫폼(302)은 전술한 바에 따라 제조되거나 MEMS 장치의 제조에 통상의 지식을 가진 자에 의해 사용되는 다른 방법으로 제조된다. 서브 방법(804)은 웨팅층이 MEMS 장치 플랫폼(604)의 상부면에 증착되고 패터닝되는 블록(828)으로 진행한다. 서브 방법(804)은 MEMS 장치 플랫폼(604)이 본딩 전에 클리닝되는 블록(830)으로 진행한다.
서브 방법(806)은 서브 방법(802) 및 서브 방법(804)이 완료된 후에 블록(832)에서 시작한다. 블록(832)에서, 밀폐형 인터페이스 칩(602)은 MEMS 장치 플랫폼(604)에 본딩되어, 밀폐형으로 밀봉된 MEMS 패키지(600)를 형성하고, 게터 부품(120)이 일반적으로 작동된다. 본딩은 일반적으로 밀폐형 인터페이스 칩(602)를 MEMS 장치 플랫폼(604) 상으로 배치하고, 이어서 솔더 외부 밀봉 링(322), 솔더 볼(318) 및 솔더 볼(614)를 리플로우하는 것을 포함한다. 다른 구현례에서, 다른 방법이 밀폐형 인터페이스 칩(602)을 MEMS 장치 플랫폼(604)에 본딩하는데 사용된다. 진공을 필요로 하지 않는 구현예에서, 게터 부품(120)은 없거나 또는 작동되지 않는다. 블록(832)에서의 본딩은 일반적으로 웨이퍼 레벨에서 일어난다. 따라서, 복수의 밀폐형 인터페이스 칩(602)이 단일 웨이퍼에 형성되고, MEMS 장치 플랫폼(604)은 단일 웨이퍼에서 형성된다. 블록(832)에서의 본딩 동안, 복수의 밀폐형 인터페이스 칩(602)이 복수의 MEMS 장치 플랫폼(604)으로 밀폐형으로 밀봉되어, 복수의 밀폐형으로 밀봉된 MEMS 패키지(600)를 형성한다.
서브 방법(806)은 밀폐형으로 밀봉된 MEMS 패키지(600)가 다른 밀폐형으로 밀봉된 MEMS 패키지로부터 복수의 밀폐형으로 밀봉된 MEMS 패키지(600)로 다이싱되어 분리되는 블록(834)으로 진행한다.
이어지는 특허청구범위에 의해 정의되는 본 발명에 대한 다수의 실시예가 설명되었다. 그럼에도 불구하고, 설명된 실시예에 대한 다양한 수정이 청구된 발명의 범위를 벗어나지 않으면서 이루어질 수 있다. 따라서, 다른 실시예들은 다음의 특허청구범위의 범위 내에 있다.
100, 502, 602: 밀폐형 인터페이스 칩 102: 유리 기판층
104, 610: 홀 106: 실리콘 기판층
108: 피드스루 비아 110, 504, 606: 실리콘 메사
112, 506, 608: 베이스 114, 508: 정점부(apex)
116, 118, 314, 512: 전기 본드 패드 120: 게터 부품
300, 500, 600: 밀폐형으로 밀봉된 MEMS 패키지
302, 604: MEMS 장치 플랫폼 304: MEMS 장치
306: 하부 기판층 308: MEMS 장치층
310: 상부 기판층 312: 전기 리드
316: 외부 경계벽 318, 514, 516, 614: 솔더 볼
320: 캐비티 322: 외부 밀봉 링(322)
510: 전기 커넥터 612: 도전성 플러그

Claims (10)

  1. 적어도 하나의 홀(104)을 갖고, 제1 부분이 마이크로 전기기계 시스템 장치 플랫폼(302)과 본딩하도록 구성된 하부면을 갖는 유리 기판(102); 및
    상기 유리 기판의 하부면의 제2 부분에 본딩된 적어도 하나의 실리콘 메사(110);
    를 포함하고,
    상기 하부면의 제1 부분은 상기 하부면의 제2 부분을 둘러싸고,
    상기 적어도 하나의 실리콘 메사는 상기 유리 기판 내의 상기 적어도 하나의 홀에 정렬되는,
    밀폐형 인터페이스 칩(100).
  2. 제1항에 있어서,
    상기 적어도 하나의 실리콘 메사는 상기 유리 기판에 본딩된 실리콘 기판(106)으로부터 에칭된,
    밀폐형 인터페이스 칩.
  3. 제1항에 있어서,
    상기 적어도 하나의 실리콘 메사는,
    상기 적어도 하나의 홀 근처에 배치된 베이스(112);
    상기 베이스의 반대쪽에 배치된 정점부(114); 및
    상기 베이스 근처의 상부단과 상기 정점부 근처의 하부단을 갖는 적어도 하나의 피드스루 비아(108)
    를 포함하고,
    상기 적어도 하나의 피드스루 비아는 상기 상부단과 상기 하부단 사이에 전기적으로 전도성인,
    밀폐형 인터페이스 칩.
  4. 마이크로 전기기계 시스템 장치 플랫폼(302);
    밀폐형 인터페이스 칩(100); 및
    외부 밀봉 링(322)
    을 포함하며,
    상기 마이크로 전기기계 시스템 장치 플랫폼은,
    마이크로 전기기계 시스템 장치(304); 및
    상기 마이크로 전기기계 시스템 장치를 둘러싸고, 상부면을 갖는 연속하는 외부 경계벽(316)
    을 포함하고,
    상기 밀폐형 인터페이스 칩은,
    적어도 하나의 홀(104)을 포함하고, 내부 부분 및 상기 내부 부분을 둘러싸는 외부 부분을 갖는 하부면을 포함하는 유리 기판(102); 및
    적어도 하나의 실리콘 메사가 상기 유리 기판의 상기 적어도 하나의 홀과 정렬되도록 상기 유리 기판의 하부면의 상기 내부 부분에 본딩된 상기 적어도 하나의 실리콘 메사(110)
    를 포함하고,
    상기 외부 밀봉 링은 상기 유리 기판의 하부면의 상기 외부 부분과 상기 마이크로 전기기계 시스템 장치의 상기 연속하는 외부 경계벽의 상부면 사이에 배치되어, 상기 유리 기판의 하부면을 상기 연속하는 외부 경계벽의 상부면에 본딩하는,
    밀폐형으로 밀봉된 마이크로 전기기계 시스템 장치 패키지(300).
  5. 제4항에 있어서,
    밀폐형으로 밀봉된 캐비티(320)가 상기 마이크로 전기기계 시스템 장치 플랫폼 및 상기 밀폐형 인터페이스 칩 사이에 형성된,
    밀폐형으로 밀봉된 마이크로 전기기계 시스템 장치 패키지.
  6. 제4항에 있어서,
    상기 적어도 하나의 실리콘 메사는,
    상기 적어도 하나의 홀 근처에 배치된 베이스(112);
    상기 베이스의 반대쪽에 배치된 정점부(114); 및
    상부단 및 상기 상부단 반대쪽의 하부단을 갖고, 상기 실리콘 메사의 베이스에서의 상기 하부단으로부터 상기 실리콘 메사의 정점부에서의 상기 상부단으로 수직으로 지나가는 전기 전도성 피드스루 비아(108)
    를 포함하고,
    상기 마이크로 전기기계 시스템 장치는, 상기 마이크로 전기기계 시스템 장치가 상기 전기 전도성 피드스루 비아의 상부단에 전기적으로 결합되도록 상기 전기 전도성 피드스루 비아의 상기 하부단과 전기적으로 결합된,
    밀폐형으로 밀봉된 마이크로 전기기계 시스템 장치 패키지.
  7. 적어도 하나의 홀을 하부면을 갖는 유리 기판을 관통하여 형성하는 단계(202, 810);
    상기 유리 기판의 상기 하부면에 실리콘 기판을 본딩하는 단계(206, 812); 및
    상기 실리콘 기판을 에칭하여 상기 적어도 하나의 홀 근처에 배치된 베이스와 상기 베이스 반대쪽에 배치된 정점부를 갖는 적어도 하나의 실리콘 메사를 형성하는 단계(201, 806)
    에 의하여 밀폐형 인터페이스 칩을 형성하는 단계(200, 802)
    를 포함하고,
    상기 적어도 하나의 메사는 상기 유리 기판에서 상기 적어도 하나의 홀과 정렬되는,
    방법(800).
  8. 제7항에 있어서,
    상기 밀폐형 인터페이스 칩을 형성하는 단계는,
    적어도 하나의 피드스루 비아가 상기 적어도 하나의 실리콘 메사 내에 임베디드되고 상기 적어도 하나의 홀과 정렬되도록 상기 적어도 하나의 피드스루 비아를 상기 실리콘 기판에 형성하는 단계(204)
    를 더 포함하는,
    방법.
  9. 제7항에 있어서,
    마이크로 전기기계 시스템 장치와 상기 마이크로 전기기계 시스템 장치를 둘러싸는 외부 경계벽을 갖는 마이크로 전기기계 시스템 장치 플랫폼(804)을 형성하는 단계(804); 및
    상기 밀폐형 인터페이스 칩의 유리 기판의 상기 하부면을 상기 외부 경계벽의 상부면에 본딩하는 단계(832)
    를 더 포함하는,
    방법.
  10. 제9항에 있어서,
    상기 밀폐형 인터페이스 칩을 형성하는 단계는,
    상기 실리콘 기판 내에서 상기 베이스 근처의 상부단과 상기 정점부 근처의 하부단을 갖는 적어도 하나의 피드스루 비아를 형성하는 단계(204)
    를 더 포함하고,
    상기 적어도 하나의 피드스루 비아는 상기 상부단과 상기 하부단 사이에 전기 전도성인,
    방법.
KR1020100058906A 2009-06-22 2010-06-22 하이브리드 밀폐형 인터페이스 칩 KR20100137388A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/488,847 2009-06-22
US12/488,847 US20100320595A1 (en) 2009-06-22 2009-06-22 Hybrid hermetic interface chip

Publications (1)

Publication Number Publication Date
KR20100137388A true KR20100137388A (ko) 2010-12-30

Family

ID=42307805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100058906A KR20100137388A (ko) 2009-06-22 2010-06-22 하이브리드 밀폐형 인터페이스 칩

Country Status (4)

Country Link
US (1) US20100320595A1 (ko)
EP (1) EP2266920A2 (ko)
JP (1) JP2011009744A (ko)
KR (1) KR20100137388A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748206B2 (en) * 2010-11-23 2014-06-10 Honeywell International Inc. Systems and methods for a four-layer chip-scale MEMS device
US9171964B2 (en) 2010-11-23 2015-10-27 Honeywell International Inc. Systems and methods for a three-layer chip-scale MEMS device
US9771258B2 (en) * 2015-06-24 2017-09-26 Raytheon Company Wafer level MEMS package including dual seal ring
KR102634692B1 (ko) * 2016-02-12 2024-02-08 삼성전자주식회사 반도체 발광 소자 패키지
US11062933B2 (en) * 2018-07-17 2021-07-13 Intel Corporation Die placement and coupling apparatus

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
US5770816A (en) * 1997-03-11 1998-06-23 Lockheed Martin Corp. Planar, hermetic metal matrix housing
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US6635509B1 (en) * 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
KR100425479B1 (ko) * 2002-05-02 2004-03-30 삼성전자주식회사 노광 장치의 투영렌즈계의 수차 평가용 마스크
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
US7429495B2 (en) * 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
US7291513B2 (en) * 2003-12-15 2007-11-06 Dalsa Semiconductor Inc. Hermetic wafer-level packaging for MEMS devices with low-temperature metallurgy
US7115436B2 (en) * 2004-02-12 2006-10-03 Robert Bosch Gmbh Integrated getter area for wafer level encapsulated microelectromechanical systems
US7952189B2 (en) * 2004-05-27 2011-05-31 Chang-Feng Wan Hermetic packaging and method of manufacture and use therefore
US7508063B2 (en) * 2005-04-05 2009-03-24 Texas Instruments Incorporated Low cost hermetically sealed package
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
KR100846569B1 (ko) * 2006-06-14 2008-07-15 매그나칩 반도체 유한회사 Ｍｅｍｓ 소자의 패키지 및 그 제조방법
US7402905B2 (en) * 2006-08-07 2008-07-22 Honeywell International Inc. Methods of fabrication of wafer-level vacuum packaged devices
US7667324B2 (en) * 2006-10-31 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Systems, devices, components and methods for hermetically sealing electronic modules and packages
US7763962B2 (en) * 2006-11-10 2010-07-27 Spatial Photonics, Inc. Wafer-level packaging of micro devices
US20080308922A1 (en) * 2007-06-14 2008-12-18 Yiwen Zhang Method for packaging semiconductors at a wafer level

Also Published As

Publication number Publication date
EP2266920A2 (en) 2010-12-29
US20100320595A1 (en) 2010-12-23
JP2011009744A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
US8476737B2 (en) Environment-resistant module, micropackage and methods of manufacturing same
US7402905B2 (en) Methods of fabrication of wafer-level vacuum packaged devices
CN110467148B (zh) 一种圆片级封装mems芯片结构及其加工方法
EP2174907A2 (en) System and methods for implementing a wafer level hermetic interface chip
KR100833508B1 (ko) 멤즈 패키지 및 그 방법
US8215176B2 (en) Pressure sensor for harsh media sensing and flexible packaging
US6338284B1 (en) Electrical feedthrough structures for micromachined devices and methods of fabricating the same
US7098117B2 (en) Method of fabricating a package with substantially vertical feedthroughs for micromachined or MEMS devices
US6528344B2 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
US9790084B2 (en) Micromechanical sensor device
US8288850B2 (en) Method for packaging micromachined devices
US20040259325A1 (en) Wafer level chip scale hermetic package
TWI421955B (zh) 具壓力感測器之微機電結構及其製法
US10266392B2 (en) Environment-resistant module, micropackage and methods of manufacturing same
US9650241B2 (en) Method for providing a MEMS device with a plurality of sealed enclosures having uneven standoff structures and MEMS device thereof
JP2009515338A5 (ko)
JP2005297180A (ja) 微小機械素子の真空実装方法、及びこの方法によって真空実装された微小機械素子
JP2017504490A (ja) 垂直フィードスルーを用いたウェハレベル気密パッケージング方法
CN105600738B (zh) 一种用于晶圆级封装的密闭结构及其制造方法
KR20100137388A (ko) 하이브리드 밀폐형 인터페이스 칩
Lin et al. Implementation of three-dimensional SOI-MEMS wafer-level packaging using through-wafer interconnections
CN211004545U (zh) 一种具有tsv结构的mems芯片
Kuisma Glass isolated TSVs for MEMS
EP2790214B1 (en) Device with a micro- or nanoscale structure
CN105916801A (zh) 用于mems器件的薄盖

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid