KR20100134480A - Hetero-substrate, iii-nitride semiconductor devices using the same and manufacturing method of thereof - Google Patents

Hetero-substrate, iii-nitride semiconductor devices using the same and manufacturing method of thereof Download PDF

Info

Publication number
KR20100134480A
KR20100134480A KR1020090053115A KR20090053115A KR20100134480A KR 20100134480 A KR20100134480 A KR 20100134480A KR 1020090053115 A KR1020090053115 A KR 1020090053115A KR 20090053115 A KR20090053115 A KR 20090053115A KR 20100134480 A KR20100134480 A KR 20100134480A
Authority
KR
South Korea
Prior art keywords
layer
nitride
substrate
buffer layer
growth
Prior art date
Application number
KR1020090053115A
Other languages
Korean (ko)
Other versions
KR101028585B1 (en
Inventor
황성민
서용곤
Original Assignee
전자부품연구원
(주)웨이브스퀘어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원, (주)웨이브스퀘어 filed Critical 전자부품연구원
Priority to KR1020090053115A priority Critical patent/KR101028585B1/en
Priority to PCT/KR2010/003828 priority patent/WO2010147357A2/en
Priority to JP2012514892A priority patent/JP2012530027A/en
Publication of KR20100134480A publication Critical patent/KR20100134480A/en
Application granted granted Critical
Publication of KR101028585B1 publication Critical patent/KR101028585B1/en
Priority to US13/327,647 priority patent/US8878211B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure

Abstract

PURPOSE: The nitride type semiconductor device using the different substrate, and that and a method of manufacture thereof are that non-polar or the antipolarity side nitride layer the crystal growth mode is controlled is formed in non-polar or the antipolarity side of the Base substrate. CONSTITUTION: The base substrate(11) having one among non-polar or the antipolarity side is prepared. The nitride system crystal growth nucleus layer(12) is formed in the side of the Base substrate. The first buffer layer(13) is grown up on the crystal growth nucleus layer. The lateral growth layer(14) is grown up on the first buffer layer.

Description

이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법{ Hetero-substrate, Ⅲ-nitride semiconductor devices using the same and manufacturing method of thereof}Hetero-substrate, III-nitride semiconductor devices using the same and manufacturing method of

본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 사파이어와 같은 이종 기판의 무극성 또는 반극성면에 결정 성장 모드를 조절하여 고품질의 무극성 또는 반극성 질화물층이 형성된 이종 기판과, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a heterogeneous substrate having a high-quality nonpolar or semipolar nitride layer formed by controlling a crystal growth mode on a nonpolar or semipolar surface of a heterogeneous substrate such as sapphire, and The nitride semiconductor device used and its manufacturing method are related.

반도체 소자 제조시 기재로서 사용되는, 질화갈륨(GaN)과 같은 질화물계 단결정 반도체 기판은 대부분이 c면({0001}면)의 질화물 박막으로서, 주로 사파이어 기판의 c면({0001}면) 위에 유기금속화학증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 분자선 증착법(MBE: Molecular Beam Epitaxy) 또는 HVPE(hydride vapor phase epitaxy)의 방법으로 성장시킨 후 얻어진다.Nitride-based single crystal semiconductor substrates such as gallium nitride (GaN), which are used as substrates in the manufacture of semiconductor devices, are mostly nitride films of c plane ({0001} plane), mainly on c plane ({0001} plane) of sapphire substrates. It is obtained after growing by the method of Metal Organic Chemical Vapor Deposition (MOCVD), Molecular Beam Epitaxy (MBE) or hydride vapor phase epitaxy (HVPE).

이렇게 만들어진 c면 질화물계 단결정 막은 c-결정축 방향으로 예를 들어 갈륨층과 질소층이 반복적으로 적층되어 있어 극성(polarity)을 띄게 된다. 예를 들어, c면의 GaN/AlGaN/InGaN 헤테로구조체의 경우, 자발분극(spontaneous polarization) 또는 압전분극(piezoelectric polarization)에 의해 형성되는 강한 전기장(electric field)에 의해 헤테로구조체 내의 전자 밴드 구조(electronic band structure)를 기울게 만들어 캐리어 재결합율을 감소시켜 그 결과 양자 효율을 낮춘다.The c-plane nitride-based single crystal film thus formed has a polarity because, for example, a gallium layer and a nitrogen layer are repeatedly stacked in the c-crystal axis direction. For example, in the case of GaN / AlGaN / InGaN heterostructures with c planes, the electronic band structure in the heterostructures is caused by a strong electric field formed by spontaneous polarization or piezoelectric polarization. By tilting the band structure, the carrier recombination rate is reduced, resulting in lower quantum efficiency.

자세히 설명하면 c-결정축 성장방향으로 편향의 비연속성(polarization discontinuity)이 존재하여 표면이나 계면에 고정된 시트 전하(sheet charge)를 생성하여 그 결과로 생기는 내부 전기장이 양자우물(quantum well) 내에 있는 전자와 정공 파동함수(wavefunction)를 분리시켜 발광을 장파장 쪽으로 이동시키고, 전기장 인가시, 단파장쪽으로 발광파장이 이동함으로써 장파장용 소자개발을 어렵게 하고 있다.In detail, there is a polarization discontinuity in the c-axis growth direction, which creates a fixed sheet charge at the surface or interface, resulting in an internal electric field in the quantum well. The separation of electron and hole wavefunctions shifts light emission toward long wavelengths, and when an electric field is applied, light emission wavelengths shift toward shorter wavelengths, making it difficult to develop devices for long wavelengths.

이에 반해, a면({11-20}면), m면({1-100}면) 질화물계 결정들은 무극성(non-polar) 특성을 가지고 있기 때문에 상기한 바와 같은 c면 질화물계 단결정의 문제점, 즉 분극에 의한 내부전기장에 의해 양자효율이 감소되는 문제점을 극복할 수 있다. a면 질화물계 결정들은 폴라이제이션 필드(polarization field)가 없어 밴드 벤딩(band bending)이 일어나지 않고, 무극성 결정면에 AlGaN/GaN/InGaN 양자우물을 성장시킨 구조에서는 스탁 효과(Stark effect)가 관찰되지 않으므로, a면의 무극성 질화물계 헤테로구조체는 고효율의 자외선-가시광선 영역의 발광소자와 HEMT(high electron mobility transistor)에 유용하게 사용될 수 있는 가능성을 갖는다.In contrast, the a-plane ({11-20} plane) and the m-plane ({1-100} plane) nitride-based crystals have non-polar characteristics, so the problems of the c-plane nitride-based single crystal described above That is, the problem that the quantum efficiency is reduced by the internal electric field due to polarization can be overcome. A-plane nitride-based crystals do not have a polarization field, so no band bending occurs, and a stark effect is not observed in a structure in which AlGaN / GaN / InGaN quantum wells are grown on a non-polar crystal plane. The non-polar nitride-based heterostructure on the a-side has a possibility of being usefully used in high efficiency UV-visible light emitting devices and high electron mobility transistors (HEMTs).

또한 a면 질화물계 막은 c면 질화물계 단결정 막보다 고농도 p-doping을 가 능하다. 왜냐하면 a면에서는 활성화에너지(activation energy)가 118meV이고 c면에서는 170meV로 a면에서의 에너지가 훨씬 낮기 때문이다. 그리고 일반적으로 GaN에서 Al이 많이 포함될수록 도핑효율은 급격히 떨어지게 되는데, 이는 a면에서는 c면에 비해 상대적으로 도핑이 높게 된다.In addition, the a-plane nitride-based film has a higher concentration of p-doping than the c-plane nitride-based single crystal film. This is because the energy on the a side is much lower because the activation energy is 118 meV on the a side and 170 meV on the c side. In general, as more Al is included in GaN, the doping efficiency is drastically reduced, which is higher in the a plane than the c plane.

이와 같이, 무극성면 질화물계 단결정 막이 c면에 비해 보다 많은 장점을 가짐에도 불구하고, 기판으로서 제조 및 상용화되지 못하고 있는 이유는 얻어진 매끄러운 막의 표면을 얻기가 어렵고 또한 상대적으로 c면에 비해서 많은 내부결함을 가지고 있기 때문이다.As described above, although the nonpolar plane nitride-based single crystal film has more advantages than the c plane, the reason why it is not manufactured and commercialized as a substrate is that it is difficult to obtain the surface of the obtained smooth film, and the internal defects are relatively higher than the c plane. Because it has.

구체적으로는, a면 질화물계 단결정 막은 r면({1-102}면) 사파이어 단결정 기재 위에 성장시켜 얻어진다. 이 경우, 편평한 형상의 막이 아니라 {1010}면으로 이루어진 산맥(ridge)들이 <0001> 방향으로 뻗어있는 것과 같은 표면 형상의 질화물 막이 형성되며, 격자상수의 이방성과 더불어 면내(in-plane)의 열팽창계수의 결정학적 방향에 따른 큰 이방성 때문에 질화물의 <1-100> 방향으로 강한 압축응력이 작용하게 된다.Specifically, the a-plane nitride-based single crystal film is obtained by growing on the r-plane ({1-102} plane) sapphire single crystal substrate. In this case, a nitride film having a surface shape such that the ridges having {1010} planes extending in the <0001> direction instead of the flat shape film is formed, and in-plane thermal expansion with anisotropy of lattice constant is formed. Because of the large anisotropy along the crystallographic direction of the modulus, a strong compressive stress acts in the <1-100> direction of the nitride.

이러한 a면 질화물 단결정을 후막 또는 박막으로 성장시키는 경우에는 산맥 구조가 합체(coalescence)되지 않은 막이 성장되고, 이는 막 내부에 많은 결함을 형성한다. 좋지 못한 표면형상 및 결함들은 소자의 제조에 어려움을 주며, 기판 표면에 존재함으로써 궁극적으로 최종 박막 소자의 성능발현에 악영향을 주게 된다.In the case where the a-plane nitride single crystal is grown into a thick film or a thin film, a film in which the mountain structure is not coalesced is grown, which forms many defects in the film. Poor surface geometry and defects make the device difficult to fabricate, and its presence on the substrate surface ultimately adversely affects the performance of the final thin film device.

따라서, 본 발명의 목적은 다중의 버퍼층을 사용하여 무극성, 또는 반극성면의 질화물층의 표면형상을 평탄화하고 내부결함을 줄일 수 있는 질화물이 적층된 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법을 제공하기 위한 것이다.Accordingly, an object of the present invention is to provide a heterogeneous substrate in which nitrides are laminated which can flatten the surface shape of a nitride layer of a nonpolar or semipolar plane and reduce internal defects using multiple buffer layers, a nitride semiconductor device using the same, and fabrication thereof It is to provide a method.

본 발명의 다른 목적은 이종 기판의 무극성 또는 반극성면에 평탄한 질화물층을 용이하게 형성하여 수율을 향상시킬 수 있는 질화물이 적층된 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a heterogeneous substrate on which nitrides are laminated, which can easily form a flat nitride layer on a nonpolar or semipolar surface of a heterogeneous substrate, to improve yield, a nitride semiconductor device using the same, and a method of manufacturing the same. will be.

상기 목적을 달성하기 위하여, 본 발명은 이종 기판의 무극성 또는 반극성면에 결정 성장 모드를 조절하여 고품질의 질화물층이 형성된 이종 기판, 그를 이용한 반도체 소자 및 그의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a heterogeneous substrate having a high quality nitride layer formed by adjusting the crystal growth mode on the nonpolar or semipolar surface of the heterogeneous substrate, a semiconductor device using the same, and a manufacturing method thereof.

본 발명은 베이스 기판, 결정성장핵층, 제1 버퍼층, 수평성장층 및 제2 버퍼층을 포함하여 구성되는 이종 기판을 제공한다. 상기 베이스 기판은 무극성 또는 반극성면 중에 하나를 갖는다. 상기 결정성장핵층은 베이스 기판의 면에 형성된다. 상기 제1 버퍼층은 결정성장핵층 위에 성장되며, 수평 방향에 비해서 수직 방향으로 더 빨리 성장된다. 상기 수평성장층은 상기 제1 버퍼층 위에 성장되며, 수직 방향에 비해서 수평 방향으로 더 빨리 성장된다. 그리고 상기 제2 버퍼층은 상기 수 평성장층 위에 성장된다.The present invention provides a heterogeneous substrate including a base substrate, a crystal growth nucleus layer, a first buffer layer, a horizontal growth layer, and a second buffer layer. The base substrate has either a nonpolar or semipolar surface. The crystal growth nucleus layer is formed on the surface of the base substrate. The first buffer layer is grown on the crystal growth nucleus layer and grows faster in the vertical direction than in the horizontal direction. The horizontal growth layer is grown on the first buffer layer and grows faster in the horizontal direction than in the vertical direction. The second buffer layer is grown on the horizontal growth layer.

본 발명에 따른 이종 기판은, 상기 제1 버퍼층, 상기 수평성장층 또는 상기 제2 버퍼층의 계면 또는 내부에 형성되며, 균일하게 복수의 구멍이 형성된 적어도 하나의 질화실리콘(SiNx)층을 더 포함한다. 이때 상기 질화실리콘층의 구멍을 통하여 상기 질화실리콘층 아래의 결정이 성장하여 상기 질화실리콘층 위를 덮는다.The heterogeneous substrate according to the present invention further includes at least one silicon nitride (SiN x ) layer formed at an interface or inside of the first buffer layer, the horizontal growth layer, or the second buffer layer, and having a plurality of holes uniformly formed therein. do. At this time, crystals under the silicon nitride layer grow through the holes of the silicon nitride layer to cover the silicon nitride layer.

본 발명은 또한, 무극성 또는 반극성면 중에 하나를 갖는 베이스 기판을 준비하는 준비 단계, 상기 베이스 기판의 면에 질화물계 결정성장핵층을 형성하는 결정성장핵층 형성 단계, 상기 결정성장핵층 위에 제1 버퍼층을 성장시키되, 수평 방향에 비해서 수직 방향으로 더 빨리 성장시키는 제1 버퍼층 성장 단계, 상기 제1 버퍼층 위에 수평성장층을 성장시키되, 수직 방향에 비해서 수평 방향으로 더 빨리 성장시키는 수평성장층 성장 단계, 상기 수평성장층 위에 제2 버퍼층을 성장시키는 제2 버퍼층 성장 단계를 포함하는 질화물이 적층된 이종 기판의 제조 방법을 제공한다.The present invention also provides a preparation step of preparing a base substrate having either a nonpolar or semipolar plane, a crystal growth nucleus layer forming step of forming a nitride-based crystal growth nucleus layer on the surface of the base substrate, a first buffer layer on the crystal growth nucleus layer Growing a first buffer layer to grow faster in the vertical direction than the horizontal direction, growing a horizontal growth layer on the first buffer layer, but growing a horizontal growth layer faster in the horizontal direction than the vertical direction, Provided is a method of manufacturing a heterogeneous substrate on which nitrides are stacked including a second buffer layer growing step of growing a second buffer layer on the horizontal growth layer.

본 발명은 또한 전술된 질화물이 적층된 이종 기판을 이용한 질화물계 반도체 소자를 제공한다. 질화물계 반도체 소자는 전술한 질화물이 적층된 이종 기판, 상기 제2 버퍼층 위에 형성된 n타입 또는 p타입 중의 하나의 제1 질화물층, 상기 제1 질화물층 위에 형성된 활성층 및 상기 활성층 위에 형성되며 제1 질화물층과 반대되는 타입의 제2 질화물층을 포함할 수 있다.The present invention also provides a nitride-based semiconductor device using a heterogeneous substrate on which the above-described nitride is laminated. The nitride-based semiconductor device is a heterogeneous substrate on which the above-described nitride is stacked, a first nitride layer of either n-type or p-type formed on the second buffer layer, an active layer formed on the first nitride layer, and formed on the active layer and the first nitride And a second nitride layer of the type opposite to the layer.

본 발명에 따르면, 베이스 기판의 무극성 또는 반극성면에 결정 성장 모드를 조절하여 무극성 또는 반극성면 질화물층을 형성함으로써, 베이스 기판 위에 평탄하며 내부결함이 작은 무극성 또는 반극성면 질화물층을 형성할 수 있다. 즉 베이스 기판 위에 결정성장핵층을 형성한 이후에, 결정성장핵층 위에 수평 방향에 비해서 수직 방향으로 더 빨리 성장하도록 제1 버퍼층을 형성하고, 제1 버퍼층 위에 수직 방향에 비해서 수평 방향으로 더 빨리 성장하도록 수평성장층을 형성한 이후에 수평성장층 위에 제2 버퍼층을 형성함으로써, 베이스 기판의 비극성 또는 무극성면에 평탄하며 내부결함이 작은 무극성 또는 반극성면 질화물층을 형성할 수 있다.According to the present invention, a nonpolar or semipolar plane nitride layer is formed on the nonpolar or semipolar plane of the base substrate to form a nonpolar or semipolar plane nitride layer, thereby forming a nonpolar or semipolar plane nitride layer having a flat and low internal defect on the base substrate. Can be. That is, after the crystal growth nucleus layer is formed on the base substrate, the first buffer layer is formed on the crystal growth nucleus layer to grow faster in the vertical direction than in the horizontal direction, and on the first buffer layer so as to grow faster in the horizontal direction than in the vertical direction. By forming the second buffer layer on the horizontal growth layer after forming the horizontal growth layer, a nonpolar or semipolar surface nitride layer having a flat and small internal defect on the nonpolar or nonpolar surface of the base substrate can be formed.

특히 제1 버퍼층 위의 수평성장층과 제2 버퍼층 사이에 복수의 구멍을 갖는 질화실리콘층을 형성한 이후에, 질화실리콘층의 구멍으로 노출된 부분을 통하여 결정을 성장시킴으로써, 결정의 수평 방향으로의 성장을 촉진하여 평탄하면서 내부결함이 작은 a면 질화물층을 형성할 수 있다.In particular, after the silicon nitride layer having a plurality of holes is formed between the horizontal growth layer on the first buffer layer and the second buffer layer, the crystals are grown through the exposed portions of the silicon nitride layer in the horizontal direction of the crystals. It is possible to promote the growth of a to form a planar nitride layer with a small internal defects.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

본 발명의 실시예에 따른 질화물이 적층된 이종 기판의 제조 방법에 대해서 도 1 내지 도 7을 참조하여 설명하면 다음과 같다. 여기서 도 1은 본 발명의 실시예에 따른 질화물이 적층된 이종 기판의 제조 방법에 따른 흐름도이다. 그리고 도 2 내지 도 7은 도 1의 제조 방법에 따른 각 단계를 보여주는 도면들이다.Hereinafter, a method of manufacturing a nitride substrate in which a nitride is stacked according to an embodiment of the present invention will be described with reference to FIGS. 1 to 7. 1 is a flowchart illustrating a method of manufacturing a heterogeneous substrate on which nitrides are stacked according to an embodiment of the present invention. 2 to 7 are views showing each step according to the manufacturing method of FIG.

도 2에 도시된 바와 같이, 무극성 또는 반극성면 중에 하나를 갖는 베이스 기판(11)을 준비한다(S61). 베이스 기판(11)으로는 사파이어 기판이 사용될 수 있으며, 그 외 SiC 또는 ZnO 또는 Si과 같은 기판이 사용될 수 있다. 이때 무극성 또는 반극성면으로는 c면을 제외한 면으로, a면, r면, m면 또는 그 이외의 면이 사용될 수 있다. 본 실시예에서는 베이스 기판(11)으로 r면을 갖는 사파이어 기판을 사용하였다.As shown in FIG. 2, a base substrate 11 having either a nonpolar or semipolar surface is prepared (S61). A sapphire substrate may be used as the base substrate 11, and a substrate such as SiC or ZnO or Si may be used. In this case, as the nonpolar or semipolar plane, a plane except for c plane, a plane, r plane, m plane or other planes may be used. In this embodiment, a sapphire substrate having an r surface is used as the base substrate 11.

다음으로 베이스 기판(11)의 면에 결정성장핵층(12), 제1 버퍼층(13), 수평성장층(14), 질화실리콘층(15) 및 제2 버퍼층(17)을 포함하는 a면 질화물층(18)을 형성한다. a면 질화물층(18)은 MOCVD, MBE 또는 HVPE 방법으로 형성할 수 있으며, 본 실시예에서는 MOCVD로 형성하였다.Next, a-plane nitride including a crystal growth nucleus layer 12, a first buffer layer 13, a horizontal growth layer 14, a silicon nitride layer 15, and a second buffer layer 17 on the surface of the base substrate 11. Form layer 18. The a-plane nitride layer 18 can be formed by MOCVD, MBE, or HVPE, and in this embodiment, by MOCVD.

다음으로 도 3에 도시된 바와 같이, 베이스 기판(11)의 면에 질화물계 결정성장핵층(12)을 형성한다(S63). 이때 질화물계 결정성장핵층(12)은 450℃~1300℃, 30~760 torr의 질소 또는 수소 분위기에서 V/Ⅲ의 비가 50~3000에서 형성한다. 결정성장핵층(12)의 두께에 따라 그 상부에 성장하는 a면 질화물층(18)의 결정성에 영향을 주기 때문에, 결정성장핵층(12)은 5~700nm의 두께로 형성하며 바람직하게는 70~250nm로 형성하는 것이다. 이때 질화물계 결정성장핵층(12)은 GaN, AlxGa1-xN, InxGa1-yN(0<x,y<1) 중에 하나로 형성할 수 있다. 본 실시예에서는 질화물계 결정성장핵층(12)으로 a면 GaN을 사용하였다.Next, as shown in FIG. 3, the nitride-based crystal growth nucleus layer 12 is formed on the surface of the base substrate 11 (S63). In this case, the nitride-based crystal growth nucleus layer 12 is formed at a ratio of V / III at 50 to 3000 in a nitrogen or hydrogen atmosphere of 450 ° C to 1300 ° C and 30 to 760 torr. Since the crystal growth nucleus layer 12 affects the crystallinity of the a-plane nitride layer 18 growing thereon, the crystal growth nucleus layer 12 is formed to a thickness of 5 to 700 nm, preferably 70 to 70 nm. It is formed at 250nm. In this case, the nitride-based crystal growth nucleus layer 12 may be formed of one of GaN, Al x Ga 1-x N, and In x Ga 1-y N (0 <x, y <1). In this embodiment, a-plane GaN was used as the nitride-based crystal growth nucleus layer 12.

다음으로 도 4에 도시된 바와 같이, 결정성장핵층(12) 위에 제1 버퍼층(13)을 성장시킨다(S65). 제1 버퍼층(13)은 결정성장핵층(12) 위에 수평 방향에 비해서 수직 방향으로 더 빨리 성장시켜 형성한다. 제1 버퍼층(13)은 V/Ⅲ의 비가 50~2000, 450~1300℃ 및 100~760 torr의 분위기에서 성장시킨다. 이와 같은 조건에서 성장된 제1 버퍼층(13)은 거친 표면을 갖지만, m축과 평행한 방향을 XRD(X-Ray diffraction)로 스캔한 a면의 FWHM(full width of half maximum) 값이 작아지는 결과를 얻을 수 있다.Next, as shown in FIG. 4, the first buffer layer 13 is grown on the crystal growth nucleus layer 12 (S65). The first buffer layer 13 is formed on the crystal growth nucleus layer 12 by growing faster in the vertical direction than in the horizontal direction. The first buffer layer 13 is grown in an atmosphere having a V / III ratio of 50 to 2000, 450 to 1300 ° C, and 100 to 760 torr. The first buffer layer 13 grown under such a condition has a rough surface, but the FWHM (full width of half maximum) value of a surface is reduced by scanning X-Ray diffraction (XRD) in a direction parallel to the m-axis. You can get the result.

다음으로 도 5에 도시된 바와 같이, 제1 버퍼층(13) 위에 수평성장층(14)을 성장시킨다(S67). 수평성장층(14)은 제1 버퍼층(12) 위에 수직 방향에 비해서 수평 방향으로 더 빨리 성장시켜 형성한다. 수평성장층(14)은 V/Ⅲ의 비가 2~1000, 800℃~1500℃, 10~300 torr에서 성장시킨다. 수평성장층(14)은 제1 버퍼층(13)에 비해서 상대적으로 낮은 V/Ⅲ의 비로 성장시킨다. 이와 같은 조건에서 성장된 수평성장층(14)은 평탄한 거울과 같은 표면을 가지며, c축과 평행한 방향으로 XRD로 스캔한 a면의 FWHM 값이 작아지는 결과를 얻을 수 있다. 이는 c축 방향으로 성장되는 질화갈륨의 결정성이 좋은 것을 나타낸다. 이와 더불어 c축과 평행한 방향으로 XRD로 스캔한 a면의 FWHM 값이 작아지는 것을 확인할 수 있다.Next, as shown in FIG. 5, the horizontal growth layer 14 is grown on the first buffer layer 13 (S67). The horizontal growth layer 14 is formed on the first buffer layer 12 by growing faster in the horizontal direction than in the vertical direction. The horizontal growth layer 14 is grown at a ratio of V / III of 2 to 1000, 800 ° C to 1500 ° C, and 10 to 300 torr. The horizontal growth layer 14 is grown at a relatively low V / III ratio compared to the first buffer layer 13. The horizontal growth layer 14 grown under such a condition has a flat mirror-like surface, and the FWHM value of the a plane scanned by XRD in the direction parallel to the c-axis can be obtained. This shows that the crystallinity of gallium nitride grown in the c-axis direction is good. In addition, it can be seen that the FWHM value of the a plane scanned by XRD in a direction parallel to the c-axis decreases.

다음으로 도 6a 및 도 6b에 도시된 바와 같이, 수평성장층(14) 위 또는 내 또는 제1 버퍼층과 수평성장층의 계면에 복수의 구멍(16)을 갖는 질화실리콘층(15; SiNx)을 형성한다(S69). 즉 질화실리콘층(15)을 수평성장층(14) 내에 또는 위 또는 제1 버퍼층과 수평성장층의 계면에 증착하는데, 이는 MOCVD내에서 Ⅲ족 원소인 Ga(갈륨), In(인듐), Al(알루미늄)의 공급을 중단한 상태에서 SiH4(사일렌), 또는 Si2H6(다이사일렌)과 NH3(암모니아)가스를 이용하여 질화실리콘층을 형성한다. 이때 질화실리콘층(15)에 스스로 복수의 구멍(16)이 형성되며, 아래의 수평성장층(14)이 노출되게 된다.Next, as shown in FIGS. 6A and 6B, a silicon nitride layer 15 (SiN x ) having a plurality of holes 16 on or in the horizontal growth layer 14 or at an interface between the first buffer layer and the horizontal growth layer. To form (S69). That is, the silicon nitride layer 15 is deposited in the horizontal growth layer 14 or at the interface between the first buffer layer and the horizontal growth layer, which is Ga (gallium), In (indium), Al, which are Group III elements in the MOCVD. The silicon nitride layer is formed using SiH4 (siylene), or Si2H6 (disilylene) and NH3 (ammonia) gas in the state of stopping supply of (aluminum). At this time, a plurality of holes 16 are formed in the silicon nitride layer 15 by themselves, and the horizontal growth layer 14 below is exposed.

그리고 도 7에 도시된 바와 같이, 질화실리콘층(15)을 덮는 제2 버퍼층(17)을 성장시킴으로써 본 실시예에 따른 질화물이 적층된 이종 기판(10)의 제조 공정이 완료된다(S71). 제2 버퍼층(17)은 V/Ⅲ의 비가 50~2000, 450~1300℃, 30~760 torr의 분위기에서 성장시키며, 필요에 따라 n형 반도체를 위해 Si을 도핑을 한다. 제2 버퍼층은 수평성장속도와 수직성장 속도가 같거나, 또는 수평 성장속도가 빨라야 한다. 이와 같은 조건에서 성장된 제2 버퍼층(17)은 평탄한 거울면을 유지하고 결정성 또한 좋아지는 것을 확인할 수 있다. 이때 베이스 기판(11) 위에 형성된 결정성장핵층(12), 제1 버퍼층(13), 수평성장층(14), 질화실리콘층(15) 및 제2 버퍼층(17)이 a면 질화물층(18)을 형성한다.As shown in FIG. 7, the second buffer layer 17 covering the silicon nitride layer 15 is grown to complete the manufacturing process of the nitride substrate 10 in which the nitride according to the present embodiment is stacked (S71). The second buffer layer 17 is grown in an atmosphere having a V / III ratio of 50 to 2000, 450 to 1300 ° C., and 30 to 760 torr, and doping Si for the n-type semiconductor as necessary. The second buffer layer should have the same horizontal growth rate and vertical growth rate, or have a faster horizontal growth rate. It can be seen that the second buffer layer 17 grown under such conditions maintains a flat mirror surface and improves crystallinity. In this case, the crystal growth nucleus layer 12, the first buffer layer 13, the horizontal growth layer 14, the silicon nitride layer 15, and the second buffer layer 17 formed on the base substrate 11 are a plane nitride layer 18. To form.

특히 질화실리콘층(15)의 구멍(16)으로 노출된 층(14)위에 제2 버퍼층(17) 또는 수평 성장층을 성장시켜 질화실리콘층(15)을 덮도록 형성된다. 즉 질화실리콘층(15) 위에서 직접 결정은 성장되지 않으며, 질화실리콘층(15)의 구멍(16)으로 노출된 제1 버퍼층(14) 부분을 통하여 결정이 성장하게 된다. 이때 결정은, 도 6b 및 도 7에 도시된 바와 같이, 수직 방향(V)에서 수평 방향(L)으로 더 빨리 성장하면서 질화실리콘층(15)을 덮게 되며, 이로 인해 제2 버퍼층(17)은 평탄하게 형성되며 결정성이 좋아지게 된다. In particular, the second buffer layer 17 or the horizontal growth layer is grown on the layer 14 exposed through the holes 16 of the silicon nitride layer 15 to cover the silicon nitride layer 15. That is, crystals do not grow directly on the silicon nitride layer 15, but crystals grow through portions of the first buffer layer 14 exposed through the holes 16 of the silicon nitride layer 15. In this case, as shown in FIGS. 6B and 7, the silicon nitride layer 15 may be covered while growing faster in the vertical direction V in the horizontal direction L, and thus, the second buffer layer 17 may be formed. It is formed flat and has good crystallinity.

이와 같이 본 실시예에서는, 베이스 기판(11)의 무극성 또는 반극성면에 결 정 성장 모드를 조절하여 a면 질화물층(18)을 형성함으로써, 베이스 기판(11) 위에 평탄하며 내부결함이 작은 a면 질화물층(18)을 형성할 수 있다. 즉 베이스 기판(11) 위에 결정성장핵층(12)을 형성한 이후에, 결정성장핵층(12) 위에 수평 방향에 비해서 수직 방향으로 더 빨리 성장하도록 제1 버퍼층(13)을 형성하고, 제1 버퍼층(13) 위에 수직 방향에 비해서 수평 방향으로 더 빨리 성장하도록 수평성장층(14)을 형성한 이후에 수평성장층(14) 위에 제2 버퍼층(17)을 형성함으로써, 베이스 기판(11) 위에 평탄하며 내부결함이 작은 a면 질화물층(18)을 형성할 수 있다.As described above, in the present exemplary embodiment, the a-plane nitride layer 18 is formed on the non-polar or semi-polar surface of the base substrate 11 to form the a-plane nitride layer 18, thereby providing a flat and low internal defect a on the base substrate 11. The cotton nitride layer 18 can be formed. That is, after the crystal growth nucleus layer 12 is formed on the base substrate 11, the first buffer layer 13 is formed on the crystal growth nucleus layer 12 so as to grow faster in the vertical direction than in the horizontal direction, and the first buffer layer The second buffer layer 17 is formed on the horizontal growth layer 14 after the horizontal growth layer 14 is formed so as to grow faster in the horizontal direction than the vertical direction, thereby forming a flat surface on the base substrate 11. In addition, the a-side nitride layer 18 having small internal defects may be formed.

특히 제1 버퍼층(13) 위의 수평성장층(14)과 제2 버퍼층(17) 사이에 복수의 구멍(16)을 갖는 질화실리콘층(15)을 형성한 이후에, 질화실리콘층(15)으로 노출된 구멍을 통하여 결정을 성장시킴으로써, 결정의 수평 방향으로의 성장을 촉진하여 평탄하면서 내부결함이 작은 a면 질화물층(18)을 형성할 수 있다.In particular, after the silicon nitride layer 15 having the plurality of holes 16 is formed between the horizontal growth layer 14 and the second buffer layer 17 on the first buffer layer 13, the silicon nitride layer 15 is formed. By growing the crystal through the holes exposed to the surface, the growth of the crystal in the horizontal direction can be promoted to form a planar nitride layer 18 having a flat and small internal defect.

이때 본 실시예에서는 S69단계에서 질화실리콘층(15)을 형성할 때 수평성장층(14) 위에 형성하는 예를 개시하였지만 이에 한정되는 것은 아니다. 예컨대 질화실리콘층은 제1 버퍼층, 수평성장층 또는 제2 버퍼층의 계면 또는 내부에 형성될 수 있다. 즉 수평성장층 내부에 질화실리콘층을 형성할 수 있다. 먼저 제1 버퍼층 위에 제1 수평성장층을 성장시킨다. 다음으로 제1 수평성장층 위에 균일하게 복수의 구멍을 갖는 질화실리콘층을 형성한다. 그리고 질화실리콘층의 구멍으로 노출된 제1 수평성장층을 성장시켜 질화실리콘층을 덮는 제2 수평성장층을 성장시킨다.At this time, the present embodiment discloses an example in which the silicon nitride layer 15 is formed on the horizontal growth layer 14 in step S69, but is not limited thereto. For example, the silicon nitride layer may be formed at or at an interface of the first buffer layer, the horizontal growth layer, or the second buffer layer. That is, the silicon nitride layer may be formed inside the horizontal growth layer. First, a first horizontal growth layer is grown on the first buffer layer. Next, a silicon nitride layer having a plurality of holes is formed uniformly on the first horizontal growth layer. The first horizontal growth layer exposed through the holes of the silicon nitride layer is grown to grow a second horizontal growth layer covering the silicon nitride layer.

또는 제2 버퍼층 내부에 질화실리콘층을 형성할 수 있다. 먼저 수평성장층 위에 제2-1 버퍼층을 성장시킨다. 다음으로 제2-1 버퍼층 위에 균일하게 복수의 구멍을 갖는 질화실리콘층을 형성한다. 그리고 질화실리콘층의 구멍으로 노출된 제2-1 버퍼층을 성장시켜 질화실리콘층을 덮는 제2-2 버퍼층을 성장시킨다.Alternatively, a silicon nitride layer may be formed inside the second buffer layer. First, a 2-1 buffer layer is grown on the horizontal growth layer. Next, a silicon nitride layer having a plurality of holes is formed uniformly on the 2-1 buffer layer. The 2-1 buffer layer exposed through the holes of the silicon nitride layer is grown to grow the 2-2 buffer layer covering the silicon nitride layer.

바람직하게는 제1 버퍼층(13) 위의 수평성장층(14)과 제2 버퍼층(17) 사이에 질화실리콘층(15)을 형성하는 것이다. 한편으로 베이스 기판(11)의 r면에 a면 질화물층을 형성할 때, 질화실리콘층을 형성하지 않을 수도 있다.Preferably, the silicon nitride layer 15 is formed between the horizontal growth layer 14 and the second buffer layer 17 on the first buffer layer 13. On the other hand, when the a-plane nitride layer is formed on the r surface of the base substrate 11, the silicon nitride layer may not be formed.

본 실시예에 따라 제조된 이종 기판(10)은 베이스 기판(11)으로는 r면 사파이어 기판을 사용하고, 사파이어 기판의 r면에 a면 질화물층(18)이 형성된 구조를 갖는다. 이때 a면 질화물(18)로는 GaN을 사용하였다. 이와 같은 본 실시예에 따라 제조된 이종 기판(10)은, 도 8 내지 도 12에 도시된 바와 같은, 베이스 기판(11)의 r면에 평탄하며 내부결함이 작은 a면 질화물층(18)이 형성된 것을 확인할 수 있다.The dissimilar substrate 10 manufactured according to the present embodiment has a structure in which an r surface sapphire substrate is used as the base substrate 11 and an a surface nitride layer 18 is formed on the r surface of the sapphire substrate. At this time, GaN was used as the a surface nitride 18. The hetero substrate 10 manufactured according to this embodiment has a flat surface on the r surface of the base substrate 11 as shown in FIGS. It can be seen that formed.

결정성장핵층(12)은, 도 8에 도시된 바와 같이, 150nm의 두께를 갖는 부분에서 결정성이 좋은 것을 확인할 수 있다. 이때 도 8은 결정성장핵층(12)의 두께에 따른 FWHM 값을 록킹 곡선(rocking curve)을 나타내는 그래프이다.As shown in FIG. 8, the crystal growth nucleus layer 12 can confirm that crystallinity is good at a portion having a thickness of 150 nm. 8 is a graph showing a rocking curve of the FWHM value according to the thickness of the crystal growth nucleus layer 12.

제1 버퍼층(13)과 수평성장층(14)을 순차적으로 성장시킬 때, 제1 버퍼층(13)은 수평성장층(14)에 비해서 높은 V/Ⅲ의 비 및 압력에서 성장시킴으로써, 도 9에 도시된 바와 같이, 제1 버퍼층(13)과 수평성장층(14)의 계면에서 내부결함이 감소한 것을 쉽게 확인할 수 있다. 여기서 도 9는 도 7의 질화물이 적층된 이종 기판(10)의 제1 버퍼층(13)과 수평성장층(14)을 보여주는 TEM(Transmission electron microscope) 사진이다.When the first buffer layer 13 and the horizontal growth layer 14 are grown sequentially, the first buffer layer 13 is grown at a high V / III ratio and pressure compared to the horizontal growth layer 14, and thus, FIG. As shown, it can be easily seen that the internal defects are reduced at the interface between the first buffer layer 13 and the horizontal growth layer 14. FIG. 9 is a transmission electron microscope (TEM) photograph showing the first buffer layer 13 and the horizontal growth layer 14 of the hetero substrate 10 on which the nitrides of FIG. 7 are stacked.

제2 버퍼층(17)은 제1 버퍼층(13)의 성장 조건과 비슷한 공정 조건으로 성장시킴으로써, 도 10에 도시된 바와 같이, 제2 버퍼층(17)의 표면이 평탄하고 결함이 거의 없음을 확인할 수 있다. 여기서 도 10는 도 7의 질화물이 적층된 이종 기판(10)의 제2 버퍼층(17)에서 결함이 거의 없어진것을 보여주는 TEM 사진이다.By growing the second buffer layer 17 under process conditions similar to those of the growth of the first buffer layer 13, as shown in FIG. 10, the surface of the second buffer layer 17 is flat and almost free from defects. have. FIG. 10 is a TEM photograph showing that defects are almost eliminated in the second buffer layer 17 of the hetero substrate 10 on which the nitrides of FIG. 7 are stacked.

도 11은 20K에서 측정된 PL(photoluminescence) 결과를 보여주는 그래프이다. 도 11을 참조하면, 본 실시예에 따른 질화물이 적층된 이종 기판은 밴드 에지(band edge)에서 발광하는 피크(peak)의 강도가 가장 센 것을 확인할 수 있다.11 is a graph showing the photoluminescence (PL) results measured at 20K. Referring to FIG. 11, it can be seen that the heterogeneous substrate on which the nitride is stacked according to the present embodiment has the strongest intensity of the peak emitted from the band edge.

본 실시예에 따른 질화물이 적층된 이종 기판의 표면을 10μm x 10μm 에서 측정한 AFM(atomic force microscope)의 표면 형상을 살펴보면, 도 12에 도시된 바와 같이, RMS(root mean square) 거칠기가 약 1.2nm로 아주 평탄한 표면을 가지고 있음을 확인할 수 있다.Looking at the surface shape of the AFM (atomic force microscope) measured the surface of the nitride substrate is laminated at 10μm x 10μm according to this embodiment, as shown in Figure 12, the root mean square (RMS) roughness is about 1.2 It can be seen that nm has a very flat surface.

이와 같은 본 실시예에 따른 질화물이 적층된 이종 기판은 LED(light emitting diode), LD(laser diode)와 같은 발광소자를 비롯하여 다양한 전자소자용 기판으로 사용될 수 있다.Such a heterogeneous substrate in which the nitride is stacked according to the present embodiment may be used as a substrate for various electronic devices, including light emitting devices such as LEDs and laser diodes.

예컨대, 도 13은 본 발명의 실시예에 따른 질화물이 적층된 이종 기판(10)을 이용한 질화물계 반도체 소자(100)를 보여주는 단면도이다.For example, FIG. 13 is a cross-sectional view illustrating a nitride based semiconductor device 100 using a heterogeneous substrate 10 on which nitrides are stacked according to an embodiment of the present invention.

도 13을 참조하면, 본 실시예에 따른 질화물이 적층된 이종 기판(100)는 반도체 기판(10)의 a면 질화물층(18) 위에 제1 질화물층(20), 활성층(30) 및 제2 질화물층(40)이 순차적으로 적층된 구조를 갖는 녹색 LED이다. a면 질화물층(18)의 두께는 약 4㎛이다. 제1 질화물층(20)은 n타입의 도펀트를 포함하는 n타입의 반도 체로서, n-GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물 반도체가 사용될 수 있다. 제1 질화물층(20)은 약 2㎛의 두께로 형성될 수 있다. 활성층(30)은 InGaN/GaN 4QWs로서 4nm/10nm의 두께로 제1 질화물층(20) 위에 형성될 수 있다. 그리고 제2 질화물층은 p타입의 도펀트를 포함하는 p타입의 반도체로서, p-GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물 반도체가 사용될 수 있다. 제2 질화물층(40)은 약 150nm의 두께로 형성될 수 있다. Referring to FIG. 13, in the hetero substrate 100 in which nitrides are stacked according to the present exemplary embodiment, the first nitride layer 20, the active layer 30, and the second layer are formed on the a-side nitride layer 18 of the semiconductor substrate 10. The nitride layer 40 is a green LED having a stacked structure sequentially. The thickness of the a-plane nitride layer 18 is about 4 mu m. The first nitride layer 20 is an n-type semiconductor including an n-type dopant, and an n-GaN-based group III-V nitride compound semiconductor may be used. The first nitride layer 20 may be formed to a thickness of about 2 μm. The active layer 30 may be formed on the first nitride layer 20 with InGaN / GaN 4QWs having a thickness of 4 nm / 10 nm. The second nitride layer is a p-type semiconductor including a p-type dopant, and a p-GaN-based group III-V nitride compound semiconductor may be used. The second nitride layer 40 may be formed to a thickness of about 150 nm.

본 실시예에 따른 질화물계 반도체 소자(100)는, 도 14에 도시된 바와 같이, I-V 곡선에서 전형적인 다이오드 곡선을 보이고 있음을 확인할 수 있다. 아울러 본 실시예에 따른 질화물계 반도체 소자(100)는, 도 15 및 도 16에 도시된 바와 같이, L-I 곡선에서 전류가 증가함에 따라 휘도가 증가함을 확인할 수 있다. 아울러 활성층(30)의 두께, In의 농도 등에 따라 질화물계 반도체 소자(100)에서 발생되는 빛의 색상이 변경되는 것을 확인할 수 있다.As shown in FIG. 14, the nitride based semiconductor device 100 according to the present exemplary embodiment may show a typical diode curve in an I-V curve. In addition, the nitride-based semiconductor device 100 according to the present embodiment, as shown in Figure 15 and 16, it can be seen that the luminance increases as the current increases in the L-I curve. In addition, it can be seen that the color of light generated from the nitride-based semiconductor device 100 is changed according to the thickness of the active layer 30, the concentration of In, and the like.

본 실시예에서는 a면 질화물층(18) 위에 n타입의 제1 질화물층(20), 활성층(30) 및 p타입의 제2 질화물층(40)이 순차적으로 적층된 구조를 예시하였지만 이에 한정되는 것은 아니다. 예컨대 질화물계 반도체 소자는 a면 질화물층 위에 p타입의 제1 질화물층, 활성층 및 n타입의 제2 질화물층이 형성된 구조를 가질 수 있다.In the present exemplary embodiment, a structure in which an n-type first nitride layer 20, an active layer 30, and a p-type second nitride layer 40 are sequentially stacked on the a-plane nitride layer 18 is illustrated. It is not. For example, the nitride semiconductor device may have a structure in which a p-type first nitride layer, an active layer, and an n-type second nitride layer are formed on the a-plane nitride layer.

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented.

도 1은 본 발명의 실시예에 따른 질화물이 적층된 이종 기판의 제조 방법에 따른 흐름도이다.1 is a flowchart illustrating a method of manufacturing a heterogeneous substrate in which nitrides are stacked according to an embodiment of the present invention.

도 2 내지 도 7은 도 1의 제조 방법에 따른 각 단계를 보여주는 도면들이다.2 to 7 are views showing each step according to the manufacturing method of FIG.

도 8은 도 7의 결정성장핵층의 두께에 따른 FWHM 값을 나타내는 그래프이다.FIG. 8 is a graph showing FWHM values according to the thickness of the crystal growth nucleus layer of FIG. 7.

도 9는 도 7의 질화물이 적층된 이종 기판의 제1 버퍼층과 수평성장층을 보여주는 SEM 사진이다.FIG. 9 is a SEM photograph showing the first buffer layer and the horizontal growth layer of the hetero substrate on which the nitride of FIG. 7 is stacked.

도 10은 도 7의 질화물이 적층된 이종 기판의 수평성장층과 제2 버퍼층을 보여주는 SEM 사진이다.FIG. 10 is a SEM photograph showing the horizontal growth layer and the second buffer layer of the nitride substrate of FIG. 7 stacked thereon. FIG.

도 11은 도 7의 질화물이 적층된 이종 기판의 20K에서 측정된 PL 결과를 보여주는 그래프이다.FIG. 11 is a graph illustrating PL results measured at 20K of a heterogeneous substrate having nitrides of FIG. 7 stacked thereon. FIG.

도 12는 도 7의 질화물이 적층된 이종 기판의 AFM으로 측정한 표면 사진이다.FIG. 12 is a surface photograph measured by AFM of a heterogeneous substrate on which the nitride of FIG. 7 is laminated. FIG.

도 13은 도 7의 질화물이 적층된 이종 기판을 이용한 질화물계 반도체 소자를 보여주는 단면도이다.FIG. 13 is a cross-sectional view illustrating a nitride based semiconductor device using a heterogeneous substrate on which the nitride of FIG. 7 is stacked.

도 14는 도 13의 질화물계 반도체 소자의 I-V 곡선을 보여주는 그래프이다.FIG. 14 is a graph illustrating I-V curves of the nitride semiconductor device of FIG. 13.

도 15는 도 13의 질화물계 반도체 소자의 L-I 곡선을 보여주는 그래프이다.FIG. 15 is a graph showing L-I curves of the nitride semiconductor device of FIG. 13.

도 16은 도 13의 질화물계 반도체 소자에 전원을 인가하여 발광하는 상태를 보여주는 사진이다.16 is a photograph showing a state in which light is generated by applying power to the nitride-based semiconductor device of FIG. 13.

도 17은 도 13의 질화물계 반도체 소자의 방향별 x-ray rocking curve의 FWHM 값을 보여주는 그래프이다.FIG. 17 is a graph illustrating FWHM values of x-ray rocking curves for respective directions of the nitride semiconductor device of FIG. 13.

* 도면의 주요 부분에 대한 설명 *Description of the Related Art [0002]

11 : 베이스 기판 12 : 결정성장핵층11 base substrate 12 crystal growth nucleus layer

13 : 제1 버퍼층 14 : 수평성장층13: first buffer layer 14: horizontal growth layer

15 : 질화실리콘층 16 : 구멍15 silicon nitride layer 16 holes

17 : 제1 버퍼층 18 : a면 질화물층17: first buffer layer 18: a surface nitride layer

10 : 이종 기판 20 : 제1 질화물층10: dissimilar substrate 20: first nitride layer

30 : 활성층 40 : 제2 질화물층30: active layer 40: second nitride layer

100 : 질화물 반도체 소자100: nitride semiconductor element

Claims (18)

무극성 또는 반극성면 중에 하나를 갖는 베이스 기판;A base substrate having either a nonpolar or semipolar surface; 상기 베이스 기판의 면에 형성된 질화물계 결정성장핵층;A nitride based crystal growth nucleus layer formed on a surface of the base substrate; 상기 결정성장핵층 위에 성장되며, 수평 방향에 비해서 수직 방향으로 더 빨리 성장된 제1 버퍼층;A first buffer layer grown on the crystal growth nucleus layer and grown faster in the vertical direction than in the horizontal direction; 상기 제1 버퍼층 위에 성장되며, 수직 방향에 비해서 수평 방향으로 더 빨리 성장된 수평성장층;A horizontal growth layer grown on the first buffer layer and growing faster in the horizontal direction than in the vertical direction; 상기 수평성장층 위에 성장된 제2 버퍼층;A second buffer layer grown on the horizontal growth layer; 을 포함하는 것을 특징으로 하는 질화물이 적층된 이종 기판.The heterogeneous substrate is stacked nitride comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 버퍼층, 상기 수평성장층 또는 상기 제2 버퍼층의 계면 또는 내부에 형성되며, 균일하게 복수의 구멍이 형성된 적어도 하나의 질화실리콘(SiNx)층;을 더 포함하며,And at least one silicon nitride (SiN x ) layer formed at an interface or inside of the first buffer layer, the horizontal growth layer, or the second buffer layer, and having a plurality of holes uniformly formed therein. 상기 질화실리콘층의 구멍을 통하여 상기 질화실리콘층 아래의 결정이 성장하여 상기 질화실리콘층 위를 덮는 것을 특징으로 하는 질화물이 적층된 이종 기판.And a nitride under the silicon nitride layer is grown through the holes of the silicon nitride layer to cover the silicon nitride layer. 제1항에 있어서, 상기 질화실리콘층은,The method of claim 1, wherein the silicon nitride layer, 상기 제1 버퍼층 위에 상기 수평성장층과 상기 제2 버퍼층 사이에 형성된 것을 특징으로 하는 질화물이 적층된 이종 기판.The nitride substrate is stacked on the first buffer layer, characterized in that formed between the second buffer layer and the horizontal growth layer. 제3항에 있어서, 상기 베이스 기판은,The method of claim 3, wherein the base substrate, 사파이어 기판인 것을 특징으로 하는 질화물이 적층된 이종 기판.It is a sapphire substrate, The nitride board | substrate with which nitride was laminated | stacked. 제4항에 있어서, 상기 무극성 또는 반성극면은,The method according to claim 4, wherein the nonpolar or semipolar plane, a면, r면 또는 m면 중에 하나인 것을 특징으로 하는 질화물이 적층된 이종 기판.A hetero substrate on which nitrides are laminated, characterized in that it is one of a surface, r surface or m surface. 제5항에 있어서, 상기 질화물계 결정성장핵층은,The method of claim 5, wherein the nitride-based crystal growth nucleus layer, 무극성 또는 반극성을 갖는 질화물계 단결정인 것을 특징으로 하는 질화물이 적층된 이종 기판.A nitride-laminated dissimilar substrate, characterized in that it is a nitride-based single crystal having apolar or semipolar polarity. 제6항에 있어서, 상기 질화물계 결정성장핵층은,The method of claim 6, wherein the nitride-based crystal growth nucleus layer, GaN, AlxGa1-xN, InxGa1-yN(0<x,y<1) 중에 하나인 것을 특징으로 하는 질화물이 적층된 이종 기판.A nitride-laminated heterogeneous substrate, which is one of GaN, Al x Ga 1-x N, and In x Ga 1-y N (0 <x, y <1). 제7항에 있어서, 상기 질화물계 결정성장핵층은,The method of claim 7, wherein the nitride-based crystal growth nucleus layer, 450~1300℃, 30~760 torr의 질소나 수소분위기, V/Ⅲ의 비가 50~3000에서 성장시킨 것을 특징으로 하는 질화물이 적층된 이종 기판.Nitride-laminated heterogeneous substrate, characterized in that the growth of nitrogen or hydrogen atmosphere of 30 ~ 760 torr, 30 ~ 760 torr, V / III at 50 ~ 3000. 제8항에 있어서, 상기 제1 버퍼층은,The method of claim 8, wherein the first buffer layer, V/Ⅲ의 비가 50~2000, 450~1300℃ 및 100~760 torr에서 성장시킨 것을 특징으로 하는 질화물이 적층된 이종 기판.A nitride-laminated heterogeneous substrate, characterized by growing at a ratio of V / III at 50 to 2000, 450 to 1300 ° C, and 100 to 760 torr. 제9항에 있어서, 상기 수평성장층은,The method of claim 9, wherein the horizontal growth layer, V/Ⅲ의 비가 2~1000, 800~1500℃ 및 10~300 torr에서 성장시킨 것을 특징으로 하는 질화물이 적층된 이종 기판.The nitride substrate is laminated heterogeneous substrate, characterized in that the ratio of V / III was grown at 2 ~ 1000, 800 ~ 1500 ℃ and 10 ~ 300 torr. 제10항에 있어서, 제2 버퍼층은,The method of claim 10, wherein the second buffer layer, V/Ⅲ의 비가 50~2000, 450~1300℃ 및 30~760 torr에서 성장시킨 것을 특징으로 하는 질화물이 적층된 이종 기판. A nitride-laminated heterogeneous substrate characterized by growing at a ratio of V / III at 50 to 2000, 450 to 1300 ° C, and 30 to 760 torr. 제11항에 있어서, 상기 질화물계 결정성장핵층은,The method of claim 11, wherein the nitride-based crystal growth nucleus layer, 5~700nm의 두께를 갖는 것을 특징으로 하는 질화물이 적층된 이종 기판.A heterogeneous substrate on which nitrides are laminated, having a thickness of 5 to 700 nm. 제1항 내지 제12항 중 어느 한 항에 따른 질화물이 적층된 이종 기판;Claim 1 to 12, wherein the nitride of any one of the nitride substrate laminated; 상기 제2 버퍼층 위에 형성된 n타입 또는 p타입 중의 하나의 제1 질화물층;A first nitride layer of either n type or p type formed on the second buffer layer; 상기 제1 질화물층 위에 형성된 활성층;An active layer formed on the first nitride layer; 상기 활성층 위에 형성되며 상기 제1 질화물층과 반대되는 타입의 제2 질화물층;A second nitride layer formed on the active layer and opposite to the first nitride layer; 을 포함하는 것을 특징으로 하는 질화물계 반도체 소자.A nitride-based semiconductor device comprising a. 무극성 또는 반극성면 중에 하나를 갖는 베이스 기판을 준비하는 준비 단계;Preparing a base substrate having either a nonpolar or semipolar surface; 상기 베이스 기판의 면에 질화물계 결정성장핵층을 형성하는 결정성장핵층 형성 단계;A crystal growth nucleus layer forming step of forming a nitride-based crystal growth nucleus layer on a surface of the base substrate; 상기 결정성장핵층 위에 제1 버퍼층을 성장시키되, 수평 방향에 비해서 수직 방향으로 더 빨리 성장시키는 제1 버퍼층 성장 단계;A first buffer layer growing step of growing a first buffer layer on the crystal growth nucleus layer, but growing faster in the vertical direction than in the horizontal direction; 상기 제1 버퍼층 위에 수평성장층을 성장시키되, 수직 방향에 비해서 수평 방향으로 더 빨리 성장시키는 수평성장층 성장 단계;A horizontal growth layer growth step of growing a horizontal growth layer on the first buffer layer, but growing faster in the horizontal direction than in the vertical direction; 상기 수평성장층 위에 제2 버퍼층을 성장시키는 제2 버퍼층 성장 단계;A second buffer layer growth step of growing a second buffer layer on the horizontal growth layer; 을 포함하는 것을 특징으로 하는 질화물이 적층된 이종 기판의 제조 방법.Method for producing a heterogeneous substrate laminated with nitride comprising a. 제14항에 있어서,The method of claim 14, 상기 베이스 기판은 사파이어 기판이고, 상기 무극성 또는 반성극면은 a면, r면 또는 m면 중에 하나인 것을 특징으로 하는 질화물이 적층된 이종 기판의 제조 방법.The base substrate is a sapphire substrate, the non-polar or semi-polar surface is a method of manufacturing a nitride-laminated heterogeneous substrate, characterized in that one of a surface, r surface or m surface. 제14항에 있어서, 상기 수평성장층 성장 단계는,The method of claim 14, wherein the horizontal growth layer growth step, 상기 제1 버퍼층 위에 상기 제1 수평성장층을 성장시키는 단계;Growing the first horizontal growth layer on the first buffer layer; 상기 제1 수평성장층 위에 복수의 구멍을 갖는 질화실리콘층을 형성하는 단계;Forming a silicon nitride layer having a plurality of holes on the first horizontal growth layer; 상기 질화실리콘층의 구멍으로 노출된 상기 제1 수평성장층을 성장시켜 상기 질화실리콘층을 덮는 제2 수평성장층을 성장시키는 단계;Growing the first horizontal growth layer exposed through the holes of the silicon nitride layer to grow a second horizontal growth layer covering the silicon nitride layer; 를 포함하는 것을 특징으로 하는 질화물이 적층된 이종 기판의 제조 방법.Method for producing a heterogeneous substrate is laminated nitride comprising a. 제14항에 있어서, 상기 제2 버퍼층 성장 단계는,The method of claim 14, wherein the second buffer layer growth step, 상기 질화실리콘층 위에 상기 제2-1 버퍼층을 성장시키는 단계;Growing the 2-1 buffer layer on the silicon nitride layer; 상기 제2-1 버퍼층 위에 복수의 구멍을 갖는 질화실리콘층을 형성하는 단계;Forming a silicon nitride layer having a plurality of holes on the 2-1 buffer layer; 상기 질화실리콘층의 구멍으로 노출된 상기 제2-1 버퍼층을 성장시켜 상기 질화실리콘층을 덮는 제2-2 버퍼층을 성장시키는 단계;Growing a 2-2 buffer layer covering the silicon nitride layer by growing the 2-1 buffer layer exposed through the holes of the silicon nitride layer; 를 포함하는 것을 특징으로 하는 질화물이 적층된 이종 기판의 제조 방법.Method for producing a heterogeneous substrate is laminated nitride comprising a. 제14항에 있어서, 상기 수평성장층 형성 단계 이후에 수행되는,The method according to claim 14, which is performed after the horizontal growth layer forming step, 상기 수평성장층 위에 복수의 구멍을 갖는 질화실리콘층을 형성하는 질화실리콘층 형성 단계;를 더 포함하며,A silicon nitride layer forming step of forming a silicon nitride layer having a plurality of holes on the horizontal growth layer; 상기 제2 버퍼층 성장 단계에서 상기 질화실리콘층의 구멍으로 노출된 상기 제2 버퍼층을 성장시켜 상기 질화실리콘층을 덮는 상기 제2 버퍼층을 성장시키는 것을 특징으로 하는 질화물이 적층된 이종의 제조 방법.And growing the second buffer layer covering the silicon nitride layer by growing the second buffer layer exposed through the holes of the silicon nitride layer in the second buffer layer growth step.
KR1020090053115A 2009-06-15 2009-06-15 Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof KR101028585B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090053115A KR101028585B1 (en) 2009-06-15 2009-06-15 Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof
PCT/KR2010/003828 WO2010147357A2 (en) 2009-06-15 2010-06-15 Heterogeneous substrate, nitride-based semiconductor device using same and manufacturing method thereof
JP2012514892A JP2012530027A (en) 2009-06-15 2010-06-15 Heterogeneous substrate, nitride semiconductor device using the same, and manufacturing method thereof
US13/327,647 US8878211B2 (en) 2009-06-15 2011-12-15 Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090053115A KR101028585B1 (en) 2009-06-15 2009-06-15 Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof

Publications (2)

Publication Number Publication Date
KR20100134480A true KR20100134480A (en) 2010-12-23
KR101028585B1 KR101028585B1 (en) 2011-04-12

Family

ID=43509404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090053115A KR101028585B1 (en) 2009-06-15 2009-06-15 Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof

Country Status (1)

Country Link
KR (1) KR101028585B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583340B2 (en) 2013-11-05 2017-02-28 Samsung Electronics Co., Ltd. Semipolar nitride semiconductor structure and method of manufacturing the same
KR20190113275A (en) 2018-03-28 2019-10-08 한국과학기술원 Heterogeneously integrated photonic circuit and method for manufacturing the circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250475B1 (en) 2011-12-26 2013-04-08 전자부품연구원 Heterogeneous substrate having insulating material pattern and nitride-based semiconductor device using the same
KR101505117B1 (en) * 2013-06-21 2015-03-23 비비에스에이 리미티드 Iii-nitride semiconductor stacked structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450784B1 (en) 1997-12-12 2004-11-16 삼성전기주식회사 Method for GaN single crystal
JP4032538B2 (en) 1998-11-26 2008-01-16 ソニー株式会社 Semiconductor thin film and semiconductor device manufacturing method
KR100781659B1 (en) * 2006-03-15 2007-12-05 서울옵토디바이스주식회사 Method of fabricating light emitting diode using an improved buffer layer and light emitting diode fabricated by the method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583340B2 (en) 2013-11-05 2017-02-28 Samsung Electronics Co., Ltd. Semipolar nitride semiconductor structure and method of manufacturing the same
KR20190113275A (en) 2018-03-28 2019-10-08 한국과학기술원 Heterogeneously integrated photonic circuit and method for manufacturing the circuit

Also Published As

Publication number Publication date
KR101028585B1 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
KR101365604B1 (en) Fabrication of nonpolar indium gallium nitride thin films, heterostructures, and devices by metalorganic chemical vapor deposition
US7811847B2 (en) Optical semiconductor device and method for manufacturing the same
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
JP4696285B2 (en) R-plane sapphire substrate, epitaxial substrate and semiconductor device using the same, and manufacturing method thereof
US20170327969A1 (en) Planar nonpolar group iii-nitride films grown on miscut substrates
CN104518062B (en) The method for manufacturing light emitting semiconductor device
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US9397232B2 (en) Nitride semiconductor epitaxial substrate and nitride semiconductor device
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JP4883931B2 (en) Manufacturing method of semiconductor laminated substrate
KR20100037169A (en) Nonpolar iii-nitride light emitting diodes with long wavelength emission
KR101068865B1 (en) Substrate for nitride semiconductor growth and light emitting device using the same
KR101028585B1 (en) Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof
KR101104239B1 (en) Hetero-substrate, III-nitride semiconductor devices using the same and manufacturing method of thereof
KR101355086B1 (en) Method for manufacturing semi-polar nitride using nano pillar structure
KR102356457B1 (en) Semiconductor laser diode and fabricating the same
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
US10763395B2 (en) Light emitting diode element and method for manufacturing same
KR101250475B1 (en) Heterogeneous substrate having insulating material pattern and nitride-based semiconductor device using the same
KR101078062B1 (en) Non-polar semiconductor device and method of fabricating the same
JP2000332293A (en) Iii-v nitride semiconductor light emitting element and its manufacture
KR20130093976A (en) Iii-v nitride semiconductor device, substrate and method for manufacturing the same
KR101135950B1 (en) A semiconductor and a fabrication method thereof
KR20160149837A (en) Light emitting device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 8