KR20100130090A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20100130090A
KR20100130090A KR1020090048757A KR20090048757A KR20100130090A KR 20100130090 A KR20100130090 A KR 20100130090A KR 1020090048757 A KR1020090048757 A KR 1020090048757A KR 20090048757 A KR20090048757 A KR 20090048757A KR 20100130090 A KR20100130090 A KR 20100130090A
Authority
KR
South Korea
Prior art keywords
subfield
voltage
scan
electrode
sustain
Prior art date
Application number
KR1020090048757A
Other languages
English (en)
Inventor
김석호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090048757A priority Critical patent/KR20100130090A/ko
Publication of KR20100130090A publication Critical patent/KR20100130090A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Abstract

본 발명의 플라즈마 디스플레이 장치는 화상을 구현하는 복수의 서브필드에서 이전 서브필드의 구동상황 및 벽전하의 상태에 따른 블랙 휘도 증가로 인한 콘트라스트의 저하를 방지를 방지하기 용이하도록, 본 발명은 리셋 기간, 어드레스 기간 및 서스테인 기간에 스캔전극, 서스테인전극 및 어드레스전극으로 구동신호를 인가되는 복수의 서브필드로 하나의 프레임을 이루어 화상을 구현하도록, 상기 복수의 서브필드 중 첫번째 서브필드의 리셋 기간에는 상기 스캔전극으로 제1 전압을 가지는 제1 셋업신호를 인가하고, 상기 첫번째 서브필드 이후의 서브필드의 리셋기간에는 상기 스캔전극으로 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 셋업신호를 인가하며, 상기 첫번째 서브필드 이후의 서브필드 중 임의의 제1 서브필드에서 어드레스 기간에 상기 어드레스 전극으로 데이터 신호가 인가되지 않으면, 상기 제1 서브필드와 시간상 연속되는 제2 서브필드의 리셋 기간에 상기 스캔 전극으로 제3 전압을 가지는 제3 셋업신호를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치를 제공한다.
화상, 서브필드, 리셋

Description

플라즈마 디스플레이 장치{Plasma display apparatus}
본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 화상을 구현하는 복수의 서브필드에서 이전 서브필드의 구동상황 및 벽전하의 상태에 따른 블랙 휘도 증가로 인한 콘트라스트의 저하를 방지를 방지하기 용이한 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel,이하 PDP라 함)은 불활성 혼합가스의 방전시 발생하는 진공자외선(VUV)에 의해 형광체를 여기 발광시킴으로써 화상을 표시한다.
이러한 PDP는 대형화와 박막화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 장점을 가진다. 특히, 교류 면방전형 3전극 플라즈마 디스플레이 패널은 방전시 표면에 벽전하가 축적되어 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 이점을 가진다.
플라즈마 디스플레이 패널은 모든셀을 초기화 하기 위한 리셋(Reset)기간, 셀을 선택하기 위한 어드레스 기간(Address)과 선택된 셀에서 표시방전을 일으키는 서스테인 기간(Sustain)을 구비하는 복수의 서브필드로 이루어진 포함하는 하나의 프레임으로 화상을 구현한다.
본 발명의 목적은, 화상을 구현하는 복수의 서브필드에서 이전 서브필드의 구동상황 및 벽전하의 상태에 따른 블랙 휘도 증가로 인한 콘트라스트의 저하를 방지를 방지하기 용이한 플라즈마 디스플레이 장치를 제공함에 있다.
본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치는, 리셋 기간, 어드레스 기간 및 서스테인 기간에 스캔전극, 서스테인전극 및 어드레스전극으로 구동신호를 인가되는 복수의 서브필드로 하나의 프레임을 이루어 화상을 구현하도록, 상기 복수의 서브필드 중 첫번째 서브필드의 리셋 기간에는 상기 스캔전극으로 제1 전압을 가지는 제1 셋업신호를 인가하고, 상기 첫번째 서브필드 이후의 서브필드의 리셋 기간에는 상기 스캔전극으로 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 셋업신호를 인가하며, 상기 첫번째 서브필드 이후의 서브필드 중 임의의 제1 서브필드에서 어드레스 기간에 상기 어드레스 전극으로 데이터 신호가 인가되지 않으면, 상기 제1 서브필드와 시간상 연속되는 제2 서브필드의 리셋 기간에 상기 스캔 전극으로 제3 전압을 가지는 제3 셋업신호를 인가하는 것을 특징으로 한다.
본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 장치는, 리셋 기간, 어드레스 기간 및 서스테인 기간에 스캔전극, 서스테인전극 및 어드레스전극으로 구동신호를 인가되는 복수의 서브필드로 하나의 프레임을 이루어 화상을 구현하도록, 상기 스캔전극, 상기 서스테인 전극 및 상기 어드레스 전극이 형성된 플라즈마 디 스플레이 패널 및 상기 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고, 상기 구동부는, 상기 화상에 대한 구동데이터를 서브필드로 맵핑하여 맵핑데이터를 출력하는 서브필드 맵핑부, 상기 스캔전극으로 상기 구동신호를 인가하는 스캔구동부 및 상기 복수의 서브필드 중 첫번째 서브필드의 리셋기간에 상기 스캔전극으로 제1 전압을 가지는 제1 셋업신호를 인가하고, 상기 첫번째 서브필드 이후의 서브필드의 리셋기간에 상기 스캔전극으로 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 셋업신호를 인가하며, 상기 맵핑데이터를 기초로 상기 첫번째 서브필드 이후의 서브필드 중 임의의 제1 서브필드에서 어드레스 기간에 상기 어드레스 전극으로 데이터 신호가 인가되지 않으면, 상기 제1 서브필드와 시간상 연속되는 제2 서브필드의 리셋 기간에 상기 스캔 전극으로 제3 전압을 가지는 제3 셋업신호가 인가되도록 상기 스캔구동부를 제어하는 컨트롤부를 포함한다.
본 발명의 제1, 2 실시 예에 따른 플라즈마 디스플레이 장치는, 복수의 서브필드 중 임의의 서브필드에서 어드레스 기간에 어드레스전극으로 데이터 신호가 인가되지 않는 경우, 임의의 서브필드 시간상 다음 서브필드의 리셋 기간에 스캔전극으로 서스테인 전압을 가지는 셋업신호를 인가함으로써, 블랙 휘도를 낮추고 구동 마진을 확보할 수 있는 이점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.
도 1을 참조하면, 본 플라즈마 디스플레이 패널은, 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.
유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.
한편, 본 발명의 제1 실시 예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층 된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료 등 다양한 재료가 가능할 것이다.
스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부 광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상 시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.
본 발명의 제1 실시 예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.
또한, 물리적으로 연결되어 형성되는 경우, 제1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.
스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.
또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다.
여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트 기준으로 60PPM 내지 200PPM이 가능할 것이다.
한편, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.
또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
본 발명의 제1 실시 예에는 도 1에 나타낸 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.
한편, 본 발명의 제1 실시 예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.
도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.
도 2를 참조하면, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 나타낸 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.
도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 제1 실시 예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.
도 3은 본 발명의 제1 실시 예에 따른 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.
단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.
여기서, 본 발명의 제1 실시 예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.
각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브 필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.
각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.
또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.
도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.
상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.
리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.
어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.
상기 어드레스 구간 동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.
본 발명에 따른 제1 실시 예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.
상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.
서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.
서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.
상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.
상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.
상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.
또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.
도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제1 실시 예로서, 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.
플라즈마 디스플레이 패널의 구동 구간은 파워 온 시퀀스 구간과 정상 동작 구간으로 구분될 수 있으며, 파워 온 시퀀스 구간과 정상 동작 구간에서 공급되는 구동 신호들의 파형은 동일하거나 필요에 따라 상이할 수 있다.
즉, 플라즈마 디스플레이 장치에 전원이 공급되면(Power ON), 미리 정해진 일정 시간 동안 또는 패널에 공급될 구동 전압이 정상 수준에 이를 때까지 패널에 영상을 디스플레이하지 아니하고 장치의 정상 동작을 준비하는 파워 온 시퀀 스(power on sequence)가 수행된다. 그 후 정상 동작 구간에서 패널에 공급되는 구동 신호들에 의해 영상이 디스플레이된다.
또한, 플라즈마 디스플레이 장치로의 전원 공급이 차단되기 이전에도, 구동 회로 또는 패널 등으로의 전원 공급을 원할히 종료하기 위해 상기 파워 온 시퀀스와 유사한 파워 오프 시퀀스(power on sequence)가 존재한다.
예를 들어, 플라즈마 디스플레이 장치에 전원이 공급되기 시작한 후 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 로우 레벨(low level)인 "0"의 값을 가져 데이터 신호가 패널로 인가되지 아니하여, 패널에 영상이 디스플레이 되지 아니한다. 상기 일정 시간이 경과한 후, 화면 표시 신호(Dispaly Enable Signal)가 하이 레벨(high level)인 "1"의 값을 가지게 되면 데이터 신호가 패널로 인가되어, 패널에 영상이 디스플레이된다. 또한, 플라즈마 디스플레이 장치에 전원 공급이 종료되기 전 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 다시 로우 레벨(low level)인 "0"의 값을 가져, 패널에 영상이 디스플레이 되지 아니한다.
도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 스캔전극 및 어드레스전극에 인가되는 구동신호를 간략하게 나타내는 타이밍도이다.
도 5를 참조하면, 본 구동신호는 복수의 서브필드(1SF ~ N SF)로 구성된 하나의 프레임(1 Frame)을 나타낸다.
여기서, 하나의 프레임(1 Frame)은 화상을 구현하기 위하여 스캔전극(Y) 및 어드레스전극(X)으로 구동신호를 인가한다.
스캔전극(Y)에는 복수의 서브필드(1SF ~ N SF) 중 첫번째 서브필드(1SF)의 리셋기간(RD)에 제1 전압(Vst_1)을 가지는 제1 셋업신호 인가 후 셋다운신호가 인가되며, 복수의 서브필드(1SF ~ N SF) 중 세번째 서브필드(3SF)를 제외한 두번째 서브필드(2SF)이후 마지막 서브필드(NSF)까지는 제2 전압(Vst_2)을 가지는 제2 셋업신호 인가 후 셋다운 신호가 인가되며, 세번째 서브필드(3SF)의 리셋기간(RD)에 제3 전압(Vst_3)을 가지는 제3 셋업신호 인가후 셋다운신호가 인가된다.
어드레스전극(X)에는 복수의 서브필드(1SF ~ N SF) 중 세번째 서브필드(3SF)를 제외한 두번째 서브필드(2SF)이후 마지막 서브필드(NSF)까지의 각각의 어드레스기간(AD)에 데이터 신호(Dx)가 인가된다.
여기서, 세번째 서브필드(3SF)에 인가되는 상기 제3 셋업신호는 두번째 서브필드(2SF)의 서스테인 기간(SD)에서 서스테인 방전이 발생하지 않으므로, 즉 어드레스전극(X)으로 데이터 신호(Dx)가 인가되지 않으면 서스테인 기간(SD)에 서스베팅 방전이 발생하지 않으므로 제2 전압(Vst_2)보다 낮은 제3 전압(Vst_3)를 공급한다.
예를 들어, 정상적으로 구동되어 화상을 구현하는 플라즈마 디스플레이 장치인 경우, 첫번째 서브필드(1SF)에서는 제1 전압(Vst_1)까지 상승하는 상기 제1 셋업신호를 스캔전극(Y)으로 인가하고, 두번째 서브필드(2SF)에서 마지막 서브필드(NSF)에서는 제1 전압(Vst_1)보다 낮은 제2 전압(Vst_2)까지 상승하는 제2 셋업신호를 스캔전극(Y)으로 인가한다.
이 경우, 두번째 서브필드(2SF)에서 마지막 서브필드(NSF)에 인가되는 상기 제2 셋업신호의 인가시간은 상기 제1 셋업신호의 인가시간보다 짧아질 수 있다.
상기한 바와 같이, 두번째 서브필드(2SF)에서 마지막 서브필드(NSF)까지 인가되는 상기 제2 셋업신호를 제2 전압(Vst_2)로 감소시킴으로써, 플라즈마 디스플레이 패널의 구동마진을 확보하여 고속 구동에 유리할 수 있으며, 소비전력을 감소시킬 수 있다.
이 경우, 첫번째 서브필드(1SF)에서는 모든 방전셀들에서 초기화 방전이 발생하여 스캔전극(Y)에는 음극성(-) 벽전하가 형성되고 서스테인 전극(미도시)에는 양극성(+) 벽전하가 형성되어, 상기 모든 셀들의 벽전하 상태가 초기화될 수 있다. 첫번째 서브필드(1SF)의 서스테인 구간(SD)에서는 마지막 서스테인 신호가 상기 서스테인 전극에 인가되어, 서스테인 방전이 발생한 방전셀의 스캔전극(Y)에는 양극성(+)의 벽전하가 형성되며 상기 서스테인 전극에는 음극성(-)의 벽전하가 형성되게 된다.
그에 따라, 두번째 서브필드(2SF)에서 마지막 서브필드(NSF)까지 제1 전압(Vst_1)보다 낮은 제2 전압(Vst_2)까지 상승하는 상기 제2 셋업신호를 스캔전극(Y)에 인가하여도, 첫번째 서브필드(1SF)에서 서스테인 방전이 발생한 스캔전극(Y) 및 상기 서스테인 전극의 벽전하 상태가 충분히 초기화될 수 있다.
그러나, 본 제1 실시 예에 나타낸 바와 같이, 두번째 서브필드(2SF)의 서스테인 기간(SD)에 서스테인 방전이 발생하지 않으면 스캔전극(Y) 및 상기 서스테인 전극에 벽전하가 생성되지 않기 때문에, 세번째 서브필드(3SF)의 리셋기간(RD)에 제2 전압(Vst_2)보다 낮은 제3 전압(Vst_3)을 인가하여도 서스테인 기간(SD)에 서 스테인 방전이 원활히 발생하게 된다.
도 6은 도 5에 나타낸 첫번째, 두번째 및 세번째 서브필드에 스캔전극으로 인가되는 구동신호를 나타낸 타이밍도이다.
도 6을 참조하면, 본 구동신호는 첫번째 서브필드(1SF)의 리셋 기간(RD)에 제1 전압(Vst_1)까지 적어도 하나의 기울기로 상승하는 제1 셋업신호(R_1)가 인가되며, 두번째 서브필드(2SF)의 리셋 기간(RD)에 제2 전압(Vst_2)까지 상승하는 제2 셋업신호(R_2)가 인가되며, 세번째 서브필드(3SF)의 리셋 기간(RD)에 제3 전압(Vst_3)까지 상승하는 제3 셋업신호(R_3)가 인가된다.
여기서, 첫번째 서브필드(1SF)의 리셋 기간(RD)에는 제1 셋업신호(R_1)이 인가되는 제1 셋업기간(UP_1) 및 셋다운신호가 인가되는 제1 셋다운기간(DN_1)으로 나누어진다.
이때, 도 5를 참조하면, 첫번째 서브필드(1SF)의 어드레스 기간(AD)에는 어드레스 전극(X)으로 데이터 신호(Dx)가 인가되므로, 서스테인 기간(SD)에 서스테인 방전을 발생한다.
그러나, 두번째 서브필드(2SF)의 리셋 기간(RD)에는 제2 셋업신호(R_2)가 인가되는 제2 셋업기간(UP_2) 및 셋다운신호가 인가되는 제2 셋다운기간(DN_2)으로 나누어진다.
또한, 도 5를 참조하면, 두번째 서브필드(2SF)의 어드레스 기간(AD)에는 어드레스 전극(X)으로 데이터 신호(Dx)가 인가되지 않으며, 서스테인 기간(SD)에 서스테인 방전이 발생하지 않는다.
세번째 서브필드(3SF)의 리셋 기간(RD)에는 제3 셋업신호(R_3)가 인가되는 제3 셋업기간(UP_3) 및 셋다운신호가 인가되는 제3 셋다운기간(DN_3)으로 나누어진다.
또한, 도 5를 참조하면, 세번째 서브필드(3SF)의 어드레스 기간(AD)에는 어드레스 전극(X)으로 데이터 신호(Dx)가 인가되며, 서스테인 기간(SD)에 서스테인 방전이 발생한다.
여기서, 제1 셋업신호(R_1)가 인가되는 제1 셋업기간(UP_1)은 제2 셋업신호(R_2)가 인가되는 제2 셋업기간(UP_2) 및 제3 셋업신호(R_3)가 인가되는 제3 셋업기간(UP_3)보다 길게 된다.
즉, 제1 셋업신호(R_1)는 제1 전압(Vst_1)까지 상승하는 반면, 제2 셋업신호(R_2)는 제1 전압(Vst_1)보다 낮은 제2 전압(Vst_2)까지 상승하며, 제3 셋업신호(R_3)는 제1 전압(Vst_1)보다 낮은 제3 전압(Vst_3)까지 상승하기 때문이다.
여기서, 제1 전압(Vst_1)는 서스테인 전압(미도시)과 스캔 전압(미도시)의 합전압이며, 제2 전압(Vst_2)은 상기 서스테인 전압보다는 높고 제1 전압(Vst_1)보다는 낮으며, 제3 전압(Vst_3)는 상기 서스테인 전압이 바람직할 것이다.
또한, 제3 셋업기간(UP_3)는 제3 전압(Vst_3)까지 상승하는 제3 셋업신호(R_3)가 인가되는 상승구간(미도시) 및 제3 전압(Vst_3)으로 유지되는 유지구간(미도시)를 포함하며, 제3 셋업기간(UP_3)은 제2 셋업기간(UP_2)와 동일하다.
하지만, 제3 셋업신호(R_3)의 인가시간은 제2 셋업신호(R_2)의 인가시간보다 짧게되는 것이 바람직하다.
이유인즉, 제3 셋업신호(R_3)는 제2 셋업신호(R_2)의 기울기가 서로 동일하여, 제2 전압(Vst_2)보다 낮은 제3 전압(Vst_3)까지 상승하기 때문이다.
도 7은 도 5에 나타낸 구동신호를 인가하는 구동부에 대한 제1 실시 예를 나타내는 회로도이다.
도 7을 참조하면, 본 구동부(100)는 스캔구동부(110), 서브필드 맵핑부(120) 및 컨트롤부(130)를 포함한다.
스캔구동부(110)는 에너지 회수부(50), 서스테인 구동부(60), 리셋 구동부(70) 및 스캔 IC(80)를 포함하다.
서스테인 구동부(60)는 서스테인 구간 동안 고전위 서스테인 전압(Vs)을 공급하는 서스테인 전압 전원(Vsus)과, 서스테인 전압(Vs)이 스캔 전극(Y)에 인가되도록 턴온되는 서스-업 스위치(Sus_up)와, 스캔 전극(Y)에 인가되는 전압이 그라운드 전압까지 하강하도록 턴온되는 서스-다운 스위치(Sus_dn)를 포함한다. 즉, 서스테인 구동부(60)는 서스-업 스위치(Sus_up)가 서스테인 전압 전원(Vsus)과 연결되고, 서스-다운 스위치(Sus_dn)가 서스-업 스위치(Sus_up) 및 그라운드와 연결된다.
에너지 회수부(50)는 스캔 전극(Y)에 공급된 에너지를 회수하여 저장하는 소스 커패시터(Cs), 소스 커패시터(Cs)에 저장된 에너지가 스캔 전극(Y)에 공급되도록 턴온되는 에너지 공급 스위치(ER_up) 및 스캔 전극(Y)으로부터 에너지가 회수되도록 턴온되는 에너지 회수 스위치(ER_dn)를 포함한다. 소스 커패시터(Cs)는 인덕터(L)와 함께 공진회로를 형성하여, 스캔 전극(Y)으로의 에너지 공급 및 회수를 가능하게 한다.
리셋 구동부(70)는 점진적으로 상승하는 셋업 신호를 스캔 전극(Y)에 공급하기 위해 턴온되는 셋-업 스위치(Set_up), 전압원(Vy)과 연결되어 부극성 전압(-Vy)까지 점진적으로 하강하는 셋다운 신호를 스캔 전극(Y)에 공급하기 위해 턴온되는 셋-다운 스위치(Set_dn) 및 스캔 전극(Y)과 전류 패스 경로를 형성하는 패스 스위치(Pass_sw)를 포함한다.
셋-업 스위치(Set_up)는 드레인(Drain)이 서스테인 전압 전원에 연결되고, 소오스(Source)가 패스 스위치(Pass_sw)와 연결되며, 게이트(Gate)가 가변 저항(미도시)과 연결되며, 상기 가변 저항의 저항값이 변함에 따라 점진적으로 상승하는 상기 셋업 신호가 생성된다.
셋다운 스위치(Set_dn)는 드레인(Drain)이 스캔 IC(80)와 연결되고, 소오스(Source)가 부극성 전압(-Vy)과 연결되고, 게이트(Gate)로 가변 저항(미도시)가 연결되며, 가변 저항(미도시)의 저항값이 변함에 따라 점진적으로 하강하는 셋다운 신호가 생성된다.
스캔 IC(80)는 스캔 전극(Y)에 스캔 전압(Vsc)을 인가하기 위해 턴온되는 스캔 전압 전원과 연결된 스캔업 스위치(Q1), 스캔 전극(Y)에 그라운드 전압을 인가하기 위해 턴온되는 스캔다운 스위치(Q2)를 포함한다.
또한, 서브필드 맵핑부(120)는 플라즈마 디스플레이 패널에 구현되는 화상에 대한 구동데이터를 서브필드로 맵핑하여 맵핑데이터를 컨트롤부(130)로 출력한다.
컨트롤부(130)는 상기 맵핑데이터를 기초로, 복수의 서브필드(1SF ~ NSF) 각각의 리셋 기간(RD), 어드레스 기간(AD) 및 서스테인 기간(SD)에 각각 에너지 회수 부(50), 서스테인 구동부(60), 리셋 구동부(70) 및 스캔 IC(80)를 제어하여 스캔전극(Y)으로 구동신호를 인가하도록 제어한다.
도 8은 도 7에 나타낸 스캔 IC 동작에 따라 스캔 전극에 인가되는 리셋 신호를 나타내는 타이밍도이다.
도 8은 도 6에 나타낸, 복수의 서브필드(1SF ~ NSF) 중 두번째 서브필드(2SF) 및 세번째 서브필드(3SF)의 리셋 기간에 대한 스캔업 스위치(Q1) 및 스캔다운 스위치(Q2)의 턴온 및 턴오프시키기 위한 제1, 2 신호를 나타낸다.
도 6 및 도 8을 참조하면, 컨트롤부(130)는 상기 맵핑데이터를 기초로, 복수의 서브필드 중 두번째 서브필드(2SF)의 어드레스 기간(AD)에 어드레스 전극(X)으로 데이터 신호가 인가되지 않는 것을 산출한다.
이때, 컨트롤부(130)는 두번째 서브필드(2SF)의 어드레스 기간(AD)에 어드레스 전극(X)으로 데이터 신호가 인가되지 않으면, 세번째 서브필드(3SF)의 리셋 기간(RD)에 스캔 전극(Y)로 제3 셋업 신호(R_3)를 인가한다.
여기서, 컨트롤부(130)는 제1, 2 신호(OC1, OC2)를 출력하여 스캔 IC(80)에 포함된 스캔업 스위치(Q1) 및 스캔다운 스위치(Q2)의 턴온 및 턴오프를 제어한다.
예를 들면, 컨트롤부(130)는 두번째 서브필드(2SF)의 제2 상승구간(UP_2)에 스캔 전극(Y)에는 제2 셋업 신호(R_2)가 인가된다.
도 8에 나타낸 바와 같이, 컨트롤부(130)는 스캔 전극(Y)으로 제2 셋업 신호(R_2)를 인가하기 위하여, 제1 구간(①)에는 제1 신호(OC1)가 하이(HIGH)이고 제2 신호(OC2)가 로우(LOW)로 출력되어, 스캔업 스위치(Q1) 및 스캔다운 스위치(Q2) 중 하나를 턴온시킨다.
또한, 제2 구간(②)에는 제1 신호(OC1)가 하이(HIGH)이고 제2 신호(OC2)가 하이(HIGH)로 출력되어, 스캔업 스위치(Q1) 및 스캔다운 스위치(Q2) 중 적어도 하나를 턴온시킨다.
여기서, 제1, 2 구간(①, ②)에는 스캔업 스위치(Q1) 및 스캔다운 스위치(Q2)가 동시에 턴오프되지 않는다.
그러나, 컨트롤부(130)는 두번째 서브필드(2SF)의 어드레스 기간(AD)에 어드레스 전극(X)으로 데이터 신호(Dx)가 인가되지 않으면, 세번째 서브필드(3SF)의 리셋 기간(RD)에 스캔 전극9Y)에 제3 셋업 신호(R_3)를 인가한다.
즉, 컨트롤부(130)는 스캔 전극(Y)으로 제3 셋업 신호(R_3)를 인가하기 위하여, 제3 구간(③)에는 제1 구간(①)과 동일하게, 제1 신호(OC1)가 하이(HIGH)이고 제2 신호(OC2)가 로우(LOW)로 출력되어, 스캔업 스위치(Q1) 및 스캔다운 스위치(Q2) 중 하나를 턴온시킨다.
또한, 제4 구간(④)에는 제2 구간(②)과 동일하게, 제1 신호(OC1)가 하이(HIGH)이고 제2 신호(OC2)가 하이(HIGH)로 출력되어, 스캔업 스위치(Q1) 및 스캔다운 스위치(Q2) 중 적어도 하나를 턴온시킨다.
그리고, 제5 구간(⑤)에는 제1 신호(OC1) 및 제2 신호(OC2)가 모두 로우(LOW)로 출력되어, 스캔업 스위치(Q1) 및 스캔다운 스위치(Q2)가 모두 턴오프된다.
즉, 여기서, 제2 구간(②)의 구간시간은, 제4 구간(④) 및 제5 구간(⑤)의 구간시간과 동일할 것이다.
이와 같이, 컨트롤부(130)는 복수의 서브필드(1SF ~ NSF) 중 첫번째 서브필드(1SF)의 리셋 기간(RD)에 스캔전극(Y)으로 서스테인 전압(Vs)와 스캔 전압(Vsc)의 합전압인 제1 전압(Vst_1)을 가지는 제1 셋업신호(R_1)를 인가하고, 두번째 서브필드(2SF) 내지 N번째 서브필드(NSF)의 리셋 기간(RD)에 스캔전극(Y)으로 서스테인 전압(Vs)보다 크며 제1 전압(Vst_1)보다 작은 제2 전압(Vst_2)을 인가한다.
이때, 컨트롤부(130)는 상기 맵핑 데이터를 기초로, 복수의 서브필드(1SF ~ NSF) 중 어드레스 기간(AD)에 데이터 신호(Dx)가 인가되지 않는 서브필드가 존재하면, 상기 서브필드와 시간상 연속되는 다음 서브필드의 리셋 기간(RD)에 제2 전압(Vst_2)보다 낮은 서스테인 전압(Vs)인 제3 전압(Vst_3)을 인가한다.
본 플라즈마 디스플레이 장치는 복수의 서브필드 중 어느 하나의 서브필드의 어드레스 기간에 데이터 신호가 인가되지 않는 경우, 다음 서브필드의 리셋 기간에 서스테인 전압을 가지는 셋업 신호를 인가하도록 스캔 IC의 스캔업 스위치 및 스캔다운 스위치를 동시에 턴오프시킴으로써, 블랙휘도를 감소시킬 수 있으며 구동마진을 확보할 수 있는 이점이 있다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.
도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.
도 3은 본 발명의 제1 실시 예에 따른 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.
도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.
도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 스캔전극 및 어드레스전극에 인가되는 구동신호를 간략하게 나타내는 타이밍도이다.
도 6은 도 5에 나타낸 첫번째, 두번째 및 세번째 서브필드에 스캔전극으로 인가되는 구동신호를 나타낸 타이밍도이다.
도 7은 도 5에 나타낸 구동신호를 인가하는 구동부에 대한 제1 실시 예를 나타내는 회로도이다.
도 8은 도 7에 나타낸 스캔 IC 동작에 따라 스캔 전극에 인가되는 리셋 신호를 나타내는 타이밍도이다.

Claims (11)

  1. 리셋 기간, 어드레스 기간 및 서스테인 기간에 스캔전극, 서스테인전극 및 어드레스전극으로 구동신호를 인가되는 복수의 서브필드로 하나의 프레임을 이루어 화상을 구현하는 플라즈마 디스플레이 장치에 있어서,
    상기 복수의 서브필드 중 첫번째 서브필드의 리셋 기간에는 상기 스캔전극으로 제1 전압을 가지는 제1 셋업신호를 인가하고, 상기 첫번째 서브필드 이후의 서브필드의 리셋기간에는 상기 스캔전극으로 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 셋업신호를 인가하며,
    상기 첫번째 서브필드 이후의 서브필드 중 임의의 제1 서브필드에서 어드레스 기간에 상기 어드레스 전극으로 데이터 신호가 인가되지 않으면, 상기 제1 서브필드와 시간상 연속되는 제2 서브필드의 리셋 기간에 상기 스캔 전극으로 제3 전압을 가지는 제3 셋업신호를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서, 상기 제3 전압은,
    상기 제2 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서, 상기 제3 전압은,
    서스테인 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서, 상기 제3 셋업신호의 기울기는,
    상기 제1, 2 셋업신호 중 적어도 하나의 기울기와 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서, 상기 제3 셋업신호의 인가시간은,
    상기 제1, 2 셋업신호 중 적어도 하나의 인가시간보다 짧은 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서, 상기 제2 서브필드의 리셋기간은,
    상기 제1 서브필드의 리셋기간과 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 리셋기간, 어드레스 기간 및 서스테인 기간에 스캔전극, 서스테인전극 및 어드레스전극으로 구동신호를 인가되는 복수의 서브필드로 하나의 프레임을 이루어 화상을 구현하는 플라즈마 디스플레이 장치에 있어서,
    상기 스캔전극, 상기 서스테인 전극 및 상기 어드레스 전극이 형성된 플라즈마 디스플레이 패널 및 상기 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고,
    상기 구동부는,
    상기 화상에 대한 구동데이터를 서브필드로 맵핑하여 맵핑데이터를 출력하는 서브필드 맵핑부;
    상기 스캔전극으로 상기 구동신호를 인가하는 스캔구동부; 및
    상기 복수의 서브필드 중 첫번째 서브필드의 리셋 기간에 상기 스캔전극으로 제1 전압을 가지는 제1 셋업신호를 인가하고, 상기 첫번째 서브필드 이후의 서브필드의 리셋 기간에 상기 스캔전극으로 상기 제1 전압보다 낮은 제2 전압을 가지는 제2 셋업신호를 인가하며, 상기 맵핑데이터를 기초로 상기 첫번째 서브필드 이후의 서브필드 중 임의의 제1 서브필드에서 어드레스 기간에 상기 어드레스 전극으로 데이터 신호가 인가되지 않으면, 상기 제1 서브필드와 시간상 연속되는 제2 서브필드의 리셋 기간에 상기 스캔 전극으로 제3 전압을 가지는 제3 셋업신호가 인가되도록 상기 스캔구동부를 제어하는 컨트롤부를 포함하는 플라즈마 디스플레이 장치.
  8. 제 7 항에 있어서, 상기 스캔구동부는,
    상기 제1, 2, 3 셋업신호의 인가를 위해 턴온 및 턴오프하는 스캔업 스위치및 스캔다운 스위치를 포함하는 스캔 IC를 포함하는 플라즈마 디스플레이 장치.
  9. 제 8 항에 있어서, 상기 컨트롤부는,
    상기 제3 셋업신호 인가시, 상기 제3 전압에 도달하는 시점에서 상기 스캔업 스위치 및 상기 스캔다운 스위치를 턴오프되도록 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 7 항에 있어서, 상기 제3 전압은,
    상기 제2 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 7 항에 있어서, 상기 제3 전압은,
    서스테인 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020090048757A 2009-06-02 2009-06-02 플라즈마 디스플레이 장치 KR20100130090A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090048757A KR20100130090A (ko) 2009-06-02 2009-06-02 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048757A KR20100130090A (ko) 2009-06-02 2009-06-02 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20100130090A true KR20100130090A (ko) 2010-12-10

Family

ID=43506538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048757A KR20100130090A (ko) 2009-06-02 2009-06-02 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20100130090A (ko)

Similar Documents

Publication Publication Date Title
KR20080006987A (ko) 플라즈마 디스플레이 장치
KR20100026349A (ko) 플라즈마 디스플레이 장치
KR20100022381A (ko) 플라즈마 디스플레이 장치
KR20080085587A (ko) 플라즈마 디스플레이 장치
KR100903647B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 그를 이용한플라즈마 디스플레이 장치
KR20090079698A (ko) 플라즈마 디스플레이 장치
KR20090106804A (ko) 플라즈마 디스플레이 장치
KR20080006370A (ko) 플라즈마 디스플레이 장치
KR20100130090A (ko) 플라즈마 디스플레이 장치
KR100837660B1 (ko) 플라즈마 디스플레이 장치
KR100830408B1 (ko) 플라즈마 디스플레이 장치
KR100806311B1 (ko) 플라즈마 디스플레이 장치
KR20100033802A (ko) 플라즈마 디스플레이 장치
KR20080052880A (ko) 플라즈마 디스플레이 장치
KR100775352B1 (ko) 플라즈마 디스플레이 장치
JP2008015533A (ja) プラズマディスプレイパネルの駆動装置
KR20110041845A (ko) 멀티 플라즈마 디스플레이 장치
KR20100081157A (ko) 플라즈마 디스플레이 장치
KR20080059902A (ko) 플라즈마 디스플레이 장치
KR20100121959A (ko) 플라즈마 디스플레이 장치
KR20100032195A (ko) 플라즈마 디스플레이 장치
KR20100012659A (ko) 플라즈마 디스플레이 장치
KR20100039733A (ko) 플라즈마 디스플레이 장치
KR20100128591A (ko) 플라즈마 디스플레이 장치
KR20100081158A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination