KR20100125953A - Apparatus for image test in display pannel - Google Patents

Apparatus for image test in display pannel Download PDF

Info

Publication number
KR20100125953A
KR20100125953A KR1020090044935A KR20090044935A KR20100125953A KR 20100125953 A KR20100125953 A KR 20100125953A KR 1020090044935 A KR1020090044935 A KR 1020090044935A KR 20090044935 A KR20090044935 A KR 20090044935A KR 20100125953 A KR20100125953 A KR 20100125953A
Authority
KR
South Korea
Prior art keywords
pattern data
signal
image
display panel
communication module
Prior art date
Application number
KR1020090044935A
Other languages
Korean (ko)
Other versions
KR101013892B1 (en
Inventor
신동춘
Original Assignee
(주)비원테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)비원테크 filed Critical (주)비원테크
Priority to KR1020090044935A priority Critical patent/KR101013892B1/en
Publication of KR20100125953A publication Critical patent/KR20100125953A/en
Application granted granted Critical
Publication of KR101013892B1 publication Critical patent/KR101013892B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Abstract

PURPOSE: An image test device is provided to more rapidly perform image test of a flat display panel by processing the bulk pattern data at high speed. CONSTITUTION: A communications module(150) communicates with a control PC(300) and receives the pattern data used for the image test of the flat display panel. A system memory(160) is loaded on the operation program of the boot loader and system OS. A CPLD synchronizes about the pattern data in the reference timing of the image and outputs to TTL signal of the high frequency. An LVDS conversion output shift changes the TTL signal to LVDS signal as low voltage differential signal and provides to the flat display panel.

Description

화상검사장치{Apparatus for image test in display pannel}Apparatus for image test in display pannel}

본 발명은 평판 디스플레이 패널에 대한 화상검사장치 관한 것으로서, 임베디드 OS시스템을 적용하여 화상검사를 수행하는 화상검사장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image inspection apparatus for a flat panel display panel, and more particularly, to an image inspection apparatus for performing an image inspection by applying an embedded OS system.

TFT-LCD 등의 액정표시장치와 같은 평판 디스플레이 패널은 전극 및 화소 셀을 형성하여 백라이트유닛과 결합하는 조립공정을 거친 후, 조립공정에서 발생하는 이물질을 제거하는 에이징 공정을 거쳐 제작된다.A flat panel display panel such as a liquid crystal display device such as a TFT-LCD is manufactured through an assembling process of forming an electrode and a pixel cell to be combined with a backlight unit, and then an aging process of removing foreign matters generated in the assembling process.

상기 공정들을 거쳐 제작된 평판 디스플레이 패널은 최종적으로 백색 밸런스 조정 작업을 통해 색좌표 및 휘도 등이 설정된다. 이어서 판넬에 일정한 화면신호를 전송하여 화상데이터 신호가 정확하게 구현되는지를 검사하는 화상검사 과정을 가진다.In the flat panel display panel manufactured through the above processes, color coordinates and luminance are set through white balance adjustment. Subsequently, there is an image inspection process for checking whether the image data signal is correctly implemented by transmitting a constant screen signal to the panel.

도 1은 평판 디스플레이 패널에 대한 화상검사장치를 도시한 그림이다.1 is a diagram illustrating an image inspection apparatus for a flat panel display panel.

화상검사장치(100;패턴생성기)를 이용하여 평판 디스플레이 패널(200)을 구동하기 위해서는 수평동기신호(H-sync), 수직동기신호(V-sync), 데이터 이네이블 신호(DE), 클럭 신호(CLK), 화상 데이터인 R/G/B 데이터(Data)를 고주파 형태의 TTL(Transistor to Transistor Logic)신호로서 평판 디스플레이 패널(200) 내부의 타이밍 컨트롤러에 전송한다.In order to drive the flat panel display panel 200 using the image inspection apparatus 100 (pattern generator), a horizontal synchronous signal (H-sync), a vertical synchronous signal (V-sync), a data enable signal (DE), and a clock signal CLK and R / G / B data, which is image data, are transmitted as a high frequency TTL (Transistor to Transistor Logic) signal to the timing controller inside the flat panel display panel 200.

그 후, 이에 따라 디스플레이되는 화상의 화질을 평가하여 평판 디스플레이 패널을 구동하는 신호값들을 최적화한다.Thereafter, the image quality of the displayed image is evaluated to optimize the signal values for driving the flat panel display panel.

그러나 이러한 TTL신호 방식의 화상검사장치(테스트 패턴생성기)는, 고주파를 갖는 TTL신호로 데이터 전송이 이루어지기 때문에, 화상신호가 TTL신호에 영향을 받아서 해당주파수로 전압 레벨이 변동되기 때문에 EMI문제가 발생한다.However, since the TTL signal type image inspection device (test pattern generator) transmits data in a TTL signal having a high frequency, an EMI problem occurs because the image signal is affected by the TTL signal and the voltage level is changed at the corresponding frequency. Occurs.

또한, TTL신호로 데이터나 클럭 신호를 전송하는 방법은 많은 수의 전송 선로를 필요로 하며, 그에 따라서 평판 디스플레이 패널에 구성되는 케이블과 커넥터의 수가 많이 요구된다. 이러한 환경에서 데이터나 클럭신호는 노이즈에 직간접적으로 영향을 받게 되며, 정상적인 데이터와 클럭신호가 노이즈에 영향을 받으면 화면을 비정상적으로 형성하는 문제점이 발생한다.In addition, a method of transmitting data or clock signals in a TTL signal requires a large number of transmission lines, and thus requires a large number of cables and connectors configured in the flat panel display panel. In such an environment, data or clock signals are directly or indirectly affected by noise, and when normal data and clock signals are affected by noise, a problem occurs in abnormally forming a screen.

이러한 문제점을 해결하기 위하여 화상검사 시에 평판 디스플레이 패널에 제공되는 신호를 저전압차동신호(LVDS)로 제공하는 방법이 도입되고 있다. LVDS기술은 IEEE(Institute of Electrical and Electronics Engineers)에서 1996년 'IEEE P 1596.3'에 정의되었고, LVDS기술은 저전압으로 데이터 전송을 실현하기 위한 것으로 전송속도가 빠르다.In order to solve this problem, a method of providing a signal provided to the flat panel display panel as a low voltage differential signal (LVDS) during image inspection has been introduced. LVDS technology was defined in IEEE P 1596.3 in 1996 by the Institute of Electrical and Electronics Engineers (IEEE). LVDS technology is designed to realize low-voltage data transmission, and has a high transmission speed.

도 2는 LVDS신호를 제공하는 화상 평가 장치가 영상신호를 입력 받는 방식을 도시한 것으로서, 영상신호인 TTL신호가 FPGA로 입력되어 LVDS(130)을 통해 평판 디스플레이 패널(200)로 제공된다.FIG. 2 illustrates a method in which an image evaluation device providing an LVDS signal receives an image signal. A TTL signal, which is an image signal, is input to an FPGA and provided to the flat panel display panel 200 through the LVDS 130.

수평동기신호(H-sync), 수직동기신호(V-sync), 데이터 이네이블 신호(DE), 클럭 신호(CLK), 화상 데이터인 R/G/B 데이터를 포함하는 영상신호는 외부의 제어PC(300;PC)와 같은 외부 입력장치를 통해 고주파의 TTL신호로서 화상검사장치(100)의 FPGA(110)로 입력된다.The video signal including the horizontal synchronization signal (H-sync), the vertical synchronization signal (V-sync), the data enable signal (DE), the clock signal (CLK), and the R / G / B data, which is image data, is controlled externally. A high frequency TTL signal is input to the FPGA 110 of the image inspection apparatus 100 through an external input device such as a PC 300 (PC).

그런데, 화상검사장치(100)는 RS232 통신 방식의 시리얼 케이블을 통해 제어PC(300)로부터 통신 처리단(121)을 통해 고주파의 TTL신호로서 입력받는데, 통신 속도가 느려 많은 양의 영상신호를 FPGA(110)로 전달할 수 없는 문제가 있다. By the way, the image inspection apparatus 100 receives a high-frequency TTL signal from the control PC 300 through the communication processing terminal 121 through the RS232 communication type serial cable. There is a problem that cannot be delivered to 110.

따라서, 간단한 테스트 영상의 경우 제어PC 같은 외부 입력장치를 통해 TTL신호로서 입력받지만, 복잡한 테스트 영상의 경우 외부에 있는 별도의 화상검사장치인 외부 패턴생성기(100a)에 직접 유선 연결되어 TTL신호가 아닌 LVDS신호를 직접 입력받는다.Therefore, in the case of a simple test image is received as a TTL signal through an external input device such as a control PC, but in the case of a complex test image is directly wired to the external pattern generator (100a), which is a separate image inspection device externally, and not a TTL signal. Directly receive the LVDS signal.

결국, 화상검사장치(100)는, 제어PC(300)로부터 R/G/B화상신호 및 제어신호를 포함하는 간단한 영상신호를 TTL신호로서 FPGA(110)로 입력받아 LVDS변환출력단(130)을 통해 출력하여 디스플레이 패널의 화상검사(1차검사)를 수행하고, 최종 검사(final test)를 위한 인물 등 복잡한 대용량 영상신호의 경우 외부에 있는 별도의 외부 패턴생성기(100a)로부터 오토컨텍트를 통한 유선(LVDS 유선 케이블)으로 패턴 데이터인 LVDS신호를 받아 2차검사를 진행해야하는 불편함이 있다. As a result, the image inspection apparatus 100 receives a simple video signal including an R / G / B image signal and a control signal from the control PC 300 to the FPGA 110 as a TTL signal and receives the LVDS conversion output terminal 130. Performs an image inspection (primary inspection) of the display panel by outputting it, and in the case of a complex large-capacity video signal such as a person for a final test, wired through an auto contact from an external external pattern generator 100a (LVDS wired cable) has the inconvenience of having to perform the second inspection by receiving the LVDS signal, which is the pattern data.

또한, 종래 시스템의 제어를 화상검사장치의 외부에 존재하는 제어PC를 통해서 수행하기 때문에 시스템의 속도가 느려 하나의 디스플레이 패널을 검사하는데 많은 시간이 소요되는 단점이 있다.In addition, since the control of the conventional system is performed through a control PC existing outside of the image inspection apparatus, the system is slow, and thus, a long time is required to inspect one display panel.

이에 따라, 본 발명은 임베디드 시스템을 내장한 CPU를 적용함으로써 디스플레이 패널의 검사효율을 증대시킬 수 있는 화상검사장치를 제안한다.Accordingly, the present invention proposes an image inspection apparatus capable of increasing the inspection efficiency of a display panel by applying a CPU with an embedded system.

본 발명은 제어PC와 통신하여 평판 디스플레이 패널의 화상검사에 사용되는 패턴 데이터를 수신하는 통신모듈, 부트 로더 및 시스템 OS의 운영 프로그램이 탑재되는 시스템 메모리, 상기 시스템 OS 동작에 의하여 상기 통신모듈을 제어하여 통신모듈로부터 패턴 데이터를 수신하며, 수신한 테스트 패턴 데이터를 화상검사 제어 신호와 함께 하기 CPLD에 출력하는 연산처리유닛, 상기 패턴 데이터에 대하여 영상의 기준 타이밍에 동기화하여 고주파의 TTL신호로 출력하는 CPLD, 상기 TTL신호를 저전압차동신호인 LVDS신호로 변환하여 상기 평판 디스플레이 패널에 제공하는 LVDS변환출력단을 포함하는 화상검사장치에 관한 것이다.The present invention controls a communication module by communicating with a control PC, a system memory having a communication module for receiving pattern data used for image inspection of a flat panel display panel, a boot loader and an operating program of a system OS, and operating the system OS. Receiving pattern data from the communication module, and outputting the received test pattern data to the CPLD together with the image inspection control signal, and outputting the pattern data as a high frequency TTL signal in synchronization with the reference timing of the image. And an LVDS conversion output stage for converting a CPLD and the TTL signal into an LVDS signal which is a low voltage differential signal and providing the same to the flat panel display panel.

이때, 상기 통신모듈은 무선통신모듈일 수 있다.In this case, the communication module may be a wireless communication module.

상기 화상검사장치는, 패턴 데이터가 저장된 패턴 데이터 저장 메모리를 더 포함한다.The image inspection apparatus further includes a pattern data storage memory in which pattern data is stored.

상기 패턴 데이터 저장 메모리는 메모리 탈부착이 가능한 이동식 메모리로 구현된다.The pattern data storage memory is implemented as a removable memory that can be attached to and detached from the memory.

상기 연산처리유닛은, 패턴 데이터 저장 메모리에 저장된 패턴 데이터를 읽어와서 상기 CPLD에 제공한다.The arithmetic processing unit reads the pattern data stored in the pattern data storage memory and provides them to the CPLD.

본 발명은 대용량 패턴 데이터를 고속으로 처리할 수 있기 때문에 평판 디스플레이 패널의 화상검사를 보다 신속하게 수행할 수 있는 효과가 있다.Since the present invention can process a large amount of pattern data at a high speed, the image inspection of the flat panel display panel can be performed more quickly.

이하, 본 발명의 실시 예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.Hereinafter, a detailed description of embodiments of the present invention will be described with reference to the accompanying drawings. In the following description of the reference numerals to the components of the drawings it should be noted that the same reference numerals as possible even if displayed on different drawings.

첨부된 도면 중 본 발명의 구성요소에 해당하지 아니하면서, 본 발명의 설명에 직접적으로 필요하지 아니한 요소에 대해서는 상세한 설명을 생략한다.Detailed descriptions of elements that do not correspond directly to the elements of the present invention but are not directly necessary for the description of the present invention will be omitted.

도 3은 본 발명의 실시 예에 따른 화상검사장치의 구성 블록도 및 동작 모습을 도시한 도면이다. 도면에서는 통신모듈(150)을 무선통신모듈인 것으로 표현하였으나, 본 발명은 유선통신을 통해 패턴 데이터 및 제어신호를 전송받는 것을 배제하는 것은 아니다.3 is a block diagram and operation of the image inspection apparatus according to an exemplary embodiment of the present invention. Although the communication module 150 is represented as a wireless communication module in the drawing, the present invention does not exclude receiving pattern data and control signals through wired communication.

본 발명의 화상검사장치(100)는 종래의 프로그래머블 논리칩인 FPGA(Field Programmable Gate Array)만이 아닌, 연산처리유닛(CPU)(140)을 이용해 임베디드 시스템을 구현하였다. 이때 연산처리유닛(140)은 윈도우, 리눅스 등의 시스템 OS의 동작에 의하여 데이터 연산이 가능하며, 통신모듈(150)을 제어하여 외부의 제어PC(300)로부터 화상검사에 사용될 패턴 데이터를 수신할 수 있다. 연산처리유닛(140)의 연산 처리 능력으로 인해 많은 양의 데이터를 처리할 수 있기 때문에, 통신모듈(150)을 통해 제어PC(300)로부터 수신한 대량의 패턴 데이터 및 제어신호를 시스템메모리(160) 및 패턴데이터 저장메모리(170)에 저장하여 활용할 수 있다. 따라서 동일한 패턴 데이터 및 제어신호를 적용할 경우라면 제어PC(300)와의 통신없이 "stand-alone" 방식으로 화상검사를 수행할 수 있다. 물론 데이터의 수정이 필요한 경우 제어PC(300)를 통해 정보를 얻을 수 있다. 따라서 본 발명에 의하면 외부에 별도의 화상검사장치를 필요로 하지 않는다. 이때, 종래 최종 검사를 위한 별도의 외부 패턴생성기(100a)를 두지 않고, 관련 대용량 화상정보를 제어PC로부터 직접 수신하도록 할 수 있다.The image inspection apparatus 100 of the present invention implements an embedded system using a computational processing unit (CPU) 140 as well as a field programmable gate array (FPGA), which is a conventional programmable logic chip. In this case, the operation processing unit 140 may perform data operation by an operation of a system OS such as Windows or Linux, and control the communication module 150 to receive pattern data to be used for image inspection from an external control PC 300. Can be. Since a large amount of data can be processed due to the arithmetic processing capability of the arithmetic processing unit 140, a large amount of pattern data and a control signal received from the control PC 300 through the communication module 150 are stored in the system memory 160. ) And the pattern data storage memory 170 can be utilized. Accordingly, when the same pattern data and the control signal are applied, image inspection may be performed in a "stand-alone" manner without communication with the control PC 300. Of course, if the data need to be modified, information can be obtained through the control PC 300. Therefore, according to the present invention, no external image inspection apparatus is required. In this case, the related large-capacity image information may be directly received from the control PC without having a separate external pattern generator 100a for the final final inspection.

상기 수신된 패턴 데이터는 제 1 및 제 2 CPLD(120a,120b; Complex Programmable Logic Device)와 제 1 및 제 2 LVDS변환출력단(130a,130b)에 중계되어, 저전압차동신호(LVDS)로서 변환되어 평판 디스플레이 패널(200)에 제공된다.The received pattern data is relayed to the first and second CPLDs 120a and 120b (Complex Programmable Logic Device) and the first and second LVDS conversion output stages 130a and 130b to be converted into a low voltage differential signal (LVDS) and converted into a flat plate. It is provided to the display panel 200.

종래에는 도 2에 도시한 바와 같이 화상검사장치는 제어PC와 RS232 통신을 하기 때문에 저용량의 데이터 수신을 할 수 밖에 없어, 고주파의 TTL신호 형태로서 패턴 데이터를 수신하였다.Conventionally, as shown in Fig. 2, since the image inspection apparatus performs RS232 communication with the control PC, it has no choice but to receive low-capacity data and receives pattern data in the form of a high-frequency TTL signal.

무선의 통신모듈(150)을 적용할 경우, 무선랜 중계기 기능을 수행하는 무선AP(450)와 무선 데이터 통신할 수 있도록 하는 프로토콜을 구비하여, 무선AP(450)를 통해 제어PC(300)와 무선 통신하여 패턴 데이터 및 제어신호를 수신한다.When the wireless communication module 150 is applied, a protocol is provided to enable wireless data communication with the wireless AP 450 performing a wireless LAN repeater function, and the control PC 300 through the wireless AP 450. Wireless communication is performed to receive pattern data and control signals.

연산처리유닛(140)은 통신모듈(150)을 통해 화상검사에 필요한 제어신호를 수신하며, 시스템 메모리(160) 및 패턴 데이터 저장 메모리(170)를 제어한다.The operation processing unit 140 receives a control signal for image inspection through the communication module 150 and controls the system memory 160 and the pattern data storage memory 170.

시스템 메모리(160)에는 연산처리유닛(CPU)(140)에 사용될 부트 로더(boot loader), 시스템 OS와 같은 시스템 운영 프로그램이 저장된다. 상기 시스템 메모리는 ROM 방식이지만 데이터 업데이트 변경이 가능한 플래시메모리와 같은 비휘발성 메모리로 구현된다. The system memory 160 stores a system operating program such as a boot loader and a system OS to be used for the CPU 140. The system memory is a ROM type but is implemented as a nonvolatile memory such as a flash memory capable of changing data update.

패턴 데이터 저장 메모리(170)에는 패턴 데이터가 저장된 이동식 메모리로서, 연산처리유닛(140)은 패턴 데이터 저장 메모리에 저장되어 있는 패턴 데이터를 읽어와서 이용할 수 있다.The pattern data storage memory 170 is a removable memory in which pattern data is stored, and the arithmetic processing unit 140 may read and use pattern data stored in the pattern data storage memory.

상기 패턴 데이터 저장 메모리(170)는 CF카드(Compact Flash Card), SD카드(Secure Digital Card), SM카드(Smart Media Card), MMC 카드(Multi-Media Card), 메모리 스틱(Memory Stick) 등과 정보의 입출력이 가능한 탈부착이 용이한 이동식 메모리로 구현한다.The pattern data storage memory 170 may include a Compact Flash Card (CF) card, a Secure Digital Card (SD) card, an SM Card (Smart Media Card), an MMC Card (Multi-Media Card), a Memory Stick, a memory stick, and the like. It is implemented as removable memory that can easily input / output.

CPLD(120)는 연산처리유닛(140)으로부터 수신한 패턴 데이터를 영상신호의 기준 타이밍에 맞추어서 고주파의 TTL신호로서 LVDS변환출력단(130a,130b)에 제공한다. CPLD는 LVDS신호가 다채널로 구성될 경우, 각각의 LVDS변환출력단에 신호를 제공하는 다수의 CPLD(120a,120b)로 구성될 수 있다. The CPLD 120 supplies the pattern data received from the arithmetic processing unit 140 to the LVDS conversion output terminals 130a and 130b as a high frequency TTL signal in accordance with the reference timing of the video signal. The CPLD may be composed of a plurality of CPLDs 120a and 120b which provide a signal to each of the LVDS conversion output stages when the LVDS signal is composed of multiple channels.

LVDS변환출력단(130a,130b)은 CPLD로부터 수신한 TTL신호를 저전압차동신호(Low Voltage Differential Signaling,'LVDS')로 변환하여 평판 디스플레이 패널(200)로 제공하는 기능을 한다.The LVDS conversion output terminals 130a and 130b convert the TTL signal received from the CPLD into a low voltage differential signal (LVDS) to provide the flat display panel 200.

상기 LVDS변환출력단은 경우에 따라서 디스플레이 패널 사이에서 신호를 고속 전송하기 위해, LVDS 다채널 형태로 구성될 수 있다. 본 발명에서는 상기 LVDS변환출력단을 두 채널로 구성하였는데, 마스터 채널은 제1 LVDS변환출력단(130a)을 통해 영상의 홀수라인(odd) 영상신호가 출력되며, 슬레이브 채널은 제2 LVDS변환출력단(130b)을 통해 짝수라인(even) 영상신호가 출력될 수 있다.The LVDS conversion output stage may be configured in an LVDS multi-channel form in order to transmit signals at high speeds between display panels. In the present invention, the LVDS conversion output stage is composed of two channels, and the master channel outputs an odd line video signal of an image through the first LVDS conversion output stage 130a, and the slave channel has a second LVDS conversion output stage 130b. An even image signal may be output through

상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 특허 범위는 상기 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위뿐 아니라 균등 범위에도 미침은 자명할 것이다.In the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention is not to be determined by the embodiments described above, but will be apparent in the claims as well as equivalent scope.

도 1은 평판 디스플레이 패널에 대한 화상검사장치를 도시한 그림이다.1 is a diagram illustrating an image inspection apparatus for a flat panel display panel.

도 2는 LVDS신호를 제공하는 화상 평가 장치가 영상신호 입력 받는 방식을 도시한 그림이다.2 is a diagram illustrating a method of receiving an image signal by an image evaluation device providing an LVDS signal.

도 3은 본 발명의 실시 예에 따른 화상검사장치의 구성 블록도 및 동작 모습을 도시한 도면이다.3 is a block diagram and operation of the image inspection apparatus according to an exemplary embodiment of the present invention.

Claims (5)

제어PC와 통신하여 평판 디스플레이 패널의 화상검사에 사용되는 패턴 데이터를 수신하는 통신모듈;A communication module communicating with the control PC to receive pattern data used for image inspection of the flat panel display panel; 부트 로더 및 시스템 OS의 운영 프로그램이 탑재되는 시스템 메모리;A system memory in which a boot loader and an operating program of the system OS are mounted; 상기 시스템 OS 동작에 의하여 상기 통신모듈을 제어하여 통신모듈로부터 패턴 데이터를 수신하며, 수신한 테스트 패턴 데이터를 화상검사 제어 신호와 함께 하기 CPLD에 출력하는 연산처리유닛;An arithmetic processing unit controlling the communication module by the system OS operation to receive pattern data from a communication module, and outputting the received test pattern data to an CPLD together with an image inspection control signal; 상기 패턴 데이터에 대하여 영상의 기준 타이밍에 동기화하여 고주파의 TTL신호로 출력하는 CPLD;A CPLD for outputting the pattern data as a high frequency TTL signal in synchronization with a reference timing of an image; 상기 TTL신호를 저전압차동신호인 LVDS신호로 변환하여 상기 평판 디스플레이 패널에 제공하는 LVDS변환출력단;An LVDS conversion output stage for converting the TTL signal into an LVDS signal that is a low voltage differential signal and providing the TTL signal to the flat panel display panel; 을 포함하는 화상검사장치.Image inspection apparatus comprising a. 제 1 항에 있어서, The method of claim 1, 상기 통신모듈은 무선통신모듈인 것을 특징으로 하는 화상검사장치.And said communication module is a wireless communication module. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 화상검사장치는, 패턴 데이터가 저장된 패턴 데이터 저장 메모리를 더 포함하는 화상검사장치.The image inspection apparatus further comprises a pattern data storage memory storing pattern data. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 연산처리유닛은, 패턴 데이터 저장 메모리에 저장된 패턴 데이터를 읽어와서 상기 CPLD에 제공하는 화상검사장치.And the calculation processing unit reads out the pattern data stored in the pattern data storage memory and provides them to the CPLD. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 LVDS변환출력단은 다채널 형태로 구현됨을 특징으로 하는 화상검사장치.And the LVDS conversion output stage is implemented in a multi-channel form.
KR1020090044935A 2009-05-22 2009-05-22 Embedded type image test apparatus with wireless module in display pannel KR101013892B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090044935A KR101013892B1 (en) 2009-05-22 2009-05-22 Embedded type image test apparatus with wireless module in display pannel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090044935A KR101013892B1 (en) 2009-05-22 2009-05-22 Embedded type image test apparatus with wireless module in display pannel

Publications (2)

Publication Number Publication Date
KR20100125953A true KR20100125953A (en) 2010-12-01
KR101013892B1 KR101013892B1 (en) 2011-02-11

Family

ID=43503989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090044935A KR101013892B1 (en) 2009-05-22 2009-05-22 Embedded type image test apparatus with wireless module in display pannel

Country Status (1)

Country Link
KR (1) KR101013892B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047466B1 (en) * 2011-03-31 2011-07-07 (주)엠아이케이 이십일 System and apparatus of analyzing audio and video signal and the method thereof
CN108510921A (en) * 2017-12-29 2018-09-07 学校法人金泉大学 LCD module detecting system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101284104B1 (en) 2011-09-06 2013-07-10 오성엘에스티(주) Inspection devide for lcd with multiple interface

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683148B1 (en) * 2001-03-28 2007-02-15 비오이 하이디스 테크놀로지 주식회사 Aging operating circuit of lcd device
KR20020083197A (en) * 2001-04-26 2002-11-02 삼성전자 주식회사 Testing apparatus and method of display device
KR100738325B1 (en) * 2005-10-27 2007-07-12 주식회사 이너텍 Testing Device for a plurality of Display Modules

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047466B1 (en) * 2011-03-31 2011-07-07 (주)엠아이케이 이십일 System and apparatus of analyzing audio and video signal and the method thereof
CN108510921A (en) * 2017-12-29 2018-09-07 学校法人金泉大学 LCD module detecting system

Also Published As

Publication number Publication date
KR101013892B1 (en) 2011-02-11

Similar Documents

Publication Publication Date Title
US10089947B2 (en) Source driver, driving circuit and display apparatus
US20110096099A1 (en) Backlight drive device, display device equipped with same, and backlight drive method
JP5117517B2 (en) Color sequential display and power saving method thereof
US9560331B2 (en) Signal processing method, signal processing system and display device
KR20120065840A (en) Display driver circuit, operating method thereof, and user device including that
TW201324478A (en) Data driving apparatus, corresponding operation method and corresponding display
KR101943416B1 (en) Displayport interface module of display test equipment
CN104992691A (en) White balance adjustment method of display system and display system
KR101013892B1 (en) Embedded type image test apparatus with wireless module in display pannel
CN101452685A (en) Liquid crystal display and display system comprising same
CN114267293B (en) Display device and display method thereof
US8433149B2 (en) Image transmitter and image receiver, for transmitting/receiving image data to/from a device connected by a signal data line
US20170195668A1 (en) Television pcb testing device
KR20140005466A (en) Method and device for image testing of the display panel
KR101584336B1 (en) Embedded display port(eDP) image signal input device for inspection of UHD display panel
KR101013890B1 (en) Apparatus for image test in display pannel with a wireless module
CN102750914A (en) Display module driving circuit, driving method and liquid crystal television
US10789873B2 (en) Driving device and driving method of display device
CN115314693B (en) Color edge weakening method, data processing module, transmission system and control system
KR20150139101A (en) Apparatus and method for monitoring pixel data and display system for adapting the same
CN101630490B (en) Color-sequence liquid crystal display (LCD) device and video display method thereof
CN104823233B (en) Vehicular video processing device and vehicular video processing system
JP2007159122A (en) Data transmitter between image source and image reproduction system, image reproducing system and image source
CN111742360B (en) Image display device and image display method
US20070008276A1 (en) Interface unit and interface transmission method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161101

Year of fee payment: 6

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 10