KR20100124484A - Method manufacturing of memory device - Google Patents
Method manufacturing of memory device Download PDFInfo
- Publication number
- KR20100124484A KR20100124484A KR1020090043522A KR20090043522A KR20100124484A KR 20100124484 A KR20100124484 A KR 20100124484A KR 1020090043522 A KR1020090043522 A KR 1020090043522A KR 20090043522 A KR20090043522 A KR 20090043522A KR 20100124484 A KR20100124484 A KR 20100124484A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- memory device
- metal silicide
- ion implantation
- heat treatment
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 76
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 4
- 239000010937 tungsten Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 19
- 239000010936 titanium Substances 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- -1 nitrogen ions Chemical class 0.000 abstract 1
- 229910019001 CoSi Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 메모리 소자의 제조방법에 관한 것으로서, 보다 상세하게는, 금속실리사이드막을 포함하는 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a memory device, and more particularly, to a method of manufacturing a memory device including a metal silicide film.
일반적으로, 메모리 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 이이피롬(EEPROM)과 같은 플래쉬 메모리(Flash memory)를 들 수 있다.In general, a memory device is classified into a volatile RAM device that loses input information when a power supply is cut off, and a nonvolatile ROM device that maintains input data storage even when a power supply is cut off. do. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include a flash memory such as EEPROM.
그런데, 상기 디램은 점점 높은 전하 저장 능력이 요구되어 지면서, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.However, the DRAM has a higher charge storage capacity is required, for this purpose, it is difficult to high integration because the electrode surface area must be increased. In addition, the flash memory requires a higher operating voltage than a power supply voltage in connection with a structure in which two gates are stacked, and thus requires a separate boost circuit to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화가 가능하며, 구조의 단순함을 갖는 상변화 기억 소자(Phase Change RAM: PCRAM)에 대한 연구가 활 발히 진행되고 있다.Accordingly, research on a phase change RAM (PCRAM) having a characteristic of the nonvolatile memory device and having high integration and simplicity of the structure is being actively conducted.
상기 상변화 기억 소자는 전기적 신호를 이용하여 상변화 물질을 비정질 상(amorphous phase) 또는 결정질 상(crystalline phase)으로 변환시키는 것으로, 전기전도도의 차이를 이용하여 정보를 저장하고 읽는 메모리 소자이다. The phase change memory device converts a phase change material into an amorphous phase or a crystalline phase using an electrical signal, and is a memory device that stores and reads information using a difference in electrical conductivity.
통상, 상변화 기억 소자의 개발시 고려되어야 할 중요한 사항 중의 하나는 프로그래밍 전류를 낮추는 것이다. 이에, 최근의 상변화 기억 소자는 셀 스위칭 소자로서 트랜지스터 대신에 수직형 PN 다이오드를 적용하고 있다.Typically, one of the important considerations in developing a phase change memory device is to lower the programming current. Accordingly, recent phase change memory devices employ vertical PN diodes instead of transistors as cell switching devices.
그 이유는, 상기 수직형 PN 다이오드가 트랜지스터에 비해 전류 흐름이 높아서 프로그래밍 전류를 낮출 수 있을 뿐만 아니라 셀 크기를 작게 할 수 있어서 상변화 기억 소자의 고집적화에 유리하게 적용할 수 있기 때문이다.The reason is that the vertical PN diode has a higher current flow than a transistor, which not only reduces the programming current but also reduces the cell size, which can be advantageously applied to high integration of the phase change memory device.
도 1은 종래의 수직형 PN 다이오드를 포함하는 상변화 기억 소자를 나타낸 단면도이다.1 is a cross-sectional view illustrating a phase change memory device including a conventional vertical PN diode.
도 1에 도시된 바와 같이, 상기 상변화 기억 소자는 금속실리사이드막(112)이 형성된 실리콘기판 상에 수직형 PN 다이오드(150), 히터(160), 상변화막(170) 및 상부전극(175)이 적층으로 형성되며, 상부전극콘택(171)에 의해 상부전극(175)과 콘택하는 비트라인(180)이 형성된다. 상기 실리콘기판 상에 형성된 워드라인콘택(191)에 의해 실리콘기판과 콘택되는 워드라인(190)이 형성된다. As shown in FIG. 1, the phase change memory device includes a
상기에 전술한 바와 같이, 종래의 상변화 기억 소자는 실리콘기판의 저항을 낮추기 위하여 실리콘기판의 표면 상에 금속실리사이드막(112)을 형성하고 있다. 금속실리사이드막의 형성으로 인하여 수직형 PN 다이오드의 전류 구동 특성에 영향 을 미치는 실리콘기판의 저항을 감소시킬 수 있게 되어 스위칭 소자의 전류 구동 특성을 향상시킬 수 있게 된다.As described above, the conventional phase change memory element forms the
한편, 종래의 상변화 기억 소자는 선택적 에피택셜 성장(Selective Epitaxial Growth: 이하, 'SEG'라 함) 공정 및 이온주입 공정을 통하여 수직형 PN 다이오드를 형성하고 있다. 일반적으로, 상기 SEG 공정은 900℃ 이상의 고온의 공정에서 장시간 동안 진행하게 되는데, 이때, 고온의 SEG 공정시 상기 실리콘기판에 형성된 금속실리사이드막 부분이 단락 또는 단절되는 현상이 나타나게 된다.Meanwhile, a conventional phase change memory device forms a vertical PN diode through a selective epitaxial growth (SEG) process and an ion implantation process. In general, the SEG process proceeds for a long time in a high temperature process of 900 ℃ or more, at this time, the phenomenon that the metal silicide film portion formed on the silicon substrate is short-circuited or disconnected during the high temperature SEG process.
도 2는 금속실리사이드막의 단락 또는 단절된 현상을 나타낸 도면이다.2 is a view illustrating a phenomenon in which a metal silicide film is shorted or cut off.
구체적으로, 상기 SEG 공정시 고온의 온도에서 장시간 동안 금속실리사이드막 부분이 노출하게 되는데, 이때, 고온에 의하여 금속실리사이드막의 열정 안정성이 저하되면서 그레인 간에 생성된 보이드에 의하여 그레인(grain) 끊김 현상이 나타나게 된다.Specifically, during the SEG process, the metal silicide film portion is exposed for a long time at a high temperature temperature. At this time, the thermal stability of the metal silicide film is degraded due to the high temperature, so that grain breakage occurs due to voids generated between grains. do.
이러한, 금속실리사이드막의 그레인 끊김 현상은 막 형태로 형성된 금속실리사이드막을 덩어리 형태로 변형시켜고, 결국, 금속실리사이드막에 의한 저항 감소의 효과를 얻기가 어렵다. Such grain breakage of the metal silicide film deforms the metal silicide film formed in the form of a film into a lump form, and as a result, it is difficult to obtain the effect of reducing the resistance by the metal silicide film.
본 발명은 금속실리사이드막의 단절 현상을 억제할 수 있는 메모리 소자의 제조방법을 제공함에 그 목적이 있다.An object of the present invention is to provide a method of manufacturing a memory device capable of suppressing the disconnection phenomenon of the metal silicide film.
본 발명은, 금속실리사이드막을 포함하는 메모리 소자의 제조방법에 있어서, 상기 금속실리사이드막에 이온주입을 수행하여 상기 금속실리사이드막과 실리콘막의 계면 사이에 보이드를 형성하는 것을 특징으로 하는 메모리 소자의 제조방법을 제공한다. In the method of manufacturing a memory device including a metal silicide film, a method of manufacturing a memory device comprising forming a void between an interface of the metal silicide film and a silicon film by performing ion implantation on the metal silicide film. To provide.
여기서, 상기 금속실리사이드막은 코발트실리사이드막을 포함하는 것을 특징으로 한다.Here, the metal silicide film is characterized in that it comprises a cobalt silicide film.
상기 이온주입상기 이온주입은 5e15∼10e15/㎠의 도우즈를 갖는 질소를 사용하면서 50∼70keV의 에너지로 수행하는 것을 특징으로 한다.The ion implantation is characterized in that the ion implantation is performed with an energy of 50 to 70 keV while using nitrogen having a dose of 5e15 to 10e15 / cm 2.
또한, 본 발명은, 활성영역을 포함하는 실리콘기판 상에 실리사이드 물질과 캡핑막을 인-시튜로 증착하는 단계; 상기 실리사이드 물질 및 캡핑막이 형성된 실리콘기판에 1차 열처리 공정을 수행하는 단계; 상기 1차 열처리 공정시 상기 활성영역과 반응되지 않은 캡핑막 부분을 제거하는 단계; 상기 1차 열처리 공정시 반응되지 않는 캡핑막이 제거된 상태에서 2차 열처리 공정을 수행하여 상기 활성영역 표면에 금속실리사이드막을 형성하는 단계; 상기 금속실리사이드막이 형성된 실리콘기판에 이온주입을 수행하는 단계; 상기 이온주입이 수행된 실리콘기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 홀을 형성하는 단계; 및 상기 홀 내에 스위칭 소자를 형성하는 단계;를 포함하는 메모리 소자의 제조방법을 제공한다. In addition, the present invention includes the steps of depositing a silicide material and a capping film in-situ on a silicon substrate including an active region; Performing a first heat treatment process on the silicon substrate on which the silicide material and the capping layer are formed; Removing a portion of the capping layer that has not reacted with the active region in the first heat treatment process; Forming a metal silicide film on the surface of the active region by performing a second heat treatment process in a state in which the capping film that is not reacted during the first heat treatment process is removed; Performing ion implantation on the silicon substrate on which the metal silicide film is formed; Forming an interlayer insulating film on the silicon substrate on which the ion implantation is performed; Etching the interlayer insulating film to form holes; And forming a switching device in the hole.
상기 실리사이드 물질은 50∼150Å 두께로 형성하는 것을 특징으로 한다.The silicide material is characterized in that it is formed to a thickness of 50 ~ 150Å.
상기 실리사이드 물질은 금속막을 포함하는 것을 특징으로 한다.The silicide material is characterized in that it comprises a metal film.
상기 금속막은 텅스텐막을 포함하는 것을 특징으로 한다.The metal film is characterized in that it comprises a tungsten film.
상기 캡핑막은 티타늄막과 티타늄질화막의 적층막을 포함하는 것을 특징으로 한다.The capping film may include a laminated film of a titanium film and a titanium nitride film.
상기 티타늄막은 50∼100Å 두께로 형성하는 것을 특징으로 한다.The titanium film is formed to a thickness of 50 ~ 100∼.
상기 티타늄질화막은 100∼200Å 두께로 형성하는 것을 특징으로 한다.The titanium nitride film is characterized in that formed to a thickness of 100 ~ 200Å.
상기 1차 열처리 공정은 450∼550℃ 온도에서 60∼120초 동안 수행하는 것을 특징으로 한다.The first heat treatment process is characterized in that performed for 60 to 120 seconds at 450 ~ 550 ℃ temperature.
상기 1차 열처리 공정시 반응되지 않는 실리사이드 물질 및 캡핑막의 제거는, 황산 또는 과산화수소를 사용하는 습식 식각으로 수행하는 것을 특징으로 한다.The removal of the silicide material and the capping layer that are not reacted during the first heat treatment process is characterized in that the wet etching using sulfuric acid or hydrogen peroxide.
상기 2차 열처리 공정은 700∼800℃ 온도에서 30∼60초 동안 수행하는 것을 특징으로 한다.The secondary heat treatment process is characterized in that carried out for 30 to 60 seconds at a temperature of 700 ~ 800 ℃.
상기 이온주입은 5e15∼10e15/㎠의 도우즈를 갖는 질소를 사용하면서 50∼70keV의 에너지로 수행하는 것을 특징으로 한다.The ion implantation is performed using an energy of 50 to 70 keV while using nitrogen having a dose of 5e15 to 10e15 / cm 2.
상기 스위칭 소자를 형성하는 단계는, 상기 홀이 형성된 실리콘기판에 SEG 공정을 수행하여 상기 홀 내에 N형 실리콘막을 형성하는 단계; 및 상기 N형 실리콘막에 이온주입을 수행하여 상기 홀 내에 수직 PN 다이오드를 형성하는 단계;를 포함하는 것을 특징으로 한다.The forming of the switching element may include forming an N-type silicon film in the hole by performing a SEG process on the silicon substrate on which the hole is formed; And forming a vertical PN diode in the hole by performing ion implantation into the N-type silicon film.
본 발명은 금속실리사이드막에 질소 이온주입을 수행함으로써, 고온의 열공 정시 금속실리사이드막의 단락 현상을 방지할 수 있다.According to the present invention, by performing nitrogen ion implantation on the metal silicide film, it is possible to prevent a short circuit phenomenon of the metal silicide film during high temperature thermal processing.
따라서, 본 발명은 고온의 열공정에서도 안정적인 금속실리사이드막을 확보할 수 있게 되고, 그래서, 금속실리사이드막에 의한 저항 감소 효과를 기대할 수 있다.Therefore, the present invention can secure a stable metal silicide film even in a high temperature thermal process, and therefore, the effect of reducing the resistance by the metal silicide film can be expected.
본 발명은 실리콘막의 표면 상에 금속실리사이드막을 형성한 후, 금속실리사이드막에 이온주입을 수행하여 상기 금속실리사이드막과 실리콘기판의 계면 사이에 보이드를 형성한다.According to the present invention, a metal silicide film is formed on a surface of a silicon film, followed by ion implantation into the metal silicide film to form voids between the interface of the metal silicide film and the silicon substrate.
바람직하게는, 실리콘기판의 저항을 낮추기 위하여 실리콘기판의 표면에 형성된 코발트실리사이드막에 5e15∼10e15/㎠의 도우즈를 갖는 질소를 사용하면서 50∼70keV의 에너지로 이온주입을 수행한다.Preferably, in order to lower the resistance of the silicon substrate, ion implantation is performed at an energy of 50 to 70 keV while using nitrogen having a dose of 5e15 to 10e15 / cm 2 on the cobalt silicide film formed on the surface of the silicon substrate.
상기의 방법에 의하면, 상기 질소 이온주입에 의하여 금속실리사이드막의 표면 에너지가 감소하게 되면서 상기 실리콘기판과 금속실리사이드막의 계면에 보이드가 생성된다. 상기 보이드는 후속의 열공정시 상기 금속실리사이드막의 그레인 끊김 현상을 억제시키고, 그래서, 고온의 열공정에 의한 금속실리사이드막의 단락 현상을 억제시킬 수 있다. 따라서, 본 발명은 금속실리사이드막에 고온의 열공정을 수행하더라도 금속실리사이드막에 의한 저항 감소를 여전히 기대할 수 있다.According to the above method, the surface energy of the metal silicide film is reduced by the nitrogen ion implantation, and voids are generated at the interface between the silicon substrate and the metal silicide film. The voids can suppress grain breakage of the metal silicide film during the subsequent thermal process, and thus short circuit phenomenon of the metal silicide film due to the high temperature thermal process. Therefore, the present invention can still be expected to reduce the resistance caused by the metal silicide film even when a high temperature thermal process is performed on the metal silicide film.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
한편, 본 발명의 실시예에서는 메모리 소자의 제조방법 중에서 상변화 기억 소자의 제조방법에 대해 도시하고 설명하도록 한다. Meanwhile, in the embodiment of the present invention, a method of manufacturing a phase change memory device among the manufacturing methods of a memory device will be described and described.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.3A to 3H are cross-sectional views of processes for describing a phase change memory device according to an exemplary embodiment of the present invention.
도 3a를 참조하면, 상기 활성영역(300)을 포함하는 실리콘기판(Sub) 상에 실리사이드 물질(310)과 캡핑막을 인-시튜로 증착한다. 상기 실리사이드 물질(310)은, 예를 들어, 코발트(Co), 티타늄(Ti), 니켈(Ni), 텅스텐(W), 백금(Pt), 하프늄(Hf), 팔라듐(Pd) 등의 금속 또는 이들의 합금 중에서 어느 하나의 금속막으로 이루어진다. 상기 실리사이드 물질(310)은 100Å∼150Å 두께로 증착한다.Referring to FIG. 3A, the
상기 캡핑막은, 예를 들어, 탄탈늄(Ta), 티타늄질화(TiN), 탄탈늄질화(TaN), Ti/TiN, Ta/TaN 등의 금속으로 이루어진다. 만약, 캡핑막이 티타늄막(320)과 티타늄질화막(330)으로 증착하는 경우 티타늄막(320)을 50∼100Å 두께로, 티타늄질화막(330)을 10∼200Å 두께로 증착하고, 이때, 실리사이드 물질(310)은 티타늄과 접착 특성이 양호한 코발트막으로 증착한다. The capping film is made of metal such as tantalum (Ta), titanium nitride (TiN), tantalum nitride (TaN), Ti / TiN, Ta / TaN, and the like. If the capping film is deposited using the
도 3b를 참조하면, 상기 실리사이드 물질(310) 및 캡핑막(320,330)이 형성된 실리콘기판에 1차 열처리(Rapid Thermal Anneal) 공정을 수행한다. 상기 1차 열처리 공정은 450∼550℃ 온도에서 60∼120초 동안 수행한다. 상기 1차 열처리 공정시 상기 실리콘기판의 활성영역(300) 상에 형성된 실리사이드 물질(310)과 활성영역(300)이 서로 반응하게 되면서 상기 활성영역(300)의 표면에 금속실리사이드막(CoSi, 311)이 형성된다.Referring to FIG. 3B, a rapid thermal annealing process is performed on a silicon substrate on which the
도 3c를 참조하면, 상기 1차 열처리 공정시 상기 활성영역(300)과 반응되지 않은 캡핑막 부분을 제거한다. 상기 캡핑막의 제거는 황산 또는 과산화수소를 사용하는 습식 식각으로 수행한다.Referring to FIG. 3C, a portion of the capping layer that is not reacted with the
도 3d를 참조하면, 상기 1차 열처리 공정시 반응되지 않는 캡핑막이 제거된 상태에서 2차 열처리(Rapid Thermal Anneal) 공정을 수행하여 상기 활성영역(300) 표면에 완전한 금속실리사이드막(CoSi2, 312)을 형성한다. 상기 2차 열처리 공정은 700∼800℃ 온도에서 30∼60초 동안 수행한다. 실리콘기판에 금속실리사이드막(312)을 형성하는 것으로 상기 실리콘기판의 저항 성분을 감소시킬 수 있다.Referring to FIG. 3D, a metal silicide layer (CoSi 2 , 312) is formed on the surface of the
도 3e를 참조하면, 상기 금속실리사이드막(312)이 형성된 실리콘기판(Sub)에 이온주입을 수행한다. 상기 이온주입은 5e15∼10e15/㎠의 도우즈를 갖는 질소(nitrogen)를 사용하면서 50∼70keV의 에너지로 수행한다. Referring to FIG. 3E, ion implantation is performed on the silicon substrate Sub on which the
상기 금속실리사이드막(312)에 이온주입을 수행함으로써, 상기 금속실리사이드막의 표면 에너지가 감소하게 되면서 상기 금속실리사이드막(312)과 활성영역(300)의 계면 사이에 보이드, 즉, 구멍(355)이 생성하게 된다. 이러한 구멍(355)은 후속의 고온 열공정시 금속실리사이드막의 그레인 끊김 현상을 억제시킨다. 이처럼, 상기 구멍에 의해 그레인 끊김 현상이 억제되면, 고온 열공정시 금속실리사이드막이 단절되는 현상이 발생되지 않고, 이로 인해, 고온의 열공정에서 안정적인 금속실리사이드막을 확보하게 된다. By performing ion implantation on the
도 3f를 참조하면, 상기 이온주입이 수행된 실리콘기판 상에 층간절연막(340)을 형성한 후, 상기 층간절연막(340)을 식각하여 홀을 형성한다. 상기 홀이 형성된 실리콘기판에 고온의 SEG 공정 수행하여 상기 홀 내에 N형 실리콘막(345)을 형성한다. 상기 SEG 공정은 대략 900℃의 온도에서 10분 동안 진행된다.Referring to FIG. 3F, after the interlayer insulating
상기 SEG 공정시 금속실리사이드막(312)에 형성된 보이드(355)에 의하여 상기 금속실리사이드막 부분이 단락되는 현상이 발생되지 않는다. The short circuit of the metal silicide layer may not occur due to the void 355 formed in the
도 3g를 참조하면, 상기 N형 실리콘막(345)에 P형 불순물 이온주입을 수행하고, 이로써, 상기 홀 내에 스위칭 소자인 PN 다이오드(350)를 형성한다.Referring to FIG. 3G, P-type impurity ion implantation is performed on the N-
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 메모리 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture a memory device according to an exemplary embodiment of the present invention.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
도 1은 종래의 상변화 기억 소자를 나타낸 단면도.1 is a cross-sectional view showing a conventional phase change memory element.
도 2는 SEG 공정에 의한 금속실리사이드막의 단락 현상을 나타낸 단면도.2 is a cross-sectional view showing a short circuit phenomenon of the metal silicide film by the SEG process.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.3A to 3G are cross-sectional views illustrating processes of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
300: 활성영역 310: 실리사이드 물질300: active region 310: silicide material
311: 금속실리사이드막(CoSi) 312: 금속실리사이드막(CoSi2)311: metal silicide film (CoSi) 312: metal silicide film (CoSi 2 )
320: 티타늄막 330: 티타늄질화막320: titanium film 330: titanium nitride film
340: 층간절연막 345: N형 실리콘막340: interlayer insulating film 345: N-type silicon film
350: PN 다이오드 355: 구멍, 보이드350: PN diode 355: hole, void
Sub: 실리콘기판Sub: Silicon Substrate
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090043522A KR101058498B1 (en) | 2009-05-19 | 2009-05-19 | Manufacturing Method of Memory Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090043522A KR101058498B1 (en) | 2009-05-19 | 2009-05-19 | Manufacturing Method of Memory Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100124484A true KR20100124484A (en) | 2010-11-29 |
| KR101058498B1 KR101058498B1 (en) | 2011-08-23 |
Family
ID=43408681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090043522A KR101058498B1 (en) | 2009-05-19 | 2009-05-19 | Manufacturing Method of Memory Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101058498B1 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425147B1 (en) * | 1997-09-29 | 2004-05-17 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
-
2009
- 2009-05-19 KR KR1020090043522A patent/KR101058498B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101058498B1 (en) | 2011-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100972074B1 (en) | Phase Change RAM device and method of manufacturing the same | |
| US8450181B2 (en) | In-situ passivation methods to improve performance of polysilicon diode | |
| US9337237B2 (en) | Methods, structures and devices for increasing memory density | |
| US9041151B2 (en) | Fin eFuse formed by trench silicide process | |
| KR101038314B1 (en) | Phase change memory device and method for manufacturing the same | |
| KR20100052300A (en) | Phase change memory device and method for manufacturing the same | |
| US9412937B2 (en) | Memory device | |
| US20150056772A1 (en) | Semiconductor device comprising buried gate and method for fabricating the same | |
| US20160218282A1 (en) | Phase change memory stack with treated sidewalls | |
| JP2008131051A (en) | Method of manufacturing semiconductor device | |
| TW200908338A (en) | Method to form low-defect polycrystalline semiconductor material for use in a transistor | |
| KR100973278B1 (en) | Phase change memory device and method for manufacturing the same | |
| KR20100036450A (en) | Method for manufacturing phase change memory device | |
| KR101058498B1 (en) | Manufacturing Method of Memory Device | |
| CN100524698C (en) | Method for manufacturing contact structures for DRAM semiconductor memories | |
| US7880221B2 (en) | Forming metal-semiconductor films having different thicknesses within different regions of an electronic device | |
| KR20090003709A (en) | Phase change ram device using pn diode and method of manufacturing the same | |
| KR101077157B1 (en) | Method of manufacturing PCRAM device and method of manufacturing semiconductor device using the same | |
| US9293337B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20090003713A (en) | Phase change ram device using pn diode and method of manufacturing the same | |
| KR20100092117A (en) | Method of manufacturing of phase change random access memory device | |
| KR100965731B1 (en) | Method of manufacturing Phase Change RAM | |
| KR20090114154A (en) | Method of manufacturing phase change ram device | |
| KR20100052315A (en) | Phase change ram device and method of manufacturing the same | |
| CN113113533A (en) | Integrated chip, memory device and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |