KR20100111841A - 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치 - Google Patents

적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치 Download PDF

Info

Publication number
KR20100111841A
KR20100111841A KR1020090030250A KR20090030250A KR20100111841A KR 20100111841 A KR20100111841 A KR 20100111841A KR 1020090030250 A KR1020090030250 A KR 1020090030250A KR 20090030250 A KR20090030250 A KR 20090030250A KR 20100111841 A KR20100111841 A KR 20100111841A
Authority
KR
South Korea
Prior art keywords
bit depth
input signal
increasing
bit
reduced
Prior art date
Application number
KR1020090030250A
Other languages
English (en)
Other versions
KR101196920B1 (ko
Inventor
최해철
이하현
조숙희
정세윤
임성창
김종호
최진수
홍진우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090030250A priority Critical patent/KR101196920B1/ko
Publication of KR20100111841A publication Critical patent/KR20100111841A/ko
Application granted granted Critical
Publication of KR101196920B1 publication Critical patent/KR101196920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N2007/246—Bitstream transport arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치가 제공된다. 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부, 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 비트 심도 감소부, 상기 입력 신호를 양자화하는 비트 심도 양자화부, 및 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부를 포함하는 부호화 장치가 개시된다.
Figure P1020090030250
비트 심도, 부호화, 복호화.

Description

적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치{METHOD AND APPARATUS FOR ENCODING AND DECODING USING ADAPTIVE BIT DEPTH DECREASING}
본 발명의 실시예들은 부호화와 복호화 방법 및 그 장치에 관한 것이다.
본 발명은 지식 경제부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-F-011-01, 과제명: 초고품질TV 및 고효율 비디오 코덱 기술 개발].
일반적으로 동영상의 부호화 방법은 고정된 각각의 밝기 및 컬러 성분에 대하여 8, 10, 또는 12 비트 심도(bit depth)의 입력 정보를 받아서 해당 비트 심도로 부호화 및 복호화를 수행한다.
예를 들어, H.264/AVC의 경우에는 베이스라인 프로파일(baseline profile)은 8 비트(bits)의 비트 심도의 원신호에 대하여 부호화 및 복호화를 수행할 수 있으며, 하이 프로파일10(high profile10)은 10 비트(bits) 이상의 원신호에 대하여 부호화 및 복호화를 수행할 수 있다.
본 발명의 일실시예는, 비디오의 부호화에서 각각의 밝기 및 컬러 성분의 비트 심도(bit depth)를 감소시킨다. 비트 심도의 감소를 슬라이스 혹은 매크로 블록 단위로 적응적으로 선택하여 수행함으로써, 필요 이상의 비트 심도로 부호화 되지 않도록 하여 부호화 효율을 향상시키고 시스템 복잡도를 줄이는 것을 목적으로 한다.
본 발명의 일실시예에 따른 부호화 장치는, 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 비트 심도 감소부; 상기 입력 신호를 양자화하는 비트 심도 양자화부; 및 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부를 포함한다.
이때, 상기 비트 심도 감소부는 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시킬 수 있다.
이때, 상기 비트 심도 증가부는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시킬 수 있다.
이때, 상기 비트 심도 감소부는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시킬 수 있다.
이때, 상기 비트 심도 증가부는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.
본 발명의 또 다른 일실시예에 따른 부호화 장치는, 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 감소시켜 양자화하는 비트 심도 양자화부; 및 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 비트 심도 역양자화부를 포함한다.
본 발명의 일실시예에 따른 복호화 장치는, 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 비트 심도 조정부; 및 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부를 포함한다.
이때, 상기 비트 심도 증가부는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시킬 수 있다.
이때, 상기 비트 심도 증가부는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.
본 발명의 또 다른 일실시예에 따른 복호화 장치는, 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 비트 심도 조정부; 및 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시 켜 역양자화하는 비트 심도 역양자화부를 포함한다.
본 발명의 일실시예에 따른 부호화 방법은, 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 단계; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 단계; 상기 입력 신호를 양자화하는 단계; 및 상기 입력 신호의 비트 심도를 증가시키는 단계를 포함한다.
이때, 상기 입력 신호의 비트 심도를 감소시키는 단계는, 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키는 단계이고, 상기 입력 신호의 비트 심도를 증가시키는 단계는, 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 단계일 수 있다.
이때, 상기 입력 신호의 비트 심도를 감소시키는 단계는, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시키는 단계이고, 상기 입력 신호의 비트 심도를 증가시키는 단계는, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 단계일 수 있다.
본 발명의 또 다른 일실시예에 따른 부호화 방법은, 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 단계; 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시켜 양자화하는 단계; 및 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 단계를 포함한다.
본 발명의 일실시예에 따른 복호화 방법은, 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 단계; 및 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 증가시키는 단계를 포함한다.
이때, 상기 입력 신호의 비트 심도를 증가시키는 단계는, 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 단계일 수 있다.
이때, 상기 입력 신호의 비트 심도를 증가시키는 단계는, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 단계일 수 있다.
본 발명의 또 다른 일실시예에 따른 복호화 방법은, 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 단계; 및 상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 단계를 포함한다.
본 발명의 일실시예에 따르면, 비디오의 부호화에서 각각의 밝기 및 컬러 성분의 비트 심도(bit depth)를 감소시키며, 비트 심도의 감소를 슬라이스 혹은 매크로 블록 단위로 적응적으로 선택하여 수행함으로써, 필요 이상의 비트 심도로 부호화 되지 않도록 하여 부호화 효율을 향상시키고 시스템 복잡도를 줄일 수 있다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 부호화 장치의 구성도이다. 도 1을 참조하여 본 발명의 일실시예에 따른 부호화 장치의 구성을 설명하기로 한다.
본 발명의 일실시예에 따르는 부호화 장치는 비트 심도 조정부(110), 비트 심도 감소부(120), 비트 심도 양자화부(130), 및 비트 심도 증가부(140)를 포함한다.
비트 심도 조정부(110)는 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단한다.
본 발명의 일실시예의 비트 심도로는 각 밝기 및 컬러 성분의 비트 심도가 사용될 수 있다.
이때, 비트 심도 조정부(110)는 비트 심도를 줄이더라도 부호화 효율의 감소가 미비하고 복잡도의 장점을 가질 수 있거나, 해당 블록 혹은 슬라이스의 비트 심도를 줄여 비트 심도를 줄이지 않은 다른 블록 혹은 슬라이스에 더 많은 비트를 할당 할 수 있도록하여 전체 시퀀스에서의 부호화 효율의 증대를 가져 올 수 있는 경우에, 비트 심도를 줄이도록 판단할 수 있다.
비트 심도 조정부(110)가 비트 심도를 감소시킬 것으로 판단한 경우, 비트 심도 감소부(120)는 상기 입력 신호의 비트 심도를 감소시킨다.
이때, 비트 심도 감소부(120)는 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키거나, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감 소시킬 수 있다.
이때, 비트 심도 감소부(120)는 비트 심도 조정부(110)를 포함하여 구성되어, 비트 심도를 감소시킬 것인지를 판단할 수 있다.
비트 심도 양자화부(130)는 상기 입력 신호를 양자화한다.
비트 심도 증가부(140)는 상기 입력 신호의 비트 심도를 증가시킨다.
이때, 비트 심도 증가부(140)는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키거나, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.
이후, 각 밝기 및 컬러 성분의 비트 심도(bit depth)가 M 비트 심도인 입력 신호의 예를 들어 설명하기로 한다.
본 발명의 일실시예에 따르면, H.264/AVC 인코더에, 비트 심도 조정부(Bit depth control, 110), 비트 심도 감소부(bit depth decreasing: 120), 및 비트 심도 증가부(bit depth increasing, 140)를 포함할 수 있다.
비트 심도 조정부(110)는 상기 기술된 적응적 비트 심도 감소부(120)와 비트 심도 증가부(140)를 제어할 수 있다. 보다 상세하게 설명하면, 비트 심도 조정부(110)는 적응적 비트 심도 감소부(120)를 제어하여 비트 심도를 감소를 수행할 것인가 혹은 하지 않을 것인가를 조정하며, 비트 심도 증가부(140)를 제어하여 비트 심도를 증가 시킬지를 판단할 수 있다.
비트 심도 감소부(120)는 입력 신호의 샘플 비트 심도가 M 비트인 경우 슬라 이스 혹은 블록 단위에서 비트 심도를 N으로 감소시킬 수 있다. 상기 비트 심도 N은 선정된 방법에 의해 정할 수 있다.
보다 상세하게 설명하면, 비트 심도 조정부(110)는 M 비트 심도의 입력 신호(M bit input signal)와 M 비트 심도의 참조 신호(M bit reference signal)에 대해 그 차이를 구해 잔여 신호(residual signal)를 구하고, 잔여 신호의 비트 심도를 감소 시킬지 여부를 판단할 수 있다.
비트 심도 조정부(110)가 비트 심도를 감소시킬 것으로 판단한 경우, 비트 심도 감소부(120)는 M 비트 심도의 잔여 신호를 N 비트 심도의 신호로 변환한다.
예를 들어, 비트 심도 감소부(120)는 M 비트 심도의 입력 신호를 α 만큼 우방향 쉬프트(shift)하여 N 비트 심도의 신호를 얻을 수 있다. 이때, N < M, M = N + α 이며, M, N, α는 양의 정수이다.
또 달리, 비트 심도 감소부(120)는 M 비트 심도의 값에 대응하는 N 비트 심도의 값을 매핑 테이블(mapping table)로 미리 정의해 두고, 상기 매핑 테이블을 이용하여 입력되는 M 비트 심도의 값에 따라 N 비트 심도의 값을 선택할 수 있다.
비트 심도 감소부(120)에서 생성된 N 비트 심도의 신호를 N 비트 심도 양자화부(130) 측으로 제공할 수 있다. 한편, 비트 심도를 감소시키지 않는 경우, 입력 신호의 비트 심도에 해당하는 M 비트 심도의 신호를 M 비트 심도 양자화부(130) 측으로 제공할 수 있다.
비트 심도 양자화부(130)는 상기 입력 신호를 양자화한다.
비트 심도 증가부(140)는 부호기 내에서의 복호화하는 과정 중 감소된 비트 심도를 원신호의 비트 심도와 동일해지도록 비트 심도를 증가시킬 수 있다. 따라서, N 비트 심도로 감소된 신호를, 입력 신호 샘플의 비트 심도와 동일한 M 비트 심도의 신호로 출력할 수 있으며, M 비트 심도의 복호화된 정보를 다음 프레임의 참조 신호로 활용할 수 있다.
보다 상세하게 설명하면, 비트 심도 증가부(140)는 비트 심도 증가부(140)에 입력된 신호의 비트 심도에 따라서 비트 심도를 증가시킬 수 있다.
즉, 비트 심도 조정부(110)는 입력 신호의 비트 심도를 측정하고, 비트 심도 조정부(110)의 판단 및 제어에 의해 비트 심도 증가부(140)는 입력 신호의 비트 심도가 원신호와 동일한 M 비트 심도인 경우에는 단지 통과시키며, 비트 심도가 N 비트 심도인 경우에는 α개만큼의 비트를 추가시켜 N 비트 심도를 M 비트 심도로 증가시킬 수 있다.
이때, 비트 심도 증가부(140)는 α만큼 좌향 쉬프트(shift)시켜 α개의 비트를 추가하고 β를 더해주어, 원신호와 동일한 M 비트 심도인 신호를 출력할 수 있다.
상기 β를 선택하는 방법의 실시예들을 보다 상세하게 설명하기로 한다.
일실시예로서 β가 나타내는 값은, 절삭한 비트의 중간값(=α/2), 즉 2(α=2) 비트를 절삭하여 β=1(=102진수)을 최하위 비트에 추가하여, 비트 심도 증가 및 감소로 인한 평균 오류를 최소화할 수 있다.
다른 일실시예로서, β는 부호화 특성에 따라 미리 정의한 값들 중 한가지로 대체할 수 있다. 즉, 화면내(intra) 부호화된 블록인 경우 β= 1(102진수), 화면 간(inter) 부호화한 경우 β= 0(002진수)로 정의할 수 있다.
또 다른 일실시예로서, N 비트 심도의 값에 대응하는 M 비트 심도의 값을 매핑 테이블로 미리 정의해 두고, 상기 매핑 테이블을 이용하여 입력되는 N 비트 심도의 값에 따라 M 비트 심도의 값을 획득할 수도 있다.
따라서, 비트 심도 증가부(140)는 입력된 신호의 비트 심도에 따라서 비트 심도를 증가시킬 수 있다.
도 2는 본 발명의 또 다른 일실시예에 따른 부호화 장치의 구성도이다. 도 2를 참조하여 본 발명의 또 다른 일실시예에 따른 부호화 장치의 구성을 설명하기로 한다.
본 발명의 또 다른 일실시예에 따른 부호화 장치는 비트 심도 조정부(210), 비트 심도 양자화부(220), 및 비트 심도 역양자화부(230)를 포함한다.
도 2에 도시된 일실시예는, 도 1에 도시된 일실시예와는 달리, 주파수 변환(transform) 및 스케일링(scaling)을 원신호와 동일한 비트 심도로 연산하여 정보의 손실을 최대한 억제하고, 양자화 과정에서 비트 심도를 조절하기 위한 것이다.
비트 심도 조정부(210)는 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단한다.
비트 심도 조정부(210)가 비트 심도를 감소시킬 것으로 판단한 경우, 비트 심도 양자화부(220)는 상기 입력 신호의 비트 심도를 선정된 값으로 감소시켜 양자화한다.
비트 심도 역양자화부(230)는 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화한다.
예를 들어, 비트 심도 양자화부(220)에서는 비트 심도 조정부(210)의 조정에 의해 M 비트 심도의 값을 M 혹은 N 비트 심도의 값으로 양자화할 수 있으며, 비트 심도 역양자화(230)부는 비트 심도 양자화부(220)와는 반대로 비트 심도 조정부(210)의 제어에 의해 M 혹은 N 비트 심도의 신호를, M 비트 심도의 값으로 역양자화할 수 있다.
비트 심도 조정부(210)는, 입력과 동일한 비트 심도인 M으로 변환(transform) 및 스케일링(scaling)된 신호에 대하여, 비트 심도를 줄일지에 대한 판단을 할 수 있다.
비트 심도 조정부(210)의 판단에 따라서, 비트 심도 양자화부(220)는 M 비트 심도 입력에 대하여 N 비트 심도로 감소한 출력을 실행하는 양자화를 실행하거나, 또는 M 비트 심도 입력과 M 비트 심도 출력인 양자화를 수행할 수 있다.
비트 심도 역양자화부(230)는 비트 심도 양자화부(220)에서 비트 심도를 감소 시킨 경우, N으로 감소된 비트 심도를 원신호의 비트 심도와 동일한 M 비트 심도로 증가시킬 수 있으며, 감소되지 않은 M 비트 심도인 신호인 경우에는 비트 심도의 증가 없이 역양자화 할 수 있다.
도 3은 본 발명의 일실시예에 따른 복호화 장치의 구성도이다. 도 3을 참조하여 본 발명의 일실시예에 따른 복호화 장치를 설명하기로 한다.
본 발명의 일실시예에 따른 복호화 장치는 비트 심도 조정부(310) 및 비트 심도 증가부(320)를 포함한다.
비트 심도 조정부(310)는 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단한다.
비트 심도 조정부(310)가 비트 심도가 감소된 것으로 판단한 경우, 비트 심도 증가부(320)는 상기 입력 신호의 비트 심도를 증가시킨다.
이때, 비트 심도 증가부(320)는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키거나, 또는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.
즉, 비트 심도 조정부(310)는 입력 신호의 비트 심도를 측정하고, 비트 심도 조정부(310)의 판단 및 제어에 의해 비트 심도 증가부(320)가 입력 신호의 비트 심도가 원신호와 동일한 M 비트 심도인 경우에는 단지 통과시키고, 비트 심도가 N 비트 심도인 경우에는 α 개만큼의 비트를 추가시켜 N 비트 심도를 M 비트 심도로 증가시킬 수 있다.
이때, 비트 심도 증가부(320)는 α 만큼 좌향 쉬프트(shift)시켜 α개의 비트를 추가하고 β를 더해주어, 원신호와 동일한 M 비트 심도인 신호를 출력할 수 있다.
상기 β를 선택하는 방법의 실시예들을 보다 상세하게 설명하기로 한다.
일실시예로서 β가 나타내는 값은, 절삭한 비트의 중간값(=α/2), 즉 2(α=2) 비트를 절삭하여 β=1(=102진수)을 최하위 비트에 추가하여, 비트 심도 증가 및 감소로 인한 평균 오류를 최소화할 수 있다.
다른 일실시예로서, β는 부호화 특성에 따라 미리 정의한 값들 중 한가지로 대체할 수 있다. 즉, 화면내(intra) 부호화된 블록인 경우 β= 1(102진수), 화면간(inter) 부호화한 경우 β= 0(002진수)로 정의할 수 있다.
또 다른 일실시예로서, N 비트 심도의 값에 대응하는 M 비트 심도의 값을 매핑 테이블로 미리 정의해 두고, 상기 매핑 테이블을 이용하여 입력되는 N 비트 심도의 값에 따라 M 비트 심도의 값을 획득할 수도 있다. 이때, 매핑 테이블은 부호화 장치 및 복호화 장치에 미리 정의되어 있거나, 비트스트림(bitstream)과 함께 부가적으로 전송될 수 있다.
즉, 본 발명의 일실시예에 따르면, 출력 직전에 입력과 동일한 비트 심도를 만들 때 중간 값을 이용하거나, 8 bit 값을 10 bit 값으로 사상(mapping)하기 위한 테이블 정보인 톤-매핑 테이블(ton-mapping table) 정보를 전송하거나, 또는 특정 값에 대한 정보를 부가 정보로 전송하여, 원영상에 가까운 값으로 비트 심도를 추가할 수 있다.
도 4는 본 발명의 또 다른 일실시예에 따른 복호화 장치의 구성도이다. 도 4를 참조하여 본 발명의 또 다른 일실시예에 따른 복호화 장치를 설명하기로 한다.
본 발명의 또 다른 일실시예에 따른 복호화 장치는 비트 심도 조정부(410) 및 비트 심도 역양자화부(420)를 포함한다.
비트 심도 조정부(410)는 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단한다.
비트 심도 조정부(410)가 비트 심도가 감소된 것으로 판단한 경우, 비트 심도 역양자화부(420)는 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화한다.
예를 들어, 비트 심도 역양자화부(420)는 비트 심도 조정부(410)에서의 입력 신호의 비트 심도가 감소되었는지를 판단한 결과 및 그에 따른 제어에 의해, N으로 감소된 비트 심도를 원신호의 비트 심도와 동일한 M 비트 심도로 증가시킬 수 있으며, 감소되지 않은 M 비트 심도인 신호인 경우에는 비트 심도의 증가 없이 역양자화할 수 있다.
따라서, 본 발명의 일실시예에 따르면, 비디오의 부호화에서 각각의 밝기 및 컬러 성분의 비트 심도(bit depth)를 감소시키며, 슬라이스 혹은 매크로 블록 단위로 적응적으로 선택하여 비트 심도의 감소를 수행함으로써, 필요 이상의 비트 심도로 부호화되지 않도록 하여 부호화 효율을 향상시키고 시스템 복잡도를 줄일 수 있다.
도 5는 본 발명의 일실시예에 따른 부호화 방법을 설명하기 위한 흐름도이다.
본 발명의 일실시예에 따른 부호화 방법에 따르면, 부호화 장치가 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단한다(S510).
이때, 상기 부호화 장치는 비트 심도를 줄이더라도 부호화 효율의 감소가 미비하고 복잡도의 장점을 가질 수 있거나, 해당 블록 혹은 슬라이스의 비트 심도를 줄여 비트 심도를 줄이지 않은 다른 블록 혹은 슬라이스에 더 많은 비트를 할당 할 수 있도록하여 전체 시퀀스에서의 부호화 효율의 증대를 가져 올 수 있는 경우에, 비트 심도를 줄이도록 판단할 수 있다.
상기 부호화 장치가 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시킨다(S520).
이때, 상기 부호화 장치가 상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키거나, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시킬 수 있다.
이후, 상기 부호화 장치가 상기 입력 신호를 양자화한다(S530).
이후, 상기 부호화 장치가 상기 입력 신호의 비트 심도를 증가시킨다(S540).
이때, 상기 부호화 장치가 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키거나, 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.
한편, 상기 부호화 장치는 상기 비트 심도를 감소시킬 것으로 판단하지 않은 경우에는, 입력 신호의 비트 심도를 감소시키지 않고 상기 입력 신호를 양자화한다(S550).
도 6은 본 발명의 또 다른 일실시예에 따른 부호화 방법을 설명하기 위한 흐름도이다.
본 발명의 또 다른 일실시예에 따른 부호화 방법에 의하면, 부호화 장치는 비트 심도 조정부가 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단한다(S610).
상기 부호화 장치는 상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 감소시켜 양자화한다(S620).
이후, 상기 부호화 장치가 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화 한다(S630).
한편, 상기 부호화 장치는 비트 심도를 감소시킬 것으로 판단한 경우에는, 입력 신호의 비트 심도를 감소시키지 않고 양자화하고, 이후 역양자화 한다(S640, S650).
도 7은 본 발명의 일실시예에 따른 복호화 방법을 설명하기 위한 흐름도이다.
본 발명의 일실시예에 따른 복호화 방법에 의하면, 복호화 장치가 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단한다(S710).
상기 복호화 장치는 비트 심도가 감소된 것으로 판단한 경우, 비트 심도 증가부는 상기 입력 신호의 비트 심도를 증가시킨다(S720).
이때, 상기 복호화 장치는 상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키거나, 또는 복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시킬 수 있다.
즉, 상기 복호화 장치는 입력 신호의 비트 심도를 측정하고 비트 심도 조정 부의 판단 및 제어에 의해, 입력 신호의 비트 심도가 원신호와 동일한 M 비트 심도인 경우에는 단지 통과시키며, 비트 심도가 N 비트 심도인 경우에는 α 개만큼의 비트를 추가시켜 N 비트 심도를 M 비트 심도로 증가시킬 수 있다.
도 8은 본 발명의 또 다른 일실시예에 따른 복호화 방법을 설명하기 위한 흐름도이다.
본 발명의 또 다른 일실시예에 따른 복호화 방법에 의하면, 복호화 장치가 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단한다(S810).
상기 복호화 장치가 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화한다(S820).
한편, 상기 복호화 장치가는 비트 심도가 감소되지 않은 것으로 판단한 경우에는, 입력 신호를 증가시키지 않고 양자화한다(S830).
예를 들어, 상기 복호화 장치가 입력 신호의 비트 심도가 감소되었는지를 판단한 결과 및 그에 따른 제어에 의해, N으로 감소된 비트 심도를 원신호의 비트 심도와 동일한 M 비트 심도로 증가시킬 수 있으며, 감소되지 않은 M 비트 심도인 신호인 경우에는 비트 심도의 증가 없이 역양자화할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되 어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
도 1은 본 발명의 일실시예에 따른 부호화 장치의 구성도이다.
도 2는 본 발명의 또 다른 일실시예에 따른 부호화 장치의 구성도이다.
도 3은 본 발명의 일실시예에 따른 복호화 장치의 구성도이다.
도 4는 본 발명의 또 다른 일실시예에 따른 복호화 장치의 구성도이다.
도 5는 본 발명의 일실시예에 따른 부호화 방법을 설명하기 위한 흐름도이다.
도 6은 본 발명의 또 다른 일실시예에 따른 부호화 방법을 설명하기 위한 흐름도이다.
도 7은 본 발명의 일실시예에 따른 복호화 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 또 다른 일실시예에 따른 복호화 방법을 설명하기 위한 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 비트 심도 조정부
120: 비트 심도 감소부
130: 비트 심도 양자화부
140: 비트 심도 증가부

Claims (18)

  1. 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부;
    상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 비트 심도 감소부;
    상기 입력 신호를 양자화하는 비트 심도 양자화부; 및
    상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부
    포함하는 부호화 장치.
  2. 제1항에 있어서,
    상기 비트 심도 감소부는,
    상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키는 부호화 장치.
  3. 제2항에 있어서,
    상기 비트 심도 증가부는,
    상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 부호화 장치.
  4. 제1항에 있어서,
    상기 비트 심도 감소부는,
    복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시키는 부호화 장치.
  5. 제4항에 있어서,
    상기 비트 심도 증가부는,
    복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 부호화 장치.
  6. 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 비트 심도 조정부;
    상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 감소시켜 양자화하는 비트 심도 양자화부; 및
    상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 비트 심도 역양자화부
    를 포함하는 부호화 장치.
  7. 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 비트 심도 조정부; 및
    상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 증가시키는 비트 심도 증가부
    를 포함하는 복호화 장치.
  8. 제7항에 있어서,
    상기 비트 심도 증가부는,
    상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 복호화 장치.
  9. 제7항에 있어서,
    상기 비트 심도 증가부는,
    복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 복호화 장치.
  10. 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 비트 심도 조정부; 및
    상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 비트 심도 역양자화부
    를 포함하는 복호화 장치.
  11. 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 단계;
    상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시키는 단계;
    상기 입력 신호를 양자화하는 단계; 및
    상기 입력 신호의 비트 심도를 증가시키는 단계
    를 포함하는 부호화 방법.
  12. 제11항에 있어서,
    상기 입력 신호의 비트 심도를 감소시키는 단계는,
    상기 입력 신호의 비트 심도를 선정된 값만큼 우방향으로 쉬프트(shift)하여 감소시키는 단계이고,
    상기 입력 신호의 비트 심도를 증가시키는 단계는,
    상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 단계
    인 부호화 방법.
  13. 제11항에 있어서,
    상기 입력 신호의 비트 심도를 감소시키는 단계는,
    복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 감소시키는 단계이고,
    상기 입력 신호의 비트 심도를 증가시키는 단계는,
    복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 단계
    인 부호화 방법.
  14. 입력 신호의 비트 심도(bit depth)를 감소시킬 것인지 판단하는 단계;
    상기 비트 심도를 감소시킬 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 감소시켜 양자화하는 단계; 및
    상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 단계
    를 포함하는 부호화 방법
  15. 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 단계; 및
    상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 증가시키는 단계
    를 포함하는 복호화 방법.
  16. 제15항에 있어서,
    상기 입력 신호의 비트 심도를 증가시키는 단계는,
    상기 입력 신호의 비트 심도를 선정된 값만큼 좌방향으로 쉬프트(shift)하여 증가시키는 단계
    인 복호화 방법.
  17. 제15항에 있어서,
    상기 입력 신호의 비트 심도를 증가시키는 단계는,
    복수개의 신호의 비트 심도 값이 저장된 매핑 테이블(mapping table)을 이용하여, 상기 입력 신호의 비트 심도를 증가시키는 단계
    인 복호화 방법.
  18. 입력 신호의 비트 심도(bit depth)가 감소되었는지를 판단하는 단계; 및
    상기 비트 심도가 감소된 것으로 판단한 경우, 상기 입력 신호의 비트 심도를 선정된 값으로 증가시켜 역양자화하는 단계
    를 포함하는 복호화 방법.
KR1020090030250A 2009-04-08 2009-04-08 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치 KR101196920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090030250A KR101196920B1 (ko) 2009-04-08 2009-04-08 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090030250A KR101196920B1 (ko) 2009-04-08 2009-04-08 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120077423A Division KR101277093B1 (ko) 2012-07-16 2012-07-16 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20100111841A true KR20100111841A (ko) 2010-10-18
KR101196920B1 KR101196920B1 (ko) 2012-11-05

Family

ID=43131949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090030250A KR101196920B1 (ko) 2009-04-08 2009-04-08 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR101196920B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103609112A (zh) * 2011-06-09 2014-02-26 高通股份有限公司 视频译码中的内部位深度增加
US10200689B2 (en) 2011-03-04 2019-02-05 Qualcomm Incorporated Quantized pulse code modulation in video coding
US11765350B2 (en) 2011-06-23 2023-09-19 Huawei Technologies Co., Ltd. Offset decoding device, offset coding device, image filtering device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10200689B2 (en) 2011-03-04 2019-02-05 Qualcomm Incorporated Quantized pulse code modulation in video coding
CN103609112A (zh) * 2011-06-09 2014-02-26 高通股份有限公司 视频译码中的内部位深度增加
US9521434B2 (en) 2011-06-09 2016-12-13 Qualcomm Incorporated Internal bit depth increase in video coding
CN103609112B (zh) * 2011-06-09 2018-01-12 高通股份有限公司 视频译码中的内部位深度增加
US11765350B2 (en) 2011-06-23 2023-09-19 Huawei Technologies Co., Ltd. Offset decoding device, offset coding device, image filtering device

Also Published As

Publication number Publication date
KR101196920B1 (ko) 2012-11-05

Similar Documents

Publication Publication Date Title
KR101989710B1 (ko) 영상 부호화 장치, 영상 복호 장치, 영상 부호화 방법, 영상 복호 방법 및 프로그램
EP2288162A2 (en) A method of generating a dequantized dc chrominance coefficient
EP3284253B1 (en) Rate-constrained fallback mode for display stream compression
KR20130002296A (ko) 적응적인 양자화 파라미터 차분값을 이용한 영상의 부호화 및 복호화 방법과 장치
CN114009028B (zh) 具有改进的基于变换的缩放的编码器、解码器、方法和计算机程序
KR101277093B1 (ko) 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치
KR101196920B1 (ko) 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치
KR102110230B1 (ko) 비디오 인코딩 및 디코딩 방법과 이를 이용한 장치
KR101378893B1 (ko) 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치
KR101378912B1 (ko) 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치
KR101378899B1 (ko) 적응적 비트 심도 감소를 통한 부호화와 복호화 방법 및 그 장치
KR20130082133A (ko) 비트 심도 증가를 통한 복호화 방법을 실행하기 위한 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록 매체
KR101699460B1 (ko) 화면 내 펄스 부호 변조 블록을 위한 문맥 기반 적응적 양자화 및 역 양자화 방법 및 장치
KR101699461B1 (ko) 화면 내 펄스 부호 변조 블록을 위한 문맥 기반 적응적 양자화 및 역 양자화 방법 및 장치
KR101699458B1 (ko) 화면 내 펄스 부호 변조 블록을 위한 문맥 기반 적응적 양자화 및 역 양자화 방법 및 장치
KR101699459B1 (ko) 화면 내 펄스 부호 변조 블록을 위한 문맥 기반 적응적 양자화 및 역 양자화 방법 및 장치
KR101618117B1 (ko) 화면 내 펄스 부호 변조 블록을 위한 문맥 기반 적응적 양자화 및 역 양자화 방법 및 장치
WO2012173449A2 (ko) 비디오 인코딩 및 디코딩 방법과 이를 이용한 장치
KR20180033150A (ko) 화면 내 펄스 부호 변조 블록을 위한 문맥 기반 적응적 양자화 및 역 양자화 방법 및 장치
KR20180033151A (ko) 화면 내 펄스 부호 변조 블록을 위한 문맥 기반 적응적 양자화 및 역 양자화 방법 및 장치
KR20170010337A (ko) 화면 내 펄스 부호 변조 블록을 위한 문맥 기반 적응적 양자화 및 역 양자화 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7