KR20100102419A - 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 - Google Patents

노광마스크 및 이를 이용한 반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20100102419A
KR20100102419A KR1020090020788A KR20090020788A KR20100102419A KR 20100102419 A KR20100102419 A KR 20100102419A KR 1020090020788 A KR1020090020788 A KR 1020090020788A KR 20090020788 A KR20090020788 A KR 20090020788A KR 20100102419 A KR20100102419 A KR 20100102419A
Authority
KR
South Korea
Prior art keywords
contact hole
hole pattern
pattern
exposure mask
main contact
Prior art date
Application number
KR1020090020788A
Other languages
English (en)
Inventor
정은경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090020788A priority Critical patent/KR20100102419A/ko
Publication of KR20100102419A publication Critical patent/KR20100102419A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 노광마스크는 메인 콘택홀패턴 및 상기 메인 콘택홀패턴과 이격되고, 상기 메인 콘택홀패턴의 피치와 동일한 피치를 갖는 크로스 타입의 보조 콘택홀패턴을 포함함으로써, 48nm의 콘택홀 패턴 형성의 공정마진을 향상시켜 반도체 소자의 신뢰성을 증가시키고, 수율도 상승시키는 효과를 제공한다.
크로스 타입 보조 콘택홀패턴

Description

노광마스크 및 이를 이용한 반도체 소자의 형성 방법{Exposure mask and method for forming semiconductor device using the same}
본 발명은 노광마스크 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로, 보다 자세하게는 콘택홀 초점심도를 향상시키기 위한 반도체 소자의 형성 방법에 관한 것이다.
반도체 소자는 일반적으로 포토 리소그래피(Photo lithography) 공정을 통해서 반도체 기판 상에 형성되는데, 통상적인 공정은 반도체 기판 상에 감광막을 균일하게 도포한 다음, 레이아웃이 형성된 노광 마스크를 이용하여 노광 및 현상 공정을 수행하여 감광막 패턴을 형성하고, 이를 식각마스크로 하부 피식각층을 식각하여 특정의 패턴으로 형성된다. 여기서, 포토 리소그래피 공정은 점차 반도체 소자가 고집적화됨에 따라 중요한 공정이 되었다. 왜냐하면 한정된 면적에 형성되어야 하는 셀의 수가 증가하면서 패턴의 선폭이 감소되어 이웃하는 패턴과의 간격도 좁아지게 되어 이웃하는 패턴에 의한 광학근접효과(Optical Proximity Effect)로 인해 마스크를 투과한 광을 왜곡시켜 노광마스크에 구현되어 있는 레이아웃대로 웨이퍼에 노광되지 않게되기 때문이다. 그래서, 이웃하는 패턴 사이가 분리되어 있는 경우에도 이웃하는 패턴 사이가 연결되도록 패터닝되기도 한다.
광학근접효과는 상술한 바와 같이 인접한 패턴을 왜곡시키기 때문에 이를 보상하기 위한 기술들이 개발되었는데, 이중에는 패턴을 이용하여 빛의 회절 문제를 보상하는 광학 근접 보상 기술(Optical Proximity Correction, OPC)이나, 광학상의 콘트라스트를 향상시켜 해상도를 향상시키는 위상반전마스크 기술(Phase Shifting Mask) 등 마스크에 그려진 패턴에 의한 빛의 왜곡 현상을 최소화시킬 수 있는 여러 방법들이 있다. 또한, 원자외선파장(248nm or 194nm Wavelength)의 빛에 감광력이 뛰어난 화학증폭형 레지스트를 이용하여 해상도를 증가시킬 수 있고, 패턴과 분리된 형태로 광학 근접 효과를 제어하는 보조 패턴(일종의 dummy Pattern)을 형성하는 등의 다양한 기술들이 있다.
도 1a는 종래기술의 제 1 실시예에 따른 노광마스크의 레이아웃을 나타낸 평면도이고, 도 1b는 도 1a의 노광마스크를 이용하여 구현되는 시뮬레이션 이미지이다.
도 1a에 도시된 바와 같이, 종래 기술에 따른 노광마스크(M10)는 폭(W)이 76nm이고, 길이(L)가 82nm인 메인 콘택홀패턴(10)을 포함한다. 여기서, 메인 콘택홀패턴(10) 주위로 보조패턴이 구비되지 않고 오픈된 영역(O)으로 남아있게 된다. 이와 같은 경우 도 1b에 도시된 바와 같이 최외곽(E)에 위치하는 메인 콘택홀패턴(20)은 메인 콘택홀패턴(10) 주위의 오픈된 영역(O)에 의하여 공정마진이 저하되어 중앙부에 위치하는 메인 콘택홀패턴(10)과 같이 형성되지 못하는 문제가 있다. 따라서 도 2a에 도시된 바와 같이 오픈된 영역에 보조패턴을 삽입하여 최외곽에도 메인 콘택홀패턴(10)이 정확하게 구현되도록 하는 기술이 개발되었다.
도 2a는 종래기술의 제 2 실시예에 따른 노광마스크의 레이아웃을 나타낸 평면도이고, 도 2b는 도 2a의 노광마스크를 이용하여 포커스별로 구현되는 콘택홀패턴의 시뮬레이션 이미지이다.
도 2a에 도시된 바와 같이 종래 기술에 따른 노광마스크(M20)는 폭(W)이 76nm이고, 길이(L)가 82nm인 메인 콘택홀패턴(30)과, 메인 콘택홀패턴(30)과 소정거리 이격되고, 보다 작은 크기의 사각형 타입의 보조패턴(40)을 포함한다. 사각형 타입의 보조패턴(40)은 폭(W)이 48nm이고, 길이(L)가 76nm의 크기를 갖으며, 콘택홀패턴(30)을 용이하게 형성하도록 한다. 하지만 상술한 노광마스크를 이용하여 베스트 포커스가 아닌 디포커스에서 노광하는 경우 디포커스의 정도가 커짐에 따라 패터닝이 정확하게 이루어지지 않아 불량을 유발하게 된다. 구체적으로 도 2b를 참조하여 설명한다.
도 2b에 도시된 바와 같이 콘택홀패턴(C1,C2,C3,C4)은 각각 베스트 포커스, 0.05㎛ 디포커스, 0.07㎛ 디포커스, 0.1㎛ 디포커스로 노광되는 경우 구현된 형상을 의미한다. 디포커스의 정도가 커짐에 따라 패터닝이 정확하게 이루어지지 않기 때문에 콘택홀패턴(C4)은 콘택홀패턴(C1) 대비 심하게 왜곡되어 패터닝이 거의 이루어지지 않게 된다. 따라서, 상술한 노광마스크를 이용하여 노광하는 경우 초점심도가 마진이 작아 콘택홀패턴의 불량을 유발하는 문제가 있다.
본 발명은 종래의 사각형 타입의 보조 콘택홀패턴이 삽입됨에도 불구하고 메인 콘택홀패턴의 공정마진을 향상되지 못하는 문제를 해결하고자 한다.
본 발명의 노광마스크는 메인 콘택홀패턴 및 상기 메인 콘택홀패턴과 이격되고, 상기 메인 콘택홀패턴의 피치와 동일한 피치를 갖는 크로스 타입의 보조 콘택홀패턴을 포함하는 것을 특징으로 한다. 이 결과, 메인 콘택홀패턴이 갖는 패턴밀도를 보조 콘택홀패턴 또한 갖도록 함으로써 베스트 포커스에서 일정 포커스 틀어진 상태에서도 정확하게 노광되도록 하고, 콘택홀패턴을 형성하는데 초점심도를 종래기술의 사각형 타입의 보조 콘택홀패턴 대비 향상시킬 수 있다
이때, 상기 크로스 타입의 보조 콘택홀패턴은 상기 메인 콘택홀패턴 크기의 60%인 것을 특징으로 한다. 이는 웨이퍼 상으로 메인 콘택홀패턴의 구현능력을 높이고, 웨이퍼 상으로 구현되지 않도록 하는 바람직한 크기이다.
이때, 상기 메인 콘택홀패턴은 48nm인 것을 특징으로 한다. 이는 초점심도의 마진이 향상된 상태에서 48nm의 크기를 갖는 콘택홀패턴을 형성할 수 있음을 의미한다.
또한, 상기 크로스 타입의 보조 콘택홀패턴은 폭(W1)이 28nm, 길이(L1)가 56nm이고, 상기 보조 콘택홀패턴의 각 모서리(E1,E2)가 10nm만큼 제거된 형태인 것을 특징으로 한다. 이는 48nm의 크기를 갖는 메인 콘택홀 패턴의 초점심도 마진을 향상시키면서 웨이퍼에는 구현되지 않는 크로스 타입의 보조 콘택홀패턴의 바람직한 크기를 나타낸 것이다.
본 발명의 반도체 소자의 형성 방법은 피식각층이 형성된 반도체 기판 상부에 감광막을 도포하는 단계와 상기 감광막에 상술한 노광마스크를 이용한 노광 및 현상공정을 수행하여 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 식각마스크로 상기 피식각층을 식각하여 콘택홀패턴을 형성하는 것을 특징으로 한다. 따라서, 본 발명의 노광마스크를 사용함으로써 노광공정시 초점심도의 향상으로 종래 기술에 따른 마스크를 이용하는 경우보다 디포커스의 정도가 큰 경우에도 패터닝을 용이하게 할 수 있다.
본 발명은 크로스 타입의 보조 콘택홀패턴을 삽입시켜 48nm의 콘택홀 패턴 형성의 공정마진을 향상시켜 반도체 소자의 신뢰성을 증가시키고, 수율도 상승시키는 효과를 제공한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a은 본 발명에 따른 노광마스크의 레이아웃을 나타낸 평면도이고, 도 3b는 본 발명의 실시예에 따른 노광마스크의 보조 콘택홀패턴을 나타낸 확대도이고, 도 3c는 도 3a의 노광마스크를 이용한 각 포커스에 따른 시뮬레이션 이미지를 나타낸 것이다.
도 3a에 도시된 바와 같이, 본 발명에 따른 노광마스크(M100)는 메인 콘택홀패턴(100)과, 메인 콘택홀 패턴(100) 외곽으로 보조 콘택홀패턴(102)을 포함한다. 여기서 메인 콘택홀 패턴(100)은 폭이 'W1'이고, 길이가 'L1'인 크기를 갖고, 이와 이격되어 구비되는 보조 콘택홀패턴(102)은 크로스 타입인 것이 바람직하다. 구체적으로, 보조 콘택홀패턴(102)의 사이즈는 메인 콘택홀 패턴(100) 사이즈의 60% 정도인 것이 바람직하고, 보조 콘택홀패턴(102)의 각 모서리(E1,E2)는 소정 폭과 길이가 제거된 형상인 크로스 타입인 것이 바람직하다. 그리고, 보조 콘택홀패턴(102)의 피치는 메인 콘택홀 패턴(100)의 피치와 동일한 것이 바람직하다.
도 3b에 도시된 바와 같이, 상술한 본 발명의 노광마스크(M100)에 구비되는 보조 콘택홀 패턴(102)에 대하여 상세하게 설명한다. 여기서 개시되는 메인 콘택홀패턴(100) 및 보조 콘택홀패턴(102)의 크기는 실시예로 나타낸 것으로 반드시 이에 한정되는 것이 아니라 본 발명의 범위 내에서 변경가능하다.
메인 콘택홀 패턴(100)은 폭(W1)이 48nm이고, 길이(L1)이 93nm인 크기를 갖는다. 보조 콘택홀패턴(102)은 크로스 타입으로 폭(W2)이 28nm이고, 길이(L)가 56nm인 크기를 갖고, 각 모서리는 폭(W)이 10nm, 길이(L)가 10nm 만큼 제거된 크로스 타입의 형상을 갖는다. 이는 메인 콘택홀 패턴(100)의 60%에 해당하는 크기인 것이 바람직하다. 이는 웨이퍼 상에 구현되지 않으면서 메인 콘택홀패턴(100)이 웨이퍼 상으로 정확하게 구현되도록 하는 바람직한 크기라 할 수 있다. 이는 도 3c에 도시된 포커스별로 구현되는 콘택홀의 시뮬레이션 결과 이미지를 통하여 보조 콘택홀패턴(102)이 메인 콘택홀 패턴(100)을 구현하는데, 공정마진이 어느정도 향상된 상태에서 구현될 수 있는지 확인할 수 있다.
도 3c는 상술한 노광마스크를 이용하여 각 포커스별로 구현되는 콘택홀의 시뮬레이션 결과 이미지를 나타낸다. 콘택홀패턴(C100,C110,C112,C114)은 각각 베스트 포커스, 0.05㎛ 디포커스, 0.07㎛ 디포커스, 0.1㎛ 디포커스로 노광되는 경우 구현된 콘택홀의 형상을 의미한다. 여기서 디포커스의 정도가 커짐에 따라 콘택홀 패턴은 크게 변화하지 않고 정확하게 구현됨을 알 수 있다. 이는 종래기술의 사각형 타입의 보조패턴보다 초점심도의 마진이 0.1㎛까지 확보되어 왜곡되지 않고 구현됨을 의미한다.
상술한 노광마스크를 이용한 반도체 소자의 형성 방법은 피식각층이 형성된 반도체 기판 상에 감광막을 도포한 후, 상술한 노광마스크를 이용한 노광 및 현상을 수행하여 감광막 패턴을 형성하고 이를 식각마스크로 피식각층을 식각하여 구현하고자 하는 콘택홀패턴을 형성한다. 이때, 콘택홀패턴은 본 발명의 노광마스크를 사용하여 공정마진이 향상된 상태로 형성되기 때문에, 패턴의 불량을 줄여 반도체 소자의 수율향상에 기여한다.
도 1a는 종래기술의 제 1 실시예에 따른 노광마스크의 레이아웃을 나타낸 평면도.
도 1b는 도 1a의 노광마스크를 이용하여 구현되는 시뮬레이션 이미지.
도 2a는 종래기술의 제 2 실시예에 따른 노광마스크의 레이아웃을 나타낸 평면도.
도 2b는 도 2a의 노광마스크를 이용하여 포커스별로 구현되는 콘택홀패턴의 시뮬레이션 이미지.
도 3a은 본 발명에 따른 노광마스크의 레이아웃을 나타낸 평면도.
도 3b는 본 발명의 실시예에 따른 노광마스크의 보조 콘택홀패턴을 나타낸 확대도.
도 3c는 도 3a의 노광마스크를 이용한 각 포커스에 따른 시뮬레이션 이미지.

Claims (5)

  1. 메인 콘택홀패턴; 및
    상기 메인 콘택홀패턴과 이격되고, 상기 메인 콘택홀패턴의 피치와 동일한 피치를 갖는 크로스 타입의 보조 콘택홀패턴을 포함하는 것을 특징으로 하는 노광마스크.
  2. 청구항 1에 있어서,
    상기 크로스 타입의 보조 콘택홀패턴은,
    상기 메인 콘택홀패턴 크기의 60%인 것을 특징으로 하는 노광마스크.
  3. 청구항 1에 있어서,
    상기 메인 콘택홀패턴은 48nm인 것을 특징으로 하는 노광마스크.
  4. 청구항 3에 있어서,
    상기 크로스 타입의 보조 콘택홀패턴은,
    폭(W1)이 28nm, 길이(L1)가 56nm이고, 상기 보조 콘택홀패턴의 각 모서리(E1,E2)가 10nm만큼 제거된 형태인 것을 특징으로 하는 노광마스크.
  5. 피식각층이 형성된 반도체 기판 상부에 감광막을 도포하는 단계;
    상기 감광막에 청구항 1의 노광마스크를 이용한 노광 및 현상공정을 수행하여 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 식각마스크로 상기 피식각층을 식각하여 콘택홀패턴을 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020090020788A 2009-03-11 2009-03-11 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 KR20100102419A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090020788A KR20100102419A (ko) 2009-03-11 2009-03-11 노광마스크 및 이를 이용한 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090020788A KR20100102419A (ko) 2009-03-11 2009-03-11 노광마스크 및 이를 이용한 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20100102419A true KR20100102419A (ko) 2010-09-24

Family

ID=43007519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090020788A KR20100102419A (ko) 2009-03-11 2009-03-11 노광마스크 및 이를 이용한 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR20100102419A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2395569A2 (en) 2010-06-14 2011-12-14 Samsung LED Co., Ltd. Light Emitting Device Package Using Quantum Dot, Illumination Apparatus and Display Apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2395569A2 (en) 2010-06-14 2011-12-14 Samsung LED Co., Ltd. Light Emitting Device Package Using Quantum Dot, Illumination Apparatus and Display Apparatus

Similar Documents

Publication Publication Date Title
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
KR100907898B1 (ko) 반도체 소자 제조 방법
US20090233183A1 (en) Exposure mask and a method of making a semiconductor device using the mask
KR101087874B1 (ko) 광학 근접 효과 보상 방법
KR20100102419A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
US6830702B2 (en) Single trench alternating phase shift mask fabrication
KR20100097509A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
US20030180629A1 (en) Masks and method for contact hole exposure
KR101095053B1 (ko) 마스크 레이아웃 및 이를 이용한 반도체 소자의 형성 방법
US6759328B2 (en) Masks and method for contact hole exposure
US6784070B2 (en) Intra-cell mask alignment for improved overlay
KR100881518B1 (ko) 반도체 소자의 ｏｐｃ 모델링 방법 및 그 구조
US8324106B2 (en) Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask
KR101129022B1 (ko) 하프톤 위상반전마스크 제조 방법
US20030117605A1 (en) Apparatus and method for contact hole exposure
KR20090068003A (ko) 포토마스크의 제조 방법
KR100914296B1 (ko) 어시스트 패턴을 구비한 포토마스크 형성방법
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
KR20060086611A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20100076680A (ko) 위상반전마스크의 제조 방법
KR100861377B1 (ko) 도트 타입의 어시스트 패턴을 갖는 포토마스크
KR20100034621A (ko) 보조 패턴을 구비하는 포토마스크 및 그 제조방법
KR20080099924A (ko) 어시스트 패턴을 갖는 포토마스크 및 그 형성방법
KR20110010441A (ko) 이중 노광 방법을 이용한 광 근접효과 제거방법
KR100896845B1 (ko) 반도체 소자의 제조를 위한 포토레지스트 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination