KR20100082918A - Apparatus and method for increasing efficiency in power amplifier - Google Patents

Apparatus and method for increasing efficiency in power amplifier Download PDF

Info

Publication number
KR20100082918A
KR20100082918A KR1020090002210A KR20090002210A KR20100082918A KR 20100082918 A KR20100082918 A KR 20100082918A KR 1020090002210 A KR1020090002210 A KR 1020090002210A KR 20090002210 A KR20090002210 A KR 20090002210A KR 20100082918 A KR20100082918 A KR 20100082918A
Authority
KR
South Korea
Prior art keywords
voltage
amplifier
input signal
output terminal
power supply
Prior art date
Application number
KR1020090002210A
Other languages
Korean (ko)
Other versions
KR101636408B1 (en
Inventor
선계오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090002210A priority Critical patent/KR101636408B1/en
Publication of KR20100082918A publication Critical patent/KR20100082918A/en
Application granted granted Critical
Publication of KR101636408B1 publication Critical patent/KR101636408B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23B—PRESERVING, e.g. BY CANNING, MEAT, FISH, EGGS, FRUIT, VEGETABLES, EDIBLE SEEDS; CHEMICAL RIPENING OF FRUIT OR VEGETABLES; THE PRESERVED, RIPENED, OR CANNED PRODUCTS
    • A23B7/00—Preservation or chemical ripening of fruit or vegetables
    • A23B7/02—Dehydrating; Subsequent reconstitution
    • A23B7/0215—Post-treatment of dried fruits or vegetables
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23L—FOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
    • A23L19/00—Products from fruits or vegetables; Preparation or treatment thereof
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23L—FOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
    • A23L3/00—Preservation of foods or foodstuffs, in general, e.g. pasteurising, sterilising, specially adapted for foods or foodstuffs
    • A23L3/40—Preservation of foods or foodstuffs, in general, e.g. pasteurising, sterilising, specially adapted for foods or foodstuffs by drying or kilning; Subsequent reconstitution

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Nutrition Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Zoology (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: In the efficiency improve apparatus of the power amplifier and method is the power amplifier of the EER structure, the efficiency of the voltage amplifier of the inside push-pull class B structure can be increased by supplying the different supply voltage according to the amplitude of signal. CONSTITUTION: An AC power source(400) supplies the input signal voltage. The first NPN transistor(TR1) supplies current from the first DC power source to the output terminal. The second NPN transistor supplies current from the second DC power source of the voltage higher than the first DC power source to the output terminal. It is connected to the output terminal and the current source(430) offers the bias of the specified level to the output terminal.

Description

전력 증폭기의 효율 개선 장치 및 방법{APPARATUS AND METHOD FOR INCREASING EFFICIENCY IN POWER AMPLIFIER}Apparatus and method for improving efficiency of power amplifiers {APPARATUS AND METHOD FOR INCREASING EFFICIENCY IN POWER AMPLIFIER}

본 발명은 전력 증폭기의 효율 개선 장치 및 방법에 관한 것으로, 특히 EER(Envelope Elimination and Restoration) 구조의 전력 증폭기에서 신호의 진폭에 따라 서로 다른 공급 전압을 공급하여 내부 푸쉬 풀 B급(class-B push-pull) 구조의 전압 증폭기의 효율을 증가시키기 위한 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and a method for improving the efficiency of a power amplifier, and in particular, an internal push-pull B-class (B-class push) by supplying different supply voltages according to the amplitude of a signal in a power amplifier having an envelope elimination and restoration (EER) structure. An apparatus and method for increasing the efficiency of a voltage amplifier of a (pull) structure.

무선 송수신 시스템에서 전력 증폭기(Power Amplifier : PA)는 비용 측면에서 상당한 비중을 차지한다. 이에 많은 개발자들은 고효율 전력 증폭기를 개발하기 위해 많은 노력을 쏟고 있지만, 고효율, 광대역, 고출력의 조건을 모두 만족시키기는 쉽지가 않은 실정이다. 특히, 최근에는 전력 증폭기에, 기존의 LINC(LInear amplification using Nonlinear Components)나 도허티(doherty) 기술에 비해 효율 측면에서 이점이 있는 ET(Envelope Tracking)나 EER(Envelope Elimination and Restoration) 기술들의 적용이 시도되고 있다. ET 기술과 더불어 이론적으로 더욱 더 고효율 특성을 가지고 있는 EER 기술이 적용된 전력 증폭기의 경우, 전체 효율은 포락선 증폭기(Envelope Amplifier)의 효율과 스위칭 모드 전력 증폭기(Switching mode PA) 효율의 곱으로 나타난다. 현재, 상기 스위칭 모드 전력 증폭기는 활발한 연구가 이루어져 많은 효율 개선이 이루어졌으나, 상기 포락선 증폭기는 여전히 많은 효율 개선이 필요한 실정이다.In a wireless transmission / reception system, a power amplifier (PA) plays a significant part in cost. Many developers have been working hard to develop high-efficiency power amplifiers, but it is not easy to satisfy the conditions of high efficiency, broadband, and high power. In particular, in recent years, the application of ET (Envelope Tracking) or Envelope Elimination and Restoration (EER) technologies, which have advantages in efficiency compared to existing LINC (Liarar amplification using Nonlinear Components) or doherty technologies, have been attempted in power amplifiers. It is becoming. In the case of power amplifiers with EER technology, which is theoretically more efficient than ET technology, the overall efficiency is expressed as the product of the envelope amplifier's efficiency and the switching mode PA's efficiency. At present, the switching mode power amplifier has been actively studied to improve the efficiency, but the envelope amplifier still needs many efficiency improvements.

도 1은 종래기술에 따른 EER 구조의 전력 증폭기의 구성을 도시한 도면이다.1 is a view showing the configuration of a power amplifier of the EER structure according to the prior art.

상기 도 1을 참조하면, RF 신호는 각각 진폭(Amplitude) 성분과 위상(Phase) 성분으로 분리되어 증폭된다. 여기서, 진폭 검출기(Amplitude detector)(100)는 RF 신호로부터 진폭 성분을 검출하여 포락선(Envelope) 신호를 출력하고. 위상 검출기(Phase detector)(102)는 RF 신호로부터 위상 성분을 검출하여 위상 신호를 출력한다. 포락선 증폭기(Envelope Amplifier)(104)는 상기 진폭 검출기(100)로부터의 포락선 신호를 증폭하여 스위칭 모드 전력 증폭기(Switching mode PA)(106)로 출력한다. 상기 스위칭 모드 전력 증폭기(106)는 상기 위상 검출기(102)로부터의 위상 신호를 증폭하여 출력하며, 이때 상기 스위칭 모드 전력 증폭기(106)의 드레인 바이어스(drain bias)는 상기 포락선 증폭기(104)로부터 공급된다. 여기서, 상기 포락선 증폭기(104)는 드레인 바이어스 변조기(drain bias modulator)라 칭할 수도 있다. 따라서, 상기 스위칭 모드 전력 증폭기(106)가 포화상태(saturation mode)로 동작하는 경우, 상기 스위칭 모드 전력 증폭기(106)의 출력 신호의 포락선은 상기 포락선 증폭기(104)의 출력 파형(output waveform)을 따라가게 된다.Referring to FIG. 1, the RF signal is amplified by being divided into an amplitude component and a phase component, respectively. Here, the amplitude detector 100 detects an amplitude component from the RF signal and outputs an envelope signal. The phase detector 102 detects a phase component from the RF signal and outputs a phase signal. An envelope amplifier 104 amplifies the envelope signal from the amplitude detector 100 and outputs it to a switching mode PA 106. The switching mode power amplifier 106 amplifies and outputs a phase signal from the phase detector 102, wherein a drain bias of the switching mode power amplifier 106 is supplied from the envelope amplifier 104. do. Here, the envelope amplifier 104 may be referred to as a drain bias modulator. Thus, when the switching mode power amplifier 106 is operated in saturation mode, the envelope of the output signal of the switching mode power amplifier 106 may output the output waveform of the envelope amplifier 104. To follow.

도 2는 종래기술에 따른 EER 구조의 전력 증폭기에서 포락선 증폭기의 상세 구성을 도시한 도면이다. 2 is a diagram illustrating a detailed configuration of an envelope amplifier in a power amplifier having an EER structure according to the prior art.

상기 도 2를 참조하면, 일반적으로 포락선 증폭기는 고효율 스위칭 증폭기(Switching amplifier)(200)와 광대역 전압 증폭기(Voltage amplifier)(202)로 구성된다. 상기 스위칭 증폭기(200)로서 벅 컨버터(buck converter)가 사용되며, 이는 전류원(current source)과 같이 동작하고, 상기 전압 증폭기(202)는 보통 푸쉬 풀 B급(class-B push-pull) 구조를 가지고 전압원(voltage source)과 같이 동작한다. 상기 벅 카운터는 85%이상의 높은 효율을 가지고 있으나, 스위칭 주파수가 높아질수록 스위칭 손실(switching loss)이 증가하므로, 고주파 동작에는 적합하지 않다. 반면, 푸쉬 풀 B급 구조의 전압 증폭기(202)는 낮은 효율을 가지고 있지만, 대역폭(bandwidth)을 넓게 설계할 수 있다. 따라서, 입력 신호의 저주파 부분은 상기 스위칭 증폭기(200)가 커버(cover)하고 고주파 부분은 상기 전압 증폭기(202)가 커버하도록 하면 이상적인 구조가 될 수 있다.Referring to FIG. 2, the envelope amplifier generally includes a high efficiency switching amplifier 200 and a broadband voltage amplifier 202. A buck converter is used as the switching amplifier 200, which acts as a current source, and the voltage amplifier 202 usually has a class-B push-pull structure. And acts as a voltage source. The buck counter has a high efficiency of more than 85%, but the switching loss increases as the switching frequency increases, which is not suitable for high frequency operation. On the other hand, the voltage amplifier 202 of the push-pull class B structure has a low efficiency, but can be designed to have a wide bandwidth. Thus, the low frequency portion of the input signal may be covered by the switching amplifier 200 and the high frequency portion may be covered by the voltage amplifier 202.

OFDM(Orthogonal Frequency Division Multiplexing) 신호의 경우, 포락선 신호 전력의 80~85%가 저주파 영역(1MHz 이하)에 분포하므로, 스위칭 증폭기(200)가 대부분의 전력을 공급하게 된다. 그러나 상기 스위칭 증폭기(200)의 효율은 90% 이상인 반면 전압 증폭기(202)의 효율은 50% 정도에 불과하므로, 상기 전압 증폭기(202)의 효율이 높아짐에 따라 전체 포락선 증폭기(104)의 효율이 증대될수 있는 여지가 많이 남아있다. In the case of an Orthogonal Frequency Division Multiplexing (OFDM) signal, since 80 to 85% of the envelope signal power is distributed in the low frequency region (1 MHz or less), the switching amplifier 200 supplies most of the power. However, since the efficiency of the switching amplifier 200 is greater than 90% while the efficiency of the voltage amplifier 202 is only about 50%, the efficiency of the entire envelope amplifier 104 is increased as the efficiency of the voltage amplifier 202 is increased. There is much room left for it to increase.

기존 푸쉬 풀 B급 구조의 전압 증폭기(202)는 일반적으로 출력단(output stage)에 높은 전압(high power)을 공급해주기 위한 버퍼(buffer)로서 사용되고 있다. 이와 같은 기존 푸쉬 풀 B급 구조의 전압 증폭기는, 널리 알려진 바와 같이 포지티브(positive) 입력 전압에 대해서는 내부 NPN 트랜지스터가 턴 온(ON) 되고 네거티브(negative) 입력 전압에 대해서는 내부 PNP 트랜지스터가가 턴 온 되는 방식으로 동작한다. 이러한 기존 푸쉬 풀 B급 구조의 전압 증폭기의 효율은, 다른 일반적인 경우와 마찬가지로, 출력 신호 전압(Output Signal voltage : Vo)이 공급 전압(Supply voltage : Vs)까지 스윙(swing) 할때 최대의 효율을 나타내며, 그 값은 약 78.5%가 된다. The conventional push-pull B class voltage amplifier 202 is generally used as a buffer for supplying high power to an output stage. In this conventional push-pull B class voltage amplifier, as is widely known, an internal NPN transistor is turned on for a positive input voltage and an internal PNP transistor is turned on for a negative input voltage. It works in such a way. The efficiency of the conventional push-pull B class voltage amplifier, like other general cases, is maximized when the output signal voltage (Vo) swings to the supply voltage (Vs). The value is about 78.5%.

하지만 최근의 OFDM과 같이 높은 PAPR(Peak to Average Power Ratio)을 갖는 다중 반송파 통신 시스템(multi carrier communication system)에서는 평균 전력이 감소하게 되어 효율이 급격히 나빠질 수 밖에 없다. 이러한 효율 저하는, 도 3에서와 같이, 출력 신호 전압(Output Signal voltage : Vo)의 스윙 범위(swing range)와 공급 전압(Supply voltage : Vs)과의 차이가 클수록 특히 심해진다. 여기서, 상기 도 3은 상기 내부 NPN 트랜지스터의 출력 신호 전압의 스윙 범위를 예로 들어 도시하고 있으나, 상기 내부 PNP 트랜지스터의 경우도 극성만 반대일뿐 결과는 동일하다. 이러한 기존 푸쉬 풀 B급 구조의 전압 증폭기의 낮은 효율은 전체적인 전력 증폭기의 효율 저하를 가져온다. However, in a multi-carrier communication system having a high Peak to Average Power Ratio (PAPR) such as the recent OFDM, the average power is reduced and the efficiency is inevitably worsened. As shown in FIG. 3, the decrease in efficiency is particularly severe as the difference between the swing range of the output signal voltage Vo and the supply voltage Vs is large. 3 illustrates the swing range of the output signal voltage of the internal NPN transistor as an example, but the polarity of the internal PNP transistor is only the opposite, and the result is the same. The low efficiency of such a conventional push-pull B class voltage amplifier results in lower efficiency of the overall power amplifier.

따라서, 이러한 푸쉬 풀 B급 구조의 전압 증폭기의 효율 저하 최소화 방안이 필요하다. Accordingly, there is a need for a method of minimizing efficiency degradation of the voltage amplifier of the push-pull B-structure.

따라서, 본 발명의 목적은 EER 구조의 전력 증폭기에서 전력 증폭 장치 및 방법을 제공함에 있다. Accordingly, an object of the present invention is to provide an apparatus and method for power amplification in a power amplifier having an EER structure.

본 발명의 다른 목적은 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시켜 전체적인 전력 증폭기의 효율을 더욱 개선시키기 위한 장치 및 방법을 제공함에 있다. Another object of the present invention is to provide an apparatus and method for further improving the efficiency of an overall power amplifier by increasing the efficiency of an internal push-pull B class voltage amplifier in an EER power amplifier.

본 발명의 또 다른 목적은 EER 구조의 전력 증폭기에서 신호의 진폭에 따라 서로 다른 공급 전압을 공급하여 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시키기 위한 장치 및 방법을 제공함에 있다. It is still another object of the present invention to provide an apparatus and method for increasing the efficiency of an internal push-pull class B voltage amplifier by supplying different supply voltages according to the amplitude of a signal in an EER power amplifier.

본 발명의 또 다른 목적은 EER 구조의 전력 증폭기에서 일정 전압을 기준으로 높은 전압의 입력 신호와 낮은 전압의 입력 신호를 분리하여 각각 별도의 트랜지스터를 통해 전류를 공급함으로써, 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시키기 위한 장치 및 방법을 제공함에 있다. Another object of the present invention is to separate the high voltage input signal and the low voltage input signal based on a constant voltage in the power amplifier of the EER structure to supply current through separate transistors, thereby providing an internal push-pull class B structure. An apparatus and method for increasing the efficiency of a voltage amplifier are provided.

상기 목적들을 달성하기 위한 본 발명의 일 견지에 따르면, 전압 증폭기의 장치는, 입력 신호 전압을 공급하는 AC 전원과, 상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 작을 시, 턴 온(Turn on)되어 상기 제 1 DC 전원으로부터의 전류를 출력단으로 공급하는 제 1 NPN 트랜지스터와, 상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 클 시, 턴 온(Turn on)되어 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 출력단으로 공급하는 제 2 NPN 트랜지스터를 포함하는 것을 특징으로 한다. According to one aspect of the present invention for achieving the above objects, an apparatus of a voltage amplifier, the power supply for supplying the input signal voltage, and when the input signal voltage supplied is less than the first DC power supply (Turn on) A first NPN transistor for supplying current from the first DC power supply to an output terminal, and when the supplied input signal voltage is greater than the first DC power supply, the first NPN transistor is turned on to be higher than the first DC power supply. And a second NPN transistor for supplying a current from the second DC power supply of the voltage to the output terminal.

본 발명의 다른 견지에 따르면, 전압 증폭기의 동작 방법은, AC 전원으로부터 입력 신호 전압을 공급받는 과정과, 상기 공급받은 입력 신호 전압이 제 1 DC 전원보다 작을 시, 제 1 NPN 트랜지스터를 턴 온(Turn on)시키고, 상기 제 1 DC 전원으로부터의 전류를 상기 제 1 NPN 트랜지스터를 통해 출력단으로 공급하는 과정과, 상기 공급받은 입력 신호 전압이 제 1 DC 전원보다 클 시, 제 2 NPN 트랜지스터를 턴 온(Turn on)시키고, 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 상기 제 2 NPN 트랜지스터를 통해 출력단으로 공급하는 과정을 포함하는 것을 특징으로 한다. According to another aspect of the present invention, a method of operating a voltage amplifier includes turning on a first NPN transistor when the input signal voltage is supplied from an AC power supply and when the input signal voltage is smaller than the first DC power supply. Turning on, supplying current from the first DC power supply to the output terminal through the first NPN transistor, and turning on the second NPN transistor when the supplied input signal voltage is greater than the first DC power supply. (Turn on) and supplying current from a second DC power supply having a higher voltage than the first DC power supply to the output terminal through the second NPN transistor.

상술한 바와 같이, 본 발명은, EER 구조의 전력 증폭기에서 신호의 진폭에 따라 서로 다른 공급 전압을 공급하여, 즉 일정 전압을 기준으로 높은 전압의 입력 신호와 낮은 전압의 입력 신호를 분리하여 각각 별도의 트랜지스터를 통해 전류를 공급함으로써, 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시킬 수 있는 있으며, 이로써 내부 포락선 증폭기의 효율을 더욱 개선시킬 수 있는 이점이 있다. 이와 같은 구조는, 특히 일부 오디오 증폭기(audio amplifier)나 EER 혹은 ET 구조의 전력 증폭기와 같이 전압원과 전류원을 분리하여 적용하는 방식에서 효율을 높 이기 위해 유용하게 쓰일 수 있다. 또한 이 구조는 종래 하나의 NPN 트랜지스터에 걸리는 전력을 두개의 NPN 에미터 플로워(emitter follower) 구조의 트랜지스터에 분산시킴으로써, 각 트랜지스터에 걸리는 전력이 줄어들기 때문에 트랜지스터 선택의 폭을 그만큼 넓힐 수 있는 이점이 있다. As described above, according to the present invention, the power amplifier of the EER structure supplies different supply voltages according to the amplitude of the signal, that is, separates the high voltage input signal and the low voltage input signal based on a predetermined voltage, respectively. By supplying a current through the transistor of the, it is possible to increase the efficiency of the voltage amplifier of the internal push-pull class B structure, thereby further improving the efficiency of the internal envelope amplifier. Such a structure may be particularly useful for increasing efficiency in a method of separately applying a voltage source and a current source, such as some audio amplifiers or power amplifiers having an EER or ET structure. In addition, this structure distributes the power of one NPN transistor to two transistors of the NPN emitter follower structure, thereby reducing the power of each transistor, thereby increasing the transistor selection. have.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우, 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하 본 발명은 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시키기 위한 방안을 제안한다. 특히, 본 발명은 EER 구조의 전력 증폭기에서 신호의 진폭에 따라 서로 다른 공급 전압을 공급하여, 즉 일정 전압을 기준으로 높은 전압의 입력 신호와 낮은 전압의 입력 신호를 분리하여 각각 별도의 트랜지스터를 통해 출력단으로 전류를 공급함으로써, 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시키기 위한 방안을 제안한다. The present invention proposes a method for increasing the efficiency of the voltage amplifier of the internal push-pull class B structure in the power amplifier of the EER structure. In particular, the present invention supplies a different supply voltage according to the amplitude of the signal in the power amplifier of the EER structure, that is, by separating a high voltage input signal and a low voltage input signal based on a constant voltage, respectively through a separate transistor By supplying current to the output stage, we propose a method to increase the efficiency of the voltage amplifier of the internal push-pull class B structure.

이를 위해 내부 푸쉬 풀 B급 구조의 전압 증폭기는 상기 높은 전압의 입력 신호와 낮은 전압의 입력 신호를 각각 처리하기 위한 두 개의 NPN 트랜지스터를 포함하여 구성된다. 여기서, 본 발명에 따른 실시 예는, 일정 전압을 기준으로 입력 신호를 두 개로 분리하여 설명할 것이나, 그 이상의 개수의 신호로 분리하여 적용할 수 있음은 물론이다. To this end, an internal push-pull B class voltage amplifier includes two NPN transistors for processing the high voltage input signal and the low voltage input signal, respectively. Here, the embodiment according to the present invention will be described by dividing the input signal into two based on a predetermined voltage, but of course it can be applied separately to a larger number of signals.

도 4는 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 구성을 도시한 도면이다. 4 is a diagram illustrating a configuration of a voltage amplifier of an internal push-pull class B structure in a power amplifier having an EER structure according to the present invention.

도시된 바와 같이, 내부 푸쉬 풀 B급 구조의 전압 증폭기(전압원)는, AC 전원(Alternating Current Source)(400), 고 입력 신호 전압(High input signal voltage) 처리부(410), 저 입력 신호 전압(Low input signal voltage) 처리부(420)를 포함하여 구성된다. 여기서, 상기 저 입력 신호 전압 처리부(420)는, 평균 입력 신호 전압(Vavg) 이상의 저 입력 신호 전압을 처리하기 위한 NPN 트랜지스터인 제 1 트랜지스터(이하 'TR1'이라 칭함)(422)와, 평균 입력 신호 전압(Vavg) 이하의 입력 신호 전압을 처리하기 위한 PNP 트랜지스터인 제 2 트랜지스터(이하 'TR2'이라 칭함)(425)를 포함하여 구성되며, 여기서 상기 TR1(422)과 TR2(425)의 베이스(base)가 상기 AC 전원(400)에 연결된다. 상기 고 입력 신호 전압 처리부(410)는, 평균 입력 신호 전압(Vavg) 이상의 고 입력 신호 전압을 처리하기 위한 NPN 트랜지스터인 제 4 트랜지스터(이하 'TR4'이라 칭함)(414)와, 상기 TR4(414)의 베이스에 상기 TR1(422) 혹은 TR2(425)의 베이스보다 약 0.7V 정도 낮은 입력 신호 전압을 인가하기 위한 NPN 트랜지스터인 제 3 트랜지스터(이하 'TR3'이라 칭함)(412)를 포함하여 구성된다. 여기서, 상기 TR3(412)의 베이스가 상기 AC 전원(400)에 연결되고, 상기 TR4(414)의 베이스가 상기 TR3(412)의 이미터(emmitter)에 연결된다. As shown, an internal push-pull B class voltage amplifier includes an alternating current source 400, a high input signal voltage processor 410, and a low input signal voltage ( Low input signal voltage) processor 420 is configured. Here, the low input signal voltage processor 420 may include a first transistor (hereinafter referred to as TR1) 422, which is an NPN transistor for processing a low input signal voltage equal to or greater than the average input signal voltage Vavg, and an average input. And a second transistor (hereinafter referred to as TR2) 425, which is a PNP transistor for processing an input signal voltage below the signal voltage Vavg, wherein the base of the TR1 422 and TR2 425 is included. a base is connected to the AC power source 400. The high input signal voltage processing unit 410 includes a fourth transistor (hereinafter referred to as TR4) 414 which is an NPN transistor for processing a high input signal voltage equal to or greater than the average input signal voltage Vavg, and the TR4 414. A third transistor (hereinafter referred to as 'TR3') 412 which is an NPN transistor for applying an input signal voltage about 0.7V lower than the base of TR1 422 or TR2 425 to the base of do. Here, the base of the TR3 412 is connected to the AC power supply 400, and the base of the TR4 414 is connected to the emitter of the TR3 412.

상기 도 4를 참조하면, AC 전원(400)은 고 입력 신호 전압 처리부(410)와 저 입력 신호 전압 처리부(420)에 정현파의 입력 신호 전압(Input Signal voltage : Vin)을 공급한다. Referring to FIG. 4, the AC power supply 400 supplies a sinusoidal input signal voltage Vin to the high input signal voltage processor 410 and the low input signal voltage processor 420.

먼저, TR1(422)이 온(On) 상태에 있다면, 즉, 상기 TR1(422)의 이미터 전압 이 베이스 전압 VB1에 비해 약 0.7V 정도 낮으면서, 상기 TR1(422)의 베이스 전압 VB1이 제 1 DC(Direct Current) 전원 V1(424)보다 작아 제 1 다이오드(이하 'D1'이라 칭함)(423)의 극성이 순방향이라면, 상기 제 1 DC 전원 V1(424)으로부터의 전류 In1이 상기 TR1(422)을 통해 출력단으로 공급된다. 따라서, 상기 출력단으로 공급되는 상기 TR1(422)의 출력 신호 전압 Vo는 베이스 전압 VB1에 비해 약 0.7V 정도의 차이를 두고 따라가게 된다. First, if the TR1 (On) (422) is turned on, that is, while using the emitter voltage of TR1 (422) is lower by about 0.7V as compared to the base voltage V B1, the base voltage V B1 of the TR1 (422) If the polarity of the first diode (hereinafter referred to as 'D1') 423 is smaller than that of the first DC power supply V1 424, the current I n1 from the first DC power supply V1 424 is It is supplied to the output terminal through the TR1 (422). Accordingly, the output signal voltage Vo of the TR1 422 supplied to the output terminal is followed by a difference of about 0.7 V from the base voltage V B1 .

이때, TR3(412)의 이미터 전압이 베이스 전압 VB3에 비해 약 0.7V 정도 낮으며, 따라서 상기 TR3(412)의 이미터에 연결되어 있는 TR4(414)의 베이스 전압 VB4은 상기 TR1(422)의 베이스 전압 VB1에 비해 약 0.7V 정도 낮아진다. 이로써, 상기 TR4(414)의 베이스 전압 VB4는 상기 출력단으로 공급되는 상기 TR1(422)의 출력 신호 전압 Vo와 거의 같은 값이 되어, 상기 TR1(422)이 온(On) 상태에 있는 동안 상기 TR4(414)는 오프(OFF) 상태를 유지하게 된다. 여기서, 상기 TR3(412)의 베이스에 연결되어 있는 저항 R2(411)와, 이미터에 연결되어 있는 저항 R4(413)는 상기 TR3(412)에 흐르는 전류를 제한하기 위한 저항이다. At this time, the emitter voltage of TR3 412 is about 0.7V lower than the base voltage V B3 , so that the base voltage V B4 of TR4 414 connected to the emitter of TR3 412 is TR1 ( approximately 0.7V lower than the base voltage V B1 of 422). Thus, the base voltage V B4 of the TR4 414 becomes approximately equal to the output signal voltage Vo of the TR1 422 supplied to the output terminal, so that the TR1 422 is in the ON state. TR4 414 remains in the OFF state. Here, the resistor R2 411 connected to the base of the TR3 412 and the resistor R4 413 connected to the emitter are resistors for limiting the current flowing through the TR3 412.

이후, 상기 AC 전원(400)으로부터 공급되는 입력 신호 전압 Vin이 계속 증가하여 상기 제 1 DC 전원 V1(424)을 넘어서게 되면, 상기 TR1(422)의 베이스 전압 VB1이 상기 제 1 DC 전원 V1(424)보다 커지게 되어 상기 D1(423)의 극성이 역방향이 된다. 이로써, 상기 제 1 DC 전원 V1(424)으로부터의 전류 In1이 상기 TR1(422)을 통해 출력단으로 공급되지 못하고, 상기 TR1(422)의 컬렉터(collector)가 제 2 DC 전원 V2(415)에 연결된다. 여기서, 상기 제 2 DC 전원 V2(415)은 상기 제 1 DC 전원 V1(424) 보다 큰 값으로 설정된다. Thereafter, when the input signal voltage Vin supplied from the AC power supply 400 continues to increase and exceeds the first DC power supply V1 424, the base voltage V B1 of the TR1 422 becomes the first DC power supply V1 ( It becomes larger than 424 so that the polarity of the D1 423 is reversed. As a result, the current I n1 from the first DC power supply V1 424 is not supplied to the output terminal through the TR1 422, and the collector of the TR1 422 is supplied to the second DC power supply V2 415. Connected. Here, the second DC power supply V2 415 is set to a value larger than the first DC power supply V1 424.

이 경우, 상기 TR1(422)의 순방향 바이어스(bias)를 잡아주기 위해, 상기 TR1(422)의 컬렉터와 제 2 DC 전원 V2(415) 사이에 풀업(pull-up) 저항 R3(416)가 연결된다. 여기서, 상기 풀업 저항 R3(416)의 값이 크면, 상기 TR1(422)은 단순히 베이스-이미터 간의 다이오드(diode)처럼 동작하게 된다. 이때, 상기 AC 전원(400)과 상기 TR1(422)의 베이스 사이에 연결되는 저항 R1(421)의 값이 작으면, 상기 다이오드처럼 동작하는 TR1(422)의 베이스-이미터 간에 큰 전류가 흐르게 된다. 따라서, 상기 저항 R1(421)과 풀업 저항 R3(416)의 값은, 상기 TR1(422)에 흐르는 전류를 제한하기 위해 적당히 큰 값으로 설정되어야 한다. In this case, a pull-up resistor R3 416 is connected between the collector of the TR1 422 and the second DC power supply V2 415 to hold the forward bias of the TR1 422. do. Here, when the value of the pull-up resistor R3 416 is large, the TR1 422 simply acts as a diode between the base and the emitter. At this time, when the value of the resistor R1 421 connected between the AC power source 400 and the base of the TR1 422 is small, a large current flows between the base-emitter of the TR1 422 which acts as the diode. do. Accordingly, the values of the resistor R1 421 and the pullup resistor R3 416 should be set to a value that is reasonably large to limit the current flowing through the TR1 422.

이와 같이 상기 저항 R1(421)의 값에 의해 전류가 제한된 상태에서 상기 AC 전원(400)으로부터 공급되는 입력 신호 전압 Vin이 계속 증가하면, 어느 순간 상기 TR4(414)의 베이스 전압 VB4가 상기 출력단으로 공급되는 상기 출력 신호 전압 Vo에 비해 약 0.7V 이상 커지게 되어, 상기 TR4(414)가 턴 온(Turn on)된다. 이때, 상기 TR1(422)은 전류를 제한하는 저항 R1(421)과 풀업 저항 R3(416)에 의해 약하게 온(on) 상태를 유지하게 된다. 이로써, 상기 제 2 DC 전원 V2(415)로부터의 전류 In2가 상기 TR4(414)를 통해 출력단으로 공급된다. 따라서, 상기 출력단으로 공급되 는 상기 TR4(414)의 출력 신호 전압 Vo는 베이스 전압 VB4에 비해 약 0.7V 정도의 차이를 두고 따라가게 된다. As such, when the input signal voltage Vin supplied from the AC power supply 400 continues to increase while the current is limited by the value of the resistor R1 421, the base voltage V B4 of the TR4 414 becomes the output terminal at some point. The output signal voltage Vo is increased by about 0.7 V or more, so that the TR4 414 is turned on. At this time, the TR1 422 is weakly maintained by the current limiting resistor R1 421 and the pull-up resistor R3 (416). Thus, the current I n2 from the second DC power supply V2 415 is supplied to the output terminal through the TR4 414. Therefore, the output signal voltage Vo of the TR4 414 supplied to the output terminal follows with a difference of about 0.7V from the base voltage V B4 .

한편, 상기 평균 입력 신호 전압(Vavg)에 대응하는 전류를 제공하기 위해, 즉 상기 출력단에 일정 레벨의 바이어스를 제공하기 위해 상기 출력단에 전류원(430)이 연결된다. 즉, 상기 평균 입력 신호 전압(Vavg)보다 크면서 상기 제 1 DC 전원 V1(424) 보다 작은 입력 신호 전압에서는, 상기 TR1(422)을 통해 상기 제 1 DC 전원 V1(424)으로부터의 전류가 출력단으로 공급되고, 상기 제 1 DC 전원 V1(424) 보다도 큰 입력 신호 전압에서는, 상기 TR4(414)을 통해 상기 제 2 DC 전원 V2(415)로부터의 전류가 출력단으로 공급된다. 그리고, 상기 평균 입력 신호 전압(Vavg)보다 작은 입력 신호 전압에서는, 상기 출력단으로부터의 전류가 상기 TR2(425)을 통해 그라운드로 흐르게 되며, 이에 대해 설명하면 다음과 같다. On the other hand, a current source 430 is connected to the output terminal to provide a current corresponding to the average input signal voltage Vavg, that is, to provide a certain level of bias to the output terminal. That is, at an input signal voltage that is greater than the average input signal voltage Vavg and less than the first DC power supply V1 424, current from the first DC power supply V1 424 is output through the TR1 422. At an input signal voltage larger than the first DC power supply V1 424, a current from the second DC power supply V2 415 is supplied to the output terminal through the TR4 414. In addition, at an input signal voltage smaller than the average input signal voltage Vavg, current from the output terminal flows to the ground through the TR2 425.

이후, 상기 AC 전원(400)으로부터 상기 평균 입력 신호 전압(Vavg)보다 작은 입력 신호 전압 Vin이 공급되어, TR2(425)의 베이스 전압 VB2가 상기 출력단의 출력 신호 전압 Vo에 비해 약 0.7V 이상 낮아지면, 상기 TR2(425)가 턴 온(Turn on)된다. 이로써, 상기 출력단으로부터의 전류 IP가 상기 TR2(425)를 통해 그라운드(ground)로 흐르게 된다. 따라서, 상기 출력단의 출력 신호 전압 Vo는 상기 TR2(425)의 베이스 전압 VB2에 비해 약 0.7V 정도의 차이를 두고 따라가게 된다. Thereafter, an input signal voltage Vin smaller than the average input signal voltage Vavg is supplied from the AC power supply 400 so that the base voltage V B2 of the TR2 425 is about 0.7 V or more than the output signal voltage Vo of the output terminal. When lowered, the TR2 425 is turned on. Thus, the current I P from the output terminal flows to ground through the TR2 425. Therefore, the output signal voltage Vo of the output terminal follows with a difference of about 0.7V compared to the base voltage V B2 of the TR2 425.

이로써, 상기 제 1 DC 전원 V1(424)을 넘지 않는 낮은 입력 신호 전압 Vin에 대해서는, 공급 전압(Supply voltage : Vs)으로 상기 V1(424)이 인가되고, 상기 제 1 DC 전원 V1(424)을 넘는 높은 입력 신호 전압 Vin에 대해서는, 공급 전압으로 상기 V1(424)보다 높은 V2(415)가 인가되어, 전체 회로의 효율을 높일 수 있다. Thus, for the low input signal voltage Vin not exceeding the first DC power supply V1 424, the V1 424 is applied at a supply voltage (Vs), and the first DC power supply V1 424 is applied. For the high input signal voltage Vin exceeded, V2 415 higher than V1 424 is applied as the supply voltage, thereby increasing the efficiency of the entire circuit.

도 5는 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 동작 방법을 도시한 흐름도이다. 5 is a flowchart illustrating a method of operating a voltage amplifier of an internal push-pull class B structure in a power amplifier having an EER structure according to the present invention.

상기 도 5를 참조하면, 푸쉬 풀 B급 구조의 전압 증폭기는 501단계에서 AC 전원으로부터 공급되는 입력 신호 전압 Vin이 평균 입력 신호 전압 Vavg보다 큰지 여부를 검사한다. Referring to FIG. 5, in step 501, the voltage amplifier of the push-pull B class structure determines whether an input signal voltage Vin supplied from an AC power supply is greater than an average input signal voltage Vavg.

상기 501단계에서 상기 입력 신호 전압 Vin이 Vavg보다 클 시, 상기 전압 증폭기는 503단계에서 상기 입력 신호 전압 Vin이 제 1 DC 전원 V1보다 작은지 여부를 검사한다. When the input signal voltage Vin is greater than Vavg in step 501, the voltage amplifier determines whether the input signal voltage Vin is less than the first DC power supply V1 in step 503.

상기 503단계에서 상기 입력 신호 전압 Vin이 제 1 DC 전원 V1보다 작을 시, 상기 전압 증폭기는 505단계에서 평균 입력 신호 전압(Vavg) 이상의 저 입력 신호 전압을 처리하기 위한 NPN 트랜지스터인 TR1을 턴 온(Turn on)시키고, 507단계로 진행하여 상기 제 1 DC 전원 V1으로부터의 전류를 상기 TR1을 통해 출력단으로 공급한다. When the input signal voltage Vin is less than the first DC power supply V1 in step 503, the voltage amplifier turns on TR1, which is an NPN transistor for processing a low input signal voltage equal to or greater than the average input signal voltage Vavg in step 505. In step 507, the current from the first DC power supply V1 is supplied to the output terminal through the TR1.

반면, 상기 503단계에서 상기 입력 신호 전압 Vin이 제 1 DC 전원 V1보다 클 시, 상기 전압 증폭기는 509단계에서 평균 입력 신호 전압(Vavg) 이상의 고 입력 신호 전압을 처리하기 위한 NPN 트랜지스터인 TR4를 턴 온(Turn on)시키고, 511단 계로 진행하여 상기 제 1 DC 전원 V1보다 높은 전압의 제 2 DC 전원 V2로부터의 전류를 상기 TR4를 통해 출력단으로 공급한다. On the other hand, when the input signal voltage Vin is greater than the first DC power supply V1 in step 503, the voltage amplifier turns TR4, which is an NPN transistor for processing a high input signal voltage higher than the average input signal voltage Vavg in step 509. Turn on and proceed to step 511 to supply the current from the second DC power supply V2 with a voltage higher than the first DC power supply V1 to the output terminal through the TR4.

반면, 상기 501단계에서 상기 입력 신호 전압 Vin이 Vavg보다 작을 시, 상기 전압 증폭기는 513단계에서 평균 입력 신호 전압(Vavg) 이하의 입력 신호 전압을 처리하기 위한 PNP 트랜지스터인 TR2를 턴 온(Turn on)시키고, 515단계로 진행하여 상기 출력단으로부터의 전류를 상기 TR2를 통해 그라운드로 흐르게한다. On the other hand, when the input signal voltage Vin is less than Vavg in step 501, the voltage amplifier turns on TR2, which is a PNP transistor for processing an input signal voltage less than the average input signal voltage Vavg in step 513. In step 515, the current from the output terminal flows to the ground through the TR2.

이후, 상기 전압 증폭기는 본 발명에 따른 알고리즘을 종료한다. The voltage amplifier then terminates the algorithm according to the invention.

도 6은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 시간에 따른 입력 신호 전압의 변화를 도시한 도면이다. 6 is a view illustrating a change in input signal voltage with time of a voltage amplifier of an internal push-pull class B structure in an EER power amplifier according to the present invention.

상기 도 6을 참조하면, V1과 V2를 각각 10V와 20V로 설정하고, 입력 신호 전압을 시간에 따라 약 ± 15V 정도 스윙(swing)하도록 한다. 이와 같은 환경에서 시간에 따라 TR1과 TR4에 흐르는 전류의 변화를 살펴보면 도 7과 같이 나타난다. Referring to FIG. 6, V1 and V2 are set to 10V and 20V, respectively, and the input signal voltage is swinged by about ± 15V over time. In this environment, a change in current flowing through TR1 and TR4 with time appears as shown in FIG. 7.

도 7은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 시간에 따라 TR1과 TR4에 흐르는 전류의 변화를 도시한 도면이다. 7 is a view showing a change in the current flowing through the TR1 and TR4 with the time of the voltage amplifier of the internal push-pull class B structure in the power amplifier of the EER structure according to the present invention.

상기 도 7을 참조하면, 전류 In1은 TR1의 이미터 전류를 나타내고, 전류 In2는 TR4의 이미터 전류를 나타낸다. 상기 도 7과 같이, 10V 보다 작은 입력 신호 전 압에 대해서는 TR1을 통해 출력단으로 전류를 공급하고, 10V 보다 큰 입력 신호 전압에 대해서는 TR4를 통해 출력단으로 전류를 공급하는 것을 알 수 있다.Referring to FIG. 7, the current I n1 represents the emitter current of TR1 and the current I n2 represents the emitter current of TR4. As shown in FIG. 7, it can be seen that the current is supplied to the output terminal through TR1 for the input signal voltage smaller than 10V, and the current is supplied to the output terminal through TR4 for the input signal voltage larger than 10V.

도 8은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기에서 OFDM 포락선 신호에 대해 공급 전압에 따른 전압 증폭기의 효율 변화를 도시한 도면이다. FIG. 8 is a diagram illustrating a change in efficiency of a voltage amplifier according to a supply voltage for an OFDM envelope signal in a voltage amplifier having an internal push-pull class B structure in an EER power amplifier according to the present invention.

상기 도 8을 참조하면, V1이 0이거나 V2와 일치할 때 가장 낮은 효율을 보여 주며, 가장 낮은 효율과 가장 높은 효율의 차이가 15% 이상인 것을 알 수 있다. 따라서 V1의 전압을 최적화함으로써 전력 증폭기의 효율을 상당부분 개선시킬 수 있다.Referring to FIG. 8, when V1 is 0 or coincides with V2, the lowest efficiency is shown, and the difference between the lowest efficiency and the highest efficiency is 15% or more. Thus, by optimizing the voltage at V1, the efficiency of the power amplifier can be significantly improved.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.

도 1은 종래기술에 따른 EER 구조의 전력 증폭기의 구성을 도시한 도면,1 is a view showing the configuration of a power amplifier of the EER structure according to the prior art,

도 2는 종래기술에 따른 EER 구조의 전력 증폭기에서 포락선 증폭기의 상세 구성을 도시한 도면,2 is a view showing a detailed configuration of an envelope amplifier in a power amplifier of the EER structure according to the prior art,

도 3은 종래기술에 따른 EER 구조의 전력 증폭기에서 신호의 크기에 따른 손실(loss) 변화를 도시한 도면, 3 is a view showing a change in loss (loss) according to the size of the signal in the power amplifier of the EER structure according to the prior art,

도 4는 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 구성을 도시한 도면,4 is a diagram illustrating a configuration of a voltage amplifier having an internal push-pull B class structure in a power amplifier having an EER structure according to the present invention;

도 5는 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 동작 방법을 도시한 흐름도,5 is a flowchart illustrating a method of operating a voltage amplifier of an internal push-pull class B structure in a power amplifier having an EER structure according to the present invention;

도 6은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 시간에 따른 입력 신호 전압의 변화를 도시한 도면,6 is a view showing a change in the input signal voltage over time of the voltage amplifier of the internal push-pull class B structure in the power amplifier of the EER structure according to the present invention,

도 7은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 시간에 따라 TR1과 TR4에 흐르는 전류의 변화를 도시한 도면, 및7 is a view showing a change in current flowing through TR1 and TR4 according to the time of the voltage amplifier of the internal push-pull class B structure in the power amplifier of the EER structure according to the present invention, and

도 8은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기에서 OFDM 포락선 신호에 대해 공급 전압에 따른 전압 증폭기의 효율 변화를 도시한 도면.8 is a view illustrating a change in efficiency of a voltage amplifier according to a supply voltage for an OFDM envelope signal in a voltage amplifier having an internal push-pull class B structure in an EER structure power amplifier according to the present invention.

Claims (10)

전압 증폭기의 장치에 있어서,In the device of the voltage amplifier, 입력 신호 전압을 공급하는 AC 전원과, AC power supply for input signal voltage, 상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 작을 시, 턴 온(Turn on)되어 상기 제 1 DC 전원으로부터의 전류를 출력단으로 공급하는 제 1 NPN 트랜지스터와, A first NPN transistor that is turned on to supply current from the first DC power supply to an output terminal when the input signal voltage supplied is less than the first DC power supply; 상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 클 시, 턴 온(Turn on)되어 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 출력단으로 공급하는 제 2 NPN 트랜지스터를 포함하는 것을 특징으로 하는 장치.When the supplied input signal voltage is greater than the first DC power supply, it is turned on (Turn on) includes a second NPN transistor for supplying a current from the second DC power supply of a voltage higher than the first DC power supply to the output terminal; Device characterized in that. 제 1 항에 있어서, The method of claim 1, 상기 출력단에 연결되어, 상기 출력단에 일정 레벨의 바이어스를 제공하는 전류원을 더 포함하며, A current source connected to the output terminal to provide a bias of the predetermined level to the output terminal, 상기 제 1 NPN 트랜지스터 및 제 2 NPN 트랜지스터를 턴 온 시키기 위한 입력 신호 전압은, 상기 전류원에 의해 출력단으로 공급되는 전압보다 큰 전압임을 특징으로 하는 장치.And the input signal voltage for turning on the first and second NPN transistors is greater than the voltage supplied to the output terminal by the current source. 제 2 항에 있어서, The method of claim 2, 상기 공급되는 입력 신호 전압이 상기 전류원에 의해 출력단으로 공급되는 전압보다 작을 시, 턴 온(Turn on)되어 상기 출력단으로부터의 전류를 그라운드로 흐르게 하는 PNP 트랜지스터를 더 포함하는 것을 특징으로 하는 장치. And when the supplied input signal voltage is less than the voltage supplied to the output terminal by the current source, the device further comprises a PNP transistor for turning on to flow the current from the output terminal to ground. 제 1 항에 있어서, The method of claim 1, 상기 전압 증폭기는 푸쉬 풀 B급(class-B push-pull) 구조의 전압 증폭기임을 특징으로 하는 장치.The voltage amplifier is a device characterized in that the push-pull class (B-p push-pull) voltage amplifier. 제 1 항에 있어서, The method of claim 1, 상기 전압 증폭기는 오디오 증폭기(audio amplifier), ET(Envelope Tracking), EER(Envelope Elimination and Restoration) 중 적어도 하나의 구조의 드레인 바이어스 변조기에 포함되는 것을 특징으로 하는 장치.And the voltage amplifier is included in a drain bias modulator of at least one of an audio amplifier, envelope tracking (ET), and envelope elimination and restoration (ERE). 전압 증폭기의 동작 방법에 있어서,In the method of operating the voltage amplifier, AC 전원으로부터 입력 신호 전압을 공급받는 과정과, Receiving an input signal voltage from an AC power source, 상기 공급받은 입력 신호 전압이 제 1 DC 전원보다 작을 시, 제 1 NPN 트랜 지스터를 턴 온(Turn on)시키고, 상기 제 1 DC 전원으로부터의 전류를 상기 제 1 NPN 트랜지스터를 통해 출력단으로 공급하는 과정과, Turning on the first NPN transistor when the supplied input signal voltage is less than the first DC power supply, and supplying current from the first DC power supply to the output terminal through the first NPN transistor; and, 상기 공급받은 입력 신호 전압이 제 1 DC 전원보다 클 시, 제 2 NPN 트랜지스터를 턴 온(Turn on)시키고, 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 상기 제 2 NPN 트랜지스터를 통해 출력단으로 공급하는 과정을 포함하는 것을 특징으로 하는 방법. When the supplied input signal voltage is greater than the first DC power supply, the second NPN transistor is turned on, and current from the second DC power supply having a voltage higher than the first DC power supply is changed to the second NPN transistor. The method comprising the step of supplying to the output through. 제 6 항에 있어서, The method of claim 6, 상기 출력단에 일정 레벨의 바이어스를 제공하기 위한 전류원이 상기 출력단에 연결되어 있을 시, 상기 제 1 NPN 트랜지스터 및 제 2 NPN 트랜지스터를 턴 온 시키기 위한 입력 신호 전압은, 상기 전류원에 의해 출력단으로 공급되는 전압보다 큰 전압임을 특징으로 하는 방법. When a current source for providing a predetermined level of bias to the output terminal is connected to the output terminal, an input signal voltage for turning on the first and second NPN transistors is a voltage supplied to the output terminal by the current source. Characterized by a greater voltage. 제 7 항에 있어서, The method of claim 7, wherein 상기 공급받은 입력 신호 전압이 상기 전류원에 의해 출력단으로 공급되는 전압보다 작을 시, PNP 트랜지스터를 턴 온(Turn on)시키고, 상기 출력단으로부터의 전류를 상기 PNP 트랜지스터를 통해 그라운드로 흐르게 하는 과정을 더 포함하는 것을 특징으로 하는 방법. When the supplied input signal voltage is smaller than the voltage supplied to the output terminal by the current source, turning on the PNP transistor and flowing a current from the output terminal to the ground through the PNP transistor. Characterized in that. 제 6 항에 있어서, The method of claim 6, 상기 전압 증폭기는 푸쉬 풀 B급(class-B push-pull) 구조의 전압 증폭기임을 특징으로 하는 방법. The voltage amplifier is characterized in that the push-pull class (B-p push-pull) voltage amplifier. 제 6 항에 있어서, The method of claim 6, 상기 전압 증폭기는 오디오 증폭기(audio amplifier), ET(Envelope Tracking), EER(Envelope Elimination and Restoration) 중 적어도 하나의 구조의 드레인 바이어스 변조기에 포함되는 것을 특징으로 하는 방법.And the voltage amplifier is included in a drain bias modulator having at least one of an audio amplifier, envelope tracking (ET), and envelope elimination and restoration (ERE).
KR1020090002210A 2009-01-12 2009-01-12 Apparatus and method for increasing efficiency in power amplifier KR101636408B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090002210A KR101636408B1 (en) 2009-01-12 2009-01-12 Apparatus and method for increasing efficiency in power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090002210A KR101636408B1 (en) 2009-01-12 2009-01-12 Apparatus and method for increasing efficiency in power amplifier

Publications (2)

Publication Number Publication Date
KR20100082918A true KR20100082918A (en) 2010-07-21
KR101636408B1 KR101636408B1 (en) 2016-07-06

Family

ID=42642821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090002210A KR101636408B1 (en) 2009-01-12 2009-01-12 Apparatus and method for increasing efficiency in power amplifier

Country Status (1)

Country Link
KR (1) KR101636408B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484150A (en) * 1980-06-27 1984-11-20 Carver R W High efficiency, light weight audio amplifier and power supply
KR20030032090A (en) * 2001-10-09 2003-04-26 조성재 High efficiency power amplifier
KR20050053591A (en) * 2002-10-28 2005-06-08 마츠시타 덴끼 산교 가부시키가이샤 Transmitter
KR20080107059A (en) * 2007-06-05 2008-12-10 삼성전자주식회사 Apparatus and method for power amplification in envelope elimination and restoration power transmitter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484150A (en) * 1980-06-27 1984-11-20 Carver R W High efficiency, light weight audio amplifier and power supply
KR20030032090A (en) * 2001-10-09 2003-04-26 조성재 High efficiency power amplifier
KR20050053591A (en) * 2002-10-28 2005-06-08 마츠시타 덴끼 산교 가부시키가이샤 Transmitter
KR20080107059A (en) * 2007-06-05 2008-12-10 삼성전자주식회사 Apparatus and method for power amplification in envelope elimination and restoration power transmitter

Also Published As

Publication number Publication date
KR101636408B1 (en) 2016-07-06

Similar Documents

Publication Publication Date Title
US7952433B2 (en) Power amplifiers with discrete power control
US11569786B2 (en) Power amplifier circuit
US7728663B2 (en) Integrated implementation of a voltage boost follower and method therefor
US9559637B2 (en) Multi-mode bias modulator and envelope tracking power amplifier using the same
US7649413B2 (en) High-frequency power amplifier improved in size and cost
US8072266B1 (en) Class G amplifier with improved supply rail transition control
WO2009125555A1 (en) High-frequency amplifier
CN101764580A (en) Systems and methods for an adaptive bias circuit for a differential power amplifier
US9602070B2 (en) Power amplifying device
CN107710630B (en) Radio frequency power amplifier and current boost driver
CN102265504A (en) Power amplification device
US7091790B2 (en) Power amplifier (PA) efficiency with low current DC to DC converter
CN103201951B (en) bias control circuit
JP5107284B2 (en) High efficiency amplifier and amplification method
US6888409B1 (en) High efficiency RF power amplifier
KR102221543B1 (en) Power amplification circuit
JP2010219944A (en) High frequency power amplifier, and power amplification method
US9306515B2 (en) Hybrid class operation power amplifier
JP5965618B2 (en) Power amplifier
JP5389567B2 (en) High frequency amplifier and high efficiency method
KR101636408B1 (en) Apparatus and method for increasing efficiency in power amplifier
US20060205378A1 (en) OFDM amplifier and method therefor
JP2012023489A (en) Modulation power supply
KR20080087583A (en) Apparatus for rf power amplifiers using dynamic switching
WO2002089320A1 (en) High efficiency power amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant