KR20100079310A - 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법 - Google Patents

액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법 Download PDF

Info

Publication number
KR20100079310A
KR20100079310A KR1020080137741A KR20080137741A KR20100079310A KR 20100079310 A KR20100079310 A KR 20100079310A KR 1020080137741 A KR1020080137741 A KR 1020080137741A KR 20080137741 A KR20080137741 A KR 20080137741A KR 20100079310 A KR20100079310 A KR 20100079310A
Authority
KR
South Korea
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
compound
heat treatment
Prior art date
Application number
KR1020080137741A
Other languages
English (en)
Inventor
김현재
김경호
김건희
정태훈
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020080137741A priority Critical patent/KR20100079310A/ko
Publication of KR20100079310A publication Critical patent/KR20100079310A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법에 관한 것으로, 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상에 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종의 산화화합물 졸을 증착하는 단계와, 제1 열처리 공정을 통해 상기 산화화합물 졸을 건조 및 가열하여 산화화합물 겔로 형성하는 단계와, 제2 열처리 공정을 통해 상기 산화화합물 겔을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막을 형성하는 단계와, 제3 열처리 공정을 통해 상기 불투명 비정질 반도체 박막을 건조 및 가열하여 투명 결정질 산화물 반도체 박막을 형성하는 단계를 포함함으로써, 박막 트랜지스터와 태양전지, 이미지 센서 등의 산화막을 이용한 반도체 소자를 간단하고 저렴하게 제작할 수 있는 효과가 있다.
산화화합물, 결정화, 비정질, 투명 결정질, 열처리, 졸겔법, 액상제조 기반

Description

액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법{CRYSTALLIZATION METHOD OF OXIDE SEMICONDUCTOR FILM USING LIQUID-PHASE FABRICATING FOUNDATION}
본 발명은 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법에 관한 것으로, 보다 상세하게는 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종 또는 2종 이상의 산화화합물을 졸겔법 및 열처리 공정에 의해 투명 결정질 산화물 반도체 박막을 형성함으로써, 박막 트랜지스터와 태양전지, 이미지 센서 등의 산화막을 이용한 반도체 소자를 간단하고 저렴하게 제작할 수 있도록 한 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법에 관한 것이다.
최근 투명 산화물 반도체(Transparent Oxide Semiconductor)를 박막 트랜지스터(Thin-Film Transistor, TFT)의 활성층으로 이용한 디스플레이 패널 제작 분야에서 많은 주목을 모으고 있다.
이는 기존의 비정질 실리콘(amorphous Silicon, a-Si), 저온 다결정 실리 콘(Low Temperature Polycrystalline Silicon, LTPS) 혹은 유기(Organic) 박막 트랜지스터에 비해 상대적으로 우수한 성능을 보이기 때문이다. 또한, 박막의 투명한 특성을 이용한 투명 디스플레이로의 용이한 접근이 가능하다.
이러한 산화물 반도체 관련 연구는 1990년대부터 시작하여 많은 연구가 되어 왔으며 특히, 가시광 영역에서 높은 투과율 때문에 투명 박막 트랜지스터 응용 등에 연구가 활발히 진행 중이다.
이에 가장 주목받고 있는 산화물로는 아연산화물(ZnO)과 상기 산화물에 전이후 금속을 도핑한 비정질 산화물이다{참조문헌; Quan-Bao et al., "Structural, electrical, and optical properties of transparent conductive ZnO:Ga films prepared by DC reactive magnetron sputtering," J. Cryst. Growth, 304, 64 (2007)}.
상기 아연산화물의 벌크(Bulk)의 이동도(Carrier Mobility)는 약 200 cm2/Vㆍs로{참조문헌; D. C. Look et al., "Electrical properties of bulk ZnO," Solid State Commun., 105, 399 (1998)} 저온 다결정 실리콘의 100 cm2/Vㆍs 보다 높고, 비정질 인듐-갈륨-아연화합물으로 이루어진 산화화합물을 활성층으로 사용한 박막 트랜지스터(TFT)의 이동도는 약 1∼120 cm2/Vㆍs로{참조문헌; H-N. Lee et al., J. Soc. Inf. Display, 16, 265 (2008)}, 비정질 실리콘 박막 트랜지스터의 특성 보다 월등하고, 다결정 실리콘 박막 트랜지스터와 대등하다.
이러한 비정질 인듐-갈륨-아연화합물로 이루어진 산화화합물(amorphous Indium-Gallium-Zinc Oxide, a-IGZO)은 일본 동경공업대학의 히데오 호소노 연구 그룹에서 최초 제안된 이래 LG Electronic, SAIT 등에서 플렉서블(Flexible) 유기발광 다이오드 패널 개발에 힘쓰고 있다.
기존의 유기 트랜지스터나 비정질 실리콘 트랜지스터에 비해 고 신뢰성 및 고 이동도 특성을 가지고 있으며, 저온 다결정 실리콘 트랜지스터 보다 균일성이 뛰어나기 때문이다.
또한, 기존의 실리콘 기반의 트랜지스터는 불투명하여 측정되는 빛의 양을 줄이기 때문에, 투명 산화막은 플렉서블 유기발광 다이오드 디스플레이의 구동 소자로 최적으로 대두되고 있다.
한편, 상기와 같은 비정질 산화화합물을 증착하여 결정화시키는 방법으로는 대표적으로 스퍼터링(Sputtering)과 펄스드 레이저 증착(Pulsed Laser Deposition, PDL)과 같은 진공 증착법 등이 널리 사용되고 있다.
그러나, 기존의 스퍼터링 공정 과정에서는 높은 온도 결정화가 필요한 문제점이 있으며, 현재 상용되고 있는 스퍼터링 증착법을 이용한 인듐-갈륨-아연화합물로 이루어진 산화물 반도체 박막의 응용은 그 비정질 상으로 제한되어 있다. 이는 결정화 시 약 1000도 이상의 높은 온도에서의 열처리를 필요로 하고 있기 때문이다. 또한, 산화막의 결정질 막에 대한 광학적ㆍ구조적 특성에 대한 전반적인 인식이 부족한 실정이다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종 또는 2종 이상의 산화화합물을 졸겔법 및 열처리 공정에 의해 투명 결정질 산화물 반도체 박막을 형성함으로써, 박막 트랜지스터와 태양전지, 이미지 센서 등의 산화막을 이용한 반도체 소자를 간단하고 저렴하게 제작할 수 있도록 한 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, (a) 기판 상에 절연막을 형성하는 단계; (b) 상기 절연막 상에 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종의 산화화합물 졸을 증착하는 단계; (c) 제1 열처리 공정을 통해 상기 산화화합물 졸을 건조 및 가열하여 산화화합물 겔로 형성하는 단계; (d) 제2 열처리 공정을 통해 상기 산화화합물 겔을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막을 형성하는 단계; 및 (e) 제3 열처리 공정을 통해 상기 불투명 비정질 반도체 박막을 건조 및 가열하여 투명 결정질 산화물 반도체 박막을 형성하는 단계를 포함하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 제공하는 것이다.
바람직하게, 상기 단계(a)에서, 상기 절연막은 실리콘 산화막 또는 질화막으로 이루어질 수 있다.
바람직하게, 상기 단계(a) 이후에, 상기 기판과 산화화합물 졸의 안정적인 결합 향상을 위하여 플라즈마 혹은 용액처리를 수행하는 단계를 더 포함할 수 있다.
바람직하게, 상기 단계(b)에서, 상기 산화화합물 졸은 스핀 코팅 또는 잉크젯 프린팅을 이용하여 증착할 수 있다.
바람직하게, 상기 단계(c) 이후에, 상기 단계(b) 및 단계(c)의 졸겔 공정을 적어도 한 번 반복 수행하는 단계를 더 포함할 수 있다.
바람직하게, 상기 단계(e) 이후에, 상기 단계(b) 내지 단계(d)를 재 수행한 후 상기 최초 투명 결정질 반도체 박막을 결정화 핵 층으로 이용하여 상기 단계(e)를 재 수행하는 단계를 더 포함할 수 있다.
바람직하게, 상기 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물 중 선택된 적어도 어느 하나의 산화화합물의 몰비를 조절하여 상기 투명 결정질 산화물 반도체 박막의 결정화를 조절할 수 있다.
바람직하게, 상기 제1 열처리 공정은 상기 산화화합물 졸에 포함되어 있는 용매와 안정제들을 증발시키고 각 화합물의 화학적 분해를 도와주는 것으로서, 상기 제1 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 250℃ 내지 450℃ 온도 범위로 1시간 동안 수행할 수 있다.
바람직하게, 상기 제2 열처리 공정은 화합물에 포함된 유기적 성분들이 다 증발되어 산화막 반도체로 이루어지게 하는 것으로서, 상기 제2 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 600℃ 내지 800℃ 온도 범위로 24시간 동안 수행할 수 있다.
바람직하게, 상기 제3 열처리 공정을 통해 비정질 상의 막을 투명한 나노 결정질 상의 막으로 이루어지게 하는 것으로서, 상기 제3 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 900℃ 내지 1100℃ 온도 범위로 24시간 동안 수행할 수 있다.
본 발명의 제2 측면은, (a') 기판 상에 절연막을 형성하는 단계; (b') 상기 절연막 상에 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종의 산화화합물 졸을 증착하는 단계; (c') 제1 열처리 공정을 통해 상기 산화화합물 졸을 건조 및 가열하여 산화화합물 겔로 형성하는 단계; (d') 상기 산화화합물 겔 상에 상기 단계(b') 및 단계(c')의 졸겔 공정을 적어도 한 번 반복 수행하는 단계; (e') 제2 열처리 공정을 통해 상기 산화화합물 겔을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막을 형성하는 단계; 및 (f') 제3 열처리 공정을 통해 상기 불투명 비정질 반도체 박막을 건조 및 가열하여 투명 결정질 산화물 반도체 박막을 형성하는 단계를 포함하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 제공하는 것이다.
본 발명의 제3 측면은, (a") 기판 상에 절연막을 형성하는 단계; (b") 상기 절연막 상에 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종의 산화화합물 졸을 증착하는 단계; (c") 제1 열처리 공정을 통해 상기 산화화합물 졸을 건조 및 가열하여 산화화합물 겔로 형성하는 단계; (d") 제2 열처리 공정을 통해 상기 산화화합물 겔을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막을 형성하는 단계; (e") 제3 열처리 공정을 통해 상기 불투명 비정질 반도체 박막을 건조 및 가열하여 투명 결정질 산화물 반도체 박막을 형성하는 단계; 및 (f") 상기 투명 결정질 산화물 반도체 박막 상에 상기 단계(b") 내지 단계(d")를 재 수행한 후, 상기 최초 투명 결정질 반도체 박막을 결정화 핵 층으로 이용하여 상기 단계(e")를 재 수행하는 단계를 포함하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 제공하는 것이다.
바람직하게, 상기 단계(f)에서, 상기 최초 투명 결정질 산화물 반도체 박막과 상기 단계(b")에서의 산화화합물 졸 사이에 안정적인 결합 향상을 위하여 플라즈마 혹은 용액처리로 친수성 및 소수성을 형성하는 단계를 더 포함할 수 있다.
이상에서 설명한 바와 같은 본 발명의 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법에 따르면, 액상제조 기반의 산화물 반도체 예컨대, 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종 또는 2종 이상의 산화화합물을 졸겔법 및 열처리 공정에 의해 투명 결정질 산화물 반도체 박막을 형성함으로써, 박막 트랜지스터와 태양전지, 이 미지 센서 등에서 사용된 기존의 진공 증착법을 대체하여 간단하고 저렴하게 산화막을 이용한 반도체 소자를 제작할 수 있는 이점이 있다.
또한, 본 발명에 의해 제작된 액상제조 기반의 산화물 반도체 박막은 현재 사용되고 있는 스퍼터링 증착법을 이용한 산화물 반도체 박막을 대신하여, 트랜지스터 액정 디스플레이, 유기 전계발광 디스플레이, 태양전지, 이미지 센서 등에 필요한 투명 산화막을 제공할 뿐만 아니라 기존의 비정질 혹은 다결정 실리콘 박막의 대체도 가능한 이점이 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
(제1 실시예)
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 기판(100) 상에 예컨대, 실리콘 산화막 또는 질화막 등으로 이루어진 절연막(110)을 형성한 후, 절연막(110) 상에 예컨대, 아연화합물, 인 듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종 이상의 산화화합물 졸(sol)(예컨대, 인듐-갈륨-아연 졸 등)(120)을 증착한다.
이때, 산화화합물 졸(120)은 예컨대, 스핀 코팅(Spin Coating) 또는 잉크젯 프린팅(Inkjet Printing)을 이용하여 증착함이 바람직하다.
한편, 기판(100) 상에 절연막(110)을 형성한 후, 기판(100)과 산화화합물 졸(120)의 안정적인 결합 향상을 위하여 예컨대, 플라즈마(Plasma) 혹은 용액처리를 수행하여 친수성 및 소수성 기판을 형성함이 바람직하다.
도 1b를 참조하면, 제1 열처리 공정을 통해 산화화합물 졸(120)을 건조 및 가열하여 산화화합물 겔(gel)(130)로 형성한다.
이때, 상기 제1 열처리 공정은 산화화합물 졸(120)에 포함되어 있는 용매(solvent)와 안정제(stabilizer)들을 증발시키고 각 화합물의 화학적 분해를 도와주는 역할을 수행한다.
이러한 상기 제1 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행함이 바람직하며, 상기의 용매(solvent)와 안정제(stabilizer)들이 증발되는 약 250℃ 내지 450℃ 범위(바람직하게는, 약 350℃ 정도)이하로 약 1시간이하 동안 수행함이 바람직하다.
도 1c를 참조하면, 제2 열처리 공정을 통해 산화화합물 겔(130)을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막(140)을 형성한다.
이때, 상기 제2 열처리 공정은 화합물에 포함된 유기적(organic) 성분들이 다 증발되어 산화막 반도체로 이루어지게 하는 역할을 수행한다.
이러한 상기 제2 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행함이 바람직하며, 유기적(organic) 성분들이 다 증발되는 온도인 약 600℃ 내지 800℃ 범위(바람직하게, 약 700℃ 정도)이하로 약 24시간이하 동안 수행함이 바람직하다.
도 1d를 참조하면, 제3 열처리 공정을 통해 불투명 비정질 반도체 박막(140)을 건조 및 가열하여 투명 결정질 산화물 반도체 박막(150)을 형성한다.
이때, 상기 제3 열처리 공정은 비정질 상의 막을 투명한 나노 결정질 상의 막으로 이루어지게 하는 역할을 수행한다.
이러한 상기 제3 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행함이 바람직하며, 약 900℃ 내지 1100℃ 범위(바람직하게, 약 1000℃ 정도)이하로 약 24시간이하 동안 수행함이 바람직하다.
한편, 상기 제1 내지 제3 열처리 공정은 예컨대, 핫 플레이트(Hot Plate)에서 열처리하는 공정, 도가니(Furnace)에서 장시간 열처리하는 공정, 온도를 급격히 변화시키는 급속 열처리(Rapid Thermal Annealing, RTA)에서 열처리하는 공정, 또는 펄스드 급속 열처리(Pulsed RTA)에서 열처리하는 공정 중에서 선택된 어느 하나의 열처리 공정을 이용함이 바람직하다.
도 2는 본 발명의 제1 실시예에 적용된 기판 상에 증착된 절연막과 비정질 산화물 반도체 박막에 대해 파장에 따른 투과도의 변화를 나타낸 그래프이다.
도 2를 참조하면, 예컨대, 유리 기판(100, 도 1a 참조) 상에 증착된 절연 막(110, 도 1a 참조) 즉, 실리콘 산화막(가)과 산화화합물 겔(예컨대, 인듐-갈륨-아연 겔)(130, 도 1b 참조)을 건조한 후 약 275℃ 정도에서 열처리된 박막(나) 즉, 비정질 산화물 반도체 박막(140, 도 1c 참조)의 파장에 따른 투과도를 나타낸 것으로, 상기 열처리된 박막(나)은 반투명하다는 것을 확인할 수 있다.
도 3은 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막의 X-선 회절 결과를 나타낸 그래프 및 평면 주사전자 현미경 사진이다.
도 3을 참조하면, 산화화합물 겔(예컨대, 인듐-갈륨-아연 겔)(120, 도 1b 참조)을 건조한 후 약 275℃ 정도에서 열처리된 박막 즉, 비정질 산화물 반도체 박막(140, 도 1c 참조)의 X-선 회절 결과로 결정 피크가 없는 비정질 상의 박막임을 확인할 수 있으며, 이에 삽입된 주사전자 현미경 사진에서도 아무런 결정립을 찾을 수 없음을 확인할 수 있다.
도 4는 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막과 이에 대한 후속 열처리 온도에 따른 나노 결정질 산화물 반도체 박막의 X-선 회절 결과를 나타낸 그래프이다.
도 4를 참조하면, 산화화합물 겔(예컨대, 인듐-갈륨-아연 겔)(120, 도 1b 참조)을 건조한 후 약 275℃ 정도에서 열처리된 박막(가) 즉, 비정질 산화물 반도체 박막(140, 도 1c 참조)과 이에 대한 후속 열처리 온도에 따른 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막(나∼마) 즉, 투명 결정질 산화물 반도체 박막(150, 도 1d 참조)의 X-선 회절 결과로 그 열처리 온도는 (나) 300℃, (다) 350℃, (라) 400℃, (마) 450℃이고, 약 1시간 동안 상압에서 열처리하였다.
여기서, 약 275℃ 정도에서 열처리한 (가)의 비정질 산화물 반도체 박막을 제외한 약 300℃ 이상의 열처리 온도에서 인듐-갈륨-아연 산화화합물 반도체 박막(나∼마)의 경우, 결정립에 의한 피크를 보이고 있으며, 그 피크의 위치에 따라 결정화된 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막(나∼마)은 InGaO3(ZnO)n(n=2)의 상이다. 그 열처리 온도가 증가함에 따라서 그 피크의 세기도 증가하며, 피크의 반측도(Full Width at Half Maximum; FWHM)도 감소함을 확인할 수 있다.
도 5는 본 발명의 제1 실시예에 적용된 기판 상에 증착된 절연막과 비정질 산화물 반도체 박막의 후속 열처리 온도에 따른 나노 결정질 산화물 반도체 박막에 대해 파장에 따른 투과도의 변화를 나타낸 그래프이다.
도 5를 참조하면, 예컨대, 유리 기판(100, 도 1a 참조) 상에 증착된 절연막(110, 도 1a 참조) 즉, 실리콘 산화막(가)과 비정질 인듐-갈륨-아연 산화화합물 반도체 박막(나) 즉, 비정질 산화물 반도체 박막(140, 도 1c 참조)의 후속 열처리 온도에 따른 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막(다∼바) 즉, 투명 결정질 산화물 반도체 박막(150, 도 1d 참조)의 파장에 따른 투과도의 변화를 나타낸 것으로서, 그 열처리 온도는 (다) 300℃, (라) 350℃, (마) 400℃, (바) 450℃이고, 약 1시간 동안 상압에서 열처리하였다.
여기서, 비정질 인듐-갈륨-아연 산화화합물 반도체 박막(나)을 제외하고, 약 300℃ 이상의 열처리에서 그 투과도가 크게 향상되고 있음을 확인할 수 있으며, 열 처리 온도가 증가함에 따라 투과도 또한 향상됨을 확인할 수 있다.
도 6은 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막과 나노 결정질 산화물 반도체 박막의 사진이다.
도 6을 참조하면, 예컨대, 비정질 인듐-갈륨-아연 산화화합물 박막(가) 즉, 비정질 산화물 반도체 박막(140, 도 1c 참조)과 약 450℃ 열처리된 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막(나) 즉, 투명 결정질 산화물 반도체 박막(150, 도 1d 참조)의 사진으로서, 그 결정화 유무에 따른 투과도의 차이를 볼 수 있다.
도 7은 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막의 후속 열처리 온도에 따른 나노 결정질 산화물 반도체 박막의 평면 주사전자 현미경 사진이다.
도 7을 참조하면, 예컨대, 비정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 비정질 산화물 반도체 박막(140, 도 1c 참조)의 후속 열처리 온도에 따른 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막(가∼라) 즉, 투명 결정질 산화물 반도체 박막(150, 도 1d 참조)의 평면 주사전자 현미경 사진으로서, 그 열처리 온도는 (가) 300℃, (나) 350℃, (다) 400℃, (라) 450℃이고, 약 1시간 동안 상압에서 열처리하였다.
여기서, 전술한 X-선 회절 결과와 같이 열처리 온도가 증가함에 따라 나노 결정립의 크기가 수십 nm 정도가 증가함을 확인할 수 있으며, 그 결정립의 모양 또한 분명해지고 있다.
도 8은 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막의 후속 열처리 온도에 따른 나노 결정질 산화물 반도체 박막의 단면 주사전자 현미경 사진이다.
도 8을 참조하면, 예컨대, 비정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 비정질 산화물 반도체 박막(140, 도 1c 참조)의 후속 열처리 온도에 따른 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막(가∼라) 즉, 투명 결정질 산화물 반도체 박막(150, 도 1d 참조)의 단면 주사전자 현미경 사진으로서, 그 열처리 온도는 (가) 300℃, (나) 350℃, (다) 400℃, (라) 450℃이고, 약 1시간 동안 상압에서 열처리하였다.
여기서, 전술한 평면 주사전자 현미경 사진의 결과와 일치하게 단면의 사진에서도 열처리 온도가 증가함에 따라서 나노 결정립의 높이가 수십 nm 정도가 증가하고 있으며 그 모양 또한 분명해지고 있다.
또한, 전술한 X-선 회절과 평면-단면 주사전자 현미경 사진의 결과가 일치하는 경향을 보이고 있으며, 약 300℃ 정도의 낮은 열처리 온도에서 나노 결정립의 인듐-갈륨-아연 산화화합물 반도체 박막이 결정화됨을 확인할 수 있다.
도 9는 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막의 후속 열처리된 나노 결정질 산화물 반도체 박막의 원자빔 현미경 사진이다.
도 9를 참조하면, 예컨대, 비정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 비정질 산화물 반도체 박막(140, 도 1c 참조)을 약 450℃ 정도로 후속 열처리된 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 투명 결정질 산화물 반도체 박막(150, 도 1d 참조)의 원자빔 현미경 사진으로서, 그 표면의 거칠기가 약 1.2nm로 기존의 펄스드 레이저 증착된 비정질 인듐-갈륨-아연 산화화합물 반도체 박막의 표면 거칠기에 비하여 향상된 특성을 보이고 있다.
(제2 실시예)
도 10a 내지 도 10f는 본 발명의 제2 실시예에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 설명하기 위한 단면도로서, 액상제조 기반의 산화물(예컨대, 인듐-갈륨-아연 등) 반도체 박막의 두께를 증가시키기 위한 실시예이다.
도 10a를 참조하면, 기판(100) 상에 예컨대, 실리콘 산화막 또는 질화막 등으로 이루어진 절연막(110)을 형성한 후, 절연막(110) 상에 예컨대, 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종 이상의 산화화합물 졸(sol)(예컨대, 인듐-갈륨-아연 졸 등)(120)을 증착한다.
이때, 산화화합물 졸(120)은 예컨대, 스핀 코팅(Spin Coating) 또는 잉크젯 프린팅(Inkjet Printing) 등을 이용하여 증착함이 바람직하다.
한편, 기판(100) 상에 절연막(110)을 형성한 후, 기판(100)과 산화화합물 졸(120)의 안정적인 결합 향상을 위하여 예컨대, 플라즈마(Plasma) 혹은 용액처리를 수행하여 친수성 및 소수성 기판을 형성함이 바람직하다.
도 10b를 참조하면, 제1 열처리 공정을 통해 산화화합물 졸(120)을 건조 및 가열하여 산화화합물 겔(gel)(130)로 형성한다.
이때, 상기 제1 열처리 공정은 산화화합물 졸(120)에 포함되어 있는 용매(solvent)와 안정제(stabilizer)들을 증발시키고 각 화합물의 화학적 분해를 도와주는 역할을 수행한다.
이러한 상기 제1 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행함이 바람직하며, 상기의 용매(solvent)와 안정제(stabilizer)들이 증발되는 약 250℃ 내지 450℃ 범위(바람직하게는, 약 350℃ 정도)이하로 약 1시간이하 동안 수행함이 바람직하다.
도 10c를 참조하면, 산화화합물 겔(130) 상에 전술한 도 10a에 도시된 바와 같이 예컨대, 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종 이상의 산화화합물 졸(예컨대, 인듐-갈륨-아연 졸 등)(120')을 예컨대, 스핀 코팅(Spin Coating) 또는 잉크젯 프린팅(Inkjet Printing) 등을 이용하여 다시 증착한다.
도 10d를 참조하면, 산화화합물 겔(130) 상에 형성된 산화화합물 졸(120')을 전술한 상기 제1 열처리 공정을 다시 수행하여 산화화합물 졸(120')을 건조 및 가열하여 산화화합물 겔(130')로 형성한다.
도 10e를 참조하면, 전술한 상기 제2 열처리 공정을 통해 산화화합물 겔(130)(130')을 건조 및 가열하여 전술한 제1 실시예의 불투명 비정질 산화물 반도체 박막(140)보다 약 두 배로 두꺼워진 불투명 비정질 산화물 반도체 박막(140')을 형성한다.
도 10f를 참조하면, 전술한 상기 제3 열처리 공정을 통해 불투명 비정질 반도체 박막(140')을 건조 및 가열하여 두꺼워진 투명 결정질 산화물 반도체 박막(150')을 형성한다.
전술한 바와 같이, 산화화합물 졸의 증착 및 졸겔(sol-gel) 공정의 반복을 통하여 효과적으로 액상제조 기반의 산화물 반도체 박막의 두께를 조절할 수 있다.
도 11은 본 발명의 제2 실시예에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 산화화합물 졸 증착과 졸겔 공정의 반복 횟수에 따른 막의 두께 변화를 설명하기 위한 그래프이다.
도 11을 참조하면, 본 발명의 제2 실시예에 따른 액상제조 기반의 산화물 반도체 박막의 산화화합물(예컨대, 인듐-갈륨-아연 등) 졸 증착과 졸겔 공정의 반복 횟수와 이에 따른 인듐-갈륨-아연화합물 반도체 박막 즉, 투명 결정질 산화물 반도체 박막(150', 도 10f 참조)의 두께 관계로, 1회 증착 시 그 두께가 약 100nm 정도로 증착된 이후 그 졸겔 공정의 반복 횟수와 비례하여 박막의 두께가 증가함을 확인할 수 있다.
도 12는 본 발명의 제2 실시예에 적용된 나노 결정질 산화물 반도체 박막의 두께 변화에 따른 평면 주사현미경 사진이다.
도 12를 참조하면, 본 발명의 제2 실시예에 적용된 산화화합물(예컨대, 인듐-갈륨-아연 등) 졸겔 공정의 반복 횟수 및 그 두께에 따른 약 450℃ 후속 열처리 후 나노 결정질 산화물 반도체 박막(150', 도 10f 참조)의 평면 주사현미경 사진으로 그 두께는 (가) 100nm, (나) 140nm, (다) 170nm, (라) 300nm 이다. 즉, 두께가 증가함에 따라 나노 결정질의 크기가 조금씩 증가하는 경향을 보이고 있다.
도 13은 본 발명의 제2 실시예에 적용된 나노 결정질 산화물 반도체 박막의 두께 변화에 따른 단면 주사현미경 사진이다.
도 13을 참조하면, 본 발명의 제2 실시예에 적용된 산화화합물(예컨대, 인듐-갈륨-아연 등) 졸겔 공정의 반복 횟수 및 그 두께에 따른 약 450℃ 후속 열처리 후 나노 결정질 산화물 반도체 박막(150', 도 10f 참조)의 단면 주사현미경 사진으로 그 두께는 (가) 100nm, (나) 170nm, (다) 300nm 이다.
즉, 졸겔 공정의 반복을 통하여 나노 결정질 산화물 반도체 박막(150')의 두께를 효과적으로 증가시킬 수 있으며, 연속 증착에 따른 적층된 막과 막 사이에 경계면이 존재하지 않는 것을 확인할 수 있다. 또한, 평면 주사전자 현미경의 결과와 일치하게 나노 결정질 산화물 반도체 박막(150')의 두께가 증가함에 따라서 그 결정립의 크기가 조금 증가하였다.
도 14는 본 발명의 제2 실시예에 적용된 비정질 산화물 반도체 박막의 두께에 따른 후속 열처리 후 나노 결정질 산화물 반도체 박막의 X-선 회절 결과를 나타낸 그래프이다.
도 14를 참조하면, 예컨대, 비정질 인듐-갈륨-아연 산화화합물 반도체 박막(가) 즉, 비정질 산화물 반도체 박막(140', 도 10e 참조)의 두께에 따른 약 450℃ 후속 열처리 후, 나노 결정질 산화물 반도체 박막(나∼마)(150', 도 10f 참조)의 X-선 회절 결과이다. 막의 두께는 (가) 100nm, (나) 100nm, (다) 140nm, (라) 170nm, (마) 300nm 이다.
즉, 막의 두께의 증가에 따른 결정립 피크가 증가하는 경향이 있으며, 이는 주사전자 현미경의 결과와 일치하는 경향을 보이고 있다. 또한, 막의 두께의 증가에 따른 결정립 피크의 이동(shift)이 없는 것으로 보아서, 막의 스트레스(stress)를 받지 않고 있음을 확인할 수 있다.
도 15는 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 후속 열처리 후 나노 결정질 산화물 반도체 박막의 평면 주사현미경 사진이다.
도 15를 참조하면, 본 발명의 실시예에 적용된 산화화합물(예컨대, 인듐-갈륨-아연 등) 졸(120,120',120", 도 1a, 도 10a, 도 10c 및 도 20b 참조)의 인듐 몰비에 따른 비정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 비정질 산화물 반도체 박막(140,140',140", 도 1c, 도 10e 및 도 20d 참조)의 약 450℃ 후속 열처리 후 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 나노 결정질 산화물 반도체 박막(150,150',150", 도 1d, 도 10f 및 도 20e 참조)의 평면 주사현미경 사진으로서, 상기 산화화합물 졸의 몰비는 (가) 인듐:갈륨:아연 (1:1:2), (나) 인듐:갈륨:아연 (2:1:2), (다) 인듐:갈륨:아연 (3:1:2) 이다.
즉, 인듐 몰비가 증가함에 따라서 약 450℃ 후속 열처리된 막의 결정립의 크기는 거이 비슷하지만, 화살표로 표기된 공핍(void)이 인듐 몰비가 2이상의 경우 나타나는 것을 확인할 수 있다.
도 16은 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 1차 및 2차 후속 열처리 후 나노 결정질 산화물 반도체 박막의 평면 주사현미경 사진이다.
도 16을 참조하면, 본 발명의 실시예에 적용된 산화화합물(예컨대, 인듐-갈륨-아연 등) 졸(120,120',120", 도 1a, 도 10a, 도 10c 및 도 20b 참조)의 인듐 몰비에 따른 비정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 비정질 산화물 반도체 박막(140,140',140", 도 1c, 도 10e 및 도 20d 참조)의 약 450℃ 1차 후속 열처리 후, 약 700℃ 2차 후속 열처리 후, 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 나노 결정질 산화물 반도체 박막(150,150',150", 도 1d, 도 10f 및 도 20e 참조)의 평면 주사현미경 사진으로서, 상기 산화화합물 졸의 몰비는 (가) 인듐:갈륨:아연 (1:1:2), (나) 인듐:갈륨:아연 (2:1:2), (다) 인듐:갈륨:아연 (3:1:2) 이다.
즉, 인듐의 몰비가 증가할수록 그 결정립의 모양이 둥근 모양으로 변하고 있으면, 화살표로 표기된 공핍(void)이 증가함을 알 수 있다.
도 17은 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 1차 및 2차 후속 열처리 후 나노 결정질 산화물 반도체 박막의 단면 주사현미경 사진이다.
도 17을 참조하면, 본 발명의 실시예에 적용된 산화화합물(예컨대, 인듐-갈륨-아연 등) 졸(120,120',120", 도 1a, 도 10a, 도 10c 및 도 20b 참조)의 인듐 몰비에 따른 비정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 비정질 산화물 반도체 박막(140,140',140", 도 1c, 도 10e 및 도 20d 참조)의 약 450℃ 후속 열처리 후, 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 나노 결정질 산화물 반도체 박막(150,150',150", 도 1d, 도 10f 및 도 20e 참조)의 단면 주사현미경 사진(가)과, 약 450℃ 1차 후속 열처리 후, 약 700℃ 2차 후속 열처리 후, 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막의 단면 주사현미경 사진(나∼라)으로서, 상기 산화화합물 졸의 몰비는 (가, 나) 인듐:갈륨:아연 (1:1:2), (다) 인듐:갈륨:아연 (2:1:2), (라) 인듐:갈륨:아연 (3:1:2) 이다.
즉, 인듐 몰비가 증가함에 따라서 약 450℃ 열처리된 나노 결정질 반도체 박막(150,150',150")의 경우 그 단면에서의 인듐 몰비에 따른 큰 차이가 없으면 이는 평면 주사전자 현미경 결과와 일치한다.
또한, 약 450℃ 1차 후속 열처리 후, 약 700℃ 2차 후속 열처리 약 10초 동안 3회 반복을 통하여 펄스드 급속 열처리한 막의 경우, 인듐 몰비에 따른 큰 차이를 보이고 있다. 인듐 몰비가 증가함에 따라서 그 나노 결정립의 모양이 막 표면과 수직한 방향에서 수평한 방향으로 기울어지면서 성장하는 것을 확인할 수 있다.
도 18은 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 후속 열처리 후 나노 결정질 산화물 반도체 박막의 X-선 회절 결과를 나타낸 그래프이다.
도 18을 참조하면, 본 발명의 실시예에 적용된 산화화합물(예컨대, 인듐-갈륨-아연 등) 졸(120,120',120", 도 1a, 도 10a, 도 10c 및 도 20b 참조)의 인듐 몰비에 따른 비정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 비정질 산화물 반도체 박막(140,140',140", 도 1c, 도 10e 및 도 20d 참조)의 약 450℃ 후속 열처리 후 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 나노 결정질 산화물 반도체 박막(150,150',150", 도 1d, 도 10f 및 도 20e 참조)의 X-선 회절 결과(가)와, 약 450℃ 1차 후속 열처리 후, 약 700℃ 2차 후속 열처리 후, 나노 결정질 산화막 반도체 박막(150,150',150")의 X-선 회절 결과(나)이다.
즉, 인듐 몰비에 따른 나노 결정질 산화막 반도체 박막(150,150',150")의 그 결정질 상의 변화는 없으며, 나노 결정질은 InGaO3(ZnO)n(n=2)의 상을 가지고 있다. 약 450℃에서 결정화된 나노 결정질의 X-선 피크의 세기는 몰비가 증가함에 따라서 감소하는 경향을 보이고 있는데, 이는 나노 결정립의 크기는 몰비에 따른 큰 차이를 보이고 있지 않지만 공핍(void)에 따른 결정성에 차이를 보이고 있다.
또한, 약 450℃ 1차 후속 열처리와 약 700℃ 2차 후속 열처리를 통하여 결정화된 나노 결정질 산화막 반도체 박막(150,150',150")의 X-선 피크의 세기를 보면, 인듐 몰비가 증가함에 따라서 그 세기가 감소하고 이는 결정성의 감소를 의미한다.
또한, 그 주 성장 방향이 (008)에서 (100)으로 변화하는 것을 확인할 수 있으며, 인듐-갈륨-아연 산화화합물은 서로 다른 육각형(Hexagonal) 구조의 갈륨-아연 화합물과 입방(cubic) 구조의 인듐 화합물이 올라간 구조를 가지고 있다. 여기서, 인듐의 양이 많아질수록 육각형(Hexagonal) 구조의 갈륨-아연 화합물의 주상 성장 구조를 방해하여 결정립이 막과 수평하고 기울어지면서 성장한다. 이는 단면 주사전자 현미경의 사진과 일치한다.
도 19는 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 후속 열처리에 의한 나노 결정질 산화물 반도체 박막의 (008) 주 성장 방향의 상대적 피크의 세기 비교를 설명하기 위한 그래프이다.
도 19를 참조하면, 본 발명의 실시예에 적용된 산화화합물(예컨대, 인듐-갈륨-아연 등) 졸(120,120',120", 도 1a, 도 10a, 도 10c 및 도 20b 참조)의 인듐 몰비에 따른 비정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 비정질 산화물 반도체 박막(140,140',140", 도 1c, 도 10e 및 도 20d 참조)의 후속 열처리에 의한 나노 결정질 인듐-갈륨-아연 산화화합물 반도체 박막 즉, 나노 결정질 산화물 반도체 박막(150,150',150", 도 1d, 도 10f 및 도 20e 참조)의 (008) 주 성장 방향의 상대적 피크의 세기 비교로서, 이때의 열처리 조건은 (가) 약 450℃ 후속 열처리, (나) 약 450℃ 1차 후속 열처리 후, 약 700℃ 2차 후속 열처리이다.
즉, 상기 2차 후속 열처리에 의한 나노 결정질 산화물 반도체 박막(150,150',150")의 결정성이 향상됨을 알 수 있으며, 인듐 몰비가 증가함에 따라서 그 결정성이 감소함을 확인할 수 있다.
한편, 본 발명의 실시예에서는 예컨대, 인듐-갈륨-아연 산화화합물에서 인듐의 몰비를 조절한 실험 결과를 나타냈지만, 이에 국한하지 않으며, 다른 산화화합물에 대해서도 동일한 결과를 얻을 수 있다.
(제3 실시예)
도 20a 내지 도 20e는 본 발명의 제3 실시예에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 설명하기 위한 단면도로서, 액상제조 기반의 산화물(예컨대, 인듐-갈륨-아연 등) 반도체 박막의 특성 향상 및 두께 조절을 위한 실시예이다.
도 20a를 참조하면, 기판(100) 상에 예컨대, 실리콘 산화막 또는 질화막 등으로 이루어진 절연막(110)을 형성한 후, 절연막(110) 상에 전술한 제1 실시예의 졸겔 공정을 거쳐 결정화된 투명한 나노 결정질 산화물 반도체 박막(150)을 형성한다.
도 20b를 참조하면, 나노 결정질 산화물 반도체 박막(150) 상에 예컨대, 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종 이상의 산화화합물 졸(sol)(예컨대, 인듐-갈륨-아연 졸 등)(120")을 예컨대, 스핀 코팅 또는 잉크젯 프린팅 등을 이용하여 증착한다.
한편, 나노 결정질 산화물 반도체 박막(150)과 산화화합물 졸(120") 사이에 예컨대, 플라즈마(Plasma) 혹은 용액처리로 친수성 및 소수성을 형성하여 산화화합물 졸(120")과의 안정적인 결합 향상을 꾀할 수 있다.
도 20c를 참조하면, 전술한 본 발명의 제1 실시예에 적용된 상기 제1 열처리 공정을 통해 산화화합물 졸(120")을 건조 및 가열하여 산화화합물 겔(gel)(130")로 형성한다.
도 20d를 참조하면, 전술한 본 발명의 제1 실시예에 적용된 상기 제2 열처리 공정을 통해 산화화합물 겔(130")을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막(140")을 형성한다.
도 20e를 참조하면, 전술한 본 발명의 제1 실시예에 적용된 제3 열처리 공정을 통해 불투명 비정질 반도체 박막(140")을 건조 및 가열하고, 투명 나노 결정질 반도체 박막(150)을 결정화 핵 층으로 이용하여 두꺼워진 제2의 투명 결정질 산화물 반도체 박막(150")을 형성한다.
즉, 나노 결정질 반도체 박막(150)을 결정 성장의 핵으로 작용하여 상부 불투명 비정질 반도체 박막(140")의 그 방향성과 결정성을 향상시키고자 한다. 예컨대, 나노 결정립 인듐-갈륨-아연 산화화합물 반도체 박막은 아연 화합물 산화막 계열에서 막의 방향성 향상 및 용이한 결정립 형성을 위한 결정 성장 핵으로도 작용할 수 있다.
전술한 바와 같이, 본 발명의 통상의 스퍼터링과 펄스드 레이저 증착 (Pulsed Laser Deposition, PDL)으로 대표되는 진공 증착 방법을 대신하여, 간단하고 저렴한 방법으로 대량 생산이 가능한 액상제조 기반의 산화물 반도체 박막의 결정화 기술을 제공하고, 본 발명에 의해 제작된 비정질 혹은 나노, 미세, 다결정 화합물 반도체 박막은 예컨대, 유기발광다이오드(OLED) 및 액정디스플레이(LCD)와 같은 디스플레이 소자, 또는 태양전지(Solar Cell) 등에 응용되어 질 수 있다.
또한, 본 발명에 의하면, 기존의 스퍼터링 공정 과정에서 높은 온도 결정화가 필요한 반면 액상제조 방법에서는 낮은 온도에서 결정화가 가능하다. 현재 상용되고 있는 스퍼터링 증착 방법을 이용한 인듐-갈륨-아연 산화화합물 반도체 박막의 응용은 그 비정질 상으로 제한되어 있다. 이는 결정화 시 약 1000℃ 이상의 높은 온도에서의 열처리를 필요로 하고 있기 때문이다.
또한, 산화막의 결정질 막에 대한 광학적 구조적 특성에 대한 전반적인 인식 이 부족하다. 이에 액상제조 기반의 산화화합물 반도체 박막은 상대적으로 낮은 온도에서 결정화가 가능하고 비정질 상 대비 향상된 구조적, 광학적 특성을 갖는 결정질 산화막 결정화를 제공하고자 한다.
또한, 본 발명은 스핀 코팅(Spin Coating), 잉크젯(Inkjet) 프린팅 등을 이용하여 산화화합물 졸 증착 후, 겔 건조 과정과 이에 따른 비정질 박막의 형성, 비정질 반도체 박막의 열처리를 통한 낮은 온도에서 결정화된 나노, 미세, 다결정 결정질 반도체 박막을 제공하여 비정질 반도체 박막에 비해 향상된 투과도 및 구조적 특성을 제공하고자 한다.
전술한 본 발명에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 제1 실시예에 적용된 기판 상에 증착된 절연막과 비정질 산화물 반도체 박막에 대해 파장에 따른 투과도의 변화를 나타낸 그래프이다.
도 3은 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막의 X-선 회절 결과를 나타낸 그래프 및 평면 주사전자 현미경 사진이다.
도 4는 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막과 이에 대한 후속 열처리 온도에 따른 나노 결정질 산화물 반도체 박막의 X-선 회절 결과를 나타낸 그래프이다.
도 5는 본 발명의 제1 실시예에 적용된 기판 상에 증착된 절연막과 비정질 산화물 반도체 박막의 후속 열처리 온도에 따른 나노 결정질 산화물 반도체 박막에 대해 파장에 따른 투과도의 변화를 나타낸 그래프이다.
도 6은 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막과 나노 결정질 산화물 반도체 박막의 사진이다.
도 7은 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막의 후속 열처리 온도에 따른 나노 결정질 산화물 반도체 박막의 평면 주사전자 현미경 사진이다.
도 8은 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막의 후속 열처리 온도에 따른 나노 결정질 산화물 반도체 박막의 단면 주사전자 현미경 사진 이다.
도 9는 본 발명의 제1 실시예에 적용된 비정질 산화물 반도체 박막의 후속 열처리된 나노 결정질 산화물 반도체 박막의 원자빔 현미경 사진이다.
도 10a 내지 도 10f는 본 발명의 제2 실시예에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 설명하기 위한 단면도이다.
도 11은 본 발명의 제2 실시예에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 산화화합물 졸 증착과 졸겔 공정의 반복 횟수에 따른 막의 두께 변화를 설명하기 위한 그래프이다.
도 12는 본 발명의 제2 실시예에 적용된 나노 결정질 산화물 반도체 박막의 두께 변화에 따른 평면 주사현미경 사진이다.
도 13은 본 발명의 제2 실시예에 적용된 나노 결정질 산화물 반도체 박막의 두께 변화에 따른 단면 주사현미경 사진이다.
도 14는 본 발명의 제2 실시예에 적용된 비정질 산화물 반도체 박막의 두께에 따른 후속 열처리 후 나노 결정질 산화물 반도체 박막의 X-선 회절 결과를 나타낸 그래프이다.
도 15는 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 후속 열처리 후 나노 결정질 산화물 반도체 박막의 평면 주사현미경 사진이다.
도 16은 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 1차 및 2차 후속 열처리 후 나노 결정질 산화물 반도체 박막의 평면 주사현미경 사진이다.
도 17은 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 1차 및 2차 후속 열처리 후 나노 결정질 산화물 반도체 박막의 단면 주사현미경 사진이다.
도 18은 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 후속 열처리 후 나노 결정질 산화물 반도체 박막의 X-선 회절 결과를 나타낸 그래프이다.
도 19는 본 발명의 실시예에 적용된 산화화합물 졸의 몰비에 따른 비정질 산화물 반도체 박막의 후속 열처리에 의한 나노 결정질 산화물 반도체 박막의 (008) 주 성장 방향의 상대적 피크의 세기 비교를 설명하기 위한 그래프이다.
도 20a 내지 도 20e는 본 발명의 제3 실시예에 따른 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법을 설명하기 위한 단면도이다.

Claims (15)

  1. (a) 기판 상에 절연막을 형성하는 단계;
    (b) 상기 절연막 상에 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종의 산화화합물 졸을 증착하는 단계;
    (c) 제1 열처리 공정을 통해 상기 산화화합물 졸을 건조 및 가열하여 산화화합물 겔로 형성하는 단계;
    (d) 제2 열처리 공정을 통해 상기 산화화합물 겔을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막을 형성하는 단계; 및
    (e) 제3 열처리 공정을 통해 상기 불투명 비정질 반도체 박막을 건조 및 가열하여 투명 결정질 산화물 반도체 박막을 형성하는 단계를 포함하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  2. 제1 항에 있어서,
    상기 단계(a)에서, 상기 절연막은 실리콘 산화막 또는 질화막인 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  3. 제1 항에 있어서,
    상기 단계(a) 이후에, 상기 기판과 산화화합물 졸의 안정적인 결합 향상을 위하여 플라즈마 혹은 용액처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  4. 제1 항에 있어서,
    상기 단계(b)에서, 상기 산화화합물 졸은 스핀 코팅 또는 잉크젯 프린팅을 이용하여 증착하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  5. 제1 항에 있어서,
    상기 단계(c) 이후에, 상기 단계(b) 및 단계(c)의 졸겔 공정을 적어도 한 번 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  6. 제1 항에 있어서,
    상기 단계(e) 이후에, 상기 단계(b) 내지 단계(d)를 재 수행한 후 상기 최초 투명 결정질 반도체 박막을 결정화 핵 층으로 이용하여 상기 단계(e)를 재 수행하는 단계를 더 포함하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  7. 제1 항에 있어서,
    상기 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물 중 선택된 적어도 어느 하나의 산화화합물의 몰비를 조절하여 상기 투명 결정질 산화물 반도체 박막의 결정화를 조절하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  8. 제1 항에 있어서,
    상기 제1 열처리 공정은 상기 산화화합물 졸에 포함되어 있는 용매와 안정제들을 증발시키고 각 화합물의 화학적 분해를 도와주는 것으로서, 상기 제1 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 250℃ 내지 450℃ 온도 범위로 1시간 동안 수행하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  9. 제1 항에 있어서,
    상기 제2 열처리 공정은 화합물에 포함된 유기적 성분들이 다 증발되어 산화막 반도체로 이루어지게 하는 것으로서, 상기 제2 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 600℃ 내지 800℃ 온도 범위로 24시간 동안 수행하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  10. 제1 항에 있어서,
    상기 제3 열처리 공정을 통해 비정질 상의 막을 투명한 나노 결정질 상의 막으로 이루어지게 하는 것으로서, 상기 제3 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 900℃ 내지 1100℃ 온도 범위로 24시간 동안 수행하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  11. (a') 기판 상에 절연막을 형성하는 단계;
    (b') 상기 절연막 상에 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종의 산화화합물 졸을 증착하는 단계;
    (c') 제1 열처리 공정을 통해 상기 산화화합물 졸을 건조 및 가열하여 산화화합물 겔로 형성하는 단계;
    (d') 상기 산화화합물 겔 상에 상기 단계(b') 및 단계(c')의 졸겔 공정을 적어도 한 번 반복 수행하는 단계;
    (e') 제2 열처리 공정을 통해 상기 산화화합물 겔을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막을 형성하는 단계; 및
    (f') 제3 열처리 공정을 통해 상기 불투명 비정질 반도체 박막을 건조 및 가열하여 투명 결정질 산화물 반도체 박막을 형성하는 단계를 포함하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  12. (a") 기판 상에 절연막을 형성하는 단계;
    (b") 상기 절연막 상에 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물로 이루어진 군 중에서 선택된 적어도 1종의 산화화합물 졸을 증착하는 단계;
    (c") 제1 열처리 공정을 통해 상기 산화화합물 졸을 건조 및 가열하여 산화화합물 겔로 형성하는 단계;
    (d") 제2 열처리 공정을 통해 상기 산화화합물 겔을 건조 및 가열하여 불투명 비정질 산화물 반도체 박막을 형성하는 단계;
    (e") 제3 열처리 공정을 통해 상기 불투명 비정질 반도체 박막을 건조 및 가열하여 투명 결정질 산화물 반도체 박막을 형성하는 단계; 및
    (f") 상기 투명 결정질 산화물 반도체 박막 상에 상기 단계(b") 내지 단 계(d")를 재 수행한 후, 상기 최초 투명 결정질 반도체 박막을 결정화 핵 층으로 이용하여 상기 단계(e")를 재 수행하는 단계를 포함하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  13. 제12 항에 있어서,
    상기 단계(f)에서, 상기 최초 투명 결정질 산화물 반도체 박막과 상기 단계(b")에서의 산화화합물 졸 사이에 안정적인 결합 향상을 위하여 플라즈마 혹은 용액처리로 친수성 및 소수성을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  14. 제11 항 또는 제12 항에 있어서,
    상기 아연화합물, 인듐화합물, 갈륨화합물, 주석화합물 및 탄탈륨화합물 중 선택된 적어도 어느 하나의 산화화합물의 몰비를 조절하여 상기 투명 결정질 산화물 반도체 박막의 결정화를 조절하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
  15. 제11 항 또는 제12 항에 있어서,
    상기 제1 열처리 공정은 상기 산화화합물 졸에 포함되어 있는 용매와 안정제들을 증발시키고 각 화합물의 화학적 분해를 도와주는 것으로, 상기 제1 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 250℃ 내지 450℃ 온도 범위로 1시간 동안 수행하고,
    상기 제2 열처리 공정은 화합물에 포함된 유기적 성분들이 다 증발되어 산화막 반도체로 이루어지게 하는 것으로, 상기 제2 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 600℃ 내지 800℃ 온도 범위로 24시간 동안 수행하며,
    상기 제3 열처리 공정을 통해 비정질 상의 막을 투명한 나노 결정질 상의 막으로 이루어지게 하는 것으로, 상기 제3 열처리 공정은 처리 시간에 따라 온도가 변화되도록 수행하며, 900℃ 내지 1100℃ 온도 범위로 24시간 동안 수행하는 것을 특징으로 하는 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법.
KR1020080137741A 2008-12-31 2008-12-31 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법 KR20100079310A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080137741A KR20100079310A (ko) 2008-12-31 2008-12-31 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137741A KR20100079310A (ko) 2008-12-31 2008-12-31 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법

Publications (1)

Publication Number Publication Date
KR20100079310A true KR20100079310A (ko) 2010-07-08

Family

ID=42640420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137741A KR20100079310A (ko) 2008-12-31 2008-12-31 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법

Country Status (1)

Country Link
KR (1) KR20100079310A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433187B1 (ko) * 2013-06-24 2014-08-27 연세대학교 산학협력단 용액 공정을 이용한 다층 패시베이션막 형성 방법
US9159839B2 (en) 2013-03-28 2015-10-13 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9362116B2 (en) 2011-01-18 2016-06-07 Indystry-Academic Cooperation Foundation, Yonsei University Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
KR20200071251A (ko) * 2018-12-11 2020-06-19 충북대학교 산학협력단 짧은 소결 시간을 이용한 산화물 반도체 박막 트랜지스터 소자의 제조방법
WO2021246697A1 (ko) * 2020-06-05 2021-12-09 고려대학교 산학협력단 베타 산화갈륨 박막 제조방법
KR20210151681A (ko) * 2020-06-05 2021-12-14 고려대학교 산학협력단 베타 산화갈륨 박막 제조방법
US11417772B2 (en) 2019-07-16 2022-08-16 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362116B2 (en) 2011-01-18 2016-06-07 Indystry-Academic Cooperation Foundation, Yonsei University Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
US9159839B2 (en) 2013-03-28 2015-10-13 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101433187B1 (ko) * 2013-06-24 2014-08-27 연세대학교 산학협력단 용액 공정을 이용한 다층 패시베이션막 형성 방법
KR20200071251A (ko) * 2018-12-11 2020-06-19 충북대학교 산학협력단 짧은 소결 시간을 이용한 산화물 반도체 박막 트랜지스터 소자의 제조방법
US11417772B2 (en) 2019-07-16 2022-08-16 Samsung Electronics Co., Ltd. Semiconductor device
WO2021246697A1 (ko) * 2020-06-05 2021-12-09 고려대학교 산학협력단 베타 산화갈륨 박막 제조방법
KR20210151681A (ko) * 2020-06-05 2021-12-14 고려대학교 산학협력단 베타 산화갈륨 박막 제조방법

Similar Documents

Publication Publication Date Title
Sharmin et al. Depositions and characterization of sol–gel processed Al-doped ZnO (AZO) as transparent conducting oxide (TCO) for solar cell application
US8202365B2 (en) Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR20100079310A (ko) 액상제조 기반을 이용한 산화물 반도체 박막의 결정화 방법
US7906415B2 (en) Device having zinc oxide semiconductor and indium/zinc electrode
JP5213507B2 (ja) 薄膜トランジスタ
US8742412B2 (en) Thin film transistor using an oxide semiconductor and display
US20070287221A1 (en) Fabrication process for crystalline zinc oxide semiconductor layer
US20100059751A1 (en) Thin-film transistor and process for its fabrication
KR101212626B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
Theissmann et al. High performance low temperature solution-processed zinc oxide thin film transistor
Guo et al. Low-temperature preparation of (002)-oriented ZnO thin films by sol–gel method
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
Minh et al. Low-temperature PZT thin-film ferroelectric memories fabricated on SiO2/Si and glass substrates
US20070093004A1 (en) Method of manufacturing thin film transistor including ZnO thin layer
Lee et al. Low-temperature solution-processed zinc-tin-oxide thin-film transistor and its stability
Ryu et al. Solution‐processed oxide semiconductors for low‐cost and high‐performance thin‐film transistors and fabrication of organic light‐emitting‐diode displays
US7692184B2 (en) Substrate with organic thin film, and transistor using same
Acharya et al. Solution-processed Pb0. 8Ba0. 2ZrO3 as a gate dielectric for low-voltage metal-oxide thin-film transistor
KR101038238B1 (ko) 복합 유전체 박막과, 이를 이용한 커패시터 및 전계 효과트랜지스터와, 이들 각각의 제조 방법
JP2009238842A (ja) 強誘電体薄膜及び常誘電体薄膜の形成方法、半導体デバイス
Braga et al. Electrical characterization of thin-film transistors based on solution-processed metal oxides
Singh et al. Structural, morphological and optical properties of sol gel processed CdZnO nanostructured films: effect of precursor solvents
Januar et al. Room-temperature fabrication of p-type SnO semiconductors using ion-beam-assisted deposition
Londhe et al. Sol-gel-derived transparent metal oxide flexible field effect transistors
US8502218B2 (en) Large-area, free-standing metal oxide films and transistors made therefrom

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application