KR20100079294A - 반도체 소자용 마스크 패턴 형성 방법 - Google Patents

반도체 소자용 마스크 패턴 형성 방법 Download PDF

Info

Publication number
KR20100079294A
KR20100079294A KR1020080137724A KR20080137724A KR20100079294A KR 20100079294 A KR20100079294 A KR 20100079294A KR 1020080137724 A KR1020080137724 A KR 1020080137724A KR 20080137724 A KR20080137724 A KR 20080137724A KR 20100079294 A KR20100079294 A KR 20100079294A
Authority
KR
South Korea
Prior art keywords
pattern
dummy pattern
forming
mask
dummy
Prior art date
Application number
KR1020080137724A
Other languages
English (en)
Inventor
이준석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080137724A priority Critical patent/KR20100079294A/ko
Publication of KR20100079294A publication Critical patent/KR20100079294A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

반도체 소자용 마스크 패턴 형성 방법이 제공된다. 상기 마스크 패턴 형성 방법은 마스크 내에 더미 패턴을 형성하는 단계, 및 더미 패턴의 중심부를 지나는 중심선과 인접한 기준 패턴까지의 거리에 기초하여 상기 형성된 더미 패턴을 소거하는 단계를 포함하며, 상기 기준 패턴은 상기 더미 패턴과 서로 다른 층인 활성층 형성을 위한 활성층 패턴인 것을 특징으로 한다.
마스크, 더미 패턴.

Description

반도체 소자용 마스크 패턴 형성 방법{Method of forming a mask pattern for semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 반도체 소자용 마스크 패턴 형성 방법에 관한 것이다.
반도체 포토리소그라피(photolithography) 기술은 마스크(mask) 설계를 정교하게 해줌으로써 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있다. 반도체 제조 장치가 갖고 있는 기술적인 한계를 극복할 수 있도록 새로운 감광제의 개발, 고 구경(High Numerical Aperture)렌즈를 장착한 스캐너(Scanner)의 개발, 변형 마스크의 개발이 진행되고 있다.
원자외선파장(248nm or 194 nm Wavelength)의 빛에 감광력이 뛰어난 화학증폭형 레지스트의 개발로 더욱 해상도를 증가시키는 실질적인 기술들이 등장하고 있다. 패턴의 해상력에 영향을 주는 요인으로는 노광 장치에 맞는 패턴 최적화이다. 이러한 패턴 최적화를 실현함에 있어 광근접 효과를 고려한 마스크의 제작이 관건이다.
도 1은 일반적인 반도체 소자용 마스크를 나타낸다. 도 2는 도 1에 도시된 마스크를 사용하여 패터닝된 결과를 나타낸다.
반도체 소자용 마스크(100)를 형성함에 있어서 패턴의 밀집도에 따라 노광 및 식각비가 달라지고, 평탄화 측면에서도 문제가 되기 때문에 주패턴들(110, 120) 사이에 더미 패턴(130)을 삽입한다.
그러나, 더미 패턴(130)이 주 패턴들(110,120) 주변에 균일하게 배치되지 못하는 문제가 흔히 발생하게 된다. 예컨대, 더미 패턴(130)이 주 패턴들(110,120) 주변에 너무 근접할 경우 주 패턴들(110,120)에 의한 패터닝에 영향을 줄 수 있기 때문에 충분한 거리를 두고 배치한다.
도 1에 도시된 바와 같이 주 패턴들(110,120) 주변의 더미 패턴(130)이 균일하게 삽입되지 않는 경우가 발생하여, 도 2에 도시된 바와 같이 반도체 기판(40)위에 형성되는 패턴들(30A, ,30B)이 비대칭적으로 패터닝될 수 있다.
특히 로직(Logic) 소자의 특성을 좌우하는 동일한 크기의 NMOS 소자와 PMOS 소자가 대칭적이지 않고 비대칭적으로 패터닝되는 경우도 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자용 마스크 패턴의 정확도 및 해상도를 높일 수 있는 반도체 소자용 마스크 패턴 형성 방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자용 마스크 패턴 형성 방법은 마스크 내에 더미 패턴을 형성하는 단계; 및 더미 패턴의 중심부를 지나는 중심선과 인접한 기준 패턴까지의 거리에 기초하여 상기 형성된 더미 패턴을 소거하는 단계를 포함하는 것을 특징으로 한다. 상기 기준 패턴은 상기 더미 패턴과 서로 다른 계층인 활성층 형성을 위한 활성층 패턴일 수 있다.
상기 더미 패턴을 소거하는 단계는 상기 더미 패턴의 배열 방향으로 상기 더미 패턴의 중심부를 지나는 가상의 중심선을 설정하는 단계, 상기 기준 패턴과 만나도록 상기 더미 패턴을 확장하여 설정하는 단계, 및 상기 확장 설정된 더미 패턴과 상기 형성된 더미 패턴과의 차이가 상기 형성된 더미 패턴의 크기보다 작을 경우 상기 형성된 더미 패턴을 삭제하는 단계를 포함할 수 있다.
상기 반도체 소자용 마스크 패턴 형성 방법은 상기 확장 설정된 더미 패턴과 상기 형성된 더미 패턴과의 차이가 상기 형성된 더미 패턴의 크기보다 크거나 같을 경우, 상기 형성된 더미 패턴을 유지하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 소자용 마스크 패턴 형성 방법은 더미 패턴이 주패턴 근처에서 비대칭적으로 형성되는 것을 막을 수 있어 대칭적인 패턴 형성에 유리하고, 주패턴과 더미 패턴 간의 거리 확보를 할 수 있어 효과적으로 더미 패턴을 배치하여 주패턴의 해상력 및 정확도를 높일 수 있는 효과가 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 3 내지 도 6은 본 발명의 실시 예에 따른 반도체 소자용 마스크 패턴을 형성하는 방법을 나타낸다.
먼저 도 3에 도시된 바와 같이, 반도체 기판(310) 상에 폴리층 형성시, 그 하부의 활성층 패턴(Active Layer pattern, 320)을 먼저 형성하여 배열한다. 폴리 더미 룰(Poly Dummy Rule)에 의한 제1 폴리 더미 패턴(330)을 삽입한다.
폴리 패턴의 위치에 제1 폴리 더미 패턴(330)은 균일하게 배치되지 않는 경우가 많다. 이 경우 필요에 따라 제1 폴리 더미 패턴(330)을 소거하는 것이 폴리 패턴의 균일한 대칭성 확보 측면에서 유리하다.
도 4에 도시된 바와 같이, 제1 폴리 더미 패턴(330)의 길이 방향, 즉 상기 제1 폴리 더미 배턴(330)의 배열 방향으로 상기 제1 폴리 더미 패턴(330)의 중심부를 지나는 가상의 중심선(6C)을 설정한다.
상기 중심선(7C)으로부터 가장 인접한 활성층 패턴(320)의 에지 선(edge line, 7)까지의 거리만큼 상기 중심선(7C)을 기준으로 상기 에지 선(7)의 반대 방향으로도 가상의 외곽선(8)을 설정한다.
이때 상기 중심선을 기준으로 상기 에지 선(7)과 상기 외곽선(8)까지의 거리를 합한 거리(5X)의 1/2이 상기 제1 폴리 더미 패턴(330) 중심으로부터 상기 활성층 패턴(320)까지의 거리이다.
다음으로 도 5에 도시된 바와 같이, 활성 패턴의 에지 선(7)과 만나도록 상기 폴리 더미 패턴(330)을 업 사이징하여 제2 폴리 더미 패턴(330-1)을 설정한다.
다음으로 도 6에 도시된 바와 같이, 설정된 제2 폴리 더미 패턴과(330-1)과 상기 형성된 제1 폴리 더미 패턴(330) 사이의 차이가 제1 폴리 더미 패턴(330)의 크기보다 작을 경우 상기 형성된 제1 폴리 더미 패턴(330)를 삭제한다.
반면에 형성되는 제2 폴리 더미 패턴과(330-1)과 제1 폴리 더미 패턴(330) 사이의 차이가 제1 폴리 더미 패턴(330)의 크기보다 크거나 같을 경우, 본래의 제1 폴리 더미 패턴을 유지한다.
이렇게 완성된 마스크를 도면 6도에 도시 하였다. 이런 룰을 적용할 경우 폴리층(Poly Layer)에 근접한 폴리 더미 패턴만을 효과적으로 배제할 수 있다.
요약하면 먼저 마스크(310) 내에 더미 패턴(330)을 형성한다. 상기 더미 패턴(330)의 중심부를 지나는 중심선(6C)과 인접한 기준 패턴(320)까지의 거리에 기초하여 상기 형성된 더미 패턴(330)을 소거한다.
이때 상기 더미 패턴(330)은 반도체 소자의 폴리 더미 패턴일 수 있고, 상기 기준 패턴(320)은 다른 계층인 상기 폴리 더미 패턴 형성 전에 패터닝되는 활성층 형성을 위한 활성층 패턴일 수 있다. 상기 폴리 더미 패턴에 대한 주패턴은 폴리 패턴일 수 있다.
여기서 상기 더미 패턴(330)을 소거하는 단계는 상기 더미 패턴(330)의 배열 방향으로 상기 더미 패턴(330)의 중심부를 지나는 가상의 중심선(7C)을 설정하는 단계, 상기 기준 패턴(320)과 만나도록 상기 더미 패턴(330)을 제1 더미 패턴(330-1)으로 확장 설정하여 단계, 및 상기 확장 설정된 제1 더미 패턴(330-1)과 상기 형성된 더미 패턴(330)과의 차이가 상기 형성된 더미 패턴(330)의 크기보다 작을 경우 상기 형성된 더미 패턴(330)을 삭제하는 단계를 포함할 수 있다.
또한 상기 확장 설정된 제1 더미 패턴(330-1)과 상기 형성된 더미 패턴(330)과의 차이가 상기 형성된 더미 패턴(330)의 크기보다 크거나 같을 경우, 상기 형성된 더미 패턴(330)을 유지할 수 있다.
본 발명의 실시 예에 따른 마스크 패턴 형성 방법은 더미 패턴이 주패턴 근처에서 비대칭적으로 형성되는 것을 막을 수 있어 대칭적인 패턴 형성에 유리하고, 주패턴과 더미 패턴 간의 거리 확보를 할 수 있어 효과적으로 더미 패턴을 배치하여 주패턴의 해상력 및 정확도를 높일 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 만 할 것이다.
도 1은 일반적인 반도체 소자용 마스크를 나타낸다.
도 2는 1에 도시된 마스크를 사용하여 패터닝된 결과를 나타낸다.
도 3 내지 도 6은 본 발명의 실시 예에 따른 반도체 소자용 마스크 패턴을 형성하는 방법을 나타낸다.

Claims (4)

  1. 마스크 내에 더미 패턴을 형성하는 단계; 및
    더미 패턴의 중심부를 지나는 중심선과 인접한 기준 패턴까지의 거리에 기초하여 상기 형성된 더미 패턴을 소거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 마스크 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 기준 패턴은 상기 더미 패턴과 서로 다른 층인 활성층 형성을 위한 활성층 패턴인 것을 특징으로 하는 반도체 소자용 마스크 패턴 형성 방법.
  3. 제1항에 있어서, 상기 더미 패턴을 소거하는 단계는,
    상기 더미 패턴의 배열 방향으로 상기 더미 패턴의 중심부를 지나는 가상의 중심선을 설정하는 단계;
    상기 기준 패턴과 만나도록 상기 더미 패턴을 확장하여 설정하는 단계; 및
    상기 확장 설정된 더미 패턴과 상기 형성된 더미 패턴과의 차이가 상기 형성된 더미 패턴의 크기보다 작을 경우 상기 형성된 더미 패턴을 삭제하는 단계를 포함하는 것을 특징으로 하는 반도체 소자용 마스크 패턴 형성 방법.
  4. 제3항에 있어서, 상기 반도체 소자용 마스크 패턴 형성 방법은,
    상기 확장 설정된 더미 패턴과 상기 형성된 더미 패턴과의 차이가 상기 형성된 더미 패턴의 크기보다 크거나 같을 경우, 상기 형성된 더미 패턴을 유지하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자용 마스크 패턴 형성 방법.
KR1020080137724A 2008-12-31 2008-12-31 반도체 소자용 마스크 패턴 형성 방법 KR20100079294A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080137724A KR20100079294A (ko) 2008-12-31 2008-12-31 반도체 소자용 마스크 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137724A KR20100079294A (ko) 2008-12-31 2008-12-31 반도체 소자용 마스크 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20100079294A true KR20100079294A (ko) 2010-07-08

Family

ID=42640406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137724A KR20100079294A (ko) 2008-12-31 2008-12-31 반도체 소자용 마스크 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20100079294A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017243A (zh) * 2016-01-27 2017-08-04 上海和辉光电有限公司 半导体器件结构及其制备方法、半导体器件版图结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017243A (zh) * 2016-01-27 2017-08-04 上海和辉光电有限公司 半导体器件结构及其制备方法、半导体器件版图结构

Similar Documents

Publication Publication Date Title
KR20190013409A (ko) 다중-마스크 다중-노광 리소그래피 및 마스크들
CN100561340C (zh) 光学近距修正的方法
KR100854926B1 (ko) 반도체 소자용 마스크
KR20100079294A (ko) 반도체 소자용 마스크 패턴 형성 방법
US8507186B2 (en) Patterning methods and masks
KR100732749B1 (ko) 미세 패턴 형성용 마스크
US20190155142A1 (en) Phase shift mask and fabrication method thereof
KR20100079300A (ko) 반도체 소자용 마스크 패턴 형성 방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
CN101634806A (zh) 一种细线宽硅化物阻挡层图案形成方法
US20060121368A1 (en) Photomask structure and method of reducing lens aberration and pattern displacement
US11635679B1 (en) Alternating phase shift mask
JP2008177480A (ja) 露光用マスク及びパターン形成方法
KR20110112723A (ko) 사선 구조의 액티브 형성을 위한 컷팅 마스크
KR100801738B1 (ko) 포토마스크 및 그 형성방법
US8021802B2 (en) Phase shift mask for double patterning and method for exposing wafer using the same
US8691495B2 (en) Photoresist pattern forming method, and microlens array forming method
KR100866448B1 (ko) 노광용 마스크
US20100068630A1 (en) Method for manufacturing photo mask
US6291112B1 (en) Method of automatically forming a rim phase shifting mask
JP5500276B2 (ja) 文字記号部を有する基板
US7807319B2 (en) Photomask including contrast enhancement layer and method of making same
KR20100059512A (ko) 노광 마스크 및 이를 이용한 패턴 형성 방법
KR100824904B1 (ko) 고립 라인 주위에 노치가 형성된 반사형 마스크
KR20090047000A (ko) 포토마스크의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination