KR20100076324A - Method of forming contact plugs - Google Patents
Method of forming contact plugs Download PDFInfo
- Publication number
- KR20100076324A KR20100076324A KR1020080134335A KR20080134335A KR20100076324A KR 20100076324 A KR20100076324 A KR 20100076324A KR 1020080134335 A KR1020080134335 A KR 1020080134335A KR 20080134335 A KR20080134335 A KR 20080134335A KR 20100076324 A KR20100076324 A KR 20100076324A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- contact hole
- heat treatment
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 40
- 238000010438 heat treatment Methods 0.000 claims description 25
- 229910017052 cobalt Inorganic materials 0.000 claims description 22
- 239000010941 cobalt Substances 0.000 claims description 22
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 229910019001 CoSi Inorganic materials 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 230000001131 transforming effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 특히 드레인 콘택 플러그의 전기적 특성 열화를 방지하기 위한 반도체 소자의 콘택 플러그 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a contact plug of a semiconductor device, and more particularly to a method of forming a contact plug of a semiconductor device for preventing deterioration of electrical characteristics of a drain contact plug.
반도체 소자는 서로 다른 층(layer)에 형성된 하부구조와 상부구조를 전기적으로 연결하기 위한 콘택 플러그(contact plug)를 포함한다. 예를 들면, 접합영역(junction)을 하부구조라 하고, 상부 금속배선을 상부구조라 할 때, 콘택 플러그는 접합영역과 상부 금속배선 사이에 형성되어, 이들을 전기적으로 연결한다. The semiconductor device includes a contact plug for electrically connecting the substructure and the superstructure formed in different layers. For example, when a junction is referred to as a substructure and an upper metal interconnection is referred to as an upper structure, a contact plug is formed between the junction region and the upper metal interconnection to electrically connect them.
한편, 반도체 소자의 집적도가 증가함에 따라, 콘택 홀(contact hole)의 종횡비(aspect ratio)가 증가하면서 콘택 플러그를 형성하기가 점차 어려워지고 있다. 이에 대해, 사진을 참조하여 설명하면 다음과 같다. Meanwhile, as the degree of integration of semiconductor devices increases, it is becoming increasingly difficult to form contact plugs as the aspect ratio of contact holes increases. This will be described below with reference to the photograph.
도 1은 종래의 콘택 플러그의 문제점을 설명하기 위한 사진이다.1 is a photograph illustrating a problem of a conventional contact plug.
도 1을 참조하면, 반도체 소자 중에서 비휘발성 소자(non-volatile device) 에 대해서 설명하면 다음과 같다. 비휘발성 소자는 다수개의 스트링(string)들을 포함한다. 각각의 스트링은 드레인 셀렉트 트랜지스터(drain select transistor)들을 포함하는데, 드레인 셀렉트 트랜지스터들 사이의 접합영역 상에 드레인 콘택 플러그(drain contact plug; 10)가 형성된다. 반도체 소자의 집적도가 증가할수록 드레인 콘택 플러그(10)의 폭(width) 및 층간 절연막(20)의 폭도 매우 좁아진다. Referring to FIG. 1, a non-volatile device among semiconductor devices will be described. The nonvolatile device includes a plurality of strings. Each string includes drain select transistors, wherein a
특히, 콘택 홀의 종횡비가 증가하면, 콘택 홀의 내부에 도전물질을 채우는 갭필(gap-fill) 공정이 어려워질 수 있다. 구체적으로 설명하면, 콘택 홀의 내부를 도전물질로 완전히 채우지 못하여, 드레인 콘택 플러그(10)의 내부에 보이드(void)가 발생할 수 있다. 보이드(void)가 발생하면 콘택 플러그의 저항이 증가할 수 있고, 이에 따라 반도체 소자의 신뢰도가 저하되거나 오동작이 발생할 수도 있다. In particular, when the aspect ratio of the contact hole is increased, a gap-fill process of filling a conductive material in the contact hole may be difficult. In detail, voids may occur in the
본 발명이 해결하고자 하는 과제는, 스텝 커버리지(step coverage)가 우수한 물질로 콘택 홀의 저면을 채우고, 그 상부에 금속물질을 형성한 후, 콘택 홀 내에 채워진 두 물질을 혼합시켜 콘택 플러그를 형성할 수 있다. The problem to be solved by the present invention is to fill the bottom of the contact hole with a material having excellent step coverage, and to form a metal material on the top, and then to form a contact plug by mixing the two materials filled in the contact hole have.
본 발명의 일 실시 예에 따른 반도체 소자의 콘택 플러그 형성방법은, 반도체 기판 상에 층간 절연막을 형성한다. 층간 절연막에 콘택 홀을 형성한다. 콘택 홀의 내부에 제1 도전막을 채운다. 제1 도전막 및 층간 절연막의 상부에 제2 도전막을 형성한다. 제1 도전막 및 제2 도전막의 상변화를 일으켜 콘택 홀의 내부에 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법으로 이루어진다. In the method for forming a contact plug of a semiconductor device according to an embodiment of the present disclosure, an interlayer insulating layer is formed on a semiconductor substrate. Contact holes are formed in the interlayer insulating film. The first conductive film is filled in the contact hole. A second conductive film is formed over the first conductive film and the interlayer insulating film. And forming a contact plug in the contact hole by causing a phase change between the first conductive film and the second conductive film.
제1 도전막은 폴리실리콘막으로 형성하고, 제2도전막은 코발트(cobalt; Co)막으로 형성한다. 또한, 콘택 플러그를 형성하는 단계는 열처리 공정으로 실시한다. The first conductive film is formed of a polysilicon film, and the second conductive film is formed of a cobalt (Co) film. In addition, the step of forming the contact plug is carried out in a heat treatment process.
본 발명의 다른 실시 예에 따른 반도체 소자의 콘택 플러그 형성방법은, 반도체 기판 상에 콘택 홀이 형성된 층간 절연막을 형성한다. 콘택 홀의 내부에 폴리실리콘막을 형성한다. 폴리실리콘막의 높이를 낮춘다. 폴리실리콘막 및 층간 절연막의 상부에 코발트막을 형성한다. 콘택 홀의 내부에 코발트 실리사이드막을 형성 하기 위한 열처리 공정을 실시하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법으로 이루어진다. In the method for forming a contact plug of a semiconductor device according to another exemplary embodiment of the present disclosure, an interlayer insulating layer having contact holes formed on a semiconductor substrate is formed. A polysilicon film is formed inside the contact hole. Lower the height of the polysilicon film. A cobalt film is formed over the polysilicon film and the interlayer insulating film. A method of forming a contact plug of a semiconductor device, the method including performing a heat treatment process for forming a cobalt silicide layer in a contact hole.
폴리실리콘막을 형성하는 단계 이전에, 콘택 홀을 포함한 층간 절연막의 표면을 따라 장벽막을 형성하는 단계를 더 포함한다. 이때, 장벽막은 CoSi막으로 형성한다. Prior to forming the polysilicon film, the method further includes forming a barrier film along the surface of the interlayer insulating film including the contact hole. At this time, the barrier film is formed of a CoSi film.
폴리실리콘막의 높이를 낮추는 단계는, 콘택 홀의 높이의 70% 내지 80%로 폴로실리콘막이 잔류되도록 식각 공정을 실시한다. In the step of lowering the height of the polysilicon film, an etching process is performed such that the polysilicon film remains at 70% to 80% of the height of the contact hole.
열처리 공정은, 코발트막과 폴리실리콘막이 상변화되어 CoSi막을 형성하기 위한 제1 열처리 공정을 실시하고, CoSi막을 코발트 실리사이드막인 CoSi2막으로 변형하기 위한 제2 열처리 공정을 실시하는 단계를 포함한다. The heat treatment process includes performing a first heat treatment process for forming a CoSi film by changing the cobalt film and the polysilicon film, and performing a second heat treatment process for transforming the CoSi film into a CoSi 2 film which is a cobalt silicide film. .
제1 열처리 공정을 실시하는 단계는 코발트막의 상부에 캡핑막을 형성한 후 실시한다. 이때, 캡핑막은 TiN막으로 형성한다. The step of performing the first heat treatment process is performed after the capping film is formed on the cobalt film. At this time, the capping film is formed of a TiN film.
제2 열처리 공정은 캡핑막 및 코발트막을 제거한 후 실시한다. 제1 열처리 공정은 450℃ 내지 600℃의 온도를 가하여 실시하고, 제2 열처리 공정은 800℃ 내지 950℃의 온도를 가하여 실시한다. The second heat treatment step is performed after removing the capping film and the cobalt film. The first heat treatment step is performed by applying a temperature of 450 ° C to 600 ° C, and the second heat treatment step is performed by adding a temperature of 800 ° C to 950 ° C.
본 발명은, 스텝 커버리지(step coverage)가 우수한 물질로 콘택 홀의 저면을 채우고, 그 상부에 금속물질을 형성한 후, 콘택 홀 내에 채워진 두 물질을 혼합 시켜 콘택 플러그를 형성할 수 있다. 특히, 콘택 홀의 내부에 보이드의 발생을 방지할 수 있으므로, 콘택 플러그의 저항 증가를 억제할 수 있다. 이로써, 반도체 소자의 신뢰도를 개선할 수 있다. According to the present invention, a contact plug may be formed by filling a bottom surface of a contact hole with a material having excellent step coverage, forming a metal material thereon, and then mixing two materials filled in the contact hole. In particular, since the generation of voids in the contact hole can be prevented, an increase in the resistance of the contact plug can be suppressed. As a result, the reliability of the semiconductor device can be improved.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information.
도 2a 내지 도 2j는 본 발명에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위한 단면도이다.2A to 2J are cross-sectional views illustrating a method for forming a contact plug of a semiconductor device according to the present invention.
도 2a를 참조하면, 비휘발성 소자(non-volatile device)를 예를 들어 설명하면 다음과 같다. 반도체 기판(200)의 상부에 제1 층간 절연막(202)을 형성한다. 구체적으로, 반도체 기판(200)의 상부에는 메모리 셀들(미도시) 및 셀렉트 트랜지스터들(미도시)이 형성되고, 이어서, 메모리 셀들 및 셀렉트 트랜지스터들이 모두 덮이도록 제1 층간 절연막(202)을 형성한다. 제1 층간 절연막(202)은 산화막으로 형성할 수 있다. Referring to FIG. 2A, a non-volatile device is described as an example. The first
도 2b를 참조하면, 제1 층간 절연막(202)의 상부에 콘택 홀(H)을 형성하기 위한 하드 마스크 패턴(204)을 형성한다. 하드 마스크 패턴(204)에 따라 식각 공정 을 실시하여 제1 층간 절연막(202)에 콘택 홀(H)을 형성한다. 콘택 홀(H)은 저면으로 반도체 기판(200)의 일부가 드러나도록 형성하는 것이 바람직하다. 콘택 홀(H)을 형성한 후에는, 식각 공정 시 발생할 수 있는 잔류물을 제거하기 위한 클리닝(cleaning) 공정을 실시할 수 있다. 이어서, 콘택 홀(H)의 내부로 노출된 반도체 기판(200)에 접합영역(200a)을 형성하기 위한 이온주입 공정을 실시한다. Referring to FIG. 2B, a
도 2c를 참조하면, 하드 마스크 패턴(204)을 제거한다. 이어서, 콘택 홀(H)을 포함한 반도체 기판(200) 및 제1 층간 절연막(202)의 표면을 따라 장벽막(206)을 형성한다. 장벽막(206)은 후속 콘택 홀(H)의 내부에 형성할 물질을 고려하여 CoSi막으로 형성하는 것이 바람직하다. 구체적으로, 장벽막(206)은 화학적 기상 증착법(chemical vapor deposition; CVD)으로 형성할 수 있고, 30Å 내지 75Å의 두께로 형성할 수 있다. Referring to FIG. 2C, the
도 2d를 참조하면, 장벽막(206)이 형성된 콘택 홀(H)의 내부에 제1 도전막(208)을 형성한다. 제1 도전막(208)은 콘택 홀(H)의 내부에 보이드(void)의 발생을 방지하기 위하여 스텝 커버리지(step coverage)가 우수한 물질로 형성하는 것이 바람직하며, 예를 들면 폴리실리콘막으로 형성할 수 있다. 특히, 콘택 홀(H)의 내부를 충분히 채우기 위하여 제1 도전막(208)은 제1 층간 절연막(202)의 상부 영역이 모두 덮이도록 형성하는 것이 바람직하다. Referring to FIG. 2D, the first
도 2e를 참조하면, 제1 도전막(208)이 콘택 홀(H) 내에서 콘택 홀(H) 높이의 70% 내지 80%가 잔류하도록 식각 공정을 실시한다. 예를 들면, 장벽막(206)보다 제1 도전막(208)의 식각 속도가 빠른 식각 공정을 실시하여, 제1 층간 절연막(202) 상부에 형성된 장벽막(206)을 노출시키고, 콘택 홀(H) 내에 잔류하는 제1 도전막(208)의 높이를 낮출 수 있다. 또는, 제1 층간 절연막(202) 상부의 장벽막(206)이 노출되도록 평탄화 공정을 실시한 후, 콘택 홀(H) 내부에 형성된 제1 도전막(208)의 높이를 낮출 수도 있다. 식각 공정을 수행하는 동안, 노출되는 장벽막(206)의 일부도 함께 제거될 수도 있다.Referring to FIG. 2E, the first
도 2f를 참조하면, 제1 도전막(208) 및 장벽막(206)의 상부에 제2 도전막(210)을 형성한다. 제2 도전막(210)은 코발트(cobalt; Co)막으로 형성하는 것이 바람직하다. 구체적으로, 제2 도전막(210)은 콘택 홀(H) 내부에서 제1 도전막(208)의 상부가 충분히 채워지도록, 제1 층간 절연막(202)의 상부 영역이 모두 덮이도록 형성하는 것이 바람직하다. 예를 들면, 제2 도전막(210)은 화학적 기상 증착법(CVD) 또는 물리적 기상 증착법(physical vapor deposition; PVD)으로 200Å 내지 300Å의 두께로 형성할 수 있다. Referring to FIG. 2F, a second
이어서, 후속 실시할 열처리 공정 시 코발트 성분이 아웃개싱(out-gassing)되는 현상을 방지하기 위하여, 제2 도전막(210)의 상부에 캡핑막(212)을 형성한다. 캡핑막(212)은 TiN막으로 형성하는 것이 바람직하며, 100Å 내지 150Å의 두께로 형성할 수 있다. Subsequently, the
도 2g를 참조하면, 제1 도전막(208)과 제2 도전막(210)을 혼합시키기 위한 제1 열처리 공정을 실시한다. 구체적으로, 제1 열처리 공정을 실시하여, 제2 도전막(210)의 코발트 성분이 제1 도전막(208)의 폴리실리콘으로 확산되도록 한다. 이때, 폴리실리콘 성분이 코발트로 확산될 수도 있으나, 폴리실리콘으로 코발트가 확 산되는 속도가 더 빠르므로 콘택 홀(H)내부의 제1 도전막(208) 및 제2 도전막(210)의 상변화를 이용하여 콘택 홀(H)의 내부에 CoSi막(208a)이 형성되도록 한다.Referring to FIG. 2G, a first heat treatment process for mixing the first
이를 위해, 제1 열처리 공정은 450℃ 내지 600℃의 온도 범위 내에서 실시하는 것이 바람직하다. To this end, the first heat treatment step is preferably carried out within a temperature range of 450 ℃ to 600 ℃.
도 2h를 참조하면, 캡핑막(212) 및 상변화되지 않은 제2 도전막(210)을 제거하기 위한 식각 공정을 실시한다. 식각 공정은 CoSi막(208a)보다 제2 도전막(210)에 대한 식각 속도가 더 빠른 조건으로 실시하는 것이 바람직하다. 식각 공정을 실시하여 제1 층간 절연막(202)을 노출시킨다. 한편, 콘택 홀(h) 영역 외의 제1 층간 절연막(202) 상부가 노출되지 않는 경우, 제1 층간 절연막(202)의 상부가 노출되도록 평탄화 공정(CMP)을 더 수행할 수 있다. Referring to FIG. 2H, an etching process for removing the
도 2i를 참조하면, CoSi막(208a)의 상변화를 발생시켜 CoSi2(코발트 실리사이드막; 208b)막으로 변형시키기 위한 제2 열처리 공정을 실시한다. 이때, 장벽막(206)도 상변화를 일으켜 CoSi2막(208b)이 될 수 있다. 제2 열처리 공정은 제1 열처리 공정보다 더 높은 온도를 가하여 실시하는 것이 바람직다. 예를 들면, 제2 열처리 공정은 800℃ 내지 950℃의 온도를 가하여 실시할 수 있다. 이로써, CoSi2막(208b)은 콘택 플러그가 된다.Referring to FIG. 2I, a second heat treatment process is performed to generate a phase change of the
도 2j를 참조하면, CoSi2막(208b) 및 제1 층간 절연막(202)의 상부에 제2 층간 절연막(214)을 형성한다. Referring to FIG. 2J, a second
상술한 바와 같이, 일반적으로 콘택 플러그로 사용되는 텅스텐(W) 대신에, 폴리실리콘과 코발트의 상변화를 이용하여 형성된 CoSi2막(208b)으로 콘택 플러그를 형성함으로써, 콘택 플러그 내에 보이드(void)의 발생을 방지할 수 있다. 이에 따라, 콘택 플러그의 저항 증가를 억제하여 반도체 소자의 신뢰도를 개선할 수 있다. As described above, instead of tungsten (W) which is generally used as a contact plug, voids are formed in the contact plug by forming a contact plug with a CoSi 2 film 208b formed by using a phase change of polysilicon and cobalt. Can be prevented. Accordingly, an increase in resistance of the contact plug can be suppressed to improve reliability of the semiconductor device.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.
도 1은 종래의 콘택 플러그의 문제점을 설명하기 위한 사진이다.1 is a photograph illustrating a problem of a conventional contact plug.
도 2a 내지 도 2j는 본 발명에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위한 단면도이다.2A to 2J are cross-sectional views illustrating a method for forming a contact plug of a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
200 : 반도체 기판 200a : 접합영역200:
202 : 제1 층간 절연막 204 : 하드 마스크 패턴202: First interlayer insulating film 204: Hard mask pattern
206 : 장벽막 208 : 제1 도전막206: barrier film 208: first conductive film
208a : CoSi막 208b : CoSi2막208a:
210 : 제2 도전막 212 : 캡핑막210: second conductive film 212: capping film
214 : 제2 층간 절연막 H : 콘택 홀214: second interlayer insulating film H: contact hole
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080134335A KR20100076324A (en) | 2008-12-26 | 2008-12-26 | Method of forming contact plugs |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080134335A KR20100076324A (en) | 2008-12-26 | 2008-12-26 | Method of forming contact plugs |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100076324A true KR20100076324A (en) | 2010-07-06 |
Family
ID=42638055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080134335A KR20100076324A (en) | 2008-12-26 | 2008-12-26 | Method of forming contact plugs |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100076324A (en) |
-
2008
- 2008-12-26 KR KR1020080134335A patent/KR20100076324A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11004790B2 (en) | Method of manufacturing an interconnect without dielectric exclusion zones by thermal decomposition of a sacrificial filler material | |
KR101121858B1 (en) | Method of manufacturing a semiconductor device | |
KR101129919B1 (en) | Semiconductor device and method for forming the same | |
US20070210454A1 (en) | Structure of Metal Interconnect and Fabrication Method Thereof | |
TW201546961A (en) | Method of forming self-aligned contacts using a replacement metal gate process in a semiconductor device | |
US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
KR101135766B1 (en) | Method of forming metal line for semiconductor device | |
KR100965031B1 (en) | Method for fabricating semiconductor device using dual damascene process | |
TWI582841B (en) | Method for fabricating transistor gate and semiconductor device comprising transistor gate | |
US8389401B2 (en) | Contact elements of semiconductor devices formed on the basis of a partially applied activation layer | |
KR100471409B1 (en) | Method for fabrication of semiconductor device | |
KR20100076324A (en) | Method of forming contact plugs | |
KR20070001509A (en) | A method for forming plug in semiconductor device | |
KR101103550B1 (en) | A method for forming a metal line in semiconductor device | |
KR100832018B1 (en) | Semiconductor device and method for manufacturing the same | |
KR20090080281A (en) | Manufacturing method of semiconductor device | |
KR20060104033A (en) | Semiconductor device with recessed active region and method for manufacturing the same | |
KR100670686B1 (en) | Method for manufacturing contact plug in semiconductor device | |
KR100587140B1 (en) | Method for forming a dual damascene pattern in semiconductor device | |
US20070010089A1 (en) | Method of forming bit line of semiconductor device | |
KR100866690B1 (en) | Method for contact hole of semiconductor device | |
US20080194101A1 (en) | Method of manufacturing a contact structure to avoid open issue | |
KR100977975B1 (en) | Manufacturing method of semiconductor device | |
KR20050006471A (en) | Method for forming a metal line in semiconductor device | |
KR100735479B1 (en) | Fabricating method of Metal line in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |