KR20100061977A - Method of fabricating thin film transistor and method of manufacturing display device - Google Patents

Method of fabricating thin film transistor and method of manufacturing display device Download PDF

Info

Publication number
KR20100061977A
KR20100061977A KR1020080120361A KR20080120361A KR20100061977A KR 20100061977 A KR20100061977 A KR 20100061977A KR 1020080120361 A KR1020080120361 A KR 1020080120361A KR 20080120361 A KR20080120361 A KR 20080120361A KR 20100061977 A KR20100061977 A KR 20100061977A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
forming
active layer
film
Prior art date
Application number
KR1020080120361A
Other languages
Korean (ko)
Inventor
이정일
백정선
배종욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080120361A priority Critical patent/KR20100061977A/en
Publication of KR20100061977A publication Critical patent/KR20100061977A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

PURPOSE: A manufacturing method of a thin film transistor simplifying a process by removing a need of an ohmic contact layer is provided to improve the channel characteristic of an oxide active layer without etching a connection region between a source pattern and a drain pattern. CONSTITUTION: An oxide active layer(17) is formed on a gate insulating layer(15). A metal layer and a photoresist layer are formed on the oxide active layer. The first and second photoresist patterns are formed. The communications area is formed in the connection region between a source pattern and a drain pattern. A third photoresist pattern is formed by ashing the photoresist patterns.

Description

박막 트랜지스터의 제조 방법 및 표시장치의 제조 방법{Method of fabricating thin film transistor and method of manufacturing display device}Method of fabricating thin film transistor and method of manufacturing display device

본 발명은 박막 트랜지스터에 관한 것으로서, 특히 채널 특성을 향상시킬 수 있는 박막 트랜지스터의 제조 방법 및 표시장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistors, and more particularly, to a method for manufacturing a thin film transistor and a display device for improving channel characteristics.

정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기전계발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.Due to the development of the information society, display devices capable of displaying information have been actively developed. The display device includes a liquid crystal display device, an organic electro-luminescence display device, a plasma display panel, and a field emission display device.

이 중에서, 액정표시장치는 경박 단소, 저 소비 전력 및 풀 컬러 동영상 구현과 같은 장점이 있어, 모바일 폰, 네비게이션, 모니터, 텔레비전에 널리 적용되고 있다.Among these, the liquid crystal display device has advantages such as light weight, small size, low power consumption, and full color video, and is widely applied to mobile phones, navigation, monitors, and televisions.

이 중에서, 액정표시장치와 유기전계발광 표시장치는 매트릭스로 배열된 화소들과, 각 화소를 스위칭 온/오프시키는 박막 트랜지스터를 포함한다. 박막 트랜지스터의 스위칭 온/오프에 의해 각 화소가 제어된다.Among them, the liquid crystal display and the organic light emitting display include pixels arranged in a matrix, and thin film transistors for switching each pixel on and off. Each pixel is controlled by switching on / off of the thin film transistor.

박막 트랜지스터로의 활성층으로는 주로 비정질 실리콘이 사용되고 있다.Amorphous silicon is mainly used as an active layer in a thin film transistor.

하지만, 비정질 실리콘은 그 특성상 이동도가 매우 낮아 고속 스위칭이 요구되는 액정표시장치와 전계발광 표시장치에 적용하는데 한계가 있다.However, amorphous silicon has a very low mobility, and thus has limitations in application to liquid crystal displays and electroluminescent displays requiring high-speed switching.

또한, 비정질 실리콘은 금속막과의 접촉 저항이 크므로 콘택 저항을 줄여주기 위해 비정질 실리콘과 금속 사이에 n+ 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층을 형성한다. 이에 따라, 도핑 공정이 추가로 필요하게 된다.In addition, since amorphous silicon has a large contact resistance with the metal film, an ohmic contact layer made of n + doped amorphous silicon is formed between the amorphous silicon and the metal to reduce contact resistance. Accordingly, a doping process is further needed.

이에 따라, 이동도가 매우 높은 산화물로 이루어진 산화물 활성층을 갖는 박막 트랜지스터가 제안되었다. Accordingly, a thin film transistor having an oxide active layer made of an oxide having very high mobility has been proposed.

하지만, 종래의 산화물 활성층은 금속의 습식 식각에 사용된 습식 용액에 매우 취약하게 된다. 즉, 산화물 활성층 상에 금속막을 형성하고 습식 식각으로 패터닝하여 소오스/드레인 전극이 형성된다. 소오스 전극과 드레인 전극 사이의 영역은 산화물 활성층이 노출되도록 습식 용액에 의해 식각된다. 이때, 노출된 산화물 활성층이 습식 용액에 의해 식각되게 되어, 채널 특성이 저하되는 문제가 있다. However, conventional oxide active layers become very vulnerable to the wet solutions used for wet etching of metals. That is, a source / drain electrode is formed by forming a metal film on the oxide active layer and patterning the same by wet etching. The region between the source electrode and the drain electrode is etched by the wet solution to expose the oxide active layer. At this time, the exposed oxide active layer is etched by the wet solution, thereby deteriorating channel characteristics.

본 발명은 소오스/드레인 전극 형성시, 산화물 활성층을 보호하여 줌으로써, 채널 특성을 향상시킬 수 있는 박막 트랜지스터의 제조 방법 및 표시장치의 제조 방법을 제공함에 그 목적이 있다. An object of the present invention is to provide a method of manufacturing a thin film transistor and a method of manufacturing a display device that can improve channel characteristics by protecting an oxide active layer when forming a source / drain electrode.

본 발명에 따르면, 박막 트랜지스터의 제조 방법은, 기판 상에 게이트 전극 을 형성하는 단계; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 산화물 활성층을 형성하는 단계; 상기 산화물 활성층을 포함하는 기판 상에 금속막과 포토레지스트막을 형성하는 단계; 하프톤 마스크를 이용하여 상기 포토레지스트막을 패터닝하여 서로 상이한 두께를 갖는 제1 및 제2 포토레지스트 패턴들을 형성하는 단계; 상기 제1 및 제2 포토레지스트 패턴들을 마스크로 하여 상기 금속막을 습식 식각하여 소오스 패턴, 드레인 패턴 및 상기 소오스 패턴과 상기 드레인 패턴이 연결된 연결 영역을 형성하는 단계; 상기 제1 및 제2 포토레지스트 패턴들을 애싱하여 제3 포토레지스트 패턴을 형성하는 단계; 및 상기 제3 포토레지스트 패턴을 마스크로 하여 상기 금속막을 건식 식각하여 소오스 전극과 드레인 전극을 형성하는 단계를 포함한다.According to the present invention, a method of manufacturing a thin film transistor includes: forming a gate electrode on a substrate; Forming a gate insulating film on the substrate including the gate electrode; Forming an oxide active layer on the gate insulating film; Forming a metal film and a photoresist film on the substrate including the oxide active layer; Patterning the photoresist film using a halftone mask to form first and second photoresist patterns having different thicknesses from each other; Wet etching the metal layer using the first and second photoresist patterns as a mask to form a source pattern, a drain pattern, and a connection region to which the source pattern and the drain pattern are connected; Ashing the first and second photoresist patterns to form a third photoresist pattern; And dry etching the metal layer using the third photoresist pattern as a mask to form a source electrode and a drain electrode.

본 발명에 따르면, 표시장치의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 산화물 활성층을 형성하는 단계; 상기 산화물 활성층을 포함하는 기판 상에 금속막과 포토레지스트막을 형성하는 단계; 하프톤 마스크를 이용하여 상기 포토레지스트막을 패터닝하여 서로 상이한 두께를 갖는 제1 및 제2 포토레지스트 패턴들을 형성하는 단계; 상기 제1 및 제2 포토레지스트 패턴들을 마스크로 하여 상기 금속막을 습식 식각하여 소오스 패턴, 드레인 패턴 및 상기 소오스 패턴과 상기 드레인 패턴이 연결된 연결 영역을 형성하는 단계; 상기 제1 및 제2 포토레지스트 패턴들을 애싱하여 제3 포토레지스트 패턴을 형성하는 단계; 상기 제3 포토레지스트 패턴을 마스크로 하여 상기 금속막을 건식 식각하여 소오스 전극과 드레인 전극을 형성하는 단계; 상기 소오스/드레인 전극을 포함하는 기판 상에 보호막을 형성하는 단계; 및 상기 보호막 상에 상기 드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함한다.According to the present invention, a method of manufacturing a display device includes: forming a gate electrode on a substrate; Forming a gate insulating film on the substrate including the gate electrode; Forming an oxide active layer on the gate insulating film; Forming a metal film and a photoresist film on the substrate including the oxide active layer; Patterning the photoresist film using a halftone mask to form first and second photoresist patterns having different thicknesses from each other; Wet etching the metal layer using the first and second photoresist patterns as a mask to form a source pattern, a drain pattern, and a connection region to which the source pattern and the drain pattern are connected; Ashing the first and second photoresist patterns to form a third photoresist pattern; Dry etching the metal layer using the third photoresist pattern as a mask to form a source electrode and a drain electrode; Forming a protective film on the substrate including the source / drain electrodes; And forming a pixel electrode connected to the drain electrode on the passivation layer.

본 발명은 소오스 전극과 드레인 전극을 형성하기 위한 습식 공정시 제2 포토레지스트 패턴에 의해 소오스 패턴과 드레인 패턴이 일체로 연결된 연결 영역이 식각되지 않게 되어, 연결 영역의 하부에 형성된 산화물 활성층이 습식 용액에 노출되지 않게 되어 식각되지 않게 되므로, 산화물 활성층의 채널 특성을 향상시킬 수 있다.According to an exemplary embodiment of the present invention, a connection region in which a source pattern and a drain pattern are integrally formed by a second photoresist pattern is not etched by the second photoresist pattern during the wet process for forming the source electrode and the drain electrode, so that the oxide active layer formed under the connection region is a wet solution. Since it is not exposed to and is not etched, the channel characteristics of the oxide active layer can be improved.

또한, 본 발명은 산화물 활성층과 소오스/드레인 전극 사이의 콘택 저항이 매우 낮으므로, 비정질 실리콘으로 이루어진 비정질 활성층에서 반드시 필요한 오믹 콘택층이 필요 없게 되어, 공정이 단순해질 수 있다. In addition, since the contact resistance between the oxide active layer and the source / drain electrodes is very low, the present invention eliminates the necessity of the ohmic contact layer, which is necessary in the amorphous active layer made of amorphous silicon, thereby simplifying the process.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 1a 내지 도 1g는 본 발명에 따른 박막 트랜지스터의 제조 공정을 도시한 도면이다.1A to 1G illustrate a manufacturing process of a thin film transistor according to the present invention.

도 1a에 도시한 바와 같이, 기판(11) 상에 제1 금속막(미도시)을 형성하고 패터닝하여 게이트 전극(13)을 형성한다. 게이트 전극(13)은 투명하거나 불투명한 어떠한 금속 물질로 이루어질 수 있다.As shown in FIG. 1A, a gate electrode 13 is formed by forming and patterning a first metal film (not shown) on the substrate 11. The gate electrode 13 may be made of any metal material that is transparent or opaque.

도 1b에 도시한 바와 같이, 게이트 전극(13)을 포함하는 기판(11) 상에 절연 물질을 형성하여 게이트 절연막(15)을 형성하고, 게이트 절연막(15) 상에 산화물로 이루어진 산화막을 형성하고 패터닝하여 산화물 활성층(17)을 형성한다. As shown in FIG. 1B, an insulating material is formed on the substrate 11 including the gate electrode 13 to form a gate insulating film 15, and an oxide film made of an oxide is formed on the gate insulating film 15. Patterning is performed to form the oxide active layer 17.

산화물 활성층(17)은 채널이 형성되는 채널 형성 영역에 형성될 수 있다. 산화물 활성층(17)은 게이트 전극에 대응하는 게이트 절연막 상에 형성될 수 있다.The oxide active layer 17 may be formed in the channel formation region where the channel is formed. The oxide active layer 17 may be formed on the gate insulating film corresponding to the gate electrode.

산화물 활성층(17)은 아연산화물(ZnO), 인듐산화물(InO), 주석산화물(SnO), 갈륨산화물(GaO), 인듐아연산화물(InZnO), 아연주석산화물(ZnSnO) 중 어느 하나로 이루어질 수 있다.The oxide active layer 17 may be made of any one of zinc oxide (ZnO), indium oxide (InO), tin oxide (SnO), gallium oxide (GaO), indium zinc oxide (InZnO), and zinc tin oxide (ZnSnO).

도 1c에 도시한 바와 같이, 산화물 활성층(17)을 포함하는 기판(11) 상에 제2 금속막(19)을 형성하고, 제2 금속막(19) 상에 포토레지스트막(23)을 형성한다. As shown in FIG. 1C, the second metal film 19 is formed on the substrate 11 including the oxide active layer 17, and the photoresist film 23 is formed on the second metal film 19. do.

포토레지스트막(23) 상에 하프톤 마스크(25)를 정렬시킨다. The halftone mask 25 is aligned on the photoresist film 23.

하프톤 마스크(25)는 투과 패턴(25a), 차단 패턴(25b) 및 반투과 패턴(25c)을 포함한다. 투과 패턴(25a)은 광을 완전하게 투과시키고, 차단 패턴(25b)은 광을 완전하게 차단시키며, 반투과 패턴(25c)은 광을 회절시켜 부분적으로 투과시킨다.The halftone mask 25 includes a transmission pattern 25a, a blocking pattern 25b, and a semitransmissive pattern 25c. The transmission pattern 25a completely transmits the light, the blocking pattern 25b completely blocks the light, and the semitransmissive pattern 25c diffracts the light and partially transmits it.

차단 패턴(25b)은 나중에 설명된 소오스 전극과 드레인 전극을 각각 형성하기 위한 영역에 정렬되고, 반투과 패턴(25c)은 소오스 전극과 드레인 전극이 이격된 영역에 정렬된다. 이들 영역들 이외의 영역에는 투과 패턴(25a)이 정렬될 수 있다.The blocking pattern 25b is arranged in an area for forming the source electrode and the drain electrode, which are described later, and the semi-transmissive pattern 25c is arranged in an area in which the source electrode and the drain electrode are spaced apart from each other. The transmission pattern 25a may be aligned in an area other than these areas.

이후, 노광 공정을 이용하여 광을 하프톤 마스크(25)로 조사한다. 이에 따라, 광은 하프톤 마스크(25)의 투과 패턴(25a)과 반투과 패턴(25b)을 경유하여 포토레지스트막(23)에 조사되지만, 하프톤 마스크(25)의 차단 패턴(25b)에서는 광이 투과되지 않게 되어 포토레지스트막(23)에 어떠한 광도 조사되지 않게 된다.Thereafter, light is irradiated to the halftone mask 25 using an exposure process. Accordingly, the light is irradiated to the photoresist film 23 via the transmissive pattern 25a and the semi-transmissive pattern 25b of the halftone mask 25, but the light is emitted from the blocking pattern 25b of the halftone mask 25. Light is not transmitted and no light is irradiated to the photoresist film 23.

도 1d에 도시한 바와 같이, 노광 공정 후, 현상 공정을 수행한다. 이에 따라, 투과 패턴(25a)에 대응된 포토레지스트막(23)은 모두 제거되어 제2 금속막(19)이 노출되고, 차단 패턴(25b)에 대응된 포토레지스트막(23)은 그대로 유지되어 제1 포토레지스트 패턴(23a)이 형성된다. 반투과 패턴(25c)에 대응된 포토레지스트막(23)은 상부로부터 소정 깊이로 제거되어 제1 포토레지스트 패턴(23a)의 두께보다 낮은 제2 포토레지스트 패턴(23b)이 형성된다. 제2 포토레지스트 패턴(23b)의 두께는 실험을 통해 최적화될 수 있지만, 제2 포토레지스트 패턴(23b)은 제1 포토레지스트 패턴(23a)의 1/2 두께를 가질 수 있다.As shown in FIG. 1D, after the exposure process, the development process is performed. Accordingly, all of the photoresist film 23 corresponding to the transmission pattern 25a is removed to expose the second metal film 19, and the photoresist film 23 corresponding to the blocking pattern 25b is maintained as it is. The first photoresist pattern 23a is formed. The photoresist film 23 corresponding to the semi-transmissive pattern 25c is removed to a predetermined depth from the top to form a second photoresist pattern 23b lower than the thickness of the first photoresist pattern 23a. The thickness of the second photoresist pattern 23b may be optimized through experiments, but the second photoresist pattern 23b may have a thickness of 1/2 of the first photoresist pattern 23a.

결국, 포토레지스트막(23)은 노광 및 현상 공정들에 의해 제1 및 제2 포토레지스트 패턴들(23a, 23b)로 형성될 수 있다. As a result, the photoresist film 23 may be formed of the first and second photoresist patterns 23a and 23b by exposure and development processes.

도 1e에 도시한 바와 같이, 제1 및 제2 포토레지스트 패턴들(23a, 23b)을 마스크로 하여 습식 식각 공정을 이용하여 제2 금속막(19)을 패터닝하여 소오스 패턴(31a), 드레인 패턴(31b) 및 연결 영역(31c)을 형성한다. 연결 영역(31c)은 소오스 패턴(31a)과 드레인 패턴(31b)이 연결된 영역으로서, 이후 공정에 의해 제거된다. 이때, 제2 포토레지스트 패턴(23b)에 의해 제2 포토레지스트 패턴(23b)의 하부에 형성된 제2 금속막(19)은 식각되지 않게 되므로, 연결 영역(31c)이 그대로 존재하게 된다. As shown in FIG. 1E, the second metal layer 19 is patterned using a wet etching process using the first and second photoresist patterns 23a and 23b as masks, thereby obtaining a source pattern 31a and a drain pattern. 31b and the connection region 31c are formed. The connection region 31c is a region where the source pattern 31a and the drain pattern 31b are connected, and is removed by a later process. At this time, since the second metal film 19 formed under the second photoresist pattern 23b by the second photoresist pattern 23b is not etched, the connection region 31c remains intact.

따라서, 제2 포토레지스트 패턴(23b)에 의해 산화물 활성층(17)이 노출되지 않게 됨으로써, 산화물 활성층(17)이 습식 용액에 의해 식각되지 않게 된다. 이에 따라, 산화물 활성층(17)의 채널 특성이 향상될 수 있다. 종래에는 습식 식각 공정시 제2 포토레지스트 패턴(23b)이 없으므로, 습식 용액에 의해 연결 영역이 제거된 후, 이 영역의 하부의 산화물 활성층까지도 식각하게 되어 채널 특성이 저하되었다.Therefore, the oxide active layer 17 is not exposed by the second photoresist pattern 23b, so that the oxide active layer 17 is not etched by the wet solution. Accordingly, channel characteristics of the oxide active layer 17 may be improved. Conventionally, since there is no second photoresist pattern 23b in the wet etching process, after the connection region is removed by the wet solution, even the oxide active layer under the region is etched, thereby deteriorating channel characteristics.

도 1f에 도시한 바와 같이, 애싱 공정을 이용하여 제2 포토레지스트 패턴(23b)을 모두 제거하여 연결 영역(31c)이 노출시킨다. 제2 포토레지스트 패턴(23b)의 제거시 제1 포토레지스트 패턴(23a)도 함께 제거된다. 하지만, 제1 포토레지스트 패턴(23a)은 제2 포토레지스트 패턴(23b)보다 높은 두께를 가지므로, 제2 포토레지스트 패턴(23b)이 모두 제거될 때, 제1 포토레지스트 패턴(23a)은 제1 포토레지스트 패턴(23a)의 두께보다 더 낮은 제3 포토레지스트 패턴(23c)으로 형성된다. As shown in FIG. 1F, the connection region 31c is exposed by removing all of the second photoresist pattern 23b using an ashing process. When the second photoresist pattern 23b is removed, the first photoresist pattern 23a is also removed. However, since the first photoresist pattern 23a has a thickness higher than that of the second photoresist pattern 23b, when the second photoresist pattern 23b is completely removed, the first photoresist pattern 23a may be formed. The third photoresist pattern 23c is lower than the thickness of the first photoresist pattern 23a.

도 1g에 도시한 바와 같이, 제3 포토레지스트 패턴(23c)을 마스크로 하여 건식 식각 공정을 이용하여 연결 영역(31c)을 제거하여 연결 영역(31c)의 하부에 형성된 산화물 활성층(17)을 노출시킨다. As shown in FIG. 1G, the connection region 31c is removed using a dry etching process using the third photoresist pattern 23c as a mask to expose the oxide active layer 17 formed under the connection region 31c. Let's do it.

이에 따라, 소오스 패턴(31a)과 드레인 패턴(31b)은 서로 이격된 소오스 전극(33a)과 드레인 전극(33b)으로 형성된다. Accordingly, the source pattern 31a and the drain pattern 31b are formed of the source electrode 33a and the drain electrode 33b spaced apart from each other.

연결 영역(31c)이 건식 식각 공정에 의해 제거되더라도 이 영역의 하부에 형성된 산화물 활성층(17)은 건식 식각 공정에 의해 식각되지 않게 되어, 채널 특징은 유지될 수 있다.Even if the connection region 31c is removed by the dry etching process, the oxide active layer 17 formed under the region is not etched by the dry etching process, so that the channel characteristics may be maintained.

따라서, 본 발명은 소오스 전극과 드레인 전극을 형성하기 위한 습식 공정시 제2 포토레지스트 패턴에 의해 소오스 패턴과 드레인 패턴이 일체로 연결된 연결 영역이 식각되지 않게 되어, 연결 영역의 하부에 형성된 산화물 활성층이 습식 용액에 노출되지 않게 되어 식각되지 않게 되므로, 산화물 활성층의 채널 특성을 향상시킬 수 있다.Accordingly, in the present invention, the connection region in which the source pattern and the drain pattern are integrally formed by the second photoresist pattern is not etched by the second photoresist pattern during the wet process for forming the source electrode and the drain electrode, so that the oxide active layer formed under the connection region Since it is not exposed to the wet solution and is not etched, it is possible to improve the channel characteristics of the oxide active layer.

또한, 본 발명은 산화물 활성층과 소오스/드레인 전극 사이의 콘택 저항이 매우 낮으므로, 비정질 실리콘으로 이루어진 비정질 활성층에서 반드시 필요한 오믹 콘택층이 필요 없게 되어, 공정이 단순해질 수 있다. In addition, since the contact resistance between the oxide active layer and the source / drain electrodes is very low, the present invention eliminates the necessity of the ohmic contact layer, which is necessary in the amorphous active layer made of amorphous silicon, thereby simplifying the process.

이상에 의해 제조된 박막 트랜지스터는 액정표시장치나 유기전계발광 표시장치에 사용될 수 있다.The thin film transistor manufactured as described above may be used in a liquid crystal display device or an organic light emitting display device.

도 1g에 의해 형성된 소오스 전극(33a)과 드레인 전극(33b)을 포함하는 기판(11) 상에 보호막을 형성하고, 보호막을 패터닝하여 드레인 전극(33b)이 노출된 콘택홀을 형성한다. A protective film is formed on the substrate 11 including the source electrode 33a and the drain electrode 33b formed by FIG. 1G, and the protective film is patterned to form a contact hole in which the drain electrode 33b is exposed.

이후, 투명성 도전 물질, 예컨대 인듐-틴-옥사이드(ITO)로 이루어진 투명성 도전막을 형성하고 패터닝하여 콘택홀을 통해 드레인 전극(33b)과 전기적으로 연결된 화소 전극이 형성된다. 화소 전극은 액정표시장치와 유기전계발광 표시장치에 정의된 각 화소 영역 내에 형성될 수 있다.Thereafter, a transparent conductive film made of a transparent conductive material such as indium tin oxide (ITO) is formed and patterned to form a pixel electrode electrically connected to the drain electrode 33b through a contact hole. The pixel electrode may be formed in each pixel area defined in the liquid crystal display and the organic light emitting display.

도 1a 내지 도 1g는 본 발명에 따른 박막 트랜지스터의 제조 공정을 도시한 도면이다.1A to 1G illustrate a manufacturing process of a thin film transistor according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11: 기판 13: 게이트 전극11: substrate 13: gate electrode

15: 게이트 절연막 17: 산화물 활성층15 gate insulating film 17 oxide active layer

19: 금속막 23: 포토레지스트막19: metal film 23: photoresist film

23a, 23b, 23c: 포토레지스트 패턴 25: 하프톤 마스크23a, 23b, 23c: photoresist pattern 25: halftone mask

31a: 소오스 패턴 31b: 드레인 패턴31a: source pattern 31b: drain pattern

31c: 연결 영역 33a: 소오스 전극31c: connection region 33a: source electrode

33b: 드레인 전극33b: drain electrode

Claims (6)

기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the gate electrode; 상기 게이트 절연막 상에 산화물 활성층을 형성하는 단계;Forming an oxide active layer on the gate insulating film; 상기 산화물 활성층을 포함하는 기판 상에 금속막과 포토레지스트막을 형성하는 단계;Forming a metal film and a photoresist film on the substrate including the oxide active layer; 하프톤 마스크를 이용하여 상기 포토레지스트막을 패터닝하여 서로 상이한 두께를 갖는 제1 및 제2 포토레지스트 패턴들을 형성하는 단계;Patterning the photoresist film using a halftone mask to form first and second photoresist patterns having different thicknesses from each other; 상기 제1 및 제2 포토레지스트 패턴들을 마스크로 하여 상기 금속막을 습식 식각하여 소오스 패턴, 드레인 패턴 및 상기 소오스 패턴과 상기 드레인 패턴이 연결된 연결 영역을 형성하는 단계;Wet etching the metal layer using the first and second photoresist patterns as a mask to form a source pattern, a drain pattern, and a connection region to which the source pattern and the drain pattern are connected; 상기 제1 및 제2 포토레지스트 패턴들을 애싱하여 제3 포토레지스트 패턴을 형성하는 단계; 및Ashing the first and second photoresist patterns to form a third photoresist pattern; And 상기 제3 포토레지스트 패턴을 마스크로 하여 상기 금속막을 건식 식각하여 소오스 전극과 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.And dry-etching the metal film using the third photoresist pattern as a mask to form a source electrode and a drain electrode. 제1항에 있어서, 상기 건식 식각에 의해 상기 연결 영역이 제거되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 1, wherein the connection region is removed by the dry etching. 제1항에 있어서, 상기 제2 포토레지스트 패턴은 상기 제1 포토레지스트 패턴보다 낮은 두께를 갖는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 1, wherein the second photoresist pattern has a thickness lower than that of the first photoresist pattern. 제3항에 있어서, 상기 애싱에 의해 상기 제3 포토레지스트 패턴은 상기 제1 포토레지스트 패턴으로부터 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 3, wherein the third photoresist pattern is formed from the first photoresist pattern by the ashing. 제1항에 있어서, 상기 산화물 활성층은 아연산화물(ZnO), 인듐산화물(InO), 주석산화물(SnO), 갈륨산화물(GaO), 인듐아연산화물(InZnO), 아연주석산화물(ZnSnO) 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 1, wherein the oxide active layer is any one of zinc oxide (ZnO), indium oxide (InO), tin oxide (SnO), gallium oxide (GaO), indium zinc oxide (InZnO), and zinc tin oxide (ZnSnO). The manufacturing method of the thin film transistor characterized by the above-mentioned. 기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트 전극을 포함하는 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate including the gate electrode; 상기 게이트 절연막 상에 산화물 활성층을 형성하는 단계;Forming an oxide active layer on the gate insulating film; 상기 산화물 활성층을 포함하는 기판 상에 금속막과 포토레지스트막을 형성하는 단계;Forming a metal film and a photoresist film on the substrate including the oxide active layer; 하프톤 마스크를 이용하여 상기 포토레지스트막을 패터닝하여 서로 상이한 두께를 갖는 제1 및 제2 포토레지스트 패턴들을 형성하는 단계;Patterning the photoresist film using a halftone mask to form first and second photoresist patterns having different thicknesses from each other; 상기 제1 및 제2 포토레지스트 패턴들을 마스크로 하여 상기 금속막을 습식 식각하여 소오스 패턴, 드레인 패턴 및 상기 소오스 패턴과 상기 드레인 패턴이 연결된 연결 영역을 형성하는 단계;Wet etching the metal layer using the first and second photoresist patterns as a mask to form a source pattern, a drain pattern, and a connection region to which the source pattern and the drain pattern are connected; 상기 제1 및 제2 포토레지스트 패턴들을 애싱하여 제3 포토레지스트 패턴을 형성하는 단계;Ashing the first and second photoresist patterns to form a third photoresist pattern; 상기 제3 포토레지스트 패턴을 마스크로 하여 상기 금속막을 건식 식각하여 소오스 전극과 드레인 전극을 형성하는 단계;Dry etching the metal layer using the third photoresist pattern as a mask to form a source electrode and a drain electrode; 상기 소오스/드레인 전극을 포함하는 기판 상에 보호막을 형성하는 단계; 및Forming a protective film on the substrate including the source / drain electrodes; And 상기 보호막 상에 상기 드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조 방법.And forming a pixel electrode connected to the drain electrode on the passivation layer.
KR1020080120361A 2008-12-01 2008-12-01 Method of fabricating thin film transistor and method of manufacturing display device KR20100061977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080120361A KR20100061977A (en) 2008-12-01 2008-12-01 Method of fabricating thin film transistor and method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120361A KR20100061977A (en) 2008-12-01 2008-12-01 Method of fabricating thin film transistor and method of manufacturing display device

Publications (1)

Publication Number Publication Date
KR20100061977A true KR20100061977A (en) 2010-06-10

Family

ID=42362331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120361A KR20100061977A (en) 2008-12-01 2008-12-01 Method of fabricating thin film transistor and method of manufacturing display device

Country Status (1)

Country Link
KR (1) KR20100061977A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815663B2 (en) 2011-06-21 2014-08-26 Samsung Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method
US8993388B2 (en) 2013-06-26 2015-03-31 Samsung Display Co., Ltd. Manufacturing method of liquid crystal display having touch sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815663B2 (en) 2011-06-21 2014-08-26 Samsung Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method
US8993388B2 (en) 2013-06-26 2015-03-31 Samsung Display Co., Ltd. Manufacturing method of liquid crystal display having touch sensor

Similar Documents

Publication Publication Date Title
US10580804B2 (en) Array substrate, fabricating method therefor and display device
KR101613029B1 (en) Thin film transistor and manufacturing method thereof, and display device
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
KR102049685B1 (en) Method for manufacturing low temperature polysilicon array substrate
US10964790B1 (en) TFT substrate and manufacturing method thereof
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
US9006059B2 (en) CMOS transistor and method for fabricating the same
KR20100094817A (en) Method of fabricating array substrate
KR20070107493A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20110130896A (en) Array substrate and method of fabricating the same
US20170255044A1 (en) Tft substrates and the manufacturing methods thereof
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
KR20170049666A (en) Thin Film Transistor Substrate
KR102224457B1 (en) Display device and method of fabricating the same
US20220320269A1 (en) Display device, array substrate, thin film transistor and fabrication method thereof
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR20120043404A (en) Display apparatus and method of manufacturing the same
KR20110058356A (en) Array substrate and method of fabricating the same
KR20100094275A (en) Method of fabricating the thin film transistor array substrate using a oxidized semiconductor
KR20100061977A (en) Method of fabricating thin film transistor and method of manufacturing display device
CN113540126B (en) Array substrate and manufacturing method
KR102090460B1 (en) Thin film transistor and method of fabricating the same
US10672912B2 (en) N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel
KR20120053770A (en) Method for fabricating array substrate having thin film transistor
KR101898247B1 (en) Organic light emitting diode display device and fabricating method of the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination