KR20100047388A - 10ge fail-over device by using digital circuit - Google Patents

10ge fail-over device by using digital circuit Download PDF

Info

Publication number
KR20100047388A
KR20100047388A KR1020080106252A KR20080106252A KR20100047388A KR 20100047388 A KR20100047388 A KR 20100047388A KR 1020080106252 A KR1020080106252 A KR 1020080106252A KR 20080106252 A KR20080106252 A KR 20080106252A KR 20100047388 A KR20100047388 A KR 20100047388A
Authority
KR
South Korea
Prior art keywords
bypass
line
communication path
failure
fod
Prior art date
Application number
KR1020080106252A
Other languages
Korean (ko)
Inventor
조희성
Original Assignee
주식회사 인프라넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 인프라넷 filed Critical 주식회사 인프라넷
Priority to KR1020080106252A priority Critical patent/KR20100047388A/en
Publication of KR20100047388A publication Critical patent/KR20100047388A/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06Management of faults, events, alarms or notifications
    • H04L41/0654Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/22Alternate routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/28Routing or path finding of packets in data switching networks using route fault recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/35Switches specially adapted for specific applications
    • H04L49/351Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H04L49/352Gigabit ethernet switching [GBPS]

Abstract

PURPOSE: By establishing FOD in the state that altogether dual each network element the device for fault restoration using the digital circuit for 10 giga Ethernet actually drives away the stable net. CONSTITUTION: By it physicals, forming bypass-line through communications path control devices(112, 113) the first bypass-line part offers the normal communications path to the off state of the power source. By offering bypass-line through the media converter the second bypass-line part offers the safe communications path to selection or the obstacle occurrence condition of user. Controller decides the communications path with the first bypass-line and the second bypass-line.

Description

디지털 회로를 이용한 10 기가 이더넷 용 장애 복구 장치{10GE Fail-over Device by Using digital circuit}Failover device for 10 Gigabit Ethernet using digital circuits {10GE Fail-over Device by Using digital circuit}

배경 기술 참고. See background technology.

본 발명은 외부 인터페이스로서 10 기가 비트 이더넷을 이용하는 스위치(switch) 장비나 혹은 대용량 보안 장비 등과 같은 네트워크 통신 장비의 이중화 및 장애 극복을 위해 고안된 것으로서, 10GE의 일반적인 신호 규격 중 XGMII 및 XAUI를 이용한 방법과 물리적 통신 경로 제어 장치를 이용하여 in-line과 bypass-line 개념의 물리적 신호 전송 경로(signal 통신 경로)를 디지털 회로 기반으로 설계된 장애극복 장치 즉 Fail-over Device(FoD)에 관한 것이다.The present invention is designed to overcome the duplication and failure of network communication equipment such as switch equipment or high-capacity security equipment using 10 Gigabit Ethernet as an external interface, and a method using XGMII and XAUI among 10GE's general signal specifications. The present invention relates to a fail-over device, that is, a fail-over device (FoD) designed based on digital circuits for physical signal transmission paths (signal communication paths) of in-line and bypass-line concepts using a physical communication path control device.

FoD란 앞서 언급된 것과 같이 Fail-over Device의 약자로서 각종 케이블을 이용한 네트워크 통신에 사용되는 장비이다. 특히 장애 발생 시, 물리적으로 장애 발생 시스템을 우회하도록 네트워크 경로를 재설정하여, 네트워크 단절로 발생할 수 있는 link fail을 순간적으로 복구한다. FoD는 일반적으로 네트워크 통신 장비의 외 부에 독립 장치로 존재하여, UTP 케이블이나 혹은 광 케이블(Fabric Cable)을 이용하여 구성되는 장비이다. FoD is an abbreviation of Fail-over Device as mentioned above, and is a device used for network communication using various cables. In case of a failure, the network path is reconfigured to bypass the failing system physically and recovers the link failure that may occur due to network disconnection. FoD generally exists as an independent device outside the network communication equipment, and is a device configured by using a UTP cable or an optical cable.

또한 FoD는 이더넷 데이터 통신에 있어, 내적 혹은 외적 요소에 의해 특정 장비의 통신 불능 상태가 발생하였을 때(장애 상태), 이를 감지하고 능동/수동적으로 판단하여 또 다른(Redundancy) 통신 경로(물리적 데이터 전송 라인)로 주 통신 경로(path)를 변경(switching)하는 장비로 최소한의 시간으로 최소한의 데이터 손실을 보장해야 한다.In addition, in the Ethernet data communication, the FoD detects a failure of a specific equipment due to internal or external factors (fault status), detects it, and actively / passively determines another communication path (physical data transmission). Equipment that switches the main communication path to the network, ensuring minimal data loss with minimal time.

도 1은 FoD의 이해를 돕기 위한 참고 그림이다. 좌측 그림과 같이 정상적인 통신 경로로 패킷 데이터가 내부 보안장비를 통해 흐르던 중, 장애가 발생하면 우측 그림과 같이 보안장비 장비를 우회하여 네트워크 통신에 문제가 발생하지 않은 또 다른 통신 경로로 경로를 변경한다. 1 is a reference picture for better understanding of FoD. If packet data flows through the internal security device in the normal communication path as shown in the left figure, if a failure occurs, the path is changed to another communication path that does not cause any problem in network communication by bypassing the security device as shown in the right figure.

현재 시장에 출시된 제품은 대부분이 10/100/1000Mbps를 기반으로 FoD 장비로 일반적으로는 광학적 FoD 장치를 주로 사용하고, 10/100Mbps 장비는 때때로 Cross switch등을 통하여 FoD를 구현하기도 한다. 하지만 1000Mbps급 이하에서 주로 사용하는 FoD의 경우는 광학적/기계적 FoD가 대게이거나 혹은 외부에 독립된 하나의 완전한 장치이기 때문에 주 장비의 장애 발생에 대한 감지 및 이에 대한 빠른 대처에 문제가 있고, 또한 이런 방식의 장애 극복(Fail-over) 방식에 소요되는 시간은 장애 발생 확인 후 복구하는 시간까지 수 초(second)에서 수십 초가 소요되는 상당한 시간을 필요로 한다.Most of the products on the market are based on 10/100 / 1000Mbps and generally use optical FoD devices, and 10 / 100Mbps devices sometimes implement FoD through cross switches. However, in case of FoD, which is mainly used below 1000Mbps, the optical / mechanical FoD is usually a single device or a standalone device, so there is a problem in detecting and quickly responding to the failure of main equipment. The time required for the fail-over method requires considerable time, ranging from a few seconds to several tens of seconds from the confirmation of a failure to recovery.

뿐만 아니라 종래의 제품은 도 2에서 보이는 것과 같이 주로 FoD가 외부에 설치됨에 따라 광 케이블(fiber cable) 또는 UTP 케이블로 장비 간 연결을 해야 하기 때문에, 케이블에 대한 신뢰성 및 그 자체에 대한 안정성 역시 중복 확인되어야 하는 불안전한 요소를 다소 내포할 수밖에 없는 구성이다. In addition, since the conventional product mainly needs to be connected between equipment by a fiber cable or a UTP cable as FoD is installed outside as shown in FIG. 2, reliability of the cable and stability of itself are also redundant. It is a composition that inevitably contains some unsafe elements to be identified.

특히 최근 대형 서비스 제공 사들(ISP 혹은 Telco)의 백본망(Backbone network)이나 코어 망(core network)이 1GE에서 10GE으로 대처 되고 있는 상황에서 기존의 1GE에 사용되는 장애극복 방식을 10GE에 적용할 경우 같은 시간 단위일 찌라도 전송 대역폭(Bandwidth)의 차이에 따른 최대 10배에 다다르는 엄청난 패킷(패킷) 유실이 발생할 수 있고, 이에 대한 소비자들의 불만도 더 커질 수 있다.In particular, when the backbone network or core network of large service providers (ISP or Telco) is coping with 1GE to 10GE, the failover method used in the existing 1GE is applied to the 10GE. Even in the same time unit, a huge packet (packet) loss of up to 10 times due to the difference in the transmission bandwidth (Bandwidth) can occur, and consumer complaints about this can be increased.

이에, 종래 기술의 문제점을 극복하고, 기존의 기본 FoD 개념인 장애 극복의 기본에 충실하여, 좀더 이른 시간의 장애 극복 시간을 통한 최소한의 패킷 데이터 손실 보장과 또한 주 장비 내부에 장치할 수 있는 장점을 통해 한층 안정되고 시스템 구성상 케이블에 따른 불안요소를 제거한 FoD 장비 개발이 요구되고 있다.Therefore, by overcoming the problems of the prior art and sticking to the basics of failover, which is the existing basic FoD concept, it is possible to guarantee the minimum packet data loss through the earlier failover time and also to install it inside the main equipment. Through the development of the FoD equipment that is more stable and eliminates the anxiety caused by the cable due to the system configuration is required.

본 발명은 상기와 같은 종래 기술을 개선하기 위해 고안된 것으로서, 기존의 1GE 망에서 사용되는 FoD의 개념을 이용하여 10GE 급 망에서의 적용 함으로서 다음과 같은 문제점을 해결할 수 있다.The present invention is designed to improve the prior art as described above, by using the concept of FoD used in the existing 1GE network can be solved the following problems by applying in the 10GE-class network.

ㄱ. 10GE 급의 망에서 적용 가능.A. Applicable in 10GE class network.

- 대용량 전달 매체의 표준 규격 적용에 따른 빠른 적용성. -Fast applicability according to the application of the standard specification of large capacity delivery media.

- IEEE 표준인 XAUI 혹은 XGMII 인터페이스를 적용.-Apply IEEE standard XAUI or XGMII interface.

- 10GE 급 코어 망(Core network) 혹은 백본망(Backbone network)의 적용. -Application of 10GE Core Network or Backbone Network.

- 하위 Fast Ethernet 급 ~ 1GE 급으로 확대 적용이 용이함.-Easy to expand and apply from lower Fast Ethernet class to 1GE class.

ㄴ. 장애 극복 시간의 단축N. Reduced failover time

- XAUI 혹은 XGMII 방식의 디지털 회로적용에 따른 nano second 급 장애 복구-Nano second fault recovery by applying digital circuit of XAUI or XGMII method

- 수 기가급 클락(clock) 속도에서 동작하는 물리적 통신 경로 제어 장치를 -A physical communication path control device operating at several giga clock speeds.

이용한 nano second 급 장애 복구       Nano second failure recovery

- 모듈 타입으로서 주장치의 내부 장착으로부터 얻을 수 있는 빠르고 신속한 장애 판단 및 그에 따른 의사 결정 및 수행 시간. Fast and quick fault determination and subsequent decision and execution time resulting from the internal mounting of the main unit as a modular type.

ㄷ. 장애 극복 시간 단축에 따른 패킷 손실 최소화C. Minimize packet loss due to reduced failover time

- 1GE 급에서 대략 1초 ~ 8초 정도 소요되던 시간에 따른 패킷 손실 량이 초-Packet loss according to the time taken in 1GE ~ 8 seconds

당 144,000개 ~ 1,152,000개의 패킷이었다면, 이를 10GE에 적용하게 되면      If it was 144,000 to 1,152,000 packets per second, then applying that to 10GE

초당 1,440,000개 ~ 11,520,000개의 패킷이 손실 되게 된다. 하지만 본 개발      1,440,000 to 11,520,000 packets are lost per second. But this development

을 적용하게 되면 수 nano second에서 동작하게 되므로 최대 1,440,000개 이      Is applied at several nanoseconds, so up to 1,440,000

하의 손실로 낮출 수 있다.       Can be reduced to

ㄹ. 주 장비 내부에 거치 되는 모듈 방식으로서 주장치와의 제어의 일체화D. Integration of the control with the main device as a modular method mounted inside the main equipment

- 주장치의 내부에 장착됨으로써, 추가 전원구성 감소에 따른 비용 절감.-Mounted inside the main unit, cost savings due to reduced additional power configuration.

- UTP 혹은 광케이블을 사용하지 않으므로 각종 케이블 연결에 따라서 발생-OTP or optical cable is not used, so it can be caused by various cable connections

할 수 있는 불안 요소 제거       Remove anxiety

ㅁ. 주장치의 내부에 모듈(daughter 보드) 형태로서 장착됨에 따라 각종 케이블 M. Various cables as the module (daughter board) is mounted inside the main unit

사용에 따른 불안정성으로부터 자유로워 짐.    Free from instability due to use.

- 케이블의 추가 사용에 따른 추가 비용 감소.-Reduced additional costs due to the additional use of cables.

- 관리 대상의 감소.-Reduction in management.

본 발명은 보안장비 장비 등과 같은 부가적인 네트워크 장비가 설치되어 있는 백 본(backbone) 망이나 혹은 코어(core) 망이 부가적인 네트워크 장비에 의해 서비스가 중단되거나 치명적 데이터손실로부터 최대한 안전하게 보호할 수 있는 효과를 얻을 수 있다. 각각의 네트워크 장비를 모두 이중화한 상태에서 본 발명의 FoD를 설치하게 되면 가장 현실적으로 안정된 망 구축을 가능하도록 하는 효과를 얻을 수 있다.According to the present invention, a backbone network or a core network in which additional network equipment such as security equipment equipment is installed can be maximally secured from service interruption or fatal data loss by additional network equipment. The effect can be obtained. When the FoD of the present invention is installed in a state in which each network equipment is duplexed, it is possible to obtain the effect of enabling the most realistic stable network construction.

또한, 최대한 이른 시간 안에 이루어지는 장애 극복(Fail over)을 통하여 최소한의 패킷 유실을 도모할 수 있고, 사용자의 요구에 의해서나, 혹은 장비 자체의 치명적 에러(critical error) 상태를 대비하기 위한 다양한 방식의 패킷 데이터 bypass 구조 형성으로 기존의 기계식, 광학식 방식의 FoD 보다 한층 뛰어난 성능을 제공할 수 있는 효과가 있다. In addition, a minimum packet loss can be achieved by failing over as early as possible, and in various ways to prepare for critical error conditions at the user's request or the device itself. By forming the packet data bypass structure, it is possible to provide better performance than the conventional mechanical and optical FoD.

또한, 엄청나게 빠른 속도로 발전해 가고 있는 보안 장비 등과 같은 네트워크 시장이, 보안의 필요성을 모두가 인지함에도 불구하고, 장비 자체 안정성의 문제로 인해 도입을 꺼리게 되는 많은 사업자의 불안 요소를 제거하는 효과가 있을 것이다. In addition, the network market, such as security equipment, which is developing at an enormously rapid pace, may have the effect of eliminating the anxiety of many operators who are reluctant to adopt due to the problem of the stability of the equipment itself, even though everyone is aware of the necessity of security. will be.

또한, 주장치 내부에 장착되는 방식의 FoD로서, 외부에 불필요한 케이블 등을 사용하지 않을 수 있고, 또한 케이블 등의 불안정 효소로부터 자유로워 질 수 있는 장점이 있다.In addition, as a FoD of the type mounted inside the main device, there is an advantage that it is possible to not use unnecessary cables or the like outside, and also free from unstable enzymes such as cables.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것이 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이렇나 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가 적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.As described above, although the present invention has been described with reference to the limited embodiments and the drawings, the present invention is not limited to the above-described embodiments, which can be modified by those skilled in the art to which the present invention pertains. And variations are possible. Accordingly, the invention idea should be understood only by the claims set forth below, and all equivalent or equivalent modifications thereof will fall within the scope of the invention idea.

상기의 목적을 이루고 종래기술의 문제점을 해결하기 위하여 본 발명에 따른 FoD 장치는 개괄적인 의미에서 내부에 2개의 바이패스 경로(bypass-line)와 인라인 경로(in-line)으로 구분되어 구성된다.In order to achieve the above object and to solve the problems of the prior art, the FoD apparatus according to the present invention is generally divided into two bypass paths and two in-line paths.

Bypass-line은 주 장비의 장애가 발생하였을 경우 사용되는 예비 통신 경로로서 도 1의 우측과 같이 내부 기능 블록 B -> C를 거치지 않고 바로 A -> D로 통신 경로가 형성되는 것을 의미한다. 이는 주장치의 장애 발생에 따른 물리적 통신 경로만 제공함으로써 장애 발생에 따른 서비스 장애상태를 최소화하고 계속해서 안정적인 서비스를 할 수 있도록 최소한의 안정적 통신 경로만을 확보하기 위함이다. 따라서 Bypass로 데이터가 흐를 경우에는 기타 어떠한 기능도 영향을 주거나 제어되지 않은 상태에서 곧바로 외부 I/O로 나가기 때문에 단순한 물리적 통신 경로라고 간주할 수 있다.Bypass-line is a preliminary communication path used in case of failure of the main equipment, and means that a communication path is formed directly from A to D without passing through the internal function blocks B to C as shown in the right side of FIG. This is to secure only the minimum stable communication path to minimize the service failure state caused by the failure and to continue the stable service by providing only the physical communication path according to the failure of the main device. Thus, when data flows into Bypass, it can be regarded as a simple physical communication path because any other function affects or goes straight to external I / O without being controlled.

In-line은 외부로부터 입력되는 데이터들의 주 이동 경로로서, 주 장비의 장애가 발생하기 전까지는 계속해서 주 통신 경로가 된다. 도 1의 좌측 그림을 참고하여 데이터의 흐름을 예를 들면 A로부터 입력된 데이터는 내부 기능 블록인 B와 C를 통하고 다시 D의 I/O를 통해서 외부로 데이터가 전달된다.In-line is the main movement path of data input from the outside, and continues to be the main communication path until the failure of the main equipment occurs. For example, referring to the left figure of FIG. 1, the data input from A is transmitted to the outside through B and C, which are internal functional blocks, and again through I / O of D.

먼저 디지털 회로를 이용한 FoD 장치의 구성은 다음과 같다.First, the configuration of a FoD device using a digital circuit is as follows.

XAUI 및 XGMII를 주된 interface로 사용하는 10GE에서 장비 내의 장애 발생시 in-line에서 bypass-line으로 통신 경로를 수 nano sec에 변경하기 위해서는 우선, 고 주파수 대역에서 동작하는 상용 IC들을 기반으로 해야 한다. In case of 10GE using XAUI and XGMII as the main interface, in order to change the communication path from in-line to bypass-line in several nanoseconds in case of failure in the equipment, first, commercial ICs operating in high frequency band should be based.

도 3은 XAUI 및 XGMII를 이용하여 기존의 상용 IC를 통해 구현한 외부 10GE 2포트(총 4포트 구성)를 수용하는 FoD 장비의 블록 도이다. 본 구성은 보안장비 보안장비에 사용될 경우의 FoD 모듈을 그림 화 한 것이다.3 is a block diagram of FoD equipment that accommodates an external 10GE 2-port (total 4-port configuration) implemented through a conventional commercial IC using XAUI and XGMII. This configuration is a picture of FoD module when used for security equipment security equipment.

일반적으로 시장에 출시되고 있는 대용량 보안 장비 등의 제품들을 보았을 때, 외부로 총 2개의 업 링크 포트(Uplink port)를 가지고 있다. 보안 장치의 특성상 네트워크상에서 주로 네트워크 물리 계층 2 혹은 3(L 2/L 3) 스위치와 게이트웨이(gateway) 사이에 위치하기 때문에 보안 기능을 제외한다면 단순히 물리적 이동경로만 제공하는 형상이다. 특히 아직까지 보안 장비는 L 2 / L 3 스위치와는 달리 네트워크상에 반드시 필요한 구성요소이거나, 100% 확신할 수 있는 안정적인 장치로 인식되기보다는 부가 기능적인 의미를 많이 갖고 있는 장비이다. 물론 시장에서도 보안 장비들은 in-line 모드와 bypass-line 모드를 모두 실시간 변경 가능해도 반드시 지원해야 하는 것이 일반적인 보안장비들의 요구사항이다.In general, when looking at products such as high-capacity security equipment on the market, it has a total of two uplink ports. Due to the nature of the security device, it is mainly located between the network physical layer 2 or 3 (L 2 / L 3) switch and the gateway (gateway) in the network, except for the security function, it merely provides a physical movement path. In particular, unlike the L 2 / L 3 switch, the security device is a necessary component on the network or a device having a lot of additional functional meanings rather than being recognized as a reliable device 100% reliable. Of course, it is a requirement of general security devices in the market that security devices must support both in-line mode and bypass-line mode in real time.

이러한 점을 참고하여, 도 3의 FoD를 보안장비에 모듈 타입으로 장착하게 되면, 실시간 최소한의 시간으로 in-line 모드 또는 bypass-line 모드 변경과 동시에 내부 장애 요인에 따른 구간별 bypass-line 모드 설정과 전원 불량 등의 치명적(Critical) 장애 상황에 대한 빠른 bypass-line 모드로의 경로 이동이 가능해 진다. Referring to this point, when the FoD of FIG. 3 is mounted in the security device as a module type, the bypass-line mode setting for each section according to the internal obstacle factor at the same time as the in-line mode or bypass-line mode is changed in real time with minimal time Fast path-by-path mode enables critical fault conditions such as overload and power failure.

도 3은 FoD의 내부 구성도이다. 보드의 장착을 용이하게 하기 위하여 커넥터(111, 119) 형태로 주 보드와 연동한다. 이때 커넥터는 10GE의 전송속도를 안정적으로 보장해야 하기 때문에 반드시 임피던스 정합(impedance matching)을 보장해야 한다. 그림에서 전면(front side)이라고 표기되어 있는 부분이 외부로부터 데이터를 입력받는 일종의 입력 포트이다. 전면의 커넥터(111)로부터 데이터를 전송받고 이는 10GE 광 인터페이스(fiber interface)인 XFI를 거쳐 10GE 전 송장(transceiver(114))로 입력 되게 된다. 이때 XFI로 연결된 시그널 중간을 물리적 통신 경로 제어(112, 113) 장치를 이용하여 첫 번째 전원 장애 상태를 방지하기 위한 bypass-line을 구축한다. 3 is an internal configuration diagram of FoD. In order to facilitate mounting of the board, it is interlocked with the main board in the form of connectors 111 and 119. At this time, the connector must guarantee the transmission speed of 10GE, so the impedance matching must be guaranteed. The front side of the figure is a type of input port that receives data from the outside. Data is received from the connector 111 on the front side and is input to the 10GE transmitter 114 through XFI, which is a 10GE fiber interface. At this time, by using the physical communication path control (112, 113) device in the middle of the signal connected to the XFI to establish a bypass-line to prevent the first power failure state.

보드가 정상적인 상태의 동작에서 데이터의 흐름은 a -> b -> 전송장치(114) -> 커넥터(119) -> 주장치 기능 블록(121) -> 커넥터(119) -> 전송장치(115) -> c -> c-1로 흐르게 된다. 하지만 주 장비의 전원에 문제가 발생하여 장비 전체가 비정상 적으로 동작하게 될 경우, 물리적 통신 경로 제어 장치는 이를 감지하고 자동으로 통신 경로를 a -> b1 -> c1으로 즉각 변경하여 패킷이 흐르지 못하는 것을 최대한 이른 시간 안에 정상적으로 흐를 수 있도록 경로를 변경한다. In the normal operation of the board, the flow of data is a-> b-> Transmitter 114-> Connector (119)-> Main Function Block (121)-> Connector (119)-> Transmitter (115)- > c-> c-1. However, if there is a problem with the power supply of the main equipment and the whole equipment is abnormally operated, the physical communication path control device detects this and automatically changes the communication path from a-> b1-> c1 to prevent the packet from flowing. Change the path so that it flows normally as early as possible.

물리적 통신 경로 제어 장치가 이렇듯 동작할 수 있는 원리는 물리적 통신 경로 제어 장치의 제어 핀을 제어하는 것인데, 제어 핀에 입력되는 값이 신호 레벨 1(High)인 경우 통신 경로를 정상적인 a -> b로 하고, 그렇지 않고 제어 핀에 입력되는 값이 기능 신호 레벨 0(Low, 주 장비의 전원이 off 된 경우)인 경우 통신 경로를 a -> b1으로 가는 기능이 있기 때문이다. The principle that the physical communication path control device can operate in this way is to control the control pin of the physical communication path control device. When the value input to the control pin is signal level 1 (High), the communication path is changed to normal a-> b. Otherwise, if the value input to the control pin is function signal level 0 (Low, when the main device is turned off), the communication path goes from a to b1.

또 다른 방식의 in-line 모드와 bypass-line 모드 변경 방식은 도 3에 표시되어 있는 전송(transceiver) IC들(114,115) 간에 XGMII로 연결되어 있는 bypass-line(117)을 이용하는 방식이다. 이 방식은 주로 주 장비가 서비스 중일 때 사용하면 효과적으로, 통상 수십 MHz의 주 클록(source clock)을 바탕으로 동작하는 장치들이기 때문에 in-line 모드였던 XAUI(116)에서 bypass-line 모드인 XGMII(117)로 변경되는 까지 최대 수십 nano second 밖에 소요되지 않아 10GE과 같은 대용량 통신에 있어서 최소한의 패킷 손실로 줄일 수 있다는 장점이 있다.Another method of changing in-line mode and bypass-line mode uses a bypass-line 117 connected to the XGMII between the transceiver ICs 114 and 115 shown in FIG. 3. This method is effective when used mainly when the main equipment is in service, and because it is devices that operate based on the source clock of several tens of MHz, the XGMII (117), which is bypass-line mode in XAUI (116), which was in-line mode. It takes up to several tens of nanoseconds until it changes to), which can reduce the minimum packet loss in high-capacity communication such as 10GE.

Transceiver를 이용하여 상기와 같은 기능을 구현하기 위해서는 먼저 transceiver에서 자체적으로 통신 매체 변경(media converting) 기능을 지니고 있 어야 한다. 일반적인 의미에서 통신 매체 변경(media converting)이란, XGMII나 XAUI 같은 interface를 이용하는 통신 방식으로 일반적으로는 XGMII에서 XFI로 데이터를 보내거나 혹은 XAUI에서 XFI로 데이터를 보내는 방식을 사용하나, 특수하게 요구되는 기능 중에 XGMII에서 XAUI로, 혹은 그 반대로 데이터를 보내려 하는 방식을 종종 필요로 하고, 이런 유의 필요에 충족하기 위해 통신 매체 변경(media converting)기술이 필요 된다.In order to implement the above functions using the transceiver, the transceiver must have its own media converting function. In general terms, media converting is a communication method using an interface such as XGMII or XAUI. Generally, a method of sending data from XGMII to XFI or XAUI to XFI is used. Some of the functions often require a way to send data from XGMII to XAUI and vice versa, and media converting techniques are needed to meet this need.

도 4는 일반적인 상태에서의 데이터 패킷 흐름을 표현한 블록 도이다. 도 4에서 보는 것과 같이 보안 장비의 10GE 포트인 XFP(212)를 통해서 입력된 데이터 패킷은 FoD를 거쳐 보안장비의 보안 기능 블록으로 흘러 가고, 보안장비 보안 기능 블록 내부에서 본연의 기능에 의해 동작한 후 다시 또 다른 XFP 포트를 이용하여 패킷 데이터가 흘러나갈 것이다. 이때 패킷의 흐름을 제어하는 것은 역시 FoD 위의 transceiver(213)로서 도 4와 같이 in-line 모드로 동작할 경우에는 정상적인 in-line 통신 경로를 형성하고 있다. 4 is a block diagram representing a data packet flow in a general state. As shown in FIG. 4, the data packet input through the XFP 212, which is a 10GE port of the security device, flows through the FoD to the security function block of the security device, and operates by the inherent function inside the security device security function block. The packet data will then flow again using another XFP port. At this time, controlling the flow of the packet also forms a normal in-line communication path when the transceiver 213 on the FoD is operated in the in-line mode as shown in FIG. 4.

이때, 장비 내부의 장애 상태나 혹은 사용자의 조작에 의하여 in-line 모드에서 bypass-line 모드로 통신 경로를 변경 할 수 있는데, 이렇게 하기 위해서는 상기에서 설명한 통신 매체 변경(media converting) 기능과 동시에 적절한 기능 블록에 의한 transceiver의 레지스터 세팅(레지스터 setting)을 필요로 한다. 그러기 위해서는 XMDC, XMDIO interface(118)를 통해서 transceiver의 내부 레지스터를 제어함 으로써 원하는 동작을 할 수 있도록 세팅하여 준다. At this time, the communication path can be changed from the in-line mode to the bypass-line mode by the failure state of the equipment or by the user's operation. Requires a register setting of the transceiver by the block. To do this, control the internal registers of the transceiver through the XMDC and XMDIO interface (118) to set the desired operation.

도 5는 장비 내부의 장애 상태나 혹은 사용자의 조작에 의하여 in-line 모드에서 bypass-line 모드로 통신 경로를 변경된 후 패킷 데이터의 흐름을 표시한 블록 도이다. 그림에서 보는 것과 같이 XFI(312)를 통해 입력된 패킷 데이터는 XFI를 거처 FoD의 transceiver(312)로 입력 되게 되고, 각종 조건에 의해 media converting 기능 즉 bypass-line으로 데이터가 흐르도록 세팅됐기 때문에 패킷 데이터를 XAUI로 보내지 않고, XGMII로 보내어 패킷 데이터를 바이패스 시켜 외부로 전송(Tx) 한다. FIG. 5 is a block diagram illustrating the flow of packet data after changing a communication path from an in-line mode to a bypass-line mode by a failure state or an operation of a user. As shown in the figure, the packet data input through the XFI 312 is input to the transceiver 312 of the FoD via the XFI, and because the data is set to flow to the media converting function, that is, bypass-line, according to various conditions, Instead of sending data to XAUI, send it to XGMII to bypass packet data and send it to the outside (Tx).

도 6은 FoD의 제어부에 의해 장애 발생을 감지하고 각각의 bypass-line 부 별 제어를 나타낸 블록도 이다. CPLD 혹은 uProcessor 등에 의해 구동되는 제어부는 내부에 전원 장애 감지(411), 사용자 요청(412), 기타 장애 감지(413) 이렇게 총 3개의 감지 레지스터를 보유하고 있다. 전원 장애 감지(411) 레지스터는 주 보드를 구동하는 주전원 요소가 불량 혹은 장애가 발생하게 되면 외부 회로에 의해 전원장애 감지(411)가 해당 레지스터에 기록되게 된다. 사용자 요청(412) 레지스터는 주 장비의 별다른 이상이 없을 때에도 사용자가 기타의 이유로 통신 경로를 도 3의 (112)와 (113)을 통하여 bypass 시키고자 할 때나 혹은 도 3의 (117)을 이용하여 bypass 시키고자 할 때, 사용자의 제어를 저장하는 레지스터이다. 기타 장애 감지(114) 레지스터는 보드의 기본 동작을 위해 제공되는 클록의 정상 구동 유무나, 주 장비를 구동함에 있어 핵심 IC들의 정상 동작 상태 등을 기록할 수 있는 레지스 터들로 구성되어 있어, 서비스 중 일부 요소의 불량/장애에 따른 치명적 서비스 중단 및 패킷 유실로부터 시스템을 안전하게 보호할 수 있다. FIG. 6 is a block diagram illustrating failure occurrence by the control unit of the FoD and control of each bypass line. The control unit driven by CPLD or uProcessor has three detection registers inside, such as power failure detection 411, user request 412, and other failure detection 413. The power failure detection 411 register causes the power failure detection 411 to be written to the corresponding register by an external circuit when the main power element driving the main board is defective or fails. The user request 412 register may be used when the user wants to bypass the communication path through 112 and 113 of FIG. 3 even when there is no abnormality of the main equipment or by using 117 of FIG. 3. When bypassing, this register is used to store the user's control. The other fault detection 114 registers consist of registers that can record whether the clock provided for the basic operation of the board is operating normally, or the normal operation status of key ICs in driving the main equipment. The system can be secured from catastrophic service interruption and packet loss due to some element of failure / failure.

상기 3개의 레지스터에 저장된 값들을 바탕으로 (414), (415), (416)은 해당 제어 시그널을 출력하고, 이는 다시 제 1 bypass-line 부와 제 2 bypass-line 부로 전달 되게 되는데, 사용자 요청으(412)로부터 발생하는 제어 신호는 경우에 따라 (414) 혹은 (416)과 (417)과 (418)에서 ORing 되어 통신 경로 제어(419)로 전달되고 통신 경로 제어(419)는 이 신호를 기반으로 제 1 bypass 제어부(420)와 제 2 bypass 제어부(421)로 최종 제어 시그널을 출력하여 in-line 모드와 bypass-line 모드를 최종 결정한다.Based on the values stored in the three registers, 414, 415, and 416 output the corresponding control signals, which are then transferred to the first bypass-line part and the second bypass-line part. The control signal originating from 412 is optionally ORed at 414 or 416 and 417 and 418 to be passed to communication path control 419 and the communication path control 419 sends this signal. The final control signal is output to the first bypass control unit 420 and the second bypass control unit 421 to finally determine the in-line mode and the bypass-line mode.

이때, 제 1 bypass 제어(420) 신호는 전원 장애 직접 감지(422)와 맞물려 제 1 bypass-line 부로 전달 되게 되는데, 전원 장애 직접 감지(422)는 장비의 주전원에 장애가 발생할 경우, 이를 감지하여 빠르게 bypass-line 모드를 적용/동작하기 위하여 고안된 회로로 전원 장애와 같은 치명적 장애 상태를 대비하여 최대한 빠른 속도와 최소한의 패킷 유실로부터 네트워크를 보호할 수 있는 이점이 있다.At this time, the first bypass control 420 signal is coupled to the direct power failure detection 422 is transmitted to the first bypass-line unit, the direct power failure detection 422, if a failure occurs in the main power of the equipment quickly The circuit is designed to apply / operate bypass-line mode, and it has the advantage of protecting the network from the fastest speed and the minimum packet loss in case of fatal failure condition such as power failure.

상기 설명에서 보듯 제 1 bypass-line 부를 확보함으로써, 전원 장애에 대한 빠른 속도의 서비스 장애 상태를 극복하여 치명적인 전원 장애 상태로부터 네트워크의 안전성을 최대로 도모할 수 있는 장점이 있고, 또한 앞서서 설명했듯이 기존의 FoD에 비하여 패킷 손실률을 최소화하고, 불량이 발생한 주 장비의 교체를 위하여 안정적인 통신 경로를 제공한다. 그리고 제 2 bypass-line 부를 추가로 장착함으로써, 주 시스템의 minor하거나 major 한 장애(critical 장애상태는 제외)로부터 사용자의 선택에 의한 실시간 bypass line을 확보하고, 수 나노 초의 시간만을 소비하는 장애 극복용 bypass-line을 제공할 수 있는 이점이 있다. As shown in the above description, by securing the first bypass-line part, there is an advantage of overcoming a high-speed service failure state against power failure and maximizing the safety of the network from a critical power failure state. The packet loss rate is minimized compared to the FoD and the stable communication path is provided for the replacement of the main equipment that has a defect. And by additionally installing the second bypass-line part, to secure the real-time bypass line by the user's choice from minor or major failures (except critical failure status) of the main system, and to overcome the failure that consumes only a few nanoseconds time. There is an advantage to providing a bypass line.

이렇듯 상기 제1, 제2 bypass-line 부를 조합한 FoD 장비는 주 장비의 장애 극복에 대한 신뢰성을 대폭 향상할 수 있고, 서비스의 중단 없이 주 장비의 교체 및 용도 변경 등이 용이하게 이루어질 수 있다.In this way, the FoD equipment combining the first and second bypass-line units can greatly improve the reliability of overcoming the failure of the main equipment, and can easily replace the main equipment and change the use without interrupting service.

지금까지 본 발명에 따른 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어 나지 않는 한도 내에서는 여러 가지 변형이 가능함은 물론이다.Although specific embodiments of the present invention have been described so far, various modifications may be made without departing from the scope of the present invention.

그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below, but also by the equivalents of the claims.

도 1은 종래 기술에 따라 일반적인 형태의 in-line과 bypass-line을 도시한 블록도.1 is a block diagram illustrating in-line and bypass-line in general form according to the prior art;

도 2는 종래 기술에 따라 일반적인 형태에서 FoD를 포함한 시스템 구성을 도시한 그림.2 is a diagram showing a system configuration including FoD in a general form according to the prior art.

도 3은 본 발명의 일실시 예에 따른 모듈 형태의 FoD를 도시한 도면.3 is a diagram illustrating FoD in the form of a module according to an embodiment of the present invention.

도 4는 본 발명의 일실시 예에 따른 in-line 모드의 패킷 데이터 흐름을 도시한 블록도. 4 is a block diagram illustrating a packet data flow in an in-line mode according to an embodiment of the present invention.

도 5는 본 발명의 일실시 예에 따른 bypass-line 모드의 패킷 데이터 흐름을 도시한 블록도. 5 is a block diagram illustrating packet data flow in bypass-line mode according to an embodiment of the present invention.

도 6은 본 발명의 일실시 예에 따른 제어 부의 블록도.6 is a block diagram of a control unit according to an embodiment of the present invention.

Claims (5)

10Gigabit Ethernet을 기반으로 하는 FoD(Fail over Deivce)에 있어서,For Fail over Deivce (FoD) based on 10 Gigabit Ethernet, 물리적 통신 경로 제어 장치에 의해 bypass-line을 형성하여 전원이 off인 상황에서도 정상적인 통신 경로를 제공하는 제 1 bypass-line 부; Forming a bypass line by the physical communication path control device to provide a normal communication path even when the power is off; media converter를 이용하여 bypass-line을 제공함으로써, 사용자의 선택이나 혹은 장애 발생시 안전한 통신 경로를 제공하는 제 2 bypass-line 부; providing a bypass line using a media converter, the second bypass line providing a safe communication path in case of user selection or failure; 각각의 상황에 따라 제 1 bypass-line과 제 2 bypass-line으로 통신 경로를 결정해주는 제어부; A control unit for determining a communication path to the first bypass line and the second bypass line according to respective situations; 10GE 통신의 wired-speed를 제공하고 외부와의 데이터 통신 선로를 지원하는 통신부; A communication unit providing wired-speed of 10GE communication and supporting a data communication line with an external device; FoD 모듈의 동작을 위해 외부로부터 전원을 공급받고 주전원 상태를 감지할 수 있는 전원부;A power supply unit configured to receive power from an external source and detect a main power state for the operation of the FoD module; 를 포함하고,Including, 10GE 통신에서 10GE의 통신 경로를 제공하는 물리적 signal line의 digital 회로 구성을 하는데 있어서, 안정적 10GE 통신을 위하여 in-line 통신 경로와 bypass-line 통신 경로를 제공 및 장애 발생시 빠른 전송 경로(path) 변경을 하기 위하여, In 10GE communication, in the digital circuit configuration of the physical signal line that provides 10GE communication path, it provides in-line communication path and bypass-line communication path for stable 10GE communication, and changes fast transmission path in case of failure. in order to, 제어부에 의하여 취합된 장애 발생 정보를 이용하여 외부로 장애 극복 신호를 출력하여,By using the failure occurrence information collected by the control unit to output a failure recovery signal to the outside, 10GE 통신 경로 내에 위치하여 물리적 통신 경로 제어 장치를 이용하여 in-line과 bypass-line을 구성하고 이를 통하여 Fail over 기능을 제공하는 장치. Located in 10GE communication path to configure in-line and bypass-line using physical communication path control device and provide fail over function. 제 1항에 있어서, The method of claim 1, 제어 부의 구성에 있어, In the configuration of the control unit, 전원 장애 감지 레지스터는 주 보드의 전원을 감시하고 불량/장애가 발생하게 되면 외부 회로에 의해 전원 장애를 감지하는 레지스터에 기록하거나 혹은 주된 전원 소스 (main power source) 일경 우, 직접적으로 감지하고 이를 바로 적용하여 제 1 bypass-line 부를 동작 하게 하는 기능.The power fault detection register monitors the power supply of the main board and, if a fault / fault occurs, writes it to a register that detects power failure by an external circuit, or directly in the case of the main power source, and applies it directly. To operate the 1st bypass line. 사용자 요청 레지스터는 주 장비의 별다른 이상이 없을 때에도 사용자가 기타의 사유로 통신 경로를 bypass 시킬 수 있도록 사용자의 명령을 기록하는 기능.The user request register records the user's command so that the user can bypass the communication path for other reasons even when there is nothing wrong with the main equipment. 기타 장애 감지 레지스터는 장비를 구동함에 있어 제공되는 클록의 정상 유무나, 주 장비를 구동함에 있어 핵심 IC들의 정상 동작 상태 등을 감시/기록하는 기능.Other fault detection registers monitor or record the normal operation status of key ICs in driving the main equipment or the clock provided in driving the equipment. 등을 포함하여 FoD의 제어 및 장애 상태를 감시하는 기능.Ability to monitor the control and failure status of the FoD, including. 제 2항에 있어, The method of claim 2, 사용자 전원 장애 감지 레지스터, 사용자 요청 레지스터 및 기타 장애 감지 레지스터에 따른 제어 신호의 구분에 따라,According to the classification of the control signal according to the user power failure detection register, user request register and other failure detection register, 사용자 전원 장애 감지 레지스터에 의해 제 1 bypass-line을 제어하는 기능과 사용자 요청 레지스터 및 기타 장애 감지 레지스터에 의해 제 2 bypass-line을 제어할 수 있는 데이터 경로 조절/운영 기능.A function to control the first bypass line by the user power failure detection register and a data path conditioning / operation function to control the second bypass line by the user request register and other failure detection registers. 제 2항에 있어,The method of claim 2, 사용자 전원 장애 감지 레지스터를 제어할 때, When controlling the user power fail detection register, 물리적 데이터 통신 경로 제어 장치를 이용하여 제 1 bypass-line 부를 제어 함에 있어, 주전원 소스(main power source)의 전압(Voltage) 레벨을 인지하여, 장애가 발생하였을 경우 이를 빠르게 제 1 bypass-line 부에 적용하여 이른 시간 안에 데이터 통신 경로를 우회하는 기능. In controlling the first bypass-line unit using a physical data communication path control device, the voltage level of the main power source is recognized, and when a failure occurs, it is quickly applied to the first bypass-line unit. The ability to bypass data communication paths in an early time. 제 1항에 있어,The method of claim 1, 제 2 Bypass-line 부에 있어, 미디어 컨버팅 기능이 있는 Transceiver IC를 이용, XGMII 기능과 XAUI기능을 이용하여, Bypass-line 및 In-line을 제공하는 기능. In the 2nd bypass line, it uses the Transceiver IC with media converting function and the XGMII function and the XAUI function to provide bypass and in-line.
KR1020080106252A 2008-10-29 2008-10-29 10ge fail-over device by using digital circuit KR20100047388A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080106252A KR20100047388A (en) 2008-10-29 2008-10-29 10ge fail-over device by using digital circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080106252A KR20100047388A (en) 2008-10-29 2008-10-29 10ge fail-over device by using digital circuit

Publications (1)

Publication Number Publication Date
KR20100047388A true KR20100047388A (en) 2010-05-10

Family

ID=42274359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080106252A KR20100047388A (en) 2008-10-29 2008-10-29 10ge fail-over device by using digital circuit

Country Status (1)

Country Link
KR (1) KR20100047388A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016869B1 (en) * 2010-05-24 2011-02-22 삼성에스디에스 주식회사 Network system and security apparatus in network
CN104601217A (en) * 2015-02-15 2015-05-06 桂林恒毅金宇通信技术有限公司 Intelligent optical port bypass switching protection system
KR101636265B1 (en) * 2015-04-29 2016-07-06 주식회사 스타넷시스템 Wireless communication system using wireless communiction board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016869B1 (en) * 2010-05-24 2011-02-22 삼성에스디에스 주식회사 Network system and security apparatus in network
CN104601217A (en) * 2015-02-15 2015-05-06 桂林恒毅金宇通信技术有限公司 Intelligent optical port bypass switching protection system
KR101636265B1 (en) * 2015-04-29 2016-07-06 주식회사 스타넷시스템 Wireless communication system using wireless communiction board

Similar Documents

Publication Publication Date Title
US7936685B2 (en) Intelligent fast switch-over network tap system and methods
JP5649147B2 (en) PON protection system self-diagnosis method and PON protection system
US7792016B2 (en) Network relay device for relaying data in a network and control method for the same
US20080215910A1 (en) High-Availability Networking with Intelligent Failover
US6738344B1 (en) Link extenders with link alive propagation
EP2151101B1 (en) Monitoring high speed network traffic via sequentially multiplexed data streams
CN102984057B (en) A kind of Multi-service integration dual-redundancy network system
EP1708379B1 (en) Communication system having backup function for several series devices and method for carrying out the function of switching
KR100603599B1 (en) Apparatus and Method for Redundancy Control of Redundancy Switch Board
CN103684845B (en) Network stand-by provision and the network system for having the network stand-by provision
US20150195102A1 (en) Data transfer device system, network system, and method of changing configuration of network system
US6639895B1 (en) Fault tolerant network switch
US9749261B2 (en) Arrangements and methods for minimizing delay in high-speed taps
US10298520B2 (en) Relay apparatus
CN103428114A (en) ATCA (advanced telecom computing architecture) 10-gigabit switching board and system
JP4724763B2 (en) Packet processing apparatus and interface unit
US9998213B2 (en) Network tap with battery-assisted and programmable failover
KR20100047388A (en) 10ge fail-over device by using digital circuit
KR100690042B1 (en) The embodiment of ip interface pyh level duplication in ip based using dual active device
CN113014451B (en) System and method for testing redundancy reliability of dual-core local area network
CN104253708A (en) Bypass relay device for network communication
CN112422175A (en) Cascade device
KR101465991B1 (en) network control device having security function
US20120033547A1 (en) Method and System for Implementing Network Element-Level Redundancy
US20120033546A1 (en) Method and System for Implementing Network Element-Level Redundancy

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application