KR20100043592A - Multi-layers printed circuit board comprising stack-via posts - Google Patents

Multi-layers printed circuit board comprising stack-via posts Download PDF

Info

Publication number
KR20100043592A
KR20100043592A KR1020080102683A KR20080102683A KR20100043592A KR 20100043592 A KR20100043592 A KR 20100043592A KR 1020080102683 A KR1020080102683 A KR 1020080102683A KR 20080102683 A KR20080102683 A KR 20080102683A KR 20100043592 A KR20100043592 A KR 20100043592A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
stack via
multilayer printed
via post
Prior art date
Application number
KR1020080102683A
Other languages
Korean (ko)
Other versions
KR101009107B1 (en
Inventor
이석규
김진호
이재준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080102683A priority Critical patent/KR101009107B1/en
Publication of KR20100043592A publication Critical patent/KR20100043592A/en
Application granted granted Critical
Publication of KR101009107B1 publication Critical patent/KR101009107B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: A multi-layer PCB is provided to improve the rigidity of a PCB without using separate supporter or a core which support the folding of a PCB by using a stack via post. CONSTITUTION: A multi-layer PCB comprises a circuit region and a dummy region surrounding the outside of the circuit region. A stack via post(500) is formed in the dummy region. The stack via post is composed of an plurality of vias(510) arranged to the thickness direction of the multi-layer PCB in a row. A support pattern(700) is formed in the dummy region. The support pattern is connected to the upper part or lower part of one among a plurality of vias comprising the stack via post. The via is charged with a copper.

Description

스택비아 포스트를 갖는 다층 인쇄회로기판{MULTI-LAYERS PRINTED CIRCUIT BOARD COMPRISING STACK-VIA POSTS}MULTI-LAYERS PRINTED CIRCUIT BOARD COMPRISING STACK-VIA POSTS}

본 발명은 스택비아 포스트를 갖는 인쇄회로기판에 관한 것이고, 보다 상세하게는 인쇄회로기판의 더미영역에 형성되어 인쇄회로기판에 강성을 부여하는 스택비아 포스트를 갖는 인쇄회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board having a stack via post, and more particularly, to a printed circuit board having a stack via post formed in a dummy region of a printed circuit board to impart rigidity to the printed circuit board.

전자기기의 고성능화 소형화됨에 따라 반도체 칩 단자 수는 현저하게 증가되고 있으며 이에 따라, 신호 전달 속도를 향상시키기 위하여 패키지기판으로 사용되는 FC-BGA기판의 코어두께가 얇아 지고 있다. 코어두께가 얇아지면 루프 인덕턴스(Loop inductance) 값이 작아지기 때문에 신호 전달 속도가 크게 향상된다.As the performance of electronic devices has become smaller and smaller, the number of semiconductor chip terminals has increased significantly. Accordingly, the core thickness of FC-BGA substrates used as package substrates has become thinner to improve signal transmission speed. A thinner core reduces the loop inductance, which greatly improves the signal transfer rate.

그러나 이렇게 코어두께가 얇아지면 전기적 특성은 향상되지만 기판의 두께가 점점 얇아지면서 기존의 후판의 코어를 사용했을 때 보다 많은 휨문제가 발생하게 되어 제품의 제조공정 진행이 어렵고, 또한 리드타임(lead time)도 길어지는 문제가 발생한다. 때문에 최종 FC-BGA 기판 제품의 휨 사양(warpage specification)에 맞지 않아 많은 불량품을 양산하게 되는 큰 문제점을 갖게 된다. However, the thinner core thickness improves the electrical characteristics, but as the thickness of the substrate becomes thinner, more warpage problems occur than when the core of the conventional thick plate is used. The problem of getting longer also occurs. As a result, it does not meet the warpage specification of the final FC-BGA substrate products, which causes a large problem of mass production of defective products.

도 1은 종래 기술에 따라 후판을 사용한 FC-BGA 기판이 도시되고, 도 2는 종 래 기술에 따른 코어리스 FC-BGA 기판이 도시된다.1 shows an FC-BGA substrate using a thick plate according to the prior art, and FIG. 2 shows a coreless FC-BGA substrate according to the prior art.

아래 표에 종래의 후판 (0.8mm 코어(15) 사용) FC-BGA 기판(10)과 코어리스(0.03mm 절연재 사용) FC-BGA 기판(30)의 휨을 비교한 실험 결과에서 보여 지듯이 기판의 두께가 얇아 지면서 휨이 상당히 많이 증가하게 되어 휨 사양을 만족하지 못하게 되는 치명적인 문제가 발생하게 된다.The thickness of the substrate as shown in the table below shows the results of the comparison of the warpage of the conventional thick plate (using 0.8 mm core 15) FC-BGA substrate 10 and coreless (0.03 mm insulating material) FC-BGA substrate 30. As the thinning increases, the warpage increases considerably, which causes a fatal problem that does not satisfy the warping specification.

도 1의 FC-BGA 기판FC-BGA substrate of Figure 1 도 2의 코어리스 FC-BGA 기판Coreless FC-BGA substrate of Figure 2 Core 두께(mm)Core thickness (mm) 0.80.8 0.030.03 최종 제품 두께(mm)Final product thickness (mm) 1.21.2 0.30.3 휨(㎛) (Land co-planarity)Warp (μm) (Land co-planarity) < 127<127 < 750<750 휨(㎛) (Bump co-planarity)Bump co-planarity < 50<50 < 150<150

상기의 결과는 각 100개씩의 종래 FC-BGA 기판(10)과 코어리스 FC-BGA 기판(30)의 칩(chip) 사이드의 솔더 범프(bump) 및 PCB side의 솔더볼(ball) 형성 후의 휨 결과이다. 통상적으로 FC-BGA 기판의 휨 사양은 최대 127 ㎛이다(기준:Land co-planarity). 따라서 코어리스 FC-BGA 기판(30)의 경우 상당한 양의 휨불량 제품이 발생된다. The above results are the results of bending after forming solder bumps on the chip side and solder balls on the PCB side of each of the conventional FC-BGA substrate 10 and the coreless FC-BGA substrate 30. to be. Typically, the warpage specification of the FC-BGA substrate is up to 127 μm (Land co-planarity). Thus, a significant amount of warpage is generated in the coreless FC-BGA substrate 30.

이러한 휨은 결국 칩(미도시)과 코어리스 FC-BGA 기판(30)을 플립(Flip)칩 연결하는 패키징 공정 시 칩과 기판(30)과의 넌-웨트(non wet), 범프 브릿지(bridge) 등과 같은 치명적인 문제를 야기하며 결국 제품의 신뢰성 실험 시 언더필(underfill) 크랙(crack)등과 같은 문제가 발생되게 된다.This warpage results in a non-wet, bump bridge between the chip and the substrate 30 during a packaging process in which the chip (not shown) and the coreless FC-BGA substrate 30 are flip chip connected. It causes fatal problems such as) and eventually causes problems such as underfill cracks when testing the reliability of the product.

따라서 기판의 두께가 얇으면서 휨 특성이 향상되도록하는 기판의 구조적인 개선이 요구된다.Therefore, the structural improvement of the substrate is required to improve the bending characteristics while the thickness of the substrate is thin.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창출된 것으로서, 두꺼운 코어를 포함하지 않거나 얇은 코어를 사용하더라도 휨에 의한 불량 발생하지 않는 향상된 구조의 인쇄회로기판을 제안한다.The present invention has been made to solve the above problems of the prior art, and proposes a printed circuit board having an improved structure that does not include a thick core or a defect caused by bending even when a thin core is used.

본 발명에 따른 스택비아 포스트를 갖는 다층 인쇄회로기판은, 회로패턴이 형성된 회로영역과 상기 회로영역 외측을 둘러싸며 형성된 더미영역을 포함하는 다층 인쇄회로기판에 있어서, 상기 더미영역에 형성되며, 상기 다층 인쇄회로기판의 두께방향으로 일렬로 배열되는 복수개의 비아로 구성된 스택비아 포스트를 포함하는 것을 특징으로 한다.A multilayer printed circuit board having a stack via post according to the present invention includes a circuit region in which a circuit pattern is formed and a dummy region formed surrounding the outside of the circuit region, wherein the multilayer printed circuit board is formed in the dummy region. It characterized in that it comprises a stack via post consisting of a plurality of vias arranged in a line in the thickness direction of the multilayer printed circuit board.

본 발명의 바람직한 한 특징으로서, 상기 다층 인쇄회로기판은 상기 더미영역에 형성되며 상기 스택비아 포스트를 구성하는 상기 복수개의 비아 중 적어도 하나의 비아의 상부 또는 하부에 연결된 지지패턴을 더 포함하는 것에 있다.According to a preferred feature of the present invention, the multilayer printed circuit board further includes a support pattern formed in the dummy area and connected to the top or bottom of at least one of the plurality of vias constituting the stack via post. .

본 발명의 바람직한 다른 특징으로서, 상기 비아는 구리로 충전된 것에 있다.In another preferred feature of the invention, the vias are those filled with copper.

본 발명의 바람직한 또 다른 특징으로서, 상기 스택비아 포스트는 상기 더미영역의 서로 다른 위치에 복수개 형성된 것에 있다.In another preferred embodiment of the present invention, the stack via post is provided in a plurality of different positions of the dummy region.

본 발명의 바람직한 또 다른 특징으로서, 상기 다층 인쇄회로기판은 상기 더미영역의 모서리마다 형성된 복수개의 스택비아 포스트를 포함하는 것에 있다.In another preferred embodiment of the present invention, the multilayer printed circuit board includes a plurality of stacked via posts formed at each corner of the dummy region.

본 발명의 바람직한 또 다른 특징으로서, 상기 스택비아 포스트의 상기 지지패턴은 인접한 스택비아 포스트의 지지패턴과 연결된 것에 있다.In another preferred embodiment of the present invention, the support pattern of the stack via post is connected to the support pattern of the adjacent stack via post.

본 발명의 바람직한 또 다른 특징으로서, 상기 지지패턴은 상기 다층 인쇄회로기판의 최상층에 형성된 것에 있다.As another preferred feature of the invention, the support pattern is formed on the uppermost layer of the multilayer printed circuit board.

본 발명의 바람직한 또 다른 특징으로서, 상기 지지패턴은 상기 다층 인쇄회로기판의 최외각층에 형성된 것에 있다.In another preferred aspect of the present invention, the support pattern is formed on the outermost layer of the multilayer printed circuit board.

본 발명의 바람직한 또 다른 특징으로서, 상기 지지패턴은 상기 다층 인쇄회로기판의 전층에 형성된 것에 있다.As another preferred feature of the present invention, the support pattern is formed on the entire layer of the multilayer printed circuit board.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명에 따른 스택비아 포스트를 갖는 인쇄회로기판은, 인쇄회로기판의 휨을 지지하는 별도의 지지체 또는 코어가 없더라도 휨 또는 굽힘에 대한 저항력이 강한 장점이 있다.A printed circuit board having a stack via post according to the present invention has a strong resistance to bending or bending even without a separate support or core supporting the bending of the printed circuit board.

이하, 본 발명에 따른 스택비아 포스트를 갖는 다층 인쇄회로기판의 바람직 한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Hereinafter, a preferred embodiment of a multilayer printed circuit board having a stack via post according to the present invention will be described in detail with reference to the accompanying drawings. Throughout the accompanying drawings, the same or corresponding components are referred to by the same reference numerals, and redundant descriptions are omitted. In this specification, terms such as top and bottom are used to distinguish one component from another component, and a component is not limited by the terms.

도 3은 본 발명의 바람직한 실시예에 따른 스택비아 포스트를 갖는 다층 인쇄회로기판이 배열된 패널(100)의 개략적인 구성도이고, 이중 하나의 인쇄회기판을 확대한 확대도가 도시되어 있다. 인쇄회로기판(300)의 대부분은 솔더 레지스트 등의 보호층(600)으로 덮여져 스택비아 포스트(500)가 외부로 노출되지는 않지만 서술의 편의상 스택비아 포스트(500) 부분을 실선을 표시하기로 한다.3 is a schematic configuration diagram of a panel 100 in which a multilayer printed circuit board having a stack via post according to a preferred embodiment of the present invention is arranged, and an enlarged view of one printed circuit board is shown. Most of the printed circuit board 300 is covered with a protective layer 600 such as solder resist so that the stack via post 500 is not exposed to the outside, but for convenience of description, the portion of the stack via post 500 is indicated by a solid line. do.

인쇄회로기판(300; Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재(400)에 형성된 회로패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판(300)에는 절연재(400)의 한쪽 면에만 회로층을 형성한 단면 PCB, 양쪽 면에 회로층을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판(300);Multi Layered Board)가 있다.Printed Circuit Board (PCB) 300 is a circuit pattern formed on an insulating material 400 such as a phenol resin insulating plate or an epoxy resin insulating plate to electrically connect the mounted parts to each other and to supply power and the like mechanically. As a function of fixing, the printed circuit board 300 includes a single-sided PCB having a circuit layer formed on only one side of the insulating material 400, a double-sided PCB having a circuit layer formed on both sides thereof, and a multi-layered MLB (multilayer). Printed circuit board 300; there is a multi-layered board.

회로패턴은 설계패턴을 따라 전기신호를 전달하는 절연기판 상에 형성된 전도성 라인이다. 회로패턴은 일반적으로 전도성이 높은 구리, 니켈 등의 금속으로 구성된다. The circuit pattern is a conductive line formed on an insulating substrate that transmits an electrical signal along a design pattern. The circuit pattern is generally composed of a metal, such as copper, nickel, which is highly conductive.

이러한 회로패턴은 인쇄회로기판(300)을 구성하는 절연층의 표면 전체에 걸쳐 형성되지만, 인쇄회로기판(300)의 가장자리는 기판의 이송 시 및 최종 제품과의 결합 시 외부 기기와 연결되어 기판을 지지하는 역할을 수행하기 때문에 이 곳에 회로패턴을 형성하면 회로패턴이 쉽게 손상될 수 있다. 따라서, 기판의 가장자리 부분에는 회로패턴이 존재하지 않는 주변영역이 존재하게 된다. 이와 같이, 인쇄회로기판(300)에서 회로패턴이 형성되는 부분과 회로패턴이 형성되지 않는 가장자리 부분이 명확하게 구분되는 것은 아니지만, 서술의 편의상 본 실시예에서는 도 3에 도시된 바와 같이, 인쇄회로기판(300)의 최외층에서 회로패턴이 형성된 영역을 회로영역(310)이라 하고 회로패턴이 형성되지 않은 회로영역(310)을 둘러싸는 외측 영역을 더미영역(330)이라 명명한다.The circuit pattern is formed over the entire surface of the insulating layer constituting the printed circuit board 300, but the edge of the printed circuit board 300 is connected to an external device at the time of transporting the substrate and bonding to the final product to connect the substrate. Since the circuit pattern is formed here, the circuit pattern can be easily damaged. Therefore, a peripheral region in which the circuit pattern does not exist exists at the edge portion of the substrate. As such, although the portion where the circuit pattern is formed and the edge portion where the circuit pattern is not formed are not clearly distinguished from the printed circuit board 300, in the present embodiment, as shown in FIG. The region in which the circuit pattern is formed in the outermost layer of the substrate 300 is called the circuit region 310, and the outer region surrounding the circuit region 310 in which the circuit pattern is not formed is called the dummy region 330.

본 실시예에 따른 다층 인쇄회로기판(300)은 더미영역(330)에 형성된 스택비아 포스트(500)를 포함하는 구성이다.The multilayered printed circuit board 300 according to the present exemplary embodiment includes a stack via post 500 formed in the dummy region 330.

스택비아 포스트(500)는 다층 인쇄회로기판(300)의 두께방향으로 일렬로 배열되는 복수개의 비아(510)로 구성된다(도 4참조). 일반적으로 비아(510)는 다층 인쇄회로기판(300)에서 절연재(400)를 사이에 두고 상하로 분리된 회로층 사이를 전기적으로 연결하기 위해 사용되는데, 3층 이상의 다층 인쇄회로기판(300)에서는 최하층과 최상층을 전기적으로 연결하기 위해서 상하로 배열된 비아(510)와 비아(510)를 전기적으로 접속하여야 한다. 이때, 비아(510)와 비아(510)를 상하 연결하기 위해 인쇄회로기판(300)의 두께방향으로 일렬로 배열된 복수의 비아(510)를 스택비아라고 호칭한다. 이러한 스택비아(510)를 이용하여 상하로 2층 이상의 이격된 회로층을 전기적으로 접속시킬 수 있게 된다. The stack via post 500 includes a plurality of vias 510 arranged in a line in the thickness direction of the multilayer printed circuit board 300 (see FIG. 4). In general, the via 510 is used to electrically connect the circuit layers separated vertically with the insulating material 400 therebetween in the multilayer printed circuit board 300. In the multilayer printed circuit board 300 having three or more layers, In order to electrically connect the lowermost layer and the uppermost layer, the vias 510 and the vias 510 arranged up and down are electrically connected. In this case, the plurality of vias 510 arranged in a line in the thickness direction of the printed circuit board 300 in order to vertically connect the vias 510 and the vias 510 are called stack vias. The stack via 510 may be used to electrically connect two or more spaced circuit layers up and down.

그러나, 본 발명의 스택비아 포스트(500)는 회로층을 층간 연결시키는 용도로 사용되는 것이 아니고 다층 인쇄회로기판(300)에 강성을 부여하기 위한 용도로 사용된다. 도시된 바와 같이, 스택비아 포스트(500)를 이루는 비아(510)는 회로패턴이 형성된 회로영역(310)이 아닌 더미영역(330)에 형성되어 있다. However, the stack via post 500 of the present invention is not used for interconnecting circuit layers, but is used for providing rigidity to the multilayer printed circuit board 300. As illustrated, the vias 510 of the stack via post 500 are formed in the dummy region 330 instead of the circuit region 310 in which the circuit pattern is formed.

도 4는 도 3에 도시된 인쇄회로기판(300)을 I-I 선을 따라 절단한 단면도이며, 이하에서는 이를 기준으로하여 스택비아 포스트(500)를 갖는 인쇄회로기판(300)에 대해 상세하게 서술한다. 4 is a cross-sectional view of the printed circuit board 300 illustrated in FIG. 3 taken along line II. Hereinafter, the printed circuit board 300 having the stack via post 500 will be described in detail. .

스택비아 포스트(500)를 이루는 비아(510)는 각각 시간차를 두고 순서대로 형성된 것이지만, 각각의 비아(510)는 금속으로 완전히 충전되어 있으며, 상하 방향으로 서로 연결되어 하나의 포스트를 형성한다. 즉, 본 실시예에 따른 다층 인쇄회로기판(300)은 강성을 부여하기 위해 주변영역에 기판전체를 관통하는 기둥을 구비하는 것과 같다. The vias 510 of the stack via post 500 are each formed in sequence with a time difference, but each via 510 is completely filled with metal, and is connected to each other in the vertical direction to form one post. In other words, the multilayered printed circuit board 300 according to the present exemplary embodiment is provided with pillars penetrating the entire substrate in the peripheral region in order to give rigidity.

스택비아 포스트(500)를 이루는 비아(510)는 회로패턴과 유사하게 구리, 니켈 등의 금속으로 구성될 수 있으며, 회로패턴과 동일한 물질로 형성하는 것이 공정상 바람직하다. 필(fill) 도금법으로 스택비아(510)를 형성하는 공정은 다수 공지되어 있으며, 본 발명이 이중 어느 하나의 방법 제한되는 것이 아님을 밝혀둔다. 본 실시예에서는 예시적으로 구리를 이용한 구리 필도금으로 스택비아 포스트(500)를 형성한다. The via 510 constituting the stack via post 500 may be made of metal such as copper or nickel, similar to the circuit pattern, and preferably formed of the same material as the circuit pattern. A number of processes for forming the stack via 510 by the fill plating method are well known, and it should be understood that the present invention is not limited to any one method. In the present exemplary embodiment, the stack via post 500 is formed of copper peel plating using copper.

스택비아 포스트(500)의 위치와 개수는 제한적이지 않으며, 스택비아 포스트(500)는 더미영역(330)의 서로 다른 위치에 복수개 형성될 수 있다. 본 실시예에서는 4각형 형상의 인쇄회로기판(300)의 4개의 모서리마다 각각 스택비아 포스트(500)를 형성하였다.The position and number of the stack via posts 500 are not limited, and a plurality of stack via posts 500 may be formed at different positions of the dummy region 330. In this embodiment, each stack via post 500 is formed at each of four corners of the quadrangular printed circuit board 300.

이와 같이, 스택비아 포스트(500)가 모서리에 배치되어 다층 인쇄회로기판(300)을 지지해주기 때문에 다층 인쇄회로기판(300)의 강성이 향상되고 휨에 대한 저항력이 커지는 효과를 거둘 수 있다.As such, since the stack via post 500 is disposed at the edge to support the multilayer printed circuit board 300, the rigidity of the multilayer printed circuit board 300 may be improved and resistance to warpage may be increased.

한편, 본 실시예에 따른 인쇄회로기판(300)은 더미영역(330)에 형성되며 스택비아 포스트(500)를 구성하는 비아(510) 중 적어도 하나의 비아(510)의 상부 또는 하부에 연결된 지지패턴(700)을 더 포함할 수 있다.Meanwhile, the printed circuit board 300 according to the present embodiment is formed in the dummy region 330 and is connected to the upper or lower portion of at least one via 510 of the vias 510 constituting the stack via post 500. The pattern 700 may further include.

도 5에 도시된 바와 같이, 스택비아 포스트(500)에 의한 지지력을 수평방향으로 확장하기 위해 스택비아 포스트(500)를 이루는 비아(510)의 상부 및 하부 랜드에 연결되는 지지패턴(700)을 형성할 수 있으며, 지지패턴(700)을 형성하는 방식은 통상의 회로패턴을 형성하는 방식과 같다. 지지패턴(700)은 회로영역(310)에 형성된 회로패턴과 유사하게 구리, 니켈 등의 금속으로 구성될 수 있다. As shown in FIG. 5, the support patterns 700 connected to upper and lower lands of the vias 510 forming the stack via posts 500 in order to extend the supporting force of the stack via posts 500 in the horizontal direction. The method of forming the support pattern 700 is the same as the method of forming a conventional circuit pattern. The support pattern 700 may be made of metal such as copper or nickel similar to the circuit pattern formed in the circuit region 310.

모든 비아(510)에 지지패턴(700)을 형성하여야 하는 것은 아니고 일부 비아(510)에 선택적으로 지지패턴(700)을 형성할 수 있다. 또한, 지지패턴(700)은 더미영역(330)을 벗어나지 않는 범위에서 형성되면 족하고 그 형상에 제한은 없다.It is not necessary to form the support pattern 700 in all the vias 510, and the support pattern 700 may be selectively formed in some vias 510. In addition, the support pattern 700 is sufficient if formed in the range not to deviate from the dummy area 330 and there is no limitation in the shape thereof.

이때, 지지패턴(700)을 스택비아 포스트(500)와 스택비아 포스트(500)를 연 결하도록 형성하는 것도 가능한데, 이 경우 2 이상의 스택비아 포스트(500)의 지지력을 결합시켜 수평방향으로 향상된 지지력을 제공할 수 있다. 도 6은 최상층에만 지지패턴(700)이 형성된 다층 인쇄회로기판(300)을 도시하고, 도 7은 최외각층에만 지지패턴(700)이 형성된 다층 인쇄회로기판(300)을 도시하고, 도 8은 전층에 지지패턴(700)이 형성된 다층 인쇄회로기판(300)을 도시한다.In this case, the support pattern 700 may be formed to connect the stack via post 500 and the stack via post 500. In this case, the support force of the two or more stack via posts 500 may be combined to improve the supporting force in the horizontal direction. Can be provided. FIG. 6 illustrates a multilayer printed circuit board 300 having a support pattern 700 formed only on an uppermost layer, FIG. 7 illustrates a multilayer printed circuit board 300 having a support pattern 700 formed only on an outermost layer, and FIG. The multilayer printed circuit board 300 having the support pattern 700 formed on the entire layer is illustrated.

도 9는 도 8에 도시된 다층 인쇄회로기판(300)이 배열된 패널(100)을 도시하는 도면이다. 이에 도시된 바와 같이, 인쇄회로기판(300)의 외형이 4각형인 경우 각 모서리에 스택비아 포스트(500)가 배치되고, 각 스택비아(510)를 서로 연결하는 지지패턴(700)이 형성되어 코어가 없더라도 다층 인쇄회로기판(300)에 강성을 부여할 수 있다.FIG. 9 is a diagram illustrating a panel 100 in which the multilayered printed circuit board 300 shown in FIG. 8 is arranged. As shown in FIG. 2, when the external shape of the printed circuit board 300 is quadrangular, the stack via post 500 is disposed at each corner, and the support pattern 700 connecting the stack vias 510 to each other is formed. Even without the core, rigidity can be given to the multilayer printed circuit board 300.

도 10은 종래의 스태거드 비아(90; 이는 전기적인 접속을 위한 것임)를 포함하는 코어리스(Coreless) 기판이 도시된다. 하기 표는 도 10에 도시된 종래의 코어리스 기판과 도 8에 도시된 스택비아 포스트(500)를 갖는 인쇄회로기판(300)에 대한 굽힘 강성 시뮬레이션 결과이다.10 shows a coreless substrate including a conventional staggered via 90 (which is for electrical connection). The following table shows the bending stiffness simulation results for the printed circuit board 300 having the conventional coreless substrate shown in FIG. 10 and the stack via post 500 shown in FIG. 8.

굽힘에 대한 강성은 동일 하중에 대한 처짐량으로 계산되었다. 종래의 코어리스 기판과 도 8에 도시된 인쇄회로기판(300)은 두께와 재질이 모두 동일하며, 이들의 차이는 오직 구리필 도금된 비아(510)로 형성된 스택비아 포스트(500)와 각 스택비아 포스트(500)들을 연결하는 지지패턴(700)이 있고 없음에 있다. 동일 중력을 종래 코어리스 기판과 도 8에 도시된 인쇄회로기판(300)에 가하였을 때 아래 표에서 보는 것과 같이 도 8에 도시된 인쇄회로기판(300)의 처짐량이 개선되었음을 확인할 수 있다. The stiffness for bending was calculated as the amount of deflection for the same load. The conventional coreless substrate and the printed circuit board 300 shown in FIG. 8 are all the same in thickness and material, and the difference between them is a stack via post 500 formed of copper fill plated via 510 and each stack. There is and is no support pattern 700 connecting the via posts 500. When the same gravity is applied to the conventional coreless substrate and the printed circuit board 300 shown in FIG. 8, it can be seen that the deflection amount of the printed circuit board 300 shown in FIG. 8 is improved as shown in the table below.

[표 - 굽힘 강성 시뮬레이션 결과] Table - bending stiffness simulation results;

w/o post deflection [mm] (도 10의 기판)w / o post deflection [mm] (substrate of FIG. 10) w/ post deflection [mm] (도 8의 기판)w / post deflection [mm] (substrate of FIG. 8) 강성 증가율 [%]Stiffness growth rate [%] Unit (42.5*42.5 mm)Unit (42.5 * 42.5 mm) 0.0400.040 0.0360.036 1010 panel (405*510 mm)panel (405 * 510 mm) 8.318.31 7.727.72 6.76.7

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.On the other hand, the present invention is not limited to the described embodiments, it is apparent to those skilled in the art that various modifications and variations can be made without departing from the spirit and scope of the present invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.

도 1은 종래 기술에 따른 후판을 사용한 FC-BGA 기판의 단면도이다.1 is a cross-sectional view of an FC-BGA substrate using a thick plate according to the prior art.

도 2는 종래 기술에 따른 코어리스 FC-BGA 기판이 단면도이다.2 is a cross-sectional view of a coreless FC-BGA substrate according to the prior art.

도 3은 본 발명의 바람직한 실시예에 따른 스택비아 포스트를 갖는 다층 인쇄회로기판이 배열된 패널의 개략적인 구성도이다.3 is a schematic structural diagram of a panel in which a multilayer printed circuit board having a stack via post according to a preferred embodiment of the present invention is arranged.

도 4는 도 3에 도시된 인쇄회로기판을 I-I 선을 따라 절단한 단면도이다.4 is a cross-sectional view of the printed circuit board shown in FIG. 3 taken along the line I-I.

도 5는 도 3에 도시된 인쇄회로기판의 스택비아 포스트 주변에 지지패턴이 형성된 다층 인쇄회로기판의 단면도이다.5 is a cross-sectional view of a multilayer printed circuit board having a support pattern formed around a stack via post of the printed circuit board of FIG. 3.

도 6은 도 3에 도시된 인쇄회로기판의 최상층에 지지패턴이 형성된 다층 인쇄회로기판의 단면도이다.6 is a cross-sectional view of a multilayer printed circuit board having a support pattern formed on an uppermost layer of the printed circuit board shown in FIG. 3.

도 7은 도 3에 도시된 인쇄회로기판의 최외각층에 지지패턴이 형성된 다층 인쇄회로기판의 단면도이다.FIG. 7 is a cross-sectional view of a multilayer printed circuit board having a support pattern formed on the outermost layer of the printed circuit board illustrated in FIG. 3.

도 8은 도 3에 도시된 인쇄회로기판의 전층에 지지패턴이 형성된 다층 인쇄회로기판의 단면도이다.8 is a cross-sectional view of a multilayer printed circuit board having support patterns formed on the entire layer of the printed circuit board shown in FIG. 3.

도 9는 도 8에 도시된 다층 인쇄회로기판이 배열된 패널을 도시하는 도면이다.FIG. 9 is a diagram illustrating a panel in which the multilayer printed circuit board illustrated in FIG. 8 is arranged.

도 10은 종래의 스태거드 비아(이는 전기적인 접속을 위한 것임)를 포함하는 코어리스(Coreless) 기판의 단면도이다.FIG. 10 is a cross-sectional view of a coreless substrate including conventional staggered vias, which are for electrical connection.

< 도면의 주요 부호에 대한 설명 ><Description of Major Symbols in Drawing>

100 패널 300 인쇄회로기판100 Panel 300 Printed Circuit Board

310 회로영역 330 더미영역310 Circuit Area 330 Dummy Area

500 스택비아 포스트 510 비아500 Stackvia Post Via 510

700 지지패턴 700 Support Pattern

Claims (9)

회로패턴이 형성된 회로영역과 상기 회로영역 외측을 둘러싸며 형성된 더미영역을 포함하는 다층 인쇄회로기판에 있어서,In a multilayer printed circuit board comprising a circuit region in which a circuit pattern is formed and a dummy region formed surrounding the circuit region. 상기 더미영역에 형성되며, 상기 다층 인쇄회로기판의 두께방향으로 일렬로 배열되는 복수개의 비아로 구성된 스택비아 포스트를 포함하는 스택비아 포스트를 갖는 다층 인쇄회로기판.And a stack via post formed in the dummy area, the stack via post including a plurality of vias arranged in a line in a thickness direction of the multilayer printed circuit board. 제1항에 있어서,The method of claim 1, 상기 다층 인쇄회로기판은 상기 더미영역에 형성되며 상기 스택비아 포스트를 구성하는 상기 복수개의 비아 중 적어도 하나의 비아의 상부 또는 하부에 연결된 지지패턴을 더 포함하는 것을 특징으로 하는 스택비아 포스트를 갖는 다층 인쇄회로기판.The multilayer printed circuit board further includes a supporting pattern formed in the dummy area and connected to an upper portion or a lower portion of at least one of the plurality of vias constituting the stack via post. Printed circuit board. 제1항에 있어서,The method of claim 1, 상기 비아는 구리로 충전된 것을 특징으로 하는 스택비아 포스트를 갖는 다층 인쇄회로기판.And the via is filled with copper. 제1항에 있어서,The method of claim 1, 상기 스택비아 포스트는 상기 더미영역의 서로 다른 위치에 복수개 형성된 것을 특징으로 하는 스택비아 포스트를 갖는 다층 인쇄회로기판.And a plurality of stack via posts formed at different positions of the dummy region. 제1항에 있어서,The method of claim 1, 상기 다층 인쇄회로기판은 상기 더미영역의 모서리마다 형성된 복수개의 스택비아 포스트를 포함하는 것을 특징으로 하는 스택비아 포스트를 갖는 다층 인쇄회로기판.The multilayer printed circuit board of claim 1, wherein the multilayer printed circuit board includes a plurality of stacked via posts formed at corners of the dummy region. 제2항에 있어서,The method of claim 2, 상기 스택비아 포스트의 상기 지지패턴은 인접한 스택비아 포스트의 지지패턴과 연결된 것을 특징으로 하는 스택비아 포스트를 갖는 다층 인쇄회로기판.And the support pattern of the stack via post is connected to the support pattern of an adjacent stack via post. 제6항에 있어서,The method of claim 6, 상기 지지패턴은 상기 다층 인쇄회로기판의 최상층에 형성된 것을 특징으로 하는 스택비아 포스트를 갖는 다층 인쇄회로기판.And the support pattern is formed on the uppermost layer of the multilayer printed circuit board. 제6항에 있어서,The method of claim 6, 상기 지지패턴은 상기 다층 인쇄회로기판의 최외각층에 형성된 것을 특징으로 하는 스택비아 포스트를 갖는 다층 인쇄회로기판.The support pattern is a multilayer printed circuit board having a stack via post, characterized in that formed on the outermost layer of the multilayer printed circuit board. 제6항에 있어서,The method of claim 6, 상기 지지패턴은 상기 다층 인쇄회로기판의 전층에 형성된 것을 특징으로 하는 스택비아 포스트를 갖는 다층 인쇄회로기판.The support pattern is a multilayer printed circuit board having a stack via post, characterized in that formed on the entire layer of the multilayer printed circuit board.
KR1020080102683A 2008-10-20 2008-10-20 Multi-layers printed circuit board comprising stack-via posts KR101009107B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080102683A KR101009107B1 (en) 2008-10-20 2008-10-20 Multi-layers printed circuit board comprising stack-via posts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102683A KR101009107B1 (en) 2008-10-20 2008-10-20 Multi-layers printed circuit board comprising stack-via posts

Publications (2)

Publication Number Publication Date
KR20100043592A true KR20100043592A (en) 2010-04-29
KR101009107B1 KR101009107B1 (en) 2011-01-18

Family

ID=42218537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102683A KR101009107B1 (en) 2008-10-20 2008-10-20 Multi-layers printed circuit board comprising stack-via posts

Country Status (1)

Country Link
KR (1) KR101009107B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160165723A1 (en) * 2014-12-05 2016-06-09 Samsung Electro-Mechanics Co., Ltd. Circuit board, package substrate and electronic device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101877307B1 (en) 2012-07-09 2018-07-11 삼성전자주식회사 Substrate for semiconductor package and method for fabricating semiconductor package using the same
KR20210050106A (en) 2019-10-28 2021-05-07 삼성전기주식회사 Printed circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302631B1 (en) * 1999-01-14 2001-09-26 정해원 Manufacturing method for multi-layer pcb
JP2003158376A (en) 2002-09-02 2003-05-30 Ibiden Co Ltd Method for manufacturing ceramic multi-layer substrate
KR100736633B1 (en) * 2005-12-19 2007-07-06 삼성전기주식회사 Reinforcement substrate and manufacturing method
KR100748238B1 (en) * 2006-03-27 2007-08-09 삼성전기주식회사 Non-shrinkage ceramic substrate and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160165723A1 (en) * 2014-12-05 2016-06-09 Samsung Electro-Mechanics Co., Ltd. Circuit board, package substrate and electronic device

Also Published As

Publication number Publication date
KR101009107B1 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
CN100583423C (en) Multilayered wiring substrate and method of manufacturing the same
US9570367B2 (en) Ultra fine pitch PoP coreless package
TWI579978B (en) Multilayer electronic support structures and manufacturing method
US20070152350A1 (en) Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
KR101096045B1 (en) Stacked semiconductor package and method for fabricating the same
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20070126112A1 (en) Metal core, package board, and fabricating method thereof
JP2015122386A (en) Wiring board, semiconductor device and wiring board manufacturing method
JP2015122385A (en) Wiring board, semiconductor device and wiring board manufacturing method
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
WO2013146931A1 (en) Multilayer wiring board
US7459796B2 (en) BGA-type multilayer circuit wiring board
US9661762B2 (en) Printed wiring board
KR101009107B1 (en) Multi-layers printed circuit board comprising stack-via posts
US6657295B2 (en) Multilayer interconnect board and multilayer semiconductor device
JP4063240B2 (en) Semiconductor device mounting substrate, manufacturing method thereof, and semiconductor package
CN205140976U (en) Package substrate
KR101454080B1 (en) Printed circuit board and method of manufacturing the same
KR20110067510A (en) Package substrate and fabricating method of the same
CN105244348A (en) Package substrate and manufacturing method thereof
KR20110061040A (en) Stack chip package
US10506706B2 (en) Printed circuit board including warpage offset regions and semiconductor packages including the same
JP2017228692A (en) Semiconductor package substrate and manufacturing method thereof
JP2004228446A (en) Printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee